KR101063119B1 - Ｍｒａｍ 셀의 어레이 및 무허가 판독 방지 방법 - Google Patents

Ｍｒａｍ 셀의 어레이 및 무허가 판독 방지 방법 Download PDF

Info

Publication number
KR101063119B1
KR101063119B1 KR1020057011085A KR20057011085A KR101063119B1 KR 101063119 B1 KR101063119 B1 KR 101063119B1 KR 1020057011085 A KR1020057011085 A KR 1020057011085A KR 20057011085 A KR20057011085 A KR 20057011085A KR 101063119 B1 KR101063119 B1 KR 101063119B1
Authority
KR
South Korea
Prior art keywords
array
mram
magnetic field
layer
soft magnetic
Prior art date
Application number
KR1020057011085A
Other languages
English (en)
Other versions
KR20050084339A (ko
Inventor
카스-미치엘 에이치 렌센
로버트 요켐센
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20050084339A publication Critical patent/KR20050084339A/ko
Application granted granted Critical
Publication of KR101063119B1 publication Critical patent/KR101063119B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1695—Protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Storage Device Security (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

MRAM 셀(12) 내에 저장된 데이터는 권한이 없는 자에 의한 오용(misuse) 또는 판독이 방지되어야 한다. 본 발명은 MRAM 셀(12)이 탬퍼링(tampering)될 때, MRAM 셀(12) 내에 저장된 데이터를 파괴하는 보안 장치(security device)(14)를 구비하는 MRAM 셀(12)의 어레이(10)를 제공한다. 이는 연자성 플럭스 밀폐층(soft-magnetic flux-closing layer)(18)과 결합된 MRAM 어레이(10)에 인접하게 영구 자석(permanent magnet)(16)을 배치하는 것에 의해 이루어질 수 있다. 연자성층(18)이 존재하는 한, 영구 자석(16)으로부터 나오는 자기장 라인(20)은 편향(deviated)되고, 이러한 연자성층(18)을 통해 흐른다. 예를 들면, 역공학(reverse engineering)에 의해 MRAM 어레이(10)가 탬퍼링되고, 플럭스 밀폐층(18)이 제거되면, 플럭스는 더 이상 편향되지 않고, 부근의 MRAM 어레이(10)에 영향을 주어, MRAM 셀(12) 내에 저장된 데이터를 파괴한다.

Description

ＭＲＡＭ 셀의 어레이 및 무허가 판독 방지 방법{METHOD AND DEVICE FOR PROTECTION OF AN MRAM DEVICE AGAINST TAMPERING}
본 발명은 자기 또는 자기 저항 랜덤 액세스 메모리(magnetoresistive random access memories : MRAM)에 관한 것으로, 보다 구체적으로는 탬퍼링(tampering)에 대해 MRAM 셀을 보호하는 방법 및 장치에 관한 것이다.
자기 또는 자기 저항 랜덤 액세스 메모리(MRAM)는 현재 여러 회사에서 플래시 메모리의 차세대 장치로서 고려되고 있다. 이것은 최고속 정적 RAM(static RAM(SRAM) 메모리를 제외한 모든 메모리를 대체할 가능성을 갖고 있다. 이는 MRAM이 시스템-온-칩(system on Chip : SoC)을 위한 내장형 메모리로서 매우 적합하게 한다. 이는 비휘발성 메모리(non-volatile memory : NVM) 장치로서, 저장된 정보를 유지하는 데 있어서 전력을 필요로 하지 않는다는 것을 의미한다. 이는 모든 다른 타입의 메모리를 능가하는 이점으로 간주된다.
MRAM의 개념은 원래 미국 소재의 하니웰 사(Honeywell Corp.)에서 개발되었고, 자기 다중층 장치(magnetic multi-layer device) 내의 자화 방향을 정보 저장 용으로 이용하며 정보 판독을 위해 결과적인 저항차를 이용한다. 모든 메모리 장치에서와 같이, MRAM 어레이 내의 각 셀은 "1" 또는 "0"을 나타내는 적어도 2개의 상태를 저장할 수 있어야 한다.
서로 다른 종류의 자기 저항(magnetoresistive : MR) 효과가 존재하는데, 그 중에서 거대 자기 저항(Giant Magneto-Resistance : GMR) 및 터널 자기 저항(Tunnel Magneto-Resistance : TMR)은 현재 가장 유력하다. GMR 효과 및 TMR 또는 자기 터널 접합(Magnetic Tunnel Junction : MTJ) 또는 스핀 의존성 터널링(Spin Dependent Tunneling : SDT) 효과는 비휘발성 자기 메모리를 구현할 가능성을 제공한다. 이러한 장치는 박막들로 이루어진 스택(stack)을 포함하는데, 이러한 박막 중 적어도 2개는 페로 자성체(ferromagnetic) 또는 페리 자성체(ferrimagnetic)이고, 이들은 비자성 중간층(non-magnetic interlayer)에 의해 분리되어 있다. GMR은 도전체 중간층(conductor inter-layers)을 갖는 구조물을 위한 자기 저항이고, TMR은 유전체 중간층(dielectric inter-layers)을 갖는 구조물을 위한 자기 저항이다. 매우 얇은 도전체가 2개의 페로 자성 필름 또는 페리 자성 필름 사이에 위치되면, 복합 다중층 구조물의 유효 면내 저항(effective in-plane resistance)은 필름의 자화 방향이 평행(parallel)일 때 최소가 되고, 필름의 자화 방향이 역평행(anti-parallel)일 때 최대가 된다. 얇은 유전체 중간층이 2개의 페로 자성 필름 또는 페리 자성 필름 사이에 위치되면, 필름들 사이의 터널링 전류는 필름의 자화 방향이 평행일 때 최대(또는 그에 따라서 저항이 최소임)이고, 필름 사이의 터널링 전류는 필름의 자화 방향이 역평행일 때 최소(또는 그에 따라서 저항이 최대임)가 된다는 것이 관찰되었다.
자기 저항은 일반적으로 평행 자화 상태로부터 역평행 자화 상태로 변동할 때 상기 구조물의 저항의 퍼센트 증가율로서 측정된다. TMR 장치는 GMR 구조물에 비해서 더 높은 퍼센트의 자기 저항을 제공하고, 그에 따라서 더 높은 신호 및 더 높은 속도에 대한 가능성을 갖는다. 최근의 연구 결과에 의하면, 우수한 GMR 셀에서의 10-14% 자기 저항에 비해서 터널링은 40% 이상의 자기 저항을 제공하는 것으로 확인되었다.
전형적인 MRAM 장치는 어레이로 정렬된 복수의 자기 저항 메모리 소자, 예를 들면 자기 터널링 접합(MTJ) 소자를 포함한다. MTJ 메모리 소자는 일반적으로 불변(fixed) 또는 고정층(pinned layer)과, 자유층(free layer) 및 그 사이의 유전 장벽(dielectric barrier)을 포함하는 적층형 구조물(layered structure)을 포함한다. 자기 재료로 이루어진 고정층은 항상 동일한 방향을 가리키는 자기 벡터를 갖는다. 자유층의 자기 벡터는 자유롭지만, 층의 자화 용이축(easy axis) 내로 한정되는데, 이러한 자화 용이축은 주로 소자의 물리적 크기에 의해 결정된다. 자유층의 자기 벡터는 2개의 방향 중 어느 하나를 가리키는데, 이러한 2개의 방향은 상기 자화 용이축과 일치되는 고정층의 자화 방향과 평행 방향 및 역평행 방향이다. MRAM의 기본적 원리는, 자화의 방향에 기초하여 정보를 이진 데이터로서, 예를 들면 "0" 및 "1"로서 저장하는 것이다. 이것 때문에 자기 데이터는 비휘발성이 되고, 외부 자기장에 의해 영향을 받기 전에는 변동되지 않는 것이다. MRAM 셀의 적층형 구조물의 자기 필름이 모두 동일 방향(평행)으로 자화될 때, 데이터는 2개의 이진값 중의 하나, 예를 들면 "0"이 되고, 그렇지 않고, MRAM 셀의 적층형 구조물의 자기 필름이 모두 역의 방향(역평행)으로 자화될 때, 데이터는 다른 이진값, 예를 들면 "1"이 된다. 자화 방향이 평행인지 여부에 따라서 적층형 구조물의 저항이 달라진다는 사실을 이용하면, 이러한 시스템은 데이터의 모든 이진값, 예를 들면 "0" 또는 "1"을 구별할 수 있다.
특정한 적용 분야, 예를 들면 스마트카드(smartcards)에서, MRAM 셀 내에 저장된 데이터는 비밀 사항(secret)이다. 데이터를 안전하게 유지하고, 예를 들면 IC의 핀(pins)으로부터의 정상적으로 제어된 전기 접속 이외의 방법으로는 검색될 수 없게 하는 것은 필수적이다. 데이터는 허가받지 않은 방식으로 판독되지 않도록 보호되어야 한다.
WO 00/07184에서, 이러한 문제점은 소멸성(perishable) 정보 저장 메커니즘 내에서 기록 가능(recordable) 데이터 층을 이용함으로써 해결되는데, 이러한 메커니즘은 사전 결정된 사용권 또는 시간 인자(time factor) 중 적어도 하나가 소멸되는 것에 응답하여, 기록된 데이터에 대한 액세스를 거부한다.
개시된 실시예 중의 하나는 MRAM 기술 분야에 관한 것으로, 여기에서 자기 저항 메모리 셀은 각각 다중층 GMR 재료 등과 같이 자화 벡터의 형태로 데이터를 저장하는 자기 메모리 셀 소자를 포함한다. MRAM 셀 내에 저장된 데이터는 데이터를 소거하기에 충분할 정도의 자기장을 방출할 수 있는 판독기에 의해 판독된다. 그러므로, 정보를 판독 및 액세스하는 동안에, 기록된 데이터를 파괴하는 자기장이 생성된다.
상술된 해결책의 단점은, 오용되지 않은 경우에도 기록된 데이터를 액세스할 수 없게 된다는 사실이다. 정상적이고 허가된 방식으로 사용되었다고 해도, 데이터에 대한 액세스가 거부되거나 데이터가 파괴된다.
따라서, 예를 들면 스마트카드 등과 같은 소정 적용 분야에 있어서, 어레이의 MRAM 셀 내에 저장된 데이터가 정상적으로 제어된 방식, 예를 들면 IC의 핀(pins)으로부터의 전기 접속에 의한 방식 이외의 다른 방법으로는 검색될 수 없게 하는 안전한 MRAM 어레이를 제공하는 것이 매우 바람직하다. 정상 사용 중에는 저장된 데이터를 변경시키지 않으면서, 메모리 디바이스에 대한 탬퍼링이 존재할 때, 자동적으로 저장된 데이터를 손상(corrupted)시킬 수 있는 메모리 디바이스를 제공하는 것이 유리할 것이다.
본 발명의 목적은 특히 보안이 필수적이거나, 데이터의 무결성이 결정적인 분야에서 내장형 또는 독립형(stand-alone) MRAM 어레이에 용이하게 추가될 수 있는 하드웨어 보안 장치를 제공하는 것이다.
상술된 목적은 본 발명에 따른 방법 및 장치에 의해 달성된다.
본 발명은 어레이가 탬퍼링(tampering)의 영향을 받을 때, MRAM 셀 내에 저장된 데이터를 파괴하는 보안 장치(security device)를 구비하는 MRAM 셀의 어레이를 제공하고, 여기에서 보안 장치는 자기 장치이다. 본 발명의 이점은, 예를 들면 보호성 차폐물(protective shielding)을 제거하는 것에 의해 MRAM 어레이가 탬퍼링될 때 MRAM 셀의 데이터 컨텐츠를 파괴하지만, 정상적으로 이용될 때에는 파괴하지 않는다는 것이다.
본 발명의 일실시예에 따르면, 보안 장치는 제 1 연자성 플럭스 밀폐층(soft-magnetic flux-closing layer)과 조합된 자기장 소스(magnetic field source)를 포함할 수 있다. 보안 장치는 내장형 또는 독립형 MRAM-어레이에 용이하게 추가될 수 있다. 자기장 소스는 예를 들면 영구 자석(permanent magnet) 또는 전자석(electromagnet)일 수 있다. 영구 자석은 패시브형(passive), 즉 작동을 위해 전력을 필요로 하지 않을 뿐만 아니라 장치가 작동되도록 요구하지도 않는다는 이점을 갖는다. 전자석은 일반적으로 그다지 선호되지 않을 수 있는데, 이러한 경우에 보호는 오로지 MRAM 어레이의 작동 동안에만 작용할 것이기 때문이다. 그러나, 예를 들면 MRAM 어레이가 데이터를 일시적으로 저장하는 SRAM(Static Random Access memory) 장치와 유사하게 사용될 때에는 유용할 것이다.
본 발명에 따르면, 보안 장치는 MRAM 셀의 어레이 부근에 형성될 수 있고, 그 부근이라는 것은 MRAM 셀의 바로 옆, MRAM 셀 아래 또는 MRAM 셀의 상부 등과 같은 임의의 방향으로 위치되는 것을 의미한다. 보안 장치와 MRAM 셀 사이의 거리는, 탬퍼링의 경우에, MRAM-어레이가 탬퍼링될 때 보안 장치의 자기 플럭스 라인(magnetic flux lines)이 MRAM 셀을 통과하여 그 데이터 컨텐츠를 파괴할 수 있게 하는 정도의 거리이다.
또한 본 발명에 따르면, MRAM 셀이 기판의 제 1 표면 상에 형성될 때, 보안 장치는 이러한 제 1 표면에 해당하는 기판의 면에 형성되거나, 제 2 표면에 해당하는 기판의 면에 형성될 수 있고, 이러한 제 2 표면은 기판에서 제 1 표면의 반대쪽이다. 또한 복수의 보안 장치가 제공될 수 있다. 이들은 기판 상에 걸쳐 분포될 수 있다. 이들은 모두 기판의 제 1 표면에 대응하는 면에 위치되거나, 모두 기판의 제 2 표면에 대응하는 면에 위치되거나, 적어도 하나는 제 1 표면에 대응하는 측에 위치되고 적어도 하나는 제 2 표면에 대응하는 면에 위치될 수 있다.
본 발명에 따르면, 제 1 연자성 플럭스 밀폐층은 MRAM 셀의 어레이가 탬퍼링될 때 자기장 소스로부터 분리될 수 있다. 이것에 의해서 보안 장치의 자기 플럭스 라인은 더 이상 편향(deviated)되지 않고, MRAM 셀을 통해 지나가게 되어, MRAM 셀의 자유층의 모든 자기장을 정렬함으로써 그 데이터 컨텐츠를 파괴할 수 있다.
본 발명의 다른 실시예에 따르면, 보안 장치는 자기장 성형 장치(magnetic field shaping device)를 더 포함할 수 있다. 자기장 성형 장치는 예를 들면, (MRAM 셀에 있어서) 자기장 소스 및 제 1 연자성층(soft-magnetic layer)이 존재하는 면의 반대쪽 면에서 MRAM 셀의 어레이에 인접하게 위치된 제 2 연자성층일 수 있다. 이러한 실시예의 이점은 어레이가 탬퍼링될 때 MRAM 셀의 데이터 컨텐츠를 파괴하도록 보안 장치의 자기장 라인을 더 양호하게 유도(guiding)한다는 것이다.
본 발명의 또 다른 실시예에 따르면, 제 1 연자성층 및/또는 제 2 연자성층은 MRAM 어레이의 차폐층(shielding layer)의 일부분일 수 있다. 이 실시예의 이점은 MRAM 어레이 주위의 패킹(packing) 또는 보호 커버(protective cover)가 그 상부 또는 후면으로부터 개방(opened)되자마자, 보안 장치가 자동적으로 작동된다는 것이다.
본 발명은 또한 데이터 컨텐츠를 갖는 MRAM 셀의 어레이에 대한 무허가 판독(unauthorised read-out)을 방지하는 방법을 제공한다. 이 방법은 어레이가 탬퍼링되면 자기장을 이용하여 MRAM 셀의 적어도 일부분의 데이터 컨텐츠를 자동적으로 파괴하는 단계를 포함한다.
이 방법은 예를 들면 영구 자석 또는 전자석 등과 같은 자기장 소스로부터 연자성 플럭스 밀폐층을 분리함으로써 MRAM 셀에서 자기장을 생성하는 단계를 포함할 수 있다.
본 발명에 따른 방법은 MRAM 셀의 어레이에 인접하게 위치된 자기장 성형 장치에 의해 MRAM 셀에서 자기장을 강화하는 단계를 더 포함한다.
본 발명의 이러한 특성, 특징 및 이점과 다른 특성, 특징 및 이점은, 본 발명의 원리를 예로서 나타내는 첨부된 도면과 함께 이하의 상세한 설명으로부터 명확해질 것이다. 이러한 설명은 오로지 예시를 위해 제시된 것이고, 본 발명의 범주를 제한하지 않는다. 이하에서 언급된 참조 번호는 첨부된 도면을 참조하는 것이다.
서로 다른 도면에서, 동일한 참조 번호는 동일하거나 유사한 소자를 지칭한다.
도 1은 본 발명의 제 1 실시예에 따른 보안 장치를 구비하는 영향을 받지 않은 MRAM 어레이를 도시하는 개략도.
도 2는 탬퍼링될 때 도 1에 도시된 MRAM 어레이를 도시하는 개략도.
도 3은 본 발명의 제 2 실시예에 따른 보안 장치를 구비하는 MRAM 어레이를 도시하는 개략도.
도 4는 본 발명의 다른 실시예에 따른 보안 장치를 구비하는 MRAM 어레이를 도시하는 개략도.
본 발명은 특정한 실시예와 관련하여, 또한 소정의 도면을 참조하여 설명될 것이지만, 본 발명은 그것으로 한정되지 않고 청구항에 의해서만 한정된다. 설명된 도면은 오로지 예시적인 것이고 한정적이지 않다. 도면에서, 몇몇 소자의 크기는 설명을 위해서 과장되고, 실제 축적되고 도시되지 않았다. "포함한다"라는 용어가 본 발명의 상세한 설명 및 청구항에서 사용되었으나, 이는 다른 소자 또는 단계의 존재를 배제하지 않는다.
또한, 상세한 설명 및 청구항 내에서의 제 1, 제 2, 제 3 등과 같은 용어는 유사한 소자들을 구분하기 위해 사용된 것으로서, 반드시 순차적이거나 시간적인 순서를 나타내기 위한 것은 아니다. 이와 같이 사용된 용어는 적절한 상황 하에서 서로 교체 가능하고, 본 명세서에 설명된 본 발명의 실시예는 여기에서 설명되거나 예시된 시퀀스 이외의 다른 시퀀스로 작동할 수 있다는 것을 이해할 수 있을 것이다.
또한, 상세한 설명 및 청구항 내에서 상부(top), 하부(bottom), 위(over), 아래(under) 등과 같은 용어는 설명을 목적으로 사용된 것이고, 반드시 상대적인 위치를 나타내기 위한 것은 아니다. 이와 같이 사용된 용어는 적절한 상황 하에서 서로 교체 가능하고, 본 명세서에 설명된 본 발명의 실시예는 여기에서 설명되거나 예시된 방향 이외의 다른 방향으로 작동할 수 있다는 것을 이해할 수 있을 것이다.
본 발명에 따르면, 데이터 컨텐츠를 구비하는 MRAM 셀(12)의 어레이(10)가 제공되는데, 이러한 어레이(10)는 도 1에 도시된 바와 같이 보안 장치(14)에 의해 보호된다.
본 발명의 제 1 실시예에서, 보안 장치(14)는 영구 자석(16)을 포함하는데, 이들은 예를 들면 박막 자석(thin film magnet)일 수 있지만 이것으로 한정되지 않는다. 보안 장치(14)는 또한 영구 자석(16)에 인접하게, 예를 들면 그 위에 위치된 제 1 연자성 플럭스 밀폐층(18)을 포함한다. 이 층(18)은 때때로 "키퍼(keeper)"로도 알려져 있다. 보안 장치(14)는 MRAM 어레이(10) 부근에 형성된다. 도 1에 도시된 바와 같이 연자성층(18)이 영구 자석(16) 부근, 예를 들면 위에 존재하는 한, 영구 자석(16)의 자기장 라인(20)은 편향되고, 이러한 연자성층(18)을 통해 흐른다. 따라서 영구 자석(16)의 자기 플럭스는 연자성층(18)에 의해 밀폐된다. 예를 들면, 역공학(reverse engineering) 동안에 MRAM 장치의 인클로저(enclosure)가 개봉되는 것에 의해 MRAM 장치가 탬퍼링될 때, 연자성층(18)이 영구 자석(16)으로부터 제거되자마자, 자기장 라인(20)은 더 이상 편향되지 않고, 도 2에 도시된 바와 같이 MRAM 셀(12)의 어레이(10) 상에서 확장된다. 이 때 자기장 라인(20)은 MRAM 셀(12)의 자유층의 자화 방향을 변경하는 것에 의해 어레이(10)의 MRAM 셀(12)에 영향을 주게 되어, 그 자화 방향을 변경시켜서 MRAM 셀(12)의 적어도 일부분에 저장된 데이터를 파괴한다.
본 발명의 제 2 실시예에서는, 영구 자석(16) 및 인접한 제 1 연자성층(18)이 제공될 뿐만 아니라, 자기장 성형 장치가 포함된다. 자기장 성형 장치는 제 2 연자성층(22)일 수 있다. 이러한 제 2 연자성층(22)은 영구 자석(16)과 제 2 연자성층(22)이 각각 MRAM 셀의 반대쪽에 위치하도록 배치된다. 예를 들어, 도 3에 도시된 바와 같이 영구 자석(16)이 MRAM 셀(12)의 어레이(10)의 좌측에 위치된다면, 제 2 연자성층(22)은 MRAM 셀(12)의 어레이(10)의 우측에 위치된다. 자석(16)으로부터 방출되는 자기장 라인(20)은 언제나 최근접 연자성층(18, 22)을 향해 이동하려 할 것이다. 정규 상태에서, 자기장 라인(20)은 영구 자석(16)에 인접한 제 1 연자성층(18)을 통해 흐른다. 탬퍼링의 경우에, 예를 들면 역공학 동안에 제 1 연자성층(18)이 제거될 때, 자기장 라인(20)은 MRAM 셀(12)의 반대쪽 면(영구 자석(16)의 위치에 대해 반대쪽 면)에 존재하는 제 2 연자성층(22)을 통해 흐른다. 제 1 실시예를 능가하는 이 실시예의 이점은, 여기에서 자기장 라인(20)이 더 우수하게 MRAM 셀(12)에 접근하고, 그에 따라서 그 자유층의 자화 방향을 보안 장치(14)의 영구 자석(16)의 자기장의 방향으로 정렬함으로써 적어도 일부의 MRAM 셀(12)의 컨텐츠를 더 용이하게 파괴한다는 것이다.
본 발명의 다른 실시예로서, MRAM 셀(12)의 어레이(10)의 일반적인 차폐층이 영구 자석(16)을 위한 플럭스-밀폐층(18)으로서 이용될 수 있다는 것이다. 이러한 경우에, 자석(16)으로부터의 자기장 라인(20)이 차폐층의 차폐 특성에 대해 너무 큰 영향을 주지 않도록 주의를 기울여야 한다. 자석으로부터의 자기장은 차폐층을 포화(saturate)시킬 수 있으므로 차폐층의 위치에서 너무 높지 않아야 한다. 그러므로, MRAM 셀(12)의 어레이(10)의 차폐층은 충분히 두꺼워서 자석으로부터의 자기장에 의해 포화되지 않아야 하는데, 차폐 상태에서는 차폐층이 더 이상 차폐 역할을 할 수 없기 때문이다.
상술된 실시예에서, 보호는 상부로부터의, 즉 기판(24)에서 MRAM 셀(12)이 구현되는 면으로부터의 역공학에 대처하기 위한 것이다. MRAM 셀(12)의 면 아래에 연자성층(26)을 구현하고, MRAM 셀(12)과 이러한 연자성층(26) 사이에 추가적인 영구 자석(28)을 배치함으로써, 기판측으로부터의 역공학에 대한 보호가 작용할 수 있게 된다. 이러한 보호는 도 4에 도시된 바와 같이 기판(24)의 후면에 위치될 수 있다.
도 4에 도시된 보호는 도 1에 도시된 바와 같이 어레이(10) 옆의 보안 장치(14)와 결합되거나, 도 3에 도시된 바와 같이 어레이(10) 옆의 보안 장치 및 자기장 성형 장치(22)와 결합될 수 있다. 이러한 경우에, 그 거리는 자석(16)으로부터의 자기장이 연자성층(26)에 의해 너무 큰 영향을 받지 않아야 하고, 자석(28)으로부터의 자기장이 연자성층(18 및/또는 22)에 의해 너무 큰 영향을 받지 않도록 선택되어야 한다.
이와 다르게, 기판(24)의 상부 및 하부에서의 보호는 교체적(alternating)일 수 있는데, 즉 메모리 어레이(10)의 소정 영역 내에 상부 보호(topside protection)(14)가 존재하면, 후면 보호(back protection)가 존재하지 않고, 그 반 대로도 마찬가지이다. 일반적으로, 이것은 메모리 영역 상에 또한 분포된 데이터의 절반이 탬퍼링 이후에 파괴된 경우에도 충분히 유효하다.
본 발명은 내장형 또는 독립형 MRAM에 용이하게 추가될 수 있는 탬퍼링 대비용 하드웨어 보호를 제공한다. 특히, 예를 들면 스마트카드 등과 같이 보안이 필수적인 분야 또는 예를 들면 시스템 온 칩(System on Chip : SoC) 상의 시스템 내의 내장형 MRAM의 운영 시스템의 프로그램 코드 등과 같이 데이터의 무결성(integrity)이 결정적인 분야에서는 본 발명에 따른 보안 장치를 이용하는 것이 중요할 것이다. 본 발명에 따른 보호는 패시브형(passive), 즉 작동을 위해 전력을 필요로 하지 않는다는 이점을 갖는다.
본 명세서에서는 본 발명에 다른 장치에 대한 바람직한 실시예, 특정한 형태 및 구성이 기술되어 있으나, 본 발명의 범주 및 정신을 벗어나지 않으면서 그 형태 및 상세 설명에 있어서 여러 변형 및 수정이 이루어질 수 있다는 것을 이해할 것이다.

Claims (14)

  1. MRAM 셀(12)의 어레이(10)로서,
    상기 어레이가 탬퍼링(tampering)의 영향을 받을 때, 상기 MRAM 셀(12) 내에 저장된 데이터를 파괴하는 보안 장치(security device)(14)를 구비하고,
    상기 보안 장치(14)는 자기 장치이며
    상기 보안 장치(14)는 제1 연자성 플럭스 밀폐층(soft-magnet flux closing layer)(18)과 결합된 자기장 소스(magnetic field source)(16)을 포함하고,
    상기 자기 장치의 자기장 라인(20)은 상기 제1 연자성 플럭스 밀폐층(18)에 의해 편향되고 상기 제1 연자성 플럭스 밀폐층(18)을 통해 흐르고, 상기 제1 연자성 플럭스 밀폐층(18)은 상기 MRAM 셀(12)의 어레이(10)가 탬퍼링되면 상기 자기장 소스(16)로부터 분리되는
    MRAM 셀(12)의 어레이(10).
  2. 삭제
  3. 제 1 항에 있어서,
    상기 자기장 소스(16)는 영구 자석(permanent magnet)인
    MRAM 셀(12)의 어레이(10).
  4. 제 1 항에 있어서,
    상기 자기장 소스(16)는 전자석(electromagnet)인
    MRAM 셀(12)의 어레이(10).
  5. 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 있어서,
    상기 보안 장치(14)는 상기 MRAM 셀(12)의 어레이(10) 부근에 형성되는
    MRAM 셀(12)의 어레이(10).
  6. 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 있어서,
    상기 어레이(10)는 기판(24) 위에 형성되고,
    상기 보안 장치(14)는 상기 기판(24)에서 상기 MRAM 셀(12)과 동일한 면에 형성되는
    MRAM 셀(12)의 어레이(10).
  7. 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 있어서,
    상기 어레이(10)는 기판(24) 위에 형성되고,
    상기 보안 장치(14)는 상기 기판(24)에서 상기 MRAM 셀(12)과는 반대쪽 면에 형성되는
    MRAM 셀(12)의 어레이(10).
  8. 삭제
  9. 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 있어서,
    상기 보안 장치(14)는 자기장 성형 장치(magnetic field shaping device)를 더 포함하는
    MRAM 셀(12)의 어레이(10).
  10. 제 9 항에 있어서,
    상기 자기장 성형 장치는 제 2 연자성층(22)이고,
    상기 자기장 소스(16) 및 제 1 연자성 플럭스 밀폐층(18)은 상기 MRAM 셀(12)의 어레이(10)의 한 쪽에 인접하게 위치되고, 상기 제 2 연자성층(22)은 상기 MRAM 셀(12)의 어레이(10)의 그 반대쪽에 인접하게 위치되는
    MRAM 셀(12)의 어레이(10).
  11. 제 3 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 연자성 플럭스 밀폐층(18, 26)은 상기 MRAM-어레이(10)의 차폐층(shielding layer)의 일부분인
    MRAM 셀(12)의 어레이(10).
  12. 제 10 항에 있어서,
    상기 제 2 연자성층(22) 및 상기 제1 연자성 플럭스 밀폐층(18, 26)은 상기 MRAM-어레이(10)의 차폐층(shielding layer)의 일부분이거나, 또는, 상기 제2 연자성층(22) 및 상기 제1 연자성 플럭스 밀폐층(18, 26) 중 어느 하나는 상기 MRAM-어레이(10)의 차폐층(shielding layer)의 일부분인
    MRAM 셀(12)의 어레이(10).
  13. 데이터 컨텐츠를 갖는 MRAM 셀(12)의 어레이(10)에 대한 무허가 판독(unauthorised read-out)을 방지하는 방법으로서, 자기 장치를 포함하고,
    제1 연자성 플럭스 밀폐층(18)과 결합되어 상기 자기 장치의 자기장 라인(20)을 편향시키고 상기 제1 연자성 플럭스 밀폐층(18)을 통해 상기 자기장 라인(20)을 흐르게 하는 자기장 소스 (16)을 포함하고,
    상기 어레이(10)가 탬퍼링되면, 자기장을 이용하여 상기 MRAM 셀(12)의 적어도 일부분의 상기 데이터 컨텐츠를 자동적으로 파괴하는 단계를 포함하고
    상기 자기장은 상기 자기장 소스(16, 28)로부터 상기 제1 연자성 플럭스-밀폐층(18, 26)을 분리함으로써 상기 MRAM 셀(12)에서 생성되는
    무허가 판독 방지 방법.
  14. 제 13 항에 있어서,
    상기 MRAM 셀(12)에서의 상기 자기장은 상기 MRAM 셀(12)의 어레이(10)에 인접하게 위치된 자기장 성형 장치(22)에 의해 강화되는 무허가 판독 방지 방법.
KR1020057011085A 2002-12-18 2003-12-15 Ｍｒａｍ 셀의 어레이 및 무허가 판독 방지 방법 KR101063119B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US43482902P 2002-12-18 2002-12-18
US43452002P 2002-12-18 2002-12-18
US60/434,829 2002-12-18
US60/434,520 2002-12-18
US43998603P 2003-01-14 2003-01-14
US60/439,986 2003-01-14
EP03100402.1 2003-02-20
EP03100402 2003-02-20
PCT/IB2003/006005 WO2004055824A2 (en) 2002-12-18 2003-12-15 Method and device for protection of an mram device against tampering

Publications (2)

Publication Number Publication Date
KR20050084339A KR20050084339A (ko) 2005-08-26
KR101063119B1 true KR101063119B1 (ko) 2011-09-07

Family

ID=42232596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057011085A KR101063119B1 (ko) 2002-12-18 2003-12-15 Ｍｒａｍ 셀의 어레이 및 무허가 판독 방지 방법

Country Status (8)

Country Link
US (1) US8261367B2 (ko)
EP (1) EP1576613B1 (ko)
JP (1) JP2006511892A (ko)
KR (1) KR101063119B1 (ko)
CN (1) CN1729539B (ko)
AU (1) AU2003285646A1 (ko)
TW (1) TWI330845B (ko)
WO (1) WO2004055824A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1617472A1 (en) 2004-07-16 2006-01-18 Axalto SA An active protection device for protecting a circuit against mechanical and electromagnetic attack
WO2008062686A1 (fr) * 2006-11-24 2008-05-29 Nec Corporation Mram
JP5471364B2 (ja) * 2009-11-27 2014-04-16 日本電気株式会社 半導体パッケージ
KR20110103747A (ko) 2010-03-15 2011-09-21 삼성전자주식회사 보안 기능을 갖는 저장 장치 및 그 보안 방법
JP5751124B2 (ja) * 2011-10-19 2015-07-22 富士通株式会社 メモリ装置
US8854870B2 (en) 2012-03-13 2014-10-07 Honeywell International Inc. Magnetoresistive random access memory (MRAM) die including an integrated magnetic security structure
US8811072B2 (en) * 2012-03-13 2014-08-19 Honeywell International Inc. Magnetoresistive random access memory (MRAM) package including a multilayer magnetic security structure
US9042164B2 (en) * 2012-03-26 2015-05-26 Honeywell International Inc. Anti-tampering devices and techniques for magnetoresistive random access memory
US8909942B1 (en) 2012-03-30 2014-12-09 Western Digital Technologies, Inc. MRAM-based security for data storage systems
WO2015196447A1 (en) 2014-06-27 2015-12-30 Microsoft Technology Licensing, Llc Data protection based on user input during device boot-up, user login, and device shut-down states
US10474849B2 (en) 2014-06-27 2019-11-12 Microsoft Technology Licensing, Llc System for data protection in power off mode
CN105493094A (zh) 2014-06-27 2016-04-13 微软技术许可有限责任公司 基于设备上的用户输入模式的数据保护系统
US9747967B2 (en) 2014-09-26 2017-08-29 Intel Corporation Magnetic field-assisted memory operation
US20160188495A1 (en) * 2014-12-26 2016-06-30 Intel Corporation Event triggered erasure for data security
DE102015121375A1 (de) * 2015-12-08 2017-06-08 Harting It Software Development Gmbh & Co. Kg Vorrichtung und Verfahren zur Manipulationsüberwachung eines transportablen Gegenstandes
US9985199B1 (en) 2017-03-15 2018-05-29 International Business Machines Corporation Prevention of switching of spins in magnetic tunnel junctions by on-chip parasitic magnetic shield
US10289840B2 (en) * 2017-06-02 2019-05-14 Silicon Laboratories Inc. Integrated circuit with tamper protection and method therefor
US10978123B2 (en) 2018-12-04 2021-04-13 Nxp Usa, Inc. Tamper protection of memory devices on an integrated circuit
CN114067875A (zh) * 2021-11-18 2022-02-18 致真存储(北京)科技有限公司 一种磁存储器及其数据擦除方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61114598U (ko) * 1984-12-28 1986-07-19
JP2000113666A (ja) * 1998-10-08 2000-04-21 Yotaro Yamazaki 磁性薄膜メモリ素子および磁性薄膜メモリ

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144094A (ja) * 1983-02-07 1984-08-17 Hitachi Ltd カセツト形磁気バブルメモリ装置
US4860351A (en) * 1986-11-05 1989-08-22 Ibm Corporation Tamper-resistant packaging for protection of information stored in electronic circuitry
US5027397A (en) * 1989-09-12 1991-06-25 International Business Machines Corporation Data protection by detection of intrusion into electronic assemblies
EP0839344A1 (en) * 1995-07-20 1998-05-06 Dallas Semiconductor Corporation Microcircuit with memory that is protected by both hardware and software
US5902690A (en) * 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
EP0964361A1 (en) * 1998-06-08 1999-12-15 International Business Machines Corporation Protection of sensitive information contained in integrated circuit cards
US6172902B1 (en) * 1998-08-12 2001-01-09 Ecole Polytechnique Federale De Lausanne (Epfl) Non-volatile magnetic random access memory
JP2000076140A (ja) * 1998-09-02 2000-03-14 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
US6501678B1 (en) * 1999-06-18 2002-12-31 Koninklijke Philips Electronics N.V. Magnetic systems with irreversible characteristics and a method of manufacturing and repairing and operating such systems
US6396400B1 (en) * 1999-07-26 2002-05-28 Epstein, Iii Edwin A. Security system and enclosure to protect data contained therein
US6784796B2 (en) * 1999-12-17 2004-08-31 The Regents Of The University Of Califronia Magnetic vector field tag and seal
US7005733B2 (en) * 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
AU2001253818A1 (en) * 2000-02-14 2001-08-20 Christina Alvarez Security module system, apparatus and process
DE10010457A1 (de) * 2000-03-03 2001-09-20 Infineon Technologies Ag Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt
ATE406660T1 (de) 2000-06-23 2008-09-15 Nxp Bv Magnetischer speicher
US20020129152A1 (en) * 2001-03-08 2002-09-12 International Business Machines Corporation Protecting contents of computer data files from suspected intruders by programmed file destruction
US6522577B1 (en) * 2002-06-05 2003-02-18 Micron Technology, Inc. System and method for enabling chip level erasing and writing for magnetic random access memory devices
US20040032010A1 (en) * 2002-08-14 2004-02-19 Kools Jacques Constant Stefan Amorphous soft magnetic shielding and keeper for MRAM devices
US7205883B2 (en) * 2002-10-07 2007-04-17 Safenet, Inc. Tamper detection and secure power failure recovery circuit
AU2003288589A1 (en) * 2002-12-18 2004-07-09 Koninklijke Philips Electronics N.V. Tamper-resistant packaging and approach
CN1729541A (zh) * 2002-12-18 2006-02-01 皇家飞利浦电子股份有限公司 抗窜改封装和方法
US7712147B2 (en) * 2002-12-18 2010-05-04 Nxp B.V. Method and device for protection of an mram device against tampering
KR20050084333A (ko) * 2002-12-18 2005-08-26 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 자기 메모리 셀의 어레이, 집적 회로 및 외부 자기장 노출여부 표시 방법
TW200502959A (en) * 2003-01-14 2005-01-16 Koninkl Philips Electronics Nv Tamper-resistant packaging and approach using magnetically-set data
WO2004084470A2 (en) * 2003-03-18 2004-09-30 Ensconce Data Technology Dead on demand disk technology
US20080219122A1 (en) * 2003-03-18 2008-09-11 Roger Detzler Dead on demand technology
JP4742502B2 (ja) * 2004-02-23 2011-08-10 ソニー株式会社 磁気シールド体、磁気シールド構造及び磁気メモリ装置
WO2007124129A2 (en) * 2006-04-20 2007-11-01 Nve Corporataion Enclosure tamper detection and protection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61114598U (ko) * 1984-12-28 1986-07-19
JP2000113666A (ja) * 1998-10-08 2000-04-21 Yotaro Yamazaki 磁性薄膜メモリ素子および磁性薄膜メモリ

Also Published As

Publication number Publication date
TWI330845B (en) 2010-09-21
WO2004055824A3 (en) 2005-04-14
EP1576613B1 (en) 2014-06-18
AU2003285646A1 (en) 2004-07-09
CN1729539A (zh) 2006-02-01
TW200502961A (en) 2005-01-16
KR20050084339A (ko) 2005-08-26
WO2004055824A2 (en) 2004-07-01
EP1576613A2 (en) 2005-09-21
AU2003285646A8 (en) 2004-07-09
US8261367B2 (en) 2012-09-04
US20100146641A1 (en) 2010-06-10
CN1729539B (zh) 2011-06-08
JP2006511892A (ja) 2006-04-06

Similar Documents

Publication Publication Date Title
US8261367B2 (en) Method and device for protection of an MRAM device against tampering
US7712147B2 (en) Method and device for protection of an mram device against tampering
US7468664B2 (en) Enclosure tamper detection and protection
CN100547678C (zh) 用于磁性存储单元的硬件安全装置及方法
US8294577B2 (en) Stressed magnetoresistive tamper detection devices
EP1588371B1 (en) Tamper-resistant packaging and approach using magnetically-set data
US7791920B2 (en) Active shielding for a circuit comprising magnetically sensitive materials
US20070058422A1 (en) Programmable magnetic memory device
US7224634B2 (en) Hardware security device for magnetic memory cells
US7411814B2 (en) Programmable magnetic memory device FP-MRAM
EP1690261B1 (en) Method and device for preventing erroneous programming of a magnetoresistive memory element
US9042164B2 (en) Anti-tampering devices and techniques for magnetoresistive random access memory
KR20050048667A (ko) 판독전용 자기 메모리장치 엠알오엠
JP2006512779A (ja) 磁気記憶セル用のハードウェア・セキュリティ装置
TW200539190A (en) Data retention indicator for magnetic memories
JPWO2008062686A1 (ja) Ｍｒａｍ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee