JP5471364B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP5471364B2 JP5471364B2 JP2009270080A JP2009270080A JP5471364B2 JP 5471364 B2 JP5471364 B2 JP 5471364B2 JP 2009270080 A JP2009270080 A JP 2009270080A JP 2009270080 A JP2009270080 A JP 2009270080A JP 5471364 B2 JP5471364 B2 JP 5471364B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic field
- magnetic
- semiconductor package
- field source
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 100
- 239000000463 material Substances 0.000 claims description 117
- 230000005672 electromagnetic field Effects 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 21
- 239000002253 acid Substances 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 9
- 230000003068 static effect Effects 0.000 claims description 5
- 239000002904 solvent Substances 0.000 claims description 4
- 230000005389 magnetism Effects 0.000 claims description 3
- 230000004048 modification Effects 0.000 description 25
- 238000012986 modification Methods 0.000 description 25
- 239000010410 layer Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 17
- 239000010408 film Substances 0.000 description 10
- 229910002651 NO3 Inorganic materials 0.000 description 8
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 8
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000004907 flux Effects 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000006247 magnetic powder Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910000859 α-Fe Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 3
- 239000000696 magnetic material Substances 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- QWVGKYWNOKOFNN-UHFFFAOYSA-N o-cresol Chemical compound CC1=CC=CC=C1O QWVGKYWNOKOFNN-UHFFFAOYSA-N 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910000828 alnico Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001172 neodymium magnet Inorganic materials 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Storage Device Security (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体装置を収容する半導体パッケージ、特に、半導体装置に記憶された情報を不正に獲得することを困難にする耐タンパー技術を用いた半導体パッケージに関する。
磁気抵抗効果を使用した磁気メモリ素子は、書き込み回数に制限が無いと考えられること、メモリ素子の構造が比較的単純で集積化に適していることなどの理由により、現在使用されているメモリ素子を代替可能な素子として注目されている。
磁気メモリ素子の例としては、例えば外部から印加される磁界によって相対的に磁化されやすい自由層と、外部から印加される磁界によっては自由層に対して相対的に磁化されにくい固定層とを有するものが知られている。このような磁気メモリ素子は、自由層が磁化される方向により磁気抵抗が異なる２値の状態を作り出して情報を記憶することができる。
磁気メモリ素子の例としては、例えば外部から印加される磁界によって相対的に磁化されやすい自由層と、外部から印加される磁界によっては自由層に対して相対的に磁化されにくい固定層とを有するものが知られている。このような磁気メモリ素子は、自由層が磁化される方向により磁気抵抗が異なる２値の状態を作り出して情報を記憶することができる。
ところで、磁気メモリ素子を記憶素子として備える記憶装置は、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ばれ、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に代表される揮発性メモリとＦｌａｓｈメモリに代表される不揮発性メモリとを統合したり、ＣＭＯＳプロセスを使うメモリ以外の回路と磁気メモリ素子とを混載することが可能である。
このような記憶装置には、個人情報やパスワードなどの秘密情報が記憶されることがあり、磁気メモリ素子上に記憶された情報が不正に獲得されることを防止する手段が求められている。
このような記憶装置には、個人情報やパスワードなどの秘密情報が記憶されることがあり、磁気メモリ素子上に記憶された情報が不正に獲得されることを防止する手段が求められている。
磁気メモリ素子に記憶された情報が不正に獲得されるのを困難にする技術として、例えば特許文献１には、外部磁界から磁気メモリ素子を保護する磁性層が破壊された場合に、磁気メモリ素子に外部から磁界を与え、磁気メモリ素子に記憶されている情報を消去することができる不法行為抵抗性パッケージングが記載されている。特許文献１に記載の不法行為抵抗性パッケージングによれば、磁気メモリ素子を保護しているパッケージが不正に破壊された場合に磁気メモリ素子に記憶された情報を消去して、情報が不正に獲得されることを困難にすることができる。
また特許文献２には、磁界源の磁力線を偏向する磁束クローズ層を磁界源の近傍に備え、通常時は磁界源の磁束が磁束クローズ層によって封じ込められており、磁束クローズ層が除去されたときに、磁気メモリ素子に磁界源の磁界が作用することで磁気メモリ素子に記憶された情報を破壊するＭＲＡＭセルのアレイ及びデータの破壊方法が記載されている。
しかしながら、磁気メモリ素子が形成されたダイを記憶装置から取り出して解析しなくとも、磁気メモリ素子や、ダイに接続されたリードフレームなどに電磁界センサを近接させて磁気メモリ素子に記憶された情報を取得することができる。この場合、半導体パッケージを破壊することなく磁気メモリ素子に記憶された情報を不正に解析することができ、特許文献１に記載のパッケージングでは、磁気メモリ素子を保護する半導体パッケージを透過する電磁界に基づいて磁気メモリ素子に記憶された情報を不正に獲得できてしまうという問題があった。
また、特許文献２に記載の方法及び装置では、磁界源と磁束クローズ層とを同時に除去することが可能であり、この場合に磁気メモリ素子に記憶された情報が破壊されずに不正に獲得されてしまうという問題があった。
また、特許文献２に記載の方法及び装置では、磁界源と磁束クローズ層とを同時に除去することが可能であり、この場合に磁気メモリ素子に記憶された情報が破壊されずに不正に獲得されてしまうという問題があった。
本発明は、上述した事情に鑑みてなされたものであって、その目的は、磁気メモリ素子に記憶された情報を読み出すことをより困難にして、磁気メモリ素子に記憶された情報が漏洩することを防止できる半導体パッケージを提供することである。
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の半導体パッケージは、磁気を加えることにより情報を記憶する磁気メモリ素子を有する半導体回路基板を内部に備える半導体パッケージであって、前記半導体パッケージの内部に配置され、前記磁気メモリ素子を磁化可能な磁界を少なくとも前記磁気メモリ素子が位置する空間に発生させる磁界源と、前記半導体回路基板を覆って配置され、前記磁界源を溶解可能な溶媒に対する耐性が前記磁界源よりも低い材料で構成され、前記磁気メモリ素子に加わる前記磁界を減衰させる磁気シールド材と、を備えることを特徴とする。
本発明の半導体パッケージは、磁気を加えることにより情報を記憶する磁気メモリ素子を有する半導体回路基板を内部に備える半導体パッケージであって、前記半導体パッケージの内部に配置され、前記磁気メモリ素子を磁化可能な磁界を少なくとも前記磁気メモリ素子が位置する空間に発生させる磁界源と、前記半導体回路基板を覆って配置され、前記磁界源を溶解可能な溶媒に対する耐性が前記磁界源よりも低い材料で構成され、前記磁気メモリ素子に加わる前記磁界を減衰させる磁気シールド材と、を備えることを特徴とする。
本発明の半導体パッケージによれば、半導体パッケージの内部に磁界源と磁気シールド材とを配置し、磁気シールド材によって磁気メモリ素子を有する基板の基板面を被覆し、磁気シールド材が除去されたときには、磁気メモリ素子に記憶された情報が磁界源の磁気によって破壊されるので、磁気メモリ素子に記憶された情報を読み出すことをより困難にして、磁気メモリ素子に記憶された情報が漏洩することを防止できる。
（第１実施形態）
以下、本発明の第１実施形態の半導体パッケージ１について図１ないし図５を参照して説明する。図１は、半導体パッケージ１を示す図で、（Ａ）は斜視図、（Ｂ）は平面図である。また、図２は、半導体パッケージ１の一部の構成を示す平面図である。また、図３は、図１（Ｂ）のＡ−Ａ線における断面図である。また、図４（Ａ）及び図４（Ｂ）は、半導体パッケージ１の作用を説明するための模式図である。また、図５（Ａ）及び図５（Ｂ）は、半導体パッケージ１に対して不正な攻撃が行われたときの作用を説明するための説明図である。
以下、本発明の第１実施形態の半導体パッケージ１について図１ないし図５を参照して説明する。図１は、半導体パッケージ１を示す図で、（Ａ）は斜視図、（Ｂ）は平面図である。また、図２は、半導体パッケージ１の一部の構成を示す平面図である。また、図３は、図１（Ｂ）のＡ−Ａ線における断面図である。また、図４（Ａ）及び図４（Ｂ）は、半導体パッケージ１の作用を説明するための模式図である。また、図５（Ａ）及び図５（Ｂ）は、半導体パッケージ１に対して不正な攻撃が行われたときの作用を説明するための説明図である。
図１（Ａ）及び図１（Ｂ）に示すように、半導体パッケージ１は、ＱＦＰ（Quad Flat Package）と呼ばれるタイプの半導体パッケージであり、ダイ１０と、パッケージ本体２０と、リードフレーム３０と、耐タンパー装置４０とを備えている。なお、図１（Ｂ）では、リードフレーム３０の一部の図示を省略している。
ダイ１０は、図２及び図３に示すように、板状に形成された半導体回路基板であり、このダイ１０の基板面１０Ａには磁気メモリ素子が形成されたメモリセル１１が設けられている。本実施形態では、メモリセル１１は、磁気メモリ素子の自由層が磁化される向きが１方向（例えば図２に示すＹ方向）に向くように磁気メモリ素子が整列して配置されている。
パッケージ本体２０は、樹脂材料により成型したモールドを採用することができ、直方体形状に形成されている。このような樹脂材料としては、具体的には熱硬化性エポキシ樹脂を採用することができ、また熱硬化性エポキシ樹脂にオルソクレゾールノボラック樹脂などが含有されていてもよい。
なお、パッケージ本体２０にこのようなモールドを採用する場合には、発煙硝酸などの溶液をパッケージ本体２０に塗布すると、ダイ１０を破壊されることなくパッケージ本体２０が溶解する。
また、パッケージ本体２０は、ダイ１０やリードフレーム３０を支持し、パッケージ本体２０に内蔵されたこれらの部品を機械的な力から保護する機能を有する。なお、パッケージ本体２０の材料としては、セラミックス材料を採用してもよい。
なお、パッケージ本体２０にこのようなモールドを採用する場合には、発煙硝酸などの溶液をパッケージ本体２０に塗布すると、ダイ１０を破壊されることなくパッケージ本体２０が溶解する。
また、パッケージ本体２０は、ダイ１０やリードフレーム３０を支持し、パッケージ本体２０に内蔵されたこれらの部品を機械的な力から保護する機能を有する。なお、パッケージ本体２０の材料としては、セラミックス材料を採用してもよい。
図２及び図３に示すように、リードフレーム３０は、半導体パッケージ１の外部の接点電極に接続するための端子部３１と、端子部３１をダイ１０に電気的に接続するためのボンディングワイヤＷが接続されるパッド部３２と、ダイ１０を配置するためにパッケージ本体２０の中央に設けられたダイパッド３３とを有している。リードフレーム３０は金属によって形成されている。リードフレーム３０の端子部３１は、ダイパッド３３から放射状に延びて形成され、パッケージ本体２０の４辺のそれぞれから外側へ突出して形成されている。また、ダイパッド３３とダイ１０とは、例えば半田やダイボンディング用樹脂ペーストなどによって固定されている。リードフレーム３０の材質としては、例えばニッケル・フェライト系の合金材料や銅などを用いることができる。
耐タンパー装置４０は、リードフレーム３０上に配置された磁界源４１と、ダイ１０の基板面１０Ａを覆って配置された磁気シールド材４２と、を有している。
磁界源４１は、磁界源４１の周囲に磁界ＭＦ１を発生させるもので略直方体形状に形成されている。磁界源４１の磁界ＭＦ１は磁界源４１の長手方向の一端４１Ａから出てダイ１０の内部に侵入し、図２に示すＹ方向に沿ってダイ１０を通過して磁界源４１の長手方向の他端４１Ｂに戻るようになっている。磁界ＭＦ１は、ダイ１０の内部では少なくともメモリセル１１の一部を通過するようになっている。なお、磁界ＭＦ１は、メモリセル１１が位置する空間のすべてを通過するようになっていることが好ましい。
磁界源４１は、磁界源４１の周囲に磁界ＭＦ１を発生させるもので略直方体形状に形成されている。磁界源４１の磁界ＭＦ１は磁界源４１の長手方向の一端４１Ａから出てダイ１０の内部に侵入し、図２に示すＹ方向に沿ってダイ１０を通過して磁界源４１の長手方向の他端４１Ｂに戻るようになっている。磁界ＭＦ１は、ダイ１０の内部では少なくともメモリセル１１の一部を通過するようになっている。なお、磁界ＭＦ１は、メモリセル１１が位置する空間のすべてを通過するようになっていることが好ましい。
磁界源４１の材料としては、永久磁石や電磁石を適宜選択して採用することができる。磁界源４１の材料として永久磁石を採用すると、磁界ＭＦ１を発生させるための電力などのエネルギーを必要としない。
なお、磁界源４１の材料として採用できる永久磁石の種類としては、ダイ１０に形成された磁気メモリ素子１１を磁化できるだけの強度の磁界の発生させる材料であれば、アルニコ磁石、フェライト磁石、ネオジム磁石などを適宜選択して採用することができる。
なお、磁界源４１の材料として採用できる永久磁石の種類としては、ダイ１０に形成された磁気メモリ素子１１を磁化できるだけの強度の磁界の発生させる材料であれば、アルニコ磁石、フェライト磁石、ネオジム磁石などを適宜選択して採用することができる。
また、磁気メモリ素子に記憶された情報を破壊する観点から、磁界源４１による磁界ＭＦ１の方向は、メモリセル１１に形成された磁気メモリ素子の特性に応じて適宜定めることが好ましい。これは、磁気メモリ素子の自由層の磁化方向と磁界ＭＦ１とのなす角に、磁界ＭＦ１によって自由層が磁化されやすい最適角度が存在する場合があるからである。
磁気シールド材４２は、板状の磁性体によって形成されていることが好ましい。磁気シールド材４２の厚さは、１００マイクロメートル以上、１ミリメートル以下であることが好ましい。
磁気シールド材４２の配置位置は、ダイ１０の少なくともメモリセル１１が位置する基板面を覆う位置であることが好ましく、磁気シールド材４２がダイ１０の基板面のすべてを覆って配置されることがより好ましい。
磁気シールド材４２の配置位置は、ダイ１０の少なくともメモリセル１１が位置する基板面を覆う位置であることが好ましく、磁気シールド材４２がダイ１０の基板面のすべてを覆って配置されることがより好ましい。
ここで、耐タンパー装置４０の作用について図４を参照して説明する。
図４（Ａ）に模式的に示すように、磁気シールド材４２は、磁界源４１の磁界ＭＦ１が入射することで、磁気シールド材４２の内部に誘導磁化を生じ、磁極を形成する。この磁極により、磁気シールド材４２には磁界源４１の磁界ＭＦ１と逆向きの磁界ＭＦ２が生じる。従って、ダイ１０の内部において、磁界ＭＦ１と磁界ＭＦ２との合成磁界ＭＦ３の強度は、磁界ＭＦ１の強度よりも弱くなっている。合成磁界ＭＦ３の強度は、メモリセル１１の磁気メモリ素子の自由層を磁化できる強度よりも弱くなるように設定されている。本実施形態では、ダイ１０に形成されたメモリセル１１は、磁気シールド材４１によって合成磁界ＭＦ３が磁界ＭＦ１よりも弱められているので、磁気シールド材４２の存在下では情報を保持できるようになっている。
図４（Ａ）に模式的に示すように、磁気シールド材４２は、磁界源４１の磁界ＭＦ１が入射することで、磁気シールド材４２の内部に誘導磁化を生じ、磁極を形成する。この磁極により、磁気シールド材４２には磁界源４１の磁界ＭＦ１と逆向きの磁界ＭＦ２が生じる。従って、ダイ１０の内部において、磁界ＭＦ１と磁界ＭＦ２との合成磁界ＭＦ３の強度は、磁界ＭＦ１の強度よりも弱くなっている。合成磁界ＭＦ３の強度は、メモリセル１１の磁気メモリ素子の自由層を磁化できる強度よりも弱くなるように設定されている。本実施形態では、ダイ１０に形成されたメモリセル１１は、磁気シールド材４１によって合成磁界ＭＦ３が磁界ＭＦ１よりも弱められているので、磁気シールド材４２の存在下では情報を保持できるようになっている。
一方、図４（Ｂ）に示すように、磁気シールド材４２がダイ１０から除去された状態では、メモリセル１１の位置に磁界ＭＦ１が生じている。磁界ＭＦ１はメモリセル１１の磁気メモリ素子の自由層を磁化できる強度に設定されているので、このとき、磁気メモリ素子の自由層は、磁界ＭＦ１が生じる前の磁化の方向によらずすべて磁界ＭＦ１が向く方向（図４（Ｂ）に示すＹ方向）に磁化される。
以上に説明した構成の、本実施形態の半導体パッケージ１の使用時の動作について、メモリセル１１に記憶された情報を不正に読み出す攻撃が半導体パッケージ１に対して行われた場合を中心に説明する。なお、本明細書において、「不正に読み出す攻撃」とは、半導体パッケージ１に設計された回路によってリードフレーム３０の端子部３１を通じて読み書きされる動作以外の手順でメモリセル１１に記憶された情報を獲得する作業のことを指すものである。
磁気メモリ素子に限らず、メモリ素子に記憶された情報を不正な手段で獲得するための手法として、半導体パッケージの近傍で測定した電磁界からメモリ素子が記憶しているデータを解析する手法がある。これは電磁波セキュリティの分野ではサイドチャネルアタックと呼ばれる。このようなサイドチャネルアタックにより、例えば公開鍵暗号で使用する秘密鍵を、メモリ素子から不正に獲得した情報を用いて推定できることが報告されている。
このようなサイドチャネルアタックの例として、メモリセル１１の内部の磁気メモリ素子による読み出しや書き込みの動作に応じて変動する電磁界を測定する手法が知られている。この手法では、例えば図５（Ａ）及び図５（Ｂ）に示すように、パッケージ本体２０を除去し、ダイ１０のメモリセル１１に電磁界センサ１００を近づける。パッケージ本体２０を構成する樹脂材料は、硝酸塩などの酸性の溶媒を使用して溶かすことができ、図５（Ｂ）に示すように、パッケージ本体２０は例えばダイ１０が位置する中央部が溶解される。ダイ１０上に形成されている配線の幅は０．１マイクロメートルから１００マイクロメートル程度であり、一般的に、メモリセル１１から漏洩する電磁界を読み取るためには、ダイ１０の基板面１０Ａと電磁界センサ１００のセンサヘッド１０１とは、１マイクロメートルから数十マイクロメートル程度に近接させる必要がある。
このため、半導体パッケージ１に対してサイドチャネルアタックを成功させるためには、ダイ１０の基板面１０Ａを覆って配置された磁気シールド材４２を除去することが必須になる。半導体パッケージ１において、ダイ１０から磁気シールド材４２を除去することは容易である。しかしながら、磁気シールド材４２をダイ１０から除去すると、図４（Ａ）及び図４（Ｂ）を参照して説明したように、磁界源４１と磁気シールド材４２との合成磁界ＭＦ３ではなく磁界源４１の磁界ＭＦ１がメモリセル１１の位置に生じる。このため、メモリセル１１の磁気メモリ素子の自由層は磁界ＭＦ１により磁界ＭＦ１の向き（図４（Ｂ）に示すＹ方向）に磁化される。
このとき、メモリセル１１の磁気メモリ素子に記憶されていた情報は、磁界ＭＦ１によってすべて０またはすべて１に書き換えられており、メモリセル１１に記憶されていた情報は破壊される。この状態で電磁界センサ１００によってメモリセル１１から漏洩する電磁界を検出しても、磁気シールド材４２を除去する前にメモリセル１１に記憶されていた情報を読み出すことはできない。
サイドチャネルアタックの別の形態として、ダイ１０の共通回路となる電源回路で電圧あるいは電流を測定する差分電力攻撃という手法が知られている。また、ダイ１０に対して駆動電力を供給する電源回路の近傍の電磁界、あるいは電源回路から発生する電磁波を測定する差分電磁波攻撃という手法が知られている。
このような攻撃においても、ダイ１０上の電源回路を露出させて上述の電磁界センサ１００をダイ１０の電源回路に対して１マイクロメートルから数十マイクロメートル程度の距離に近接させる必要があるため、上述のように磁気シールド材４２をダイ１０から除去する必要がある。このため、上述したのと同様に、メモリセル１１の磁気メモリ素子に記憶された情報は破壊され、メモリセル１１に対する読み書きの動作に連動する電圧、電流、電磁界、及び電磁波が上述の電磁界センサ１００によって測定されても、その測定結果からメモリセル１１に記憶された情報を再構築することが不可能になる。
なお、ダイパッド３３側からダイ１０に対してサイドチャネルアタックを試みても、ダイ１０を透過する電磁界や電磁波は上述の電磁界センサ１００の測定限界以下となるため有効な情報を獲得することはできない。
なお、メモリセル１１に記憶された情報は、ダイ１０上の回路を駆動させるためのプログラムであってもよい。上述の様な不正な操作によって磁気メモリ素子に記憶された上記プログラムが破壊されるようにした場合には、プログラムが破壊されることでダイ１０上の回路は正常に動作しなくなり、不正に情報を獲得することを困難にしたり、ダイ１０の再使用を困難にしたりできる。
以上説明したように、本実施形態の半導体パッケージ１によれば、ダイ１０に形成されたメモリセル１１に記憶された情報を読み出すためには、磁気シールド材４２を除去することを要し、磁気シールド材４２が除去されるとメモリセル１１の磁気メモリ素子が磁界源４１の磁界ＭＦ１によって磁化されて情報が破壊される。このため、ダイ１０から漏洩する電磁波を使って不正な情報の獲得を行うためにダイ近傍で電磁界を測定をしても、メモリセル１１に記憶された情報がすでに破壊されており有効な情報を得ることができない。その結果、磁気メモリ素子に記憶された情報を不正な手段で読み出すことをより困難にして、磁気メモリ素子に記憶された情報が漏洩することを防止できる。
また、磁界源４１が静磁界を発生させる永久磁石で構成されているので、発振器などを備えずに磁界を発生させることができ、半導体パッケージ１を駆動させるためのエネルギーを削減することができるとともに、電力などの駆動力の供給の一部が途絶えた状態でもメモリセルに記憶された情報が不正に獲得されることをより困難にすることができる。
（変形例１）
以下では、本実施形態の変形例１の半導体パッケージについて図６を参照して説明する。図６（Ａ）は本変形例の半導体パッケージの構成を示す断面図である。また、図６（Ｂ）は、本変形例の半導体パッケージに対して不正な攻撃が行われたときの作用を説明するための説明図である。
以下では、本実施形態の変形例１の半導体パッケージについて図６を参照して説明する。図６（Ａ）は本変形例の半導体パッケージの構成を示す断面図である。また、図６（Ｂ）は、本変形例の半導体パッケージに対して不正な攻撃が行われたときの作用を説明するための説明図である。
図６（Ａ）及び図６（Ｂ）に示すように、本変形例では、磁界源４１に代えて磁界源１４１を有し、磁気シールド材４２に代えて磁気シールド材１４２を有する点で上述の半導体パッケージ１と構成が異なっている。
磁界源１４１は、磁気シールド材１４２よりも相対的に酸に対する溶解性が低い材料で構成され、磁気シールド材１４２は、磁界源１４１よりも相対的に酸に対する溶解性が高い材料で構成されている。
磁界源１４１における酸に対する溶解性は、パッケージ本体２０における酸に対する溶解性よりも低いことが好ましい。また、磁気シールド材１４２における酸に対する溶解性は、パッケージ本体２０における酸に対する溶解性と同程度か、それより高いことが好ましい。
磁気シールド材１４２は、磁性粉末を高分子系の樹脂と混合した板状の材料を採用することができる。この場合、磁気シールド材１４２においては樹脂が先に溶解するが、磁性粉末のみでは磁気シールド材１４２の形状を保つことができずにダイ１０の基板面１０Ａが露出して磁気シールド効果が消失する。
また、本変形例では、磁気シールド材１４２の厚さは１００マイクロメートル前後から１ミリメートル程度とすることができるが、酸に対して溶解されやすくするために、磁気シールド材１４２の厚さを、１００マイクロメートル以下とすることもできる。この場合には、パッケージ本体２０を溶解する過程で磁気シールド材１４２も溶けてしまい、磁気シールド材１４２を残してパッケージ本体２０を除去するように制御することは困難である。
本変形例では、図６（Ａ）及び図６（Ｂ）に示すように、メモリセル１１に記憶された情報を不正に獲得するためにパッケージ本体２０を例えば硝酸塩溶液や発煙硝酸によって溶解すると、磁気シールド材１４２も溶解されてダイ１０の基板面１０Ａが露出する。このとき、磁気シールド材１４２は硝酸塩や発煙硝酸によって溶解するが、磁界源１４１が硝酸塩や発煙硝酸によって溶解される速度が磁気シールド材１４２よりも遅く、磁気シールド材１４２が溶解されてダイ１０の基板面１０Ａが露出した時点では磁界源１４１の磁界はダイ１０の位置に生じている。
すると、磁界源１４１による磁界によってメモリセル１１の磁気メモリ素子は磁化され、メモリセル１１に記憶されていた情報は破壊される。
すると、磁界源１４１による磁界によってメモリセル１１の磁気メモリ素子は磁化され、メモリセル１１に記憶されていた情報は破壊される。
従来は、硝酸塩などを使って磁界源を磁気シールド材よりも先に溶解させて不正な攻撃をすることができる可能性があったが、本変形例の半導体パッケージでは、硝酸塩などによってパッケージ本体２０を溶解すると磁界源１４１よりも先に磁気シールド材１４２が溶解され、サイドチャネルアタックなどの攻撃が行われてもメモリセル１１に記憶された情報を不正に獲得することをより困難にすることができる。
（変形例２）
以下では、本実施形態の半導体パッケージ１の変形例２について図７を参照して説明する。図７は、変形例２の半導体パッケージの構成を示す断面図である。
以下では、本実施形態の半導体パッケージ１の変形例２について図７を参照して説明する。図７は、変形例２の半導体パッケージの構成を示す断面図である。
図７に示すように、本変形例では、磁界源４１を被覆する被覆部材４３を有している点で上述の実施形態及び変形例１と構成が異なっている。
磁界源４１に設けられた被覆部材４３は、硝酸塩溶液などに対する溶解性が低い材料で形成されている。具体的には、一般的に半導体回路基板の基板面を保護するために使用されるポリイミド系の材料を被覆部材４３の材料として採用することができる。
磁界源４１に設けられた被覆部材４３は、硝酸塩溶液などに対する溶解性が低い材料で形成されている。具体的には、一般的に半導体回路基板の基板面を保護するために使用されるポリイミド系の材料を被覆部材４３の材料として採用することができる。
被覆部材４３は、ダイ１０における酸に対する溶解性と同程度か、それより低いことが好ましい。これにより、パッケージ本体２０が硝酸塩や発煙硝酸によって溶解されたときに、ダイ１０が溶解されるまで磁界源４１の磁界をダイ１０の位置に生じさせ続けることができ、ダイ１０のメモリセル１１に記憶された情報を破壊することができる。
なお、磁界源４１を鉄やニッケルなどの合金で構成したときに磁界源４１の外面に生じる酸化皮膜を、磁界源４１を被覆する被覆部材として用いることもできる。
なお、磁界源４１を鉄やニッケルなどの合金で構成したときに磁界源４１の外面に生じる酸化皮膜を、磁界源４１を被覆する被覆部材として用いることもできる。
（第２実施形態）
次に、本発明の第２実施形態の半導体パッケージ２について図８を参照して説明する。なお、本実施形態において、上述した第１実施形態の半導体パッケージ１と構成を共通とする箇所には同一符号を付けて、説明を省略することにする。図８（Ａ）は、半導体パッケージ２を示す断面図である。また、図８（Ｂ）は、半導体パッケージ２の一部の構成を示す斜視図である。
半導体パッケージ２は、耐タンパー装置４０に代えて耐タンパー装置２４０を備えている点で上述の第１実施形態の半導体パッケージ１と構成が異なっている。
次に、本発明の第２実施形態の半導体パッケージ２について図８を参照して説明する。なお、本実施形態において、上述した第１実施形態の半導体パッケージ１と構成を共通とする箇所には同一符号を付けて、説明を省略することにする。図８（Ａ）は、半導体パッケージ２を示す断面図である。また、図８（Ｂ）は、半導体パッケージ２の一部の構成を示す斜視図である。
半導体パッケージ２は、耐タンパー装置４０に代えて耐タンパー装置２４０を備えている点で上述の第１実施形態の半導体パッケージ１と構成が異なっている。
図８（Ａ）に示すように、耐タンパー装置２４０は、磁界源４１に代えて設けられた磁界源２４１を有している。磁界源２４１は、磁界源４１と異なり、リードフレーム３０に組みつけられて構成されている。
図８（Ｂ）に示すように、磁界源２４１にはリードフレーム３０の接点部３１が挿通されており、接点部３１は磁界源２４１によって支持されることで適切な間隔に配列されている。
本実施形態では、図８（Ａ）及び図８（Ｂ）に示すように、磁界源２４１は半導体パッケージ２の強度を保つための補強部材として使用されており、半導体パッケージ２のパッケージ本体２０から磁界源２４１を機械的に取り外そうとするとリードフレーム３０の接点部３１が変形したりボンディングワイヤＷが断線したりすることによりダイ１０を適切に動作させることができなくなる。また、磁界源２４１を上述の硝酸塩や発煙硝酸によって化学的に溶解しようとすると、磁界源２４１を溶解したあとに残った接点部３１は磁界源２４１に支持されなくなるので、リードフレーム３０周辺の強度が著しく低下して接点部３１同士が接触したりボンディングワイヤＷが断線したりしてダイ１０を適切に動作させることができなくなる。
一般的に、セキュリティが意識されて設計されたＬＳＩは、情報の不正な獲得を防止する目的で、その仕様を十分に開示しないものである。このため、ボンディングワイヤＷを断線させてリードフレーム３０からダイ１０を取り出してダイ１０単体で動作させるためには、ダイ１０を動作させるための仕様を解読する作業を要し、現実的ではない。また、磁気イメージングの手法を使って素子レベルでダイ１０の構成を解析することは可能ではあるが、膨大な時間を要するため現実的ではない。
また、リードフレーム３０が破壊された状態では、ダイ１０に対して駆動電力を供給することも困難であるので、ダイ１０のメモリセル１１に記憶された情報を不正に獲得することが一層困難になる。
このように、本実施形態の半導体パッケージ２によれば、第１実施形態と同様にメモリセル１１に記憶された情報を破壊できることに加えて、機械的方法及び化学的方法のいずれの方法で磁界源２４１を除去してもリードフレーム３０が破壊される。このため、ダイ１０のメモリセル１１に対してサイドチャネルアタックを行うことを困難にすることができる。
（変形例３）
以下では、本実施形態の半導体パッケージ２の変形例について図９を参照して説明する。図９は、変形例３の半導体パッケージの構成を示す断面図である。
図９に示すように、本変形例では、ダイ１０と磁気シールド材４２との間に、交流の電磁界に対するシールド効果を有する電磁シールド材２４４を備えている点で上述の半導体パッケージ２と構成が異なっている。
以下では、本実施形態の半導体パッケージ２の変形例について図９を参照して説明する。図９は、変形例３の半導体パッケージの構成を示す断面図である。
図９に示すように、本変形例では、ダイ１０と磁気シールド材４２との間に、交流の電磁界に対するシールド効果を有する電磁シールド材２４４を備えている点で上述の半導体パッケージ２と構成が異なっている。
上述の半導体パッケージ１では、サイドチャネルアタックを防ぐために、ダイ１０の基板面１０Ａに電磁界センサ１００のセンサヘッド１０１を近接させるためには磁気シールド材４２を除去することを要するように、１００マイクロメートルから１ミリメートル程度の厚さの磁気シールド材４２を採用した。
これに対して、本実施形態では、磁気シールド材４２の厚さは１００マイクロメートル以下に形成されている。このため、メモリセル１１などダイ１０上の回路が発する電磁界を電磁シールド材２４４によって減衰させ、これらの電磁界が外部に漏洩することを抑制している。
これに対して、本実施形態では、磁気シールド材４２の厚さは１００マイクロメートル以下に形成されている。このため、メモリセル１１などダイ１０上の回路が発する電磁界を電磁シールド材２４４によって減衰させ、これらの電磁界が外部に漏洩することを抑制している。
電磁シールド材２４４の材料としては、スプレーフェライトめっき法によりダイ１０の基板面１０Ａ上に成膜されたフェライト膜を採用することができる。また、アモルファス膜、グラニュラー膜などを電磁シールド材２４４の材料として採用することもできる。
また、電磁シールド材２４４の材料として、ＣｏＺｒＮｂ、ＣｏＺｒＯが挙げられ、スパッタ装置などを使用してこれらをダイ１０上に直接成膜してもよい。ＣｏＺｒＮｂ膜やＣｏＺｒＯ膜は、１マイクロメートル以下の厚みで数十ｄＢの電磁界の減衰が得られるので、ＣｏＺｒＮｂやＣｏＺｒＯで電磁シールド材２４４を形成する場合には電磁シールド材２４４の厚さは０．１マイクロメートルから１０マイクロメートル程度でもよい。この場合、電磁シールド材２４４は半導体パッケージ２の厚さに対して無視できる程度の厚さでダイ１０から発生する電磁界を１０〜２０ｄＢ程度減衰させることができる。
なお、ＣｏＺｒＮｂ、ＣｏＺｒＯ膜を多層構造とし、各層を磁化する際の方向を直交化すれば、ＣｏＺｒＮｂ、ＣｏＺｒＯ膜を単層で配置した場合に比べて大きな電磁シールド効果が得られる。
なお、ＣｏＺｒＮｂ、ＣｏＺｒＯ膜を多層構造とし、各層を磁化する際の方向を直交化すれば、ＣｏＺｒＮｂ、ＣｏＺｒＯ膜を単層で配置した場合に比べて大きな電磁シールド効果が得られる。
また、電磁シールド材２４４の材料として、銅（Ｃｕ）やアルミニウム（Ａｌ）などを採用することもできる。これらの材料は半導体のＣＭＯＳプロセスでも使われることがあるため、ダイ１０を製造するプロセスの一工程としてダイ１０の最上層にＣｕ膜やＡｌ膜を形成して電磁シールド材２４４としても良い。
電磁シールド材２４４は、ギガヘルツ帯以下の高周波帯では電磁界を遮蔽するシールド材として機能し、外部に漏洩する電磁界を減衰させる。また、電磁シールド材２４４は、静磁界に対するシールド性能はほとんどない。このため、磁界源４１が形成する磁界ＭＦ１（図１参照）は電磁シールド材２４４によっては減衰されることはなく、メモリセル１１の磁気メモリ素子は上述の実施形態及び変形例と同様に磁界源４１によって磁化することができる。
電磁界センサ１００をダイ１０に接近させて不正なデータ獲得を行う際には、例えば上述の差分電力攻撃を行う場合には電磁界の高周波成分を含んだ時間波形を測定するのが一般的である。差分電力攻撃は、消費電流の瞬間的な変動を解析することにより、メモリから読み出したデータを推定する。電磁シールド材２４４を備えず、磁気シールド材４２の厚さが小さい状態であると、ダイ１０から漏洩する電磁界は磁気シールド材４２を透過して外部に漏洩する。
本変形例では、電磁シールド材２４４が磁気シールド材４２とダイ１０との間に設けられているため、電磁シールド材２４４によって電磁界の大部分が遮蔽されて減衰する。そのため、磁気シールド材４２を透過して外部に漏洩する電磁界の強度は上述の電磁界センサ１００の検出限界以下となる。半導体パッケージ２のパッケージ本体２０が溶解などによって除去されてサイドチャネルアタックが行われても、電磁シールド材２４４によって電磁界センサ１００で電磁界を測定する際のＳ／Ｎ比が低下し、上述の電磁界センサ１００で測定した値からメモリセル１１に記憶された情報を推定することが困難になる。
電磁界を測定する際のＳ／Ｎ比を高めるために、電磁界センサ１００のセンサヘッド１０１をダイ１０の基板面１０Ａに近接させることも考えられるが、電磁界センサ１００によって十分な分解能の測定を行うためには第１実施形態で説明したように数十マイクロメートル以下の距離まで電磁界センサ１００のセンサヘッド１０１を近接させる必要がある。
本実施形態では電磁シールド材２４４はダイ１０の基板面１０Ａ上に成膜された薄膜であるので、磁気シールド材４２を一切除去せずに電磁シールド材２４４のみを除去することは非常に困難である。このため、Ｓ／Ｎ比を高めるために磁気シールド材４２を除去する必要があり、磁気シールド材４２が除去されると磁界源２４１によってメモリセル１１内の情報は破壊される。
このように、本変形例では、第２実施形態で説明したのと同様に磁界源２４１を除去してメモリセル１１に記憶された情報を獲得することを困難にできることに加えて、電磁シールド材２４４によって、メモリセル１１などのダイ１０上の回路から発生する電磁界を遮蔽することができる。その結果、磁気メモリ素子に記憶された情報を不正な手段で読み出すことを困難にして、磁気メモリ素子に記憶された情報が漏洩することを抑制できる。
また、ダイ１０の基板面１０Ａ上に電磁シールド材２４４が配置され、さらにその上に磁気シールド材４２が配置されているので、電磁シールド材２４４を除去するためには磁気シールド材４２を先に除去することを要する。従って、電磁シールド材２４４を除去したときには磁気シールド材４２によってシールドされていないメモリセル１１は磁界源２４１によって磁化され、これによってメモリセルに記憶されていた情報を破壊することができる。
また、磁気シールド材４２が厚いと半導体パッケージ２全体の厚みが大きくなり、パッケージ本体２０からダイ１０に加わる応力集中によってダイ１０が破壊される可能性が考えられる。これに対して、本変形例の半導体パッケージによれば、電磁シールド材２４４が設けられていることで磁気シールド材４２を薄くしても電磁界の漏洩を抑制することができる。このため、半導体パッケージ２を薄く構成できるとともにダイ１０のメモリセル１１に記憶された情報を不正に獲得することをより困難にすることができる。
また、電磁シールド材２４４によってダイ１０から発生する電磁界を遮蔽するので、交流の電磁界、特に高周波の電磁界に対してシールド効果を奏することができ、不正な攻撃によって情報が獲得される可能性をさらに低減することができる。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
例えば、図１０ないし図１２に示すように、磁界源の形状及び個数を変えて半導体パッケージを構成することができる。具体的には、図１０に示すように、平面視で略Ｃ字状に形成された磁界源３４１を備え、磁界ＭＦ１を一端３４１Ａから他端３４１Ｂへ向けて発生させる半導体パッケージ３を構成することもできる。この場合、磁界源３４１の一端３４１Ａ及び他端３４１Ｂをダイ１０近傍に位置させることができるので、ダイ１０に対して効率的に強い磁界を外部から与えることができる。
例えば、図１０ないし図１２に示すように、磁界源の形状及び個数を変えて半導体パッケージを構成することができる。具体的には、図１０に示すように、平面視で略Ｃ字状に形成された磁界源３４１を備え、磁界ＭＦ１を一端３４１Ａから他端３４１Ｂへ向けて発生させる半導体パッケージ３を構成することもできる。この場合、磁界源３４１の一端３４１Ａ及び他端３４１Ｂをダイ１０近傍に位置させることができるので、ダイ１０に対して効率的に強い磁界を外部から与えることができる。
また、図１１に示すように、対向する二つの磁界源４４１Ａ、４４１Ｂがダイ１０を挟むように配置された半導体パッケージ４を構成することもできる。この場合、例えば磁界源４４１Ａから磁界源４４１Ｂに磁界の方向が向くように、あるいは逆に磁界源４４１Ｂから磁界源４４１Ａに磁界の方向が向くように構成することが好ましい。
また、図１２に示すように、磁界源５４１Ａ、５４４Ｂが、磁界の方向が交差するように互いに角度を有して配置された半導体パッケージ５を構成することもできる。この場合、ダイ１０の一部の領域に磁界ＭＦ１が形成される。このような構成にすると、ダイ１０上の回路のレイアウトに応じて磁界を印加したい範囲を設定してその範囲に対して特に耐タンパー性を高めることができる。
また、上述の実施形態及び実施例ではＱＦＰ型の半導体パッケージを例示したが、半導体パッケージの形態およびリードフレームの形状はＱＦＰに限られるものではない。例えば、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、ＰＬＣＣ（Ｐｌａｓｔｉｃ ｌｅａｄｅｄ ｃｈｉｐ ｃａｒｒｉｅｒ）などの半導体パッケージに対しても本発明を好適に適用することができる。
また、インタポーザを使用する半導体パッケージに対しても本発明を好適に適用できる。
また、インタポーザを使用する半導体パッケージに対しても本発明を好適に適用できる。
また、上述の実施形態及び変形例では、磁界源をパッケージ本体２０に内蔵する例を示したが、パッケージ本体２０の一部、或いは半導体パッケージそのものの一部を磁界源で構成してもよい。
また、粉末の磁性材料をパッケージ本体２０に混ぜ、パッケージ本体２０に混ぜられた磁性材料の一部を磁化して永久磁石とすることも可能である。また、この磁性材料を磁化する電磁石を半導体パッケージに備えてもよい。さらに、磁気シールド材はパッケージ本体２０の内部に別部品を設ける構成に限られるものではなく、例えば、ダイ１０の一部に磁性体の粉末を混入させれば、この磁性体の粉末によって磁気シールド効果を奏することができる。
また、磁気シールド材４２に代えて、磁界源４１の磁界ＭＦ１と反対方向に磁界を発生して磁界源４１の磁界を相殺する第二磁界源をダイ１０を被覆するように設けてもよい。この場合には、第二磁界源が除去されたときには磁界源４１によってメモリセル１１の磁気メモリ素子が磁化され、磁界源４１が除去されたときには第二磁界源によってメモリセル１１の磁気メモリ素子が磁化される。このような構成であると、磁界源４１と第二磁界源とを同時に除去しない限りメモリセル１１に記憶された情報を不正に獲得できないので、本発明と同様に磁気メモリ素子に記憶された情報を獲得するのを困難にすることができる。
また、上述の実施形態及び変形例において示した構成要素は単独で、もしくは適宜に組み合わせて構成することが可能である。
例えば、上述の第２実施形態で説明した電磁シールド材は第１実施形態の半導体パッケージにも好適に適用することができ、第２実施形態で説明したのと同様に、高周波の電磁波が不正に測定されて情報が漏洩することを抑制できる。
例えば、上述の第２実施形態で説明した電磁シールド材は第１実施形態の半導体パッケージにも好適に適用することができ、第２実施形態で説明したのと同様に、高周波の電磁波が不正に測定されて情報が漏洩することを抑制できる。
１、２、３、４、５ 半導体パッケージ
１０ ダイ（半導体回路基板）
１１ メモリセル（磁気メモリ素子）
２０ パッケージ本体
３０ リードフレーム
４０、２４０ 耐タンパー装置
４１、１４１、２４１、３４１、４４１Ａ、４４１Ｂ、５４１Ａ、５４１Ｂ 磁界源
４２、１４２、２４２ 磁気シールド材
４３ 被覆部材
２４４ 電磁シールド材
ＭＦ１ 磁界
１０ ダイ（半導体回路基板）
１１ メモリセル（磁気メモリ素子）
２０ パッケージ本体
３０ リードフレーム
４０、２４０ 耐タンパー装置
４１、１４１、２４１、３４１、４４１Ａ、４４１Ｂ、５４１Ａ、５４１Ｂ 磁界源
４２、１４２、２４２ 磁気シールド材
４３ 被覆部材
２４４ 電磁シールド材
ＭＦ１ 磁界
Claims (8)
- 磁気を加えることにより情報を記憶する磁気メモリ素子を有する半導体回路基板を内部に備える半導体パッケージであって、
前記半導体パッケージの内部に配置され、前記磁気メモリ素子を磁化可能な磁界を少なくとも前記磁気メモリ素子が位置する空間に発生させる磁界源と、
前記半導体回路基板を覆って配置され、前記磁界源を溶解可能な溶媒に対する耐性が前記磁界源よりも低い材料で構成され、前記磁気メモリ素子に加わる前記磁界を減衰させる磁気シールド材と、
を備えることを特徴とする半導体パッケージ。 - 前記磁界源は、前記半導体回路基板から前記磁気シールド材が除去されたときに前記磁気メモリ素子に記憶された情報を破壊可能な磁界を発生させるものであることを特徴とする請求項１に記載の半導体パッケージ。
- 前記磁気シールド材は、前記磁界源よりも酸に対する溶解性が高い材料で構成されている請求項１に記載の半導体パッケージ。
- 前記磁界源は、前記磁界源を溶解可能な溶媒に対する耐性が前記磁界源よりも高い被覆部材によって被覆されていることを特徴とする請求項１または２に記載の半導体パッケージ。
- 前記被覆部材は、前記磁気シールド材よりも酸に対する溶解性が低く、かつ前記磁界源よりも酸に対する溶解性が低い材料で構成されていることを特徴とする請求項４に記載の半導体パッケージ。
- 前記半導体回路基板と前記磁気シールド材との間に、交流の電磁界に対して電磁シールド効果を有する電磁シールド材が設けられていることを特徴とする請求項１から５のいずれか一項に記載の半導体パッケージ。
- 前記半導体回路基板と外部の電極とを電気的に接続するためのリードフレームと、
前記半導体回路基板を支持するパッケージ本体と、
をさらに備え、
前記リードフレームは、前記磁界源と一体に設けられていることを特徴とする請求項１から６のいずれか一項に記載の半導体パッケージ。 - 前記磁界源は静磁界を発生させ、
前記磁気シールド材は前記静磁界を遮蔽する
ことを特徴とする請求項１から７のいずれか一項に記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009270080A JP5471364B2 (ja) | 2009-11-27 | 2009-11-27 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009270080A JP5471364B2 (ja) | 2009-11-27 | 2009-11-27 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011114211A JP2011114211A (ja) | 2011-06-09 |
| JP5471364B2 true JP5471364B2 (ja) | 2014-04-16 |
Family
ID=44236308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009270080A Expired - Fee Related JP5471364B2 (ja) | 2009-11-27 | 2009-11-27 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5471364B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6010005B2 (ja) | 2013-09-09 | 2016-10-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US9041130B2 (en) | 2013-09-09 | 2015-05-26 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| JP6074345B2 (ja) | 2013-09-24 | 2017-02-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2895504B2 (ja) * | 1989-04-19 | 1999-05-24 | 三菱電機株式会社 | 半導体装置 |
| ES2400240T3 (es) * | 2002-12-18 | 2013-04-08 | Crocus Technology, Inc. | Envoltura y enfoque para circuitos integrados resistente a la manipulación |
| KR101063119B1 (ko) * | 2002-12-18 | 2011-09-07 | 엔엑스피 비 브이 | Ｍｒａｍ 셀의 어레이 및 무허가 판독 방지 방법 |
-
2009
- 2009-11-27 JP JP2009270080A patent/JP5471364B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011114211A (ja) | 2011-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040232536A1 (en) | Semiconductor device comprising magnetic element | |
| US8269319B2 (en) | Collective and synergistic MRAM shields | |
| US9070692B2 (en) | Shields for magnetic memory chip packages | |
| CN105702698B (zh) | 非易失性磁存储元件的磁屏蔽封装体 | |
| JP6010005B2 (ja) | 半導体装置及びその製造方法 | |
| JP3879576B2 (ja) | 磁気不揮発性メモリ素子の磁気シールドパッケージ | |
| TWI235451B (en) | Magnetic nonvolatile memory device | |
| WO2006011013A2 (en) | An active protection device for protecting circuit against mechanical and electromagnetic attack. | |
| WO2011046091A1 (ja) | 磁性体装置 | |
| US7294910B2 (en) | Electronic component with multilayered rewiring plate and method for producing the same | |
| JP3961914B2 (ja) | 磁気メモリ装置 | |
| KR20060042978A (ko) | 자기 실드체, 자기 실드 구조 및 자기 메모리 장치 | |
| TW200425426A (en) | Magnetic memory device | |
| EP1575088A1 (en) | Magnetic memory device | |
| US11276649B2 (en) | Devices and methods having magnetic shielding layer | |
| JP2011222546A (ja) | スピン伝導素子 | |
| WO2010146863A1 (ja) | Ｉｃパッケージ | |
| JP5471364B2 (ja) | 半導体パッケージ | |
| JP3879566B2 (ja) | 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料 | |
| US20220328423A1 (en) | Package structure and method for fabricating the same | |
| US20220344578A1 (en) | Package structure and manufacturing method thereof | |
| WO2011111789A1 (ja) | 磁性体装置及びその製造方法 | |
| US11211550B2 (en) | Magnetic memory devices with magnetic field sensing and shielding | |
| JP5574281B2 (ja) | 磁性体装置 | |
| US20240013022A1 (en) | Method for detecting an attack by electromagnetic waves of a chip or a system-in-package based on the gmi effect |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121010 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |