JP3879566B2 - 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料 - Google Patents
磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料 Download PDFInfo
- Publication number
- JP3879566B2 JP3879566B2 JP2002101258A JP2002101258A JP3879566B2 JP 3879566 B2 JP3879566 B2 JP 3879566B2 JP 2002101258 A JP2002101258 A JP 2002101258A JP 2002101258 A JP2002101258 A JP 2002101258A JP 3879566 B2 JP3879566 B2 JP 3879566B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- soft magnetic
- mram element
- shield package
- magnetic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料に関し、特に磁気不揮発性メモリ素子に対する外部磁界の影響を抑制するための磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料に関する。
【０００２】
【従来の技術】
近年、半導体メモリとして、例えば日本応用磁気学会第１１６回研究会資料などで報告されているように、磁気不揮発性メモリ（Magnetic Random Access Memory，以下「ＭＲＡＭ」という）の開発が進められている。
【０００３】
ＭＲＡＭ素子は、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用した半導体メモリであり、外部からの電力供給なしで記憶を保持することのできる不揮発性メモリである。
【０００４】
このＭＲＡＭ素子における情報の書き込みは、マトリックス状に配線したビット線とワード線の交点の合成磁場により、交叉したセルの磁性スピンを反転させ、その向きを“１”，“０”の情報として記憶する。また、読み出しは、磁気抵抗効果を応用したＴＭＲ（Tunneling MagnetoResistance）効果を利用して行う。このＴＭＲ効果とは、スピンの向きによって抵抗値が変化する現象であり、抵抗の高低により情報の“１”，“０”を検出する。
【０００５】
ＭＲＡＭ素子は、省電力で、高速かつ不揮発性の大容量メモリとして期待されている。
【０００６】
【発明が解決しようとする課題】
しかし、ＭＲＡＭ素子は、記憶保持に磁性体を用いているため、外部磁界によって情報が消されたり、書き換えられたりするという問題点があった。
【０００７】
実際にＭＲＡＭ素子が使用されるのは、電子機器内部の主として高密度実装基板上である。このような高密度実装基板上には、近年の実装技術の発達により、半導体素子、通信用素子、超小型のモータなどが高密度に実装されている。また、電子機器内部には、アンテナ素子、各種メカニカル部品、電源などが高密度実装され、ひとつの機器を構成している。
【０００８】
これらの各素子、部品が近接した状態で配置されているＭＲＡＭ素子には、各素子などが形成する磁界が、外部磁界として作用するようになる。
図８はＭＲＡＭ素子に外部から作用すると想定される磁界強度の例を示す図である。
【０００９】
実装基板上に配置されたモータからは、例えば、磁界強度２００Ｏｅ〜３００Ｏｅ程度で周波数５０Ｈｚ〜６０Ｈｚ程度の交流磁界が、また、電源部からは、磁界強度１００Ｏｅ〜３００Ｏｅ程度で周波数５０Ｈｚ〜数ＭＨｚ程度の交流磁界が、ＭＲＡＭ素子に作用してくることが想定される。モータや電源部などからは、比較的周波数の低い磁界成分が定常的に発生している。
【００１０】
また、ＭＲＡＭ素子付近に永久磁石などが配置されることもあり、この場合、例えば、磁界強度１０００Ｏｅ程度の直流（ＤＣ）の磁界がＭＲＡＭ素子に作用することがある。さらに、実装基板の近傍に形成される磁界（基板近傍磁界）は、例えば、磁界強度１００Ｏｅ程度で周波数が数ＭＨｚを超える高周波磁界となってＭＲＡＭ素子に作用してくることが想定される。
【００１１】
このように、実装されたＭＲＡＭ素子の周囲には、直流磁界成分、あるいは低周波数から高周波数に渡る広い周波数範囲の交流磁界成分が混在している。これに対し、ＭＲＡＭ素子の反転磁界強度は３０Ｏｅ〜５０Ｏｅ程度であり、ＭＲＡＭ素子の記録保持信頼性確保のためには、外部磁気の進入を防止する磁気シールド方法の確立が不可欠である。
【００１２】
本発明はこのような点に鑑みてなされたものであり、ＭＲＡＭ素子に対する外部磁界の影響を抑制して記録保持信頼性を向上したＭＲＡＭ素子の磁気シールドパッケージを提供することを目的とする。
【００１３】
さらに、本発明は、ＭＲＡＭ素子の磁気シールドパッケージを形成するための封止材料を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明によれば、ＭＲＡＭ素子に対する外部磁界の影響を抑制するＭＲＡＭ素子の磁気シールドパッケージにおいて、ＭＲＡＭ素子が、軟磁性体粒子表面がＳｉＯ 2 でまたは前記軟磁性体の酸化物で絶縁コーティングされている軟磁性材料を樹脂に混合した軟磁性体含有樹脂複合体を用いて封止されていることを特徴とするＭＲＡＭ素子の磁気シールドパッケージが提供される。
【００１５】
このようなＭＲＡＭ素子の磁気シールドパッケージによれば、ＭＲＡＭ素子が、例えば軟磁性フェライトなどの軟磁性材料を含んだ軟磁性体含有樹脂複合体を用いて封止される。そのため、外部磁界の磁束は、磁気シールドパッケージ内で、その進路が変えられ、または吸収により強度が弱められる。これにより、ＭＲＡＭ素子への磁束の進入が抑制されるようになる。
【００１６】
また、このような軟磁性体含有樹脂複合体を封止材料として用いることにより、ＭＲＡＭ素子の磁気シールドパッケージ形成の簡素化が図られるようになる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１はＭＲＡＭ素子の磁気シールドパッケージの概略の断面図である。
【００１８】
磁気シールドパッケージ１０内では、ＭＲＡＭ素子１１が、ワイヤ１２でリードフレーム１３に結線されており、ＭＲＡＭ素子１１の周囲は封止樹脂１４によって封止されている。この磁気シールドパッケージ１０は、リードフレーム１３から延びるリード１３ａで基板２０に接続される。
【００１９】
本発明では、このＭＲＡＭ素子１１の封止材料に、軟磁性材料を樹脂に混合した軟磁性体含有樹脂複合体を用いる。このように、軟磁性材料を含んだ封止樹脂１４でＭＲＡＭ素子１１を保護することで、ＭＲＡＭ素子１１に対する外部磁界の影響を抑制することが可能になる。
【００２０】
すなわち、従来は、通常、低周波磁界に対しては、ＭＲＡＭ素子付近に透磁率の高い物質を配置し、その物質内をより多くの磁束が流れるようにすることで、ＭＲＡＭ素子への磁束の進入を抑制する方法が採られていた。また、高周波磁界に対しては、ＭＲＡＭ素子付近に電磁波吸収材料を配置し、これに進入した磁束を熱エネルギーに変換して吸収する方法が採られていた。
【００２１】
これに対し、本発明では、ＭＲＡＭ素子１１を、軟磁性体含有樹脂複合体を封止材料として用いて保護する。これにより、低周波磁界に対しては、透磁率の実部μ’項の寄与により、磁束の進路を変え、ＭＲＡＭ素子１１への磁束の進入を抑制する。また、高周波磁界に対しては、透磁率の虚部μ”項の寄与により、磁界を熱エネルギーとして吸収し、ＭＲＡＭ素子１１への磁束の進入を抑制する。
【００２２】
さらに、ＭＲＡＭ素子１１は、その周囲を軟磁性体含有樹脂複合体で取り囲まれた状態になっているため、この磁気シールドパッケージ１０は、様々な方向からの磁束に対し、ＭＲＡＭ素子１１を効果的に保護する。
【００２３】
これにより、ＭＲＡＭ素子１１の記録保持信頼性を向上させることができる。さらに、トランジスタのスイッチングに伴うノイズの発生も未然に抑制することができるようになる。
【００２４】
また、この磁気シールドパッケージ１０では、ＭＲＡＭ素子１１全体が外部磁界から保護されているため、例えば、ＭＲＡＭ素子１１の上部に軟磁性体のプレートを形成したり、ＭＲＡＭ素子１１自体にパシベーション膜である軟磁性絶縁膜を形成したりする必要がない。そのため、従来の半導体製造工程の流れを変更することなく、磁気シールドパッケージ１０を製造することができる。
【００２５】
なお、ＭＲＡＭ素子のパッケージ構造は、図１に示した磁気シールドパッケージ１０を第１のパッケージ構造とすれば、例えば、以下の図２ないし図５に示すような第２から第５のパッケージ構造であってもよい。ここで、図２ないし図５では、図１に示した構成要素と同一の要素については同一の符号を付している。
【００２６】
図２は第２のパッケージ構造を示す図である。この第２のパッケージ構造では、ＭＲＡＭ素子１１がワイヤ１２で結線されているリードフレーム１３が、複数のボール電極１５を介して基板２０に接続されている。そして、基板２０上のＭＲＡＭ素子１１、ワイヤ１２、リードフレーム１３およびボール電極１５の全体が、封止樹脂１４で外部から保護され、磁気シールドパッケージ１０ａが形成されている。
【００２７】
図３は第３のパッケージ構造を示す図である。この第３のパッケージ構造では、第２のパッケージ構造と同様、ＭＲＡＭ素子１１がワイヤ１２で結線されているリードフレーム１３が、複数のボール電極１５を介して基板２０に接続されている。そして、リードフレーム１３上のＭＲＡＭ素子１１およびワイヤ１２の全体が、封止樹脂１４で外部から保護され、磁気シールドパッケージ１０ｂが形成されている。
【００２８】
図４は第４のパッケージ構造を示す図である。この第４のパッケージ構造では、ＭＲＡＭ素子１１がボール電極１５を介して基板２０に接続されている。そして、基板２０上のＭＲＡＭ素子１１およびボール電極１５の全体が、封止樹脂１４で外部から保護され、磁気シールドパッケージ１０ｃが形成されている。
【００２９】
図５は第５のパッケージ構造を示す図である。この第５のパッケージ構造では、ＭＲＡＭ素子１１がワイヤ１２で結線されているリードフレーム１３が、そこから伸びた複数のピン１６を基板２０に挿通されることで接続される。そして、リードフレーム１３上のＭＲＡＭ素子１１およびワイヤ１２の全体が、封止樹脂１４で外部から保護され、磁気シールドパッケージ１０ｄが形成されている。
【００３０】
このように、ＭＲＡＭ素子１１の周囲を取り囲んだ状態で封止することで、様々な方向からの磁束の進入を効果的に抑制することができる。したがって、ＭＲＡＭ素子１１がリード１３ａを介して基板２０に電気接続される実装形態のほか、上記のように、ＭＲＡＭ素子１１がボール電極１５やピン１６を介して基板２０に電気接続されるようなＢＧＡ（Ball Grid Array）やＰＧＡ（Pin Grid Array）といった実装形態であっても、外部磁界に対する磁気シールドが可能である。
【００３１】
以上示したような磁気シールドパッケージ１０，１０ａ，１０ｂ，１０ｃ，１０ｄにおいて、封止材料として用いる軟磁性体含有樹脂複合体には、種々の軟磁性材料を用いることができる。
【００３２】
軟磁性体含有樹脂複合体の軟磁性材料としては、ＮｉＺｎフェライト、ＭｎＺｎフェライト、ＭｇＭｎフェライト、ＮｉＺｎＣｕフェライト、ＮｉＺｎＣｏフェライトなど、一般的にスピネル型構造をとる軟磁性フェライトが好適に用いられる。このような軟磁性フェライトは、その軟磁気特性により、前述のように、低周波磁界および高周波磁界に対し、磁束の進路を変え、あるいはそのエネルギを吸収することで磁束の進入を抑制する効果を発現する。また、軟磁性フェライトは、電気抵抗が高く、封止材料に用いた場合、配線間にその粒子が進入しても短絡を防止することができる。
【００３３】
また、Ｆｅ，Ｃｏ，Ｎｉなどの軟磁性金属粉末、あるいはＦｅＮｉ，ＦｅＣｏ，ＦｅＡｌ，ＦｅＳｉ，ＦｅＳｉＡｌ，ＦｅＳｉＢ，ＣｏＳｉＢなどの高透磁率の軟磁性合金粉末を、ＳｉＯ2や高絶縁性樹脂などで絶縁コーティングしたものを軟磁性材料として用いることもできる。この絶縁コーティングは、軟磁性フェライトの場合と同様、配線間に粒子が進入した場合の短絡防止の目的で行う。
【００３４】
絶縁コーティング方法としては、例えば、まず、軟磁性金属粉末若しくは軟磁性合金粉末とシランカップリング剤（例えばビニルメトキシトリシラン）とを混合撹拌し、その表面に薄いシランカップリング層を形成する。次いで、この粉末を減圧容器へ封入して約４５０℃まで加熱し、シランカップリング層を熱分解反応し、表面に薄いＳｉＯ2コーティング層を形成する。これにより、絶縁コーティングが施された軟磁性材料を得ることができる。
【００３５】
さらに、軟磁性材料として、上記の軟磁性金属粉末または軟磁性合金粉末を、その金属自体または合金自体の酸化物であるＦｅ2Ｏ3またはＣｏＯを粒子表面に形成し、この酸化物を絶縁コーティングとしたものを用いることもできる。
【００３６】
また、軟磁性体含有樹脂複合体に用いられる樹脂としては、通常、エポキシ系樹脂が好適に用いられる。また、液晶ポリマー、ポリエチレン、ポリアミド、あるいはナイロン系樹脂なども成形性を考慮すると好適に用いられる。
【００３７】
軟磁性体含有樹脂複合体は、磁束の進入の抑制が可能になる一定量の軟磁性材料を樹脂に混合した組成であっても、また、軟磁性材料のみを樹脂に混合した組成であってもよい。軟磁性体含有樹脂複合体における軟磁性材料の含有量は、ＭＲＡＭ素子１１の実装環境に合わせて適当に変更することが可能である。
【００３８】
上記の軟磁性材料の粒子形状は、磁束の進入抑制に必要な充填率や、軟磁性体含有樹脂複合体の流動性を考慮し、種々の形状のものを用いることができる。
軟磁性フェライトとしては、公知の方法で作製され、市販されている直径数μｍ〜数十μｍの破砕粒子を用いることができる。さらに、より充填率を高め、なおかつ流動性を確保するためには、スプレードライ法などの造粒法で形成された球状粒子を用いることができる。
【００３９】
また、絶縁コーティングされた軟磁性材料としては、上記のような破砕形状のものや球状のもののほか、高周波電磁界が粒子表皮へ進入する深さ（スキンデプス）程度の厚さまで扁平状にしたもの、あるいは円盤状または楕円状にしたものを用いることもできる。
【００４０】
このような軟磁性材料および樹脂を用いた軟磁性体含有樹脂複合体により、磁気シールドパッケージを形成する場合には、トランスファーモールド法あるいはポッティング法を用いることができる。ここで、軟磁性体含有樹脂複合体の軟磁性材料の充填率は、５０体積％以上とする。また、通常の軟磁性材料粉末では、最大充填率は８５体積％程度であるが、粒子形状、必要とされる粘度、粒度を発現させるためには、充填率は８５体積％以下になることが多い。
【００４１】
以下に、磁気シールドパッケージの形成方法を具体例を挙げて説明する。
磁気シールドパッケージの形成にあたり、まず、軟磁性材料および樹脂をニーダー、三本ロールを用いて混連し、軟磁性体含有樹脂複合体を形成する。このとき、充填率は、トランスファーモールド用には６０体積％〜８０体積％、低粘度を要するポッティング用には５０体積％〜７０体積％とする。
【００４２】
図６はトランスファーモールド法による磁気シールドパッケージ形成の説明図である。
トランスファーモールド法の場合には、まず、混連後の軟磁性体含有樹脂複合体３１を、公知の方法によりタブレット状に加工する。次いで、このタブレット状の軟磁性体含有樹脂複合体３１を、成形機の金型３２にセットし、温度１５０℃〜１８０℃程度に加熱する。そして、プランジャ３３により所定の押出圧力で軟磁性体含有樹脂複合体３１を押出し、ＭＲＡＭ素子１１を封止する。
【００４３】
図７はポッティング法による磁気シールドパッケージ形成の説明図である。
ポッティング法の場合には、まず、混連後の軟磁性体含有樹脂複合体４１をディスペンサ４２に注入する。そして、基板２０上のＭＲＡＭ素子１１をダム４３で仕切り、目的のＭＲＡＭ素子１１上部に、ディスペンサ４２から一定の押出圧力にて軟磁性体含有樹脂複合体４１を流し込み、ＭＲＡＭ素子１１を封止する。
【００４４】
このように、軟磁性材料を樹脂に混合して軟磁性体含有樹脂複合体を形成し、これを用いてＭＲＡＭ素子１１を封止する。そのため、軟磁性体含有樹脂複合体の調整が容易であるとともに、従来の半導体製造工程の流れを変更することなく、安価でかつ簡便に磁気シールドパッケージを形成することができる。
【００４５】
【発明の効果】
以上説明したように本発明では、軟磁性材料を樹脂に混合した軟磁性体含有樹脂複合体によってＭＲＡＭ素子を封止し、磁気シールドパッケージを形成する。これにより、低周波数から高周波数に渡る外部磁界に対し、ＭＲＡＭ素子への磁束の進入が抑制され、その記録保持信頼性を向上させることができる。
【００４６】
また、磁気シールドパッケージの封止材料として用いる軟磁性体含有樹脂複合体は、調整が容易であり、さらに、このような封止材料を用いることで、安価でかつ簡便に磁気シールドパッケージを形成することができる。
【図面の簡単な説明】
【図１】ＭＲＡＭ素子の磁気シールドパッケージの概略の断面図である。
【図２】第２のパッケージ構造を示す図である。
【図３】第３のパッケージ構造を示す図である。
【図４】第４のパッケージ構造を示す図である。
【図５】第５のパッケージ構造を示す図である。
【図６】トランスファーモールド法による磁気シールドパッケージ形成の説明図である。
【図７】ポッティング法による磁気シールドパッケージ形成の説明図である。
【図８】ＭＲＡＭ素子に外部から作用すると想定される磁界強度の例を示す図である。
【符号の説明】
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ……磁気シールドパッケージ、１１……ＭＲＡＭ素子、１２……ワイヤ、１３……リードフレーム、１３ａ……リード、１４……封止樹脂、１５……ボール電極、１６……ピン、２０……基板、３１，４１……軟磁性体含有樹脂複合体、３２……金型、３３……プランジャ、４２……ディスペンサ、４３……ダム。
【発明の属する技術分野】
本発明は磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料に関し、特に磁気不揮発性メモリ素子に対する外部磁界の影響を抑制するための磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料に関する。
【０００２】
【従来の技術】
近年、半導体メモリとして、例えば日本応用磁気学会第１１６回研究会資料などで報告されているように、磁気不揮発性メモリ（Magnetic Random Access Memory，以下「ＭＲＡＭ」という）の開発が進められている。
【０００３】
ＭＲＡＭ素子は、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用した半導体メモリであり、外部からの電力供給なしで記憶を保持することのできる不揮発性メモリである。
【０００４】
このＭＲＡＭ素子における情報の書き込みは、マトリックス状に配線したビット線とワード線の交点の合成磁場により、交叉したセルの磁性スピンを反転させ、その向きを“１”，“０”の情報として記憶する。また、読み出しは、磁気抵抗効果を応用したＴＭＲ（Tunneling MagnetoResistance）効果を利用して行う。このＴＭＲ効果とは、スピンの向きによって抵抗値が変化する現象であり、抵抗の高低により情報の“１”，“０”を検出する。
【０００５】
ＭＲＡＭ素子は、省電力で、高速かつ不揮発性の大容量メモリとして期待されている。
【０００６】
【発明が解決しようとする課題】
しかし、ＭＲＡＭ素子は、記憶保持に磁性体を用いているため、外部磁界によって情報が消されたり、書き換えられたりするという問題点があった。
【０００７】
実際にＭＲＡＭ素子が使用されるのは、電子機器内部の主として高密度実装基板上である。このような高密度実装基板上には、近年の実装技術の発達により、半導体素子、通信用素子、超小型のモータなどが高密度に実装されている。また、電子機器内部には、アンテナ素子、各種メカニカル部品、電源などが高密度実装され、ひとつの機器を構成している。
【０００８】
これらの各素子、部品が近接した状態で配置されているＭＲＡＭ素子には、各素子などが形成する磁界が、外部磁界として作用するようになる。
図８はＭＲＡＭ素子に外部から作用すると想定される磁界強度の例を示す図である。
【０００９】
実装基板上に配置されたモータからは、例えば、磁界強度２００Ｏｅ〜３００Ｏｅ程度で周波数５０Ｈｚ〜６０Ｈｚ程度の交流磁界が、また、電源部からは、磁界強度１００Ｏｅ〜３００Ｏｅ程度で周波数５０Ｈｚ〜数ＭＨｚ程度の交流磁界が、ＭＲＡＭ素子に作用してくることが想定される。モータや電源部などからは、比較的周波数の低い磁界成分が定常的に発生している。
【００１０】
また、ＭＲＡＭ素子付近に永久磁石などが配置されることもあり、この場合、例えば、磁界強度１０００Ｏｅ程度の直流（ＤＣ）の磁界がＭＲＡＭ素子に作用することがある。さらに、実装基板の近傍に形成される磁界（基板近傍磁界）は、例えば、磁界強度１００Ｏｅ程度で周波数が数ＭＨｚを超える高周波磁界となってＭＲＡＭ素子に作用してくることが想定される。
【００１１】
このように、実装されたＭＲＡＭ素子の周囲には、直流磁界成分、あるいは低周波数から高周波数に渡る広い周波数範囲の交流磁界成分が混在している。これに対し、ＭＲＡＭ素子の反転磁界強度は３０Ｏｅ〜５０Ｏｅ程度であり、ＭＲＡＭ素子の記録保持信頼性確保のためには、外部磁気の進入を防止する磁気シールド方法の確立が不可欠である。
【００１２】
本発明はこのような点に鑑みてなされたものであり、ＭＲＡＭ素子に対する外部磁界の影響を抑制して記録保持信頼性を向上したＭＲＡＭ素子の磁気シールドパッケージを提供することを目的とする。
【００１３】
さらに、本発明は、ＭＲＡＭ素子の磁気シールドパッケージを形成するための封止材料を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明によれば、ＭＲＡＭ素子に対する外部磁界の影響を抑制するＭＲＡＭ素子の磁気シールドパッケージにおいて、ＭＲＡＭ素子が、軟磁性体粒子表面がＳｉＯ 2 でまたは前記軟磁性体の酸化物で絶縁コーティングされている軟磁性材料を樹脂に混合した軟磁性体含有樹脂複合体を用いて封止されていることを特徴とするＭＲＡＭ素子の磁気シールドパッケージが提供される。
【００１５】
このようなＭＲＡＭ素子の磁気シールドパッケージによれば、ＭＲＡＭ素子が、例えば軟磁性フェライトなどの軟磁性材料を含んだ軟磁性体含有樹脂複合体を用いて封止される。そのため、外部磁界の磁束は、磁気シールドパッケージ内で、その進路が変えられ、または吸収により強度が弱められる。これにより、ＭＲＡＭ素子への磁束の進入が抑制されるようになる。
【００１６】
また、このような軟磁性体含有樹脂複合体を封止材料として用いることにより、ＭＲＡＭ素子の磁気シールドパッケージ形成の簡素化が図られるようになる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１はＭＲＡＭ素子の磁気シールドパッケージの概略の断面図である。
【００１８】
磁気シールドパッケージ１０内では、ＭＲＡＭ素子１１が、ワイヤ１２でリードフレーム１３に結線されており、ＭＲＡＭ素子１１の周囲は封止樹脂１４によって封止されている。この磁気シールドパッケージ１０は、リードフレーム１３から延びるリード１３ａで基板２０に接続される。
【００１９】
本発明では、このＭＲＡＭ素子１１の封止材料に、軟磁性材料を樹脂に混合した軟磁性体含有樹脂複合体を用いる。このように、軟磁性材料を含んだ封止樹脂１４でＭＲＡＭ素子１１を保護することで、ＭＲＡＭ素子１１に対する外部磁界の影響を抑制することが可能になる。
【００２０】
すなわち、従来は、通常、低周波磁界に対しては、ＭＲＡＭ素子付近に透磁率の高い物質を配置し、その物質内をより多くの磁束が流れるようにすることで、ＭＲＡＭ素子への磁束の進入を抑制する方法が採られていた。また、高周波磁界に対しては、ＭＲＡＭ素子付近に電磁波吸収材料を配置し、これに進入した磁束を熱エネルギーに変換して吸収する方法が採られていた。
【００２１】
これに対し、本発明では、ＭＲＡＭ素子１１を、軟磁性体含有樹脂複合体を封止材料として用いて保護する。これにより、低周波磁界に対しては、透磁率の実部μ’項の寄与により、磁束の進路を変え、ＭＲＡＭ素子１１への磁束の進入を抑制する。また、高周波磁界に対しては、透磁率の虚部μ”項の寄与により、磁界を熱エネルギーとして吸収し、ＭＲＡＭ素子１１への磁束の進入を抑制する。
【００２２】
さらに、ＭＲＡＭ素子１１は、その周囲を軟磁性体含有樹脂複合体で取り囲まれた状態になっているため、この磁気シールドパッケージ１０は、様々な方向からの磁束に対し、ＭＲＡＭ素子１１を効果的に保護する。
【００２３】
これにより、ＭＲＡＭ素子１１の記録保持信頼性を向上させることができる。さらに、トランジスタのスイッチングに伴うノイズの発生も未然に抑制することができるようになる。
【００２４】
また、この磁気シールドパッケージ１０では、ＭＲＡＭ素子１１全体が外部磁界から保護されているため、例えば、ＭＲＡＭ素子１１の上部に軟磁性体のプレートを形成したり、ＭＲＡＭ素子１１自体にパシベーション膜である軟磁性絶縁膜を形成したりする必要がない。そのため、従来の半導体製造工程の流れを変更することなく、磁気シールドパッケージ１０を製造することができる。
【００２５】
なお、ＭＲＡＭ素子のパッケージ構造は、図１に示した磁気シールドパッケージ１０を第１のパッケージ構造とすれば、例えば、以下の図２ないし図５に示すような第２から第５のパッケージ構造であってもよい。ここで、図２ないし図５では、図１に示した構成要素と同一の要素については同一の符号を付している。
【００２６】
図２は第２のパッケージ構造を示す図である。この第２のパッケージ構造では、ＭＲＡＭ素子１１がワイヤ１２で結線されているリードフレーム１３が、複数のボール電極１５を介して基板２０に接続されている。そして、基板２０上のＭＲＡＭ素子１１、ワイヤ１２、リードフレーム１３およびボール電極１５の全体が、封止樹脂１４で外部から保護され、磁気シールドパッケージ１０ａが形成されている。
【００２７】
図３は第３のパッケージ構造を示す図である。この第３のパッケージ構造では、第２のパッケージ構造と同様、ＭＲＡＭ素子１１がワイヤ１２で結線されているリードフレーム１３が、複数のボール電極１５を介して基板２０に接続されている。そして、リードフレーム１３上のＭＲＡＭ素子１１およびワイヤ１２の全体が、封止樹脂１４で外部から保護され、磁気シールドパッケージ１０ｂが形成されている。
【００２８】
図４は第４のパッケージ構造を示す図である。この第４のパッケージ構造では、ＭＲＡＭ素子１１がボール電極１５を介して基板２０に接続されている。そして、基板２０上のＭＲＡＭ素子１１およびボール電極１５の全体が、封止樹脂１４で外部から保護され、磁気シールドパッケージ１０ｃが形成されている。
【００２９】
図５は第５のパッケージ構造を示す図である。この第５のパッケージ構造では、ＭＲＡＭ素子１１がワイヤ１２で結線されているリードフレーム１３が、そこから伸びた複数のピン１６を基板２０に挿通されることで接続される。そして、リードフレーム１３上のＭＲＡＭ素子１１およびワイヤ１２の全体が、封止樹脂１４で外部から保護され、磁気シールドパッケージ１０ｄが形成されている。
【００３０】
このように、ＭＲＡＭ素子１１の周囲を取り囲んだ状態で封止することで、様々な方向からの磁束の進入を効果的に抑制することができる。したがって、ＭＲＡＭ素子１１がリード１３ａを介して基板２０に電気接続される実装形態のほか、上記のように、ＭＲＡＭ素子１１がボール電極１５やピン１６を介して基板２０に電気接続されるようなＢＧＡ（Ball Grid Array）やＰＧＡ（Pin Grid Array）といった実装形態であっても、外部磁界に対する磁気シールドが可能である。
【００３１】
以上示したような磁気シールドパッケージ１０，１０ａ，１０ｂ，１０ｃ，１０ｄにおいて、封止材料として用いる軟磁性体含有樹脂複合体には、種々の軟磁性材料を用いることができる。
【００３２】
軟磁性体含有樹脂複合体の軟磁性材料としては、ＮｉＺｎフェライト、ＭｎＺｎフェライト、ＭｇＭｎフェライト、ＮｉＺｎＣｕフェライト、ＮｉＺｎＣｏフェライトなど、一般的にスピネル型構造をとる軟磁性フェライトが好適に用いられる。このような軟磁性フェライトは、その軟磁気特性により、前述のように、低周波磁界および高周波磁界に対し、磁束の進路を変え、あるいはそのエネルギを吸収することで磁束の進入を抑制する効果を発現する。また、軟磁性フェライトは、電気抵抗が高く、封止材料に用いた場合、配線間にその粒子が進入しても短絡を防止することができる。
【００３３】
また、Ｆｅ，Ｃｏ，Ｎｉなどの軟磁性金属粉末、あるいはＦｅＮｉ，ＦｅＣｏ，ＦｅＡｌ，ＦｅＳｉ，ＦｅＳｉＡｌ，ＦｅＳｉＢ，ＣｏＳｉＢなどの高透磁率の軟磁性合金粉末を、ＳｉＯ2や高絶縁性樹脂などで絶縁コーティングしたものを軟磁性材料として用いることもできる。この絶縁コーティングは、軟磁性フェライトの場合と同様、配線間に粒子が進入した場合の短絡防止の目的で行う。
【００３４】
絶縁コーティング方法としては、例えば、まず、軟磁性金属粉末若しくは軟磁性合金粉末とシランカップリング剤（例えばビニルメトキシトリシラン）とを混合撹拌し、その表面に薄いシランカップリング層を形成する。次いで、この粉末を減圧容器へ封入して約４５０℃まで加熱し、シランカップリング層を熱分解反応し、表面に薄いＳｉＯ2コーティング層を形成する。これにより、絶縁コーティングが施された軟磁性材料を得ることができる。
【００３５】
さらに、軟磁性材料として、上記の軟磁性金属粉末または軟磁性合金粉末を、その金属自体または合金自体の酸化物であるＦｅ2Ｏ3またはＣｏＯを粒子表面に形成し、この酸化物を絶縁コーティングとしたものを用いることもできる。
【００３６】
また、軟磁性体含有樹脂複合体に用いられる樹脂としては、通常、エポキシ系樹脂が好適に用いられる。また、液晶ポリマー、ポリエチレン、ポリアミド、あるいはナイロン系樹脂なども成形性を考慮すると好適に用いられる。
【００３７】
軟磁性体含有樹脂複合体は、磁束の進入の抑制が可能になる一定量の軟磁性材料を樹脂に混合した組成であっても、また、軟磁性材料のみを樹脂に混合した組成であってもよい。軟磁性体含有樹脂複合体における軟磁性材料の含有量は、ＭＲＡＭ素子１１の実装環境に合わせて適当に変更することが可能である。
【００３８】
上記の軟磁性材料の粒子形状は、磁束の進入抑制に必要な充填率や、軟磁性体含有樹脂複合体の流動性を考慮し、種々の形状のものを用いることができる。
軟磁性フェライトとしては、公知の方法で作製され、市販されている直径数μｍ〜数十μｍの破砕粒子を用いることができる。さらに、より充填率を高め、なおかつ流動性を確保するためには、スプレードライ法などの造粒法で形成された球状粒子を用いることができる。
【００３９】
また、絶縁コーティングされた軟磁性材料としては、上記のような破砕形状のものや球状のもののほか、高周波電磁界が粒子表皮へ進入する深さ（スキンデプス）程度の厚さまで扁平状にしたもの、あるいは円盤状または楕円状にしたものを用いることもできる。
【００４０】
このような軟磁性材料および樹脂を用いた軟磁性体含有樹脂複合体により、磁気シールドパッケージを形成する場合には、トランスファーモールド法あるいはポッティング法を用いることができる。ここで、軟磁性体含有樹脂複合体の軟磁性材料の充填率は、５０体積％以上とする。また、通常の軟磁性材料粉末では、最大充填率は８５体積％程度であるが、粒子形状、必要とされる粘度、粒度を発現させるためには、充填率は８５体積％以下になることが多い。
【００４１】
以下に、磁気シールドパッケージの形成方法を具体例を挙げて説明する。
磁気シールドパッケージの形成にあたり、まず、軟磁性材料および樹脂をニーダー、三本ロールを用いて混連し、軟磁性体含有樹脂複合体を形成する。このとき、充填率は、トランスファーモールド用には６０体積％〜８０体積％、低粘度を要するポッティング用には５０体積％〜７０体積％とする。
【００４２】
図６はトランスファーモールド法による磁気シールドパッケージ形成の説明図である。
トランスファーモールド法の場合には、まず、混連後の軟磁性体含有樹脂複合体３１を、公知の方法によりタブレット状に加工する。次いで、このタブレット状の軟磁性体含有樹脂複合体３１を、成形機の金型３２にセットし、温度１５０℃〜１８０℃程度に加熱する。そして、プランジャ３３により所定の押出圧力で軟磁性体含有樹脂複合体３１を押出し、ＭＲＡＭ素子１１を封止する。
【００４３】
図７はポッティング法による磁気シールドパッケージ形成の説明図である。
ポッティング法の場合には、まず、混連後の軟磁性体含有樹脂複合体４１をディスペンサ４２に注入する。そして、基板２０上のＭＲＡＭ素子１１をダム４３で仕切り、目的のＭＲＡＭ素子１１上部に、ディスペンサ４２から一定の押出圧力にて軟磁性体含有樹脂複合体４１を流し込み、ＭＲＡＭ素子１１を封止する。
【００４４】
このように、軟磁性材料を樹脂に混合して軟磁性体含有樹脂複合体を形成し、これを用いてＭＲＡＭ素子１１を封止する。そのため、軟磁性体含有樹脂複合体の調整が容易であるとともに、従来の半導体製造工程の流れを変更することなく、安価でかつ簡便に磁気シールドパッケージを形成することができる。
【００４５】
【発明の効果】
以上説明したように本発明では、軟磁性材料を樹脂に混合した軟磁性体含有樹脂複合体によってＭＲＡＭ素子を封止し、磁気シールドパッケージを形成する。これにより、低周波数から高周波数に渡る外部磁界に対し、ＭＲＡＭ素子への磁束の進入が抑制され、その記録保持信頼性を向上させることができる。
【００４６】
また、磁気シールドパッケージの封止材料として用いる軟磁性体含有樹脂複合体は、調整が容易であり、さらに、このような封止材料を用いることで、安価でかつ簡便に磁気シールドパッケージを形成することができる。
【図面の簡単な説明】
【図１】ＭＲＡＭ素子の磁気シールドパッケージの概略の断面図である。
【図２】第２のパッケージ構造を示す図である。
【図３】第３のパッケージ構造を示す図である。
【図４】第４のパッケージ構造を示す図である。
【図５】第５のパッケージ構造を示す図である。
【図６】トランスファーモールド法による磁気シールドパッケージ形成の説明図である。
【図７】ポッティング法による磁気シールドパッケージ形成の説明図である。
【図８】ＭＲＡＭ素子に外部から作用すると想定される磁界強度の例を示す図である。
【符号の説明】
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ……磁気シールドパッケージ、１１……ＭＲＡＭ素子、１２……ワイヤ、１３……リードフレーム、１３ａ……リード、１４……封止樹脂、１５……ボール電極、１６……ピン、２０……基板、３１，４１……軟磁性体含有樹脂複合体、３２……金型、３３……プランジャ、４２……ディスペンサ、４３……ダム。
Claims (2)
- 磁気不揮発性メモリ素子に対する外部磁界の影響を抑制する磁気不揮発性メモリ素子の磁気シールドパッケージにおいて、
磁気不揮発性メモリ素子が、軟磁性体粒子表面がＳｉＯ 2 でまたは前記軟磁性体の酸化物で絶縁コーティングされている軟磁性材料を樹脂に混合した軟磁性体含有樹脂複合体を用いて封止されていることを特徴とする磁気不揮発性メモリ素子の磁気シールドパッケージ。 - 磁気不揮発性メモリ素子の磁気シールドパッケージを形成するための封止材料において、
軟磁性体粒子表面がＳｉＯ 2 でまたは前記軟磁性体の酸化物で絶縁コーティングされている軟磁性材料を樹脂に混合した軟磁性体含有樹脂複合体を含んでいることを特徴とする封止材料。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002101258A JP3879566B2 (ja) | 2002-04-03 | 2002-04-03 | 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料 |
| PCT/JP2003/003643 WO2003083939A1 (fr) | 2002-04-03 | 2003-03-25 | Ensemble ecran magnetique et materiau d'etancheite pour element de memoire non volatile magnetique |
| TW092107106A TW200402853A (en) | 2002-04-03 | 2003-03-28 | Magnetic shielding package body of magnetic nonvolatile memory device and packaging material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002101258A JP3879566B2 (ja) | 2002-04-03 | 2002-04-03 | 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003297983A JP2003297983A (ja) | 2003-10-17 |
| JP3879566B2 true JP3879566B2 (ja) | 2007-02-14 |
Family
ID=28672108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002101258A Expired - Fee Related JP3879566B2 (ja) | 2002-04-03 | 2002-04-03 | 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3879566B2 (ja) |
| TW (1) | TW200402853A (ja) |
| WO (1) | WO2003083939A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160070695A (ko) | 2014-12-10 | 2016-06-20 | 가부시키가이샤 제이디바이스 | 불휘발성 자기 메모리 소자의 자기 실드 패키지 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4013140B2 (ja) | 2003-01-15 | 2007-11-28 | ソニー株式会社 | 磁気メモリ装置 |
| JP2006237390A (ja) * | 2005-02-25 | 2006-09-07 | Fuji Photo Film Co Ltd | Ｉｃ及び無線ｉｃタグ |
| KR101855294B1 (ko) | 2010-06-10 | 2018-05-08 | 삼성전자주식회사 | 반도체 패키지 |
| JP5533367B2 (ja) * | 2010-07-07 | 2014-06-25 | 日本電気株式会社 | 電子部品の実装構造及び実装方法 |
| CN105671498A (zh) | 2011-09-30 | 2016-06-15 | 吉坤日矿日石金属株式会社 | Fe-Al型合金溅射靶 |
| US9972579B1 (en) * | 2016-11-16 | 2018-05-15 | Tdk Corporation | Composite magnetic sealing material and electronic circuit package using the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60184630U (ja) * | 1984-05-18 | 1985-12-07 | 凸版印刷株式会社 | 電磁気シ−ルド材料 |
| JP4357725B2 (ja) * | 2000-09-19 | 2009-11-04 | 三井化学株式会社 | マイクロカプセル化電磁シールド材及びそれを配合した樹脂組成物 |
-
2002
- 2002-04-03 JP JP2002101258A patent/JP3879566B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-25 WO PCT/JP2003/003643 patent/WO2003083939A1/ja active Application Filing
- 2003-03-28 TW TW092107106A patent/TW200402853A/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160070695A (ko) | 2014-12-10 | 2016-06-20 | 가부시키가이샤 제이디바이스 | 불휘발성 자기 메모리 소자의 자기 실드 패키지 |
| US9553052B2 (en) | 2014-12-10 | 2017-01-24 | J-Devices Corporation | Magnetic shielding package of non-volatile magnetic memory element |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200402853A (en) | 2004-02-16 |
| WO2003083939A1 (fr) | 2003-10-09 |
| JP2003297983A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004349476A (ja) | 半導体装置 | |
| JP3879576B2 (ja) | 磁気不揮発性メモリ素子の磁気シールドパッケージ | |
| TWI240274B (en) | Magnetic memory device | |
| TWI231975B (en) | Magnetic memory device | |
| US6452253B1 (en) | Method and apparatus for magnetic shielding of an integrated circuit | |
| US6962833B2 (en) | Magnetic shield for integrated circuit packaging | |
| TWI235451B (en) | Magnetic nonvolatile memory device | |
| US6984867B2 (en) | Magnetic memory device | |
| KR20160044514A (ko) | 자기 차폐형 집적 회로 패키지 | |
| US9786838B2 (en) | Packages for integrated circuits and methods of packaging integrated circuits | |
| CN104241286A (zh) | 存储元件、存储装置、制造存储元件的方法及磁头 | |
| KR20060042978A (ko) | 자기 실드체, 자기 실드 구조 및 자기 메모리 장치 | |
| JP3879566B2 (ja) | 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料 | |
| US20230361050A1 (en) | Package structure and method for fabricating the same | |
| JP5471364B2 (ja) | 半導体パッケージ | |
| TWI223438B (en) | Information storage device and electronic equipment mounted with the same information storage device | |
| CN108962837B (zh) | SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件 | |
| JP2008306094A (ja) | 磁気メモリおよびその製造方法 | |
| JP5574281B2 (ja) | 磁性体装置 | |
| KR102624903B1 (ko) | 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 | |
| US20220344578A1 (en) | Package structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051229 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
| LAPS | Cancellation because of no payment of annual fees |