JP5533367B2 - 電子部品の実装構造及び実装方法 - Google Patents

電子部品の実装構造及び実装方法 Download PDF

Info

Publication number
JP5533367B2
JP5533367B2 JP2010155014A JP2010155014A JP5533367B2 JP 5533367 B2 JP5533367 B2 JP 5533367B2 JP 2010155014 A JP2010155014 A JP 2010155014A JP 2010155014 A JP2010155014 A JP 2010155014A JP 5533367 B2 JP5533367 B2 JP 5533367B2
Authority
JP
Japan
Prior art keywords
underfill
electronic component
magnetic body
region
oriented
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010155014A
Other languages
English (en)
Other versions
JP2012019036A (ja
Inventor
洋 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010155014A priority Critical patent/JP5533367B2/ja
Publication of JP2012019036A publication Critical patent/JP2012019036A/ja
Application granted granted Critical
Publication of JP5533367B2 publication Critical patent/JP5533367B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/012Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、LSIパッケージ等の電子部品の実装構造及び実装方法に関し、特にアンダーフィルを用いたものに関する。
近年の携帯機器の発展に伴い、落下等の衝撃や使用時の温度変化による電子部品と基板との接合部の熱サイクル疲労による破壊に耐え得るよう、アンダーフィル(封止樹脂)をLSI(Large Scale Integration)パッケージと基板との間に充填し、衝撃強度や疲労強度を高めるようにした実装構造が実用化されている。
例えば、特許文献1には、アンダーフィル用樹脂組成物が、液状エポキシ樹脂、非磁性フィラー、及び磁性フィラーを含有してなり、外部からの磁力により各フィラーの分布を制御することで、この樹脂組成物からなるアンダーフィルにおける前記接合部に対する応力緩和作用を向上させる技術が開示されている。
一方、特許文献2には、熱伝導性接着フィルムにおいて、バインダー樹脂中に扁平状反磁性フィラーと針状反磁性フィラーとを含有してフィルム状組成物とし、このフィルム状組成物の厚み方向に磁場を印加して前記各フィラーを前記厚み方向に沿うように配向した後、前記フィルム状組成物を硬化させる記述が開示されている。
特開2009−10296号公報 特開2009−152501号公報
しかしながら、従来の実装構造は、アンダーフィルの線膨張係数等をLSIパッケージや基板の線膨張係数に合わせて適切なものに設定していることから、搭載するLSIパッケージや基板の線膨張係数によって充填するアンダーフィルを変更しなければならないという問題がある。また、アンダーフィルの適切な線膨張係数は前記接合部の部位によって異なることがあり、この点にも対応できるような実装構造及び実装方法が望まれている。
本発明の目的は、電子部品及び基板に応じてアンダーフィルの線膨張係数の最適化を図り、耐衝撃性の向上だけでなく熱疲労等による接合部の不良発生を低減することができる電子部品の実装構造及び実装方法を提供することにある。
上記課題の解決手段として、請求項1に記載した発明は、電子部品と基板との間に棒状の磁性体を含むアンダーフィルを充填する電子部品の実装構造において、前記アンダーフィルに複数の領域が設定され、これら各領域が互いに異なる方向に揃えて前記磁性体を配向し、前記各領域の線膨張係数を互いに異ならせることを特徴とする。
請求項2に記載した発明は、前記アンダーフィルの平面視中央側に、前記アンダーフィルの厚み方向に沿うように前記磁性体を配向した第一領域が設定され、この第一領域の周辺に、前記アンダーフィルの厚み方向と交差する方向に沿うように前記磁性体を配向した第二領域が設定されることを特徴とする。
請求項3に記載した発明は、前記アンダーフィルが、平面視矩形状をなす前記電子部品の各辺と平行に前記磁性体を配向し、この磁性体が描く矩形状が平面視中央側から周辺側へ広がるようにした拡開領域を有することを特徴とする。
請求項に記載した発明は、前記アンダーフィルが、平面視矩形状をなす前記電子部品の対角線と平行に前記磁性体を配向し、この磁性体の向きが平面視中央側から周辺側へ広がるようにした拡開領域を有することを特徴とする。
請求項に記載した発明は、前記アンダーフィルが、その厚み方向で異なる複数の領域を有し、これら各領域が、前記磁性体を前記アンダーフィルの厚み方向に沿うように配向した縦配向領域と、前記磁性体を前記厚み方向と交差するように配向した横配向領域とを構成することを特徴とする。
請求項に記載した発明は、前記アンダーフィルが、その厚み方向に対して前記磁性体の配向方向を傾斜させた領域を有することを特徴とする。
請求項に記載した発明は、前記磁性体がその断面幅の少なくとも二倍の長さを有することを特徴とする。
請求項に記載した発明は、電子部品と基板との間に棒状の磁性体を含むアンダーフィルを充填する電子部品の実装方法において、前記アンダーフィルに設定した複数の領域で互いに異なる方向に揃えて前記磁性体を配向するように、前記アンダーフィルの硬化前に、外部からの磁場により前記磁性体の配向方向を前記各領域毎に制御し、この状態で前記アンダーフィルを硬化させ、前記各領域の線膨張係数を互いに異ならせることを特徴とする。
請求項に記載した発明は、前記アンダーフィルの充填工程においても、前記磁性体の配向方向を外部からの磁場により制御することを特徴とする。
請求項1,に記載した発明によれば、アンダーフィルの全域に渡って棒状の磁性体の配向方向を揃える場合と比べて、アンダーフィルの各領域毎に線膨張係数の最適化を図ることができるため、耐衝撃性の向上だけでなく、熱疲労等による接合部の不良発生を効果的に低減することができる。
請求項2〜に記載した発明によれば、中央部に接続端子のないLSIパッケージ等の構造に合わせてアンダーフィルの強度補強ができると共に、アンダーフィルの線膨張係数を各領域毎に変化させることで熱疲労防止等の効果を向上できる。
請求項に記載した発明によれば、アンダーフィルの厚み方向で磁性体の配向を異ならせることで、電子部品側の領域と基板側の領域とでアンダーフィルの線膨張係数を変化させることができ、熱による反り防止等の効果を向上できる。
請求項に記載した発明によれば、アンダーフィルのZ方向の線膨張係数を変化させると共に、アンダーフィルのX,Y方向の線膨張係数をも併せて変化させることができる。
請求項に記載した発明によれば、磁性体の配向性を向上させることができる。
請求項に記載した発明によれば、アンダーフィルの充填時にも棒状の磁性体の配向方向(長手方向)を制御してアンダーフィルの流動方向と平行に磁性体を配向することで、充填時のアンダーフィルの流動抵抗を小さくして微細な充填を行うことができる。

(a)は本発明の参考例における実装構造を示す断面図、(b)は(a)の部分拡大図である。 (a)は本発明の第一実施形態における実装構造を示す断面図、(b)は前記実装構造の平面図である。 上記第一実施形態の変形例を示す平面図である。 (a)は本発明の第二実施形態における実装構造を示す断面図、(b)は(a)の部分拡大図である。 本発明の第三実施形態における実装構造を示す断面図である。 本発明の実装方法をその工程毎に(a)〜(d)の順に示す断面図である。
以下、本発明の実施形態について図面を参照して説明する。
<参考例>
図1に示す電子部品の実装構造において、LSIパッケージ1とこれが実装されるプリント配線基板(以下、単に基板という)2との間にはアンダーフィル3が充填される。アンダーフィル3は、例えばエポキシ樹脂等の熱硬化性樹脂3a中に棒状(針状)の磁性体(フィラー)4を含有してなる。なお、図中符号1aはLSIパッケージ1に設けられた配線、符号2aは基板2に設けられた接続端子、符号6は配線1a及び接続端子2aを接合するはんだボールをそれぞれ示す。
磁性体4は、その断面幅(直径)の二倍以上の長さを有し、外部からの磁力線に沿って配向方向を変化させる。すなわち、磁性体4は、その長手方向を磁力線に沿わせて配向される。磁性体4は、鉄、ニッケル等の金属を樹脂でコーティングしたものや磁石を樹脂でコーティングしたもの、さらには極性を分子構造に有する樹脂等からなる。磁性体4がその断面幅の二倍以上の長さを有することで磁力線による配向性が向上する。
なお、磁性体4は前記したものに限定されず、例えば磁性体4の材料は、磁力線に沿って配向が変化するものであればよい。また、磁性体4の形状は、前記断面幅の二倍以上の長さを有することを基本とするが、例えば棒状の磁性体4にらせん状の溝を設けて周辺の樹脂との密着性を向上させたり、磁力線による配向性を向上させるべく磁性体4の一端から他端へ連続的に断面積を変化させることも可能である。
かかるアンダーフィル3においては、その厚み方向(基板2の実装面と垂直な方向、Z方向)に沿って磁性体4が一方向に配向されている。このため、アンダーフィル3の面方向(基板2の実装面に沿う方向、X,Y方向)とZ方向とでアンダーフィル3の線膨張係数が異なっている。
すなわち、多数の棒状の磁性体4が配向しているZ方向では、棒状の磁性体4の線膨張係数の影響により、アンダーフィル3の線膨張係数が磁性体4を含まない熱硬化性樹脂3a単体と比べて小さくなる。一方、磁性体4と垂直なX,Y方向では、アンダーフィル3の線膨張係数が熱硬化性樹脂3a単体に近い線膨張係数となる。
これにより、LSIパッケージ1と基板2との線膨張係数の違いをアンダーフィル3が吸収するという効果がもたらされる。つまり、LSIパッケージ1実装後の装置のON・OFFにより発生する温度変化に伴うLSIパッケージ1や基板2の変形により生じる応力が、前記応力が最適化されたアンダーフィル3の線膨張係数により緩和、抑制される。このため、接合部の熱疲労寿命を向上させる(接合部の熱サイクル疲労に対する信頼性を向上させる)ことができる。
<第一実施形態>
図2に示す電子部品の実装構造において、アンダーフィル3は、その平面視中央側(LSIパッケージ1の中央側)に位置する中央領域35と、中央領域35の周辺に位置する四つの周辺領域31〜34とを有する。LSIパッケージ1は平面視矩形状をなし、このLSIパッケージ1と基板2との接合部(アンダーフィル3に相当)も平面視矩形状に形成される。各周辺領域31〜34は、平面視でアンダーフィル3をその各辺に沿って四等分した領域に相当する。これら各周辺領域31〜34のアンダーフィル3中央側を切り欠くように、前記中央領域35が設定される。なお、上記参考例と同一部分に同一符号を付してその説明は省略する。
各領域31〜35では、互いに異なる方向に揃えて磁性体4を配向している。具体的には、中央領域35ではZ方向と平行に磁性体4を配向し、各周辺領域31〜34ではZ方向と垂直に(Z方向と交差するように、基板2の実装面と平行に)磁性体4を配向している。各周辺領域31〜34では、平面視矩形状をなすLSIパッケージ1の対角線と平行に磁性体4を配向しており、もって磁性体4がアンダーフィル3の平面視中央側からその周辺側へ放射状に広がるように配向される。
このように、棒状の磁性体4の配向角度を制御することにより、X,Y,Z方向それぞれの線膨張係数を適宜変化させることが可能となるため、LSIパッケージ1の構造や基板2の構造等に最適化したアンダーフィル3を設定できる。また、異なるLSIパッケージ1や基板2に合わせてアンダーフィル3の線膨張係数を適宜変化させることができ、異なるLSIパッケージ1や基板2に対して同一のアンダーフィル3で対応することが可能となる。
図3は、上記第一実施形態の変形例を示す。
この変形例では、前記中央領域35が無く、平面視でアンダーフィル3をその対角線に沿って四等分した領域が各周辺領域41〜44とされる。各周辺領域41〜44では、Z方向と垂直かつLSIパッケージ1の各辺(X,Y方向)と平行となるように磁性体4が配向される。磁性体4は、LSIパッケージ1の平面視形状と相似する矩形状を描きつつ、アンダーフィル3の平面視中央側からその周辺側へ放射状に広がるように配向される。なお、この変形例でも前記中央領域35を設定してもよい。逆に、上記第一実施形態から中央領域35を無くしてもよい。
<製法の説明>
次に、上記実装構造の製法(実装方法)について図6を参照して説明する。
図中符号5は磁界を発生するプレートを示し、このプレート5上でアンダーフィル3の充填及び磁性体4の配向制御が行われる。この実装方法では、LSIパッケージ1と基板2との間にアンダーフィル3を充填する際に、アンダーフィル3中の棒状の磁性体4の配向方向をアンダーフィル3の流動方向に沿うように(基板2の実装面に沿うように)配向する工程と、アンダーフィル3の充填後にアンダーフィル3中の棒状の磁性体4の配向方向を任意の方向に沿うように(図ではZ方向に沿うように)配向する工程とを有する。
この実装方法では、まず、図6(a)に示すように、磁力線を発生するプレート5上にLSIパッケージ1を接合した基板2をセットする。
次いで、LSIパッケージ1と基板2との間の隙間にアンダーフィル3を充填するが、このとき、プレート5が発生する磁力線の方向を操作することで、アンダーフィル3中の棒状の磁性体4の配向方向を制御し、図6(b),(c)に示すように、棒状の磁性体4の配向方向をアンダーフィル3の流動方向と平行(基板2の実装面と平行)にする。
これにより、充填時のアンダーフィル3の流動性を向上させ、LSIパッケージ1及び基板2間のギャップが狭い場合でもアンダーフィル3の未充填を無くすことができる。
次いで、図6(d)に示すように、アンダーフィル3を硬化する際に、プレート5が発生する磁力線の方向を再度操作し、今度は棒状の磁性体4の配向方向をアンダーフィル3の流動方向と垂直(基板2の実装面と垂直)にする。
この状態で、これらをオーブン等に投入して加熱処理することで、アンダーフィル3を硬化させて上記実装構造を得る。
このように、棒状の磁性体4をアンダーフィル3中で任意の方向に配向することにより、接合部の熱膨張におけるX,Y,Z方向の線膨張係数を磁性体4の配向の度合いにより変化させることができ、LSIパッケージ1の構造や基板2の構造、及びこれらの線膨張係数等を考慮した特性を持たせることができる。
ここで、図6では上記参考例の実装構造を示しているが、上記第一実施形態の実装構造を製造する場合には、例えばプレート5を分割する等により各領域31〜35に対応した個々の磁力線を発生可能とし、各領域31〜35毎に磁性体4の配向方向を制御した状態でアンダーフィル3を硬化させればよい。
以上説明したように、上記実施形態における電子部品の実装構造は、LSIパッケージ1と基板2との間に棒状の磁性体4を含むアンダーフィル3を充填するものにおいて、前記アンダーフィル3に複数の領域31〜35が設定され、これら各領域31〜35が互いに異なる方向に揃えて前記磁性体4を配向するものである。
この構成によれば、アンダーフィル3の全域に渡って棒状の磁性体4の配向方向を揃える場合と比べて、アンダーフィル3の各領域31〜35毎に線膨張係数の最適化を図ることができるため、耐衝撃性の向上だけでなく、熱疲労等による接合部の不良発生を効果的に低減することができる。
また、上記実装構造は、前記アンダーフィル3の平面視中央側に、前記アンダーフィル3の厚み方向に沿うように前記磁性体4を配向した中央領域35が設定され、この中央領域35の周辺に、前記アンダーフィル3の厚み方向と交差する方向に沿うように前記磁性体4を配向した周辺領域31〜34が設定されるものである。
この構成によれば、中央部に接続端子のないLSIパッケージ1の構造に合わせてアンダーフィル3の強度補強ができると共に、アンダーフィル3の線膨張係数を各領域31〜35毎に変化させることで熱疲労防止等の効果を向上できる。
また、上記実施形態における電子部品の実装方法は、前記LSIパッケージ1の実装工程において、前記アンダーフィル3の硬化前に、外部からの磁場により前記磁性体4の配向方向を各領域31〜35毎に制御し、この状態で前記アンダーフィル3を硬化させると共に、前記アンダーフィル3の充填工程においても、前記磁性体4の配向方向を外部からの磁場により制御するものである。
この構成によれば、アンダーフィル3に設定した複数の領域31〜35で互いに異なる方向に揃えて磁性体4を配向できると共に、アンダーフィル3の充填時にも棒状の磁性体4の配向方向(長手方向)を制御してアンダーフィル3の流動方向と平行に磁性体4を配向することで、充填時のアンダーフィル3の流動抵抗を小さくして微細な充填を行うことができる。
<第二実施形態>
次に、本発明の第二実施形態について図4を参照して説明する。
この実施形態は、前記第一実施形態に対して、前記アンダーフィル3にその厚み方向で異なる二つの領域36,37を設定し、これら各領域36,37が互いに異なる方向に揃えて前記磁性体4を配向する点で特に異なる。その他の、前記実施形態と同一部分には同一符号を付して、その説明を省略する。
この実施形態では、例えばLSIパッケージ1側の領域(層)36では、アンダーフィル3の厚み方向と平行に磁性体4が配向され、基板2側の領域(層)37では、アンダーフィル3の厚み方向と垂直に磁性体4が配向される。この実装構造は、各領域36,37毎に磁性体4の配向を揃えるように複数回に分けて磁力線を作用させる、あるいはLSIパッケージ1側にも別途磁力線を発生させるプレート5を配することで得られる。なお、異なる配向をもつ領域は二層に限定されず三層以上であってもよい。
以上説明したように、上記実施形態における電子部品の実装構造は、前記アンダーフィル3にその厚み方向で異なる複数の領域36,37を設定し、これら各領域36,37が、前記磁性体4を前記アンダーフィル3の厚み方向に沿うように配向した縦配向領域(36)と、前記磁性体4を前記厚み方向と交差するように配向した横配向領域(37)とを構成するものである。
この構成によれば、アンダーフィル3の厚み方向で磁性体4の配向を異ならせることで、LSIパッケージ1側の領域36と基板2側の領域37とでアンダーフィル3の線膨張係数を変化させることができ、熱による反り防止等の効果を向上できる。
<第三実施形態>
次に、本発明の第三実施形態について図5を参照して説明する。
この実施形態は、前記第一実施形態に対して、前記アンダーフィル3の厚み方向に対して磁性体4の配向方向を傾斜させた点で特に異なる。その他の、前記実施形態と同一部分には同一符号を付して、その説明を省略する。
この実施形態では、例えばアンダーフィル3における図中右側の領域38と左側の領域39とで、基板2側ほど左右外側に位置するようにZ方向に対して磁性体4を傾斜させている。すなわち、磁性体4は、X,Y方向の少なくとも一方に対しても傾斜している。なお、磁性体4をLSIパッケージ1側ほど左右外側に位置するように傾斜させてもよい。また、アンダーフィル3に設定する領域の数は様々に設定してもよい。
以上説明したように、上記実施形態における電子部品の実装構造は、前記アンダーフィル3の厚み方向に対して前記磁性体4の配向方向を傾斜させた傾斜領域(38,39)を有するものである。
この構成によれば、アンダーフィル3のZ方向の線膨張係数を変化させると共に、アンダーフィル3のX,Y方向の線膨張係数をも併せて変化させることができる。
なお、本発明は上記実施形態に限られるものではなく、例えば、各実施形態の構成を適宜組み合わせて実施することも可能である。また、アンダーフィル3内で局部的に磁性体4の配向方向を変化させてもよい。
そして、上記実施形態における構成は本発明の一例であり、当該発明の要旨を逸脱しない範囲で種々の変更が可能であることはいうまでもない。
1 LSIパッケージ(電子部品)
2 基板
3 アンダーフィル
4 磁性体
31〜34,41〜44 周辺領域(領域、第二領域、拡開領域)
35 中央領域(領域、第一領域)
36 領域(縦配向領域)
37 領域(横配向領域)
38,39 領域(傾斜領域)

Claims (9)

  1. 電子部品と基板との間に棒状の磁性体を含むアンダーフィルを充填する電子部品の実装構造において、
    前記アンダーフィルに複数の領域が設定され、これら各領域が互いに異なる方向に揃えて前記磁性体を配向し、前記各領域の線膨張係数を互いに異ならせることを特徴とする電子部品の実装構造。
  2. 前記アンダーフィルの平面視中央側に、前記アンダーフィルの厚み方向に沿うように前記磁性体を配向した第一領域が設定され、この第一領域の周辺に、前記アンダーフィルの厚み方向と交差する方向に沿うように前記磁性体を配向した第二領域が設定されることを特徴とする請求項1に記載の電子部品の実装構造。
  3. 前記アンダーフィルが、平面視矩形状をなす前記電子部品の各辺と平行に前記磁性体を配向し、この磁性体が描く矩形状が平面視中央側から周辺側へ広がるようにした拡開領域を有することを特徴とする請求項1又は2に記載の電子部品の実装構造。
  4. 前記アンダーフィルが、平面視矩形状をなす前記電子部品の対角線と平行に前記磁性体を配向し、この磁性体の向きが平面視中央側から周辺側へ広がるようにした拡開領域を有することを特徴とする請求項1又は2に記載の電子部品の実装構造。
  5. 前記アンダーフィルが、その厚み方向で異なる複数の領域を有し、これら各領域が、前記磁性体を前記アンダーフィルの厚み方向に沿うように配向した縦配向領域と、前記磁性体を前記厚み方向と交差するように配向した横配向領域とを構成することを特徴とする請求項1に記載の電子部品の実装構造。
  6. 前記アンダーフィルが、その厚み方向に対して前記磁性体の配向方向を傾斜させた傾斜領域を有することを特徴とする請求項1に記載の電子部品の実装構造。
  7. 前記磁性体がその断面幅の少なくとも二倍の長さを有することを特徴とする請求項1からの何れか1項に記載の電子部品の実装構造。
  8. 電子部品と基板との間に棒状の磁性体を含むアンダーフィルを充填する電子部品の実装方法において、
    前記アンダーフィルに設定した複数の領域で互いに異なる方向に揃えて前記磁性体を配向するように、前記アンダーフィルの硬化前に、外部からの磁場により前記磁性体の配向方向を前記各領域毎に制御し、この状態で前記アンダーフィルを硬化させ、前記各領域の線膨張係数を互いに異ならせることを特徴とする電子部品の実装方法。
  9. 前記アンダーフィルの充填工程においても、前記磁性体の配向方向を外部からの磁場により制御することを特徴とする請求項に記載の電子部品の実装方法。
JP2010155014A 2010-07-07 2010-07-07 電子部品の実装構造及び実装方法 Expired - Fee Related JP5533367B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010155014A JP5533367B2 (ja) 2010-07-07 2010-07-07 電子部品の実装構造及び実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010155014A JP5533367B2 (ja) 2010-07-07 2010-07-07 電子部品の実装構造及び実装方法

Publications (2)

Publication Number Publication Date
JP2012019036A JP2012019036A (ja) 2012-01-26
JP5533367B2 true JP5533367B2 (ja) 2014-06-25

Family

ID=45604084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010155014A Expired - Fee Related JP5533367B2 (ja) 2010-07-07 2010-07-07 電子部品の実装構造及び実装方法

Country Status (1)

Country Link
JP (1) JP5533367B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6264692B2 (ja) * 2014-07-14 2018-01-24 三菱日立パワーシステムズ株式会社 基体管の製造方法
CN114664800A (zh) * 2022-02-24 2022-06-24 平头哥(上海)半导体技术有限公司 封装结构、封装器件、电子设备及芯片封装方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237266A (ja) * 2000-02-23 2001-08-31 Sony Corp 半導体チップ及びその実装方法
JP3879566B2 (ja) * 2002-04-03 2007-02-14 ソニー株式会社 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料
JP2006073677A (ja) * 2004-08-31 2006-03-16 Toyota Industries Corp 半導体素子のシールド構造及びシールド方法
JP4980322B2 (ja) * 2008-09-17 2012-07-18 アルプス電気株式会社 多層配線板およびその製造方法

Also Published As

Publication number Publication date
JP2012019036A (ja) 2012-01-26

Similar Documents

Publication Publication Date Title
TWI398942B (zh) 組裝矽堆疊之半導體封裝的方法
US20150187679A1 (en) Lid Design for Heat Dissipation Enhancement of Die Package
KR101894125B1 (ko) 반도체 장치의 제조 방법
US9406641B2 (en) Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof
US20080224309A1 (en) Semiconductor device mounted on substrate, and manufacturing method thereof
CN109923650B (zh) 具有提高的导热性的耐应变管芯附着和制造方法
CN104064514B (zh) 半导体器件制造方法
KR20120024409A (ko) 전자 장치
JP2011077108A (ja) 半導体装置
CN103839897B (zh) 集成电路封装及制造方法
CN102549739B (zh) 具有非均匀介电层厚度的ic封装
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP5533367B2 (ja) 電子部品の実装構造及び実装方法
CN103325762A (zh) 具有通孔的球栅阵列封装衬底及其形成方法
US9661762B2 (en) Printed wiring board
CN102779794A (zh) 用于控制封装翘曲的方法和结构
JPWO2011021364A1 (ja) 半導体装置およびその製造方法
US20090026612A1 (en) Semiconductor package having an improved connection structure and method for manufacturing the same
JP2011258794A (ja) 電子装置およびその製造方法
CN103855132B (zh) 用于三维集成电路的装置和方法
US20160212854A1 (en) Printed wiring board
WO2017216918A1 (ja) 半導体装置
JP5212392B2 (ja) 半導体装置
JP2007142017A (ja) 半導体装置およびその製造方法
JP2014130961A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5533367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees