JP5533367B2 - 電子部品の実装構造及び実装方法 - Google Patents
電子部品の実装構造及び実装方法 Download PDFInfo
- Publication number
- JP5533367B2 JP5533367B2 JP2010155014A JP2010155014A JP5533367B2 JP 5533367 B2 JP5533367 B2 JP 5533367B2 JP 2010155014 A JP2010155014 A JP 2010155014A JP 2010155014 A JP2010155014 A JP 2010155014A JP 5533367 B2 JP5533367 B2 JP 5533367B2
- Authority
- JP
- Japan
- Prior art keywords
- underfill
- electronic component
- magnetic body
- region
- oriented
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
例えば、特許文献1には、アンダーフィル用樹脂組成物が、液状エポキシ樹脂、非磁性フィラー、及び磁性フィラーを含有してなり、外部からの磁力により各フィラーの分布を制御することで、この樹脂組成物からなるアンダーフィルにおける前記接合部に対する応力緩和作用を向上させる技術が開示されている。
一方、特許文献2には、熱伝導性接着フィルムにおいて、バインダー樹脂中に扁平状反磁性フィラーと針状反磁性フィラーとを含有してフィルム状組成物とし、このフィルム状組成物の厚み方向に磁場を印加して前記各フィラーを前記厚み方向に沿うように配向した後、前記フィルム状組成物を硬化させる記述が開示されている。
請求項2に記載した発明は、前記アンダーフィルの平面視中央側に、前記アンダーフィルの厚み方向に沿うように前記磁性体を配向した第一領域が設定され、この第一領域の周辺に、前記アンダーフィルの厚み方向と交差する方向に沿うように前記磁性体を配向した第二領域が設定されることを特徴とする。
請求項3に記載した発明は、前記アンダーフィルが、平面視矩形状をなす前記電子部品の各辺と平行に前記磁性体を配向し、この磁性体が描く矩形状が平面視中央側から周辺側へ広がるようにした拡開領域を有することを特徴とする。
請求項4に記載した発明は、前記アンダーフィルが、平面視矩形状をなす前記電子部品の対角線と平行に前記磁性体を配向し、この磁性体の向きが平面視中央側から周辺側へ広がるようにした拡開領域を有することを特徴とする。
請求項5に記載した発明は、前記アンダーフィルが、その厚み方向で異なる複数の領域を有し、これら各領域が、前記磁性体を前記アンダーフィルの厚み方向に沿うように配向した縦配向領域と、前記磁性体を前記厚み方向と交差するように配向した横配向領域とを構成することを特徴とする。
請求項6に記載した発明は、前記アンダーフィルが、その厚み方向に対して前記磁性体の配向方向を傾斜させた領域を有することを特徴とする。
請求項7に記載した発明は、前記磁性体がその断面幅の少なくとも二倍の長さを有することを特徴とする。
請求項8に記載した発明は、電子部品と基板との間に棒状の磁性体を含むアンダーフィルを充填する電子部品の実装方法において、前記アンダーフィルに設定した複数の領域で互いに異なる方向に揃えて前記磁性体を配向するように、前記アンダーフィルの硬化前に、外部からの磁場により前記磁性体の配向方向を前記各領域毎に制御し、この状態で前記アンダーフィルを硬化させ、前記各領域の線膨張係数を互いに異ならせることを特徴とする。
請求項9に記載した発明は、前記アンダーフィルの充填工程においても、前記磁性体の配向方向を外部からの磁場により制御することを特徴とする。
請求項2〜4に記載した発明によれば、中央部に接続端子のないLSIパッケージ等の構造に合わせてアンダーフィルの強度補強ができると共に、アンダーフィルの線膨張係数を各領域毎に変化させることで熱疲労防止等の効果を向上できる。
請求項5に記載した発明によれば、アンダーフィルの厚み方向で磁性体の配向を異ならせることで、電子部品側の領域と基板側の領域とでアンダーフィルの線膨張係数を変化させることができ、熱による反り防止等の効果を向上できる。
請求項6に記載した発明によれば、アンダーフィルのZ方向の線膨張係数を変化させると共に、アンダーフィルのX,Y方向の線膨張係数をも併せて変化させることができる。
請求項7に記載した発明によれば、磁性体の配向性を向上させることができる。
請求項9に記載した発明によれば、アンダーフィルの充填時にも棒状の磁性体の配向方向(長手方向)を制御してアンダーフィルの流動方向と平行に磁性体を配向することで、充填時のアンダーフィルの流動抵抗を小さくして微細な充填を行うことができる。
図1に示す電子部品の実装構造において、LSIパッケージ1とこれが実装されるプリント配線基板(以下、単に基板という)2との間にはアンダーフィル3が充填される。アンダーフィル3は、例えばエポキシ樹脂等の熱硬化性樹脂3a中に棒状(針状)の磁性体(フィラー)4を含有してなる。なお、図中符号1aはLSIパッケージ1に設けられた配線、符号2aは基板2に設けられた接続端子、符号6は配線1a及び接続端子2aを接合するはんだボールをそれぞれ示す。
図2に示す電子部品の実装構造において、アンダーフィル3は、その平面視中央側(LSIパッケージ1の中央側)に位置する中央領域35と、中央領域35の周辺に位置する四つの周辺領域31〜34とを有する。LSIパッケージ1は平面視矩形状をなし、このLSIパッケージ1と基板2との接合部(アンダーフィル3に相当)も平面視矩形状に形成される。各周辺領域31〜34は、平面視でアンダーフィル3をその各辺に沿って四等分した領域に相当する。これら各周辺領域31〜34のアンダーフィル3中央側を切り欠くように、前記中央領域35が設定される。なお、上記参考例と同一部分に同一符号を付してその説明は省略する。
この変形例では、前記中央領域35が無く、平面視でアンダーフィル3をその対角線に沿って四等分した領域が各周辺領域41〜44とされる。各周辺領域41〜44では、Z方向と垂直かつLSIパッケージ1の各辺(X,Y方向)と平行となるように磁性体4が配向される。磁性体4は、LSIパッケージ1の平面視形状と相似する矩形状を描きつつ、アンダーフィル3の平面視中央側からその周辺側へ放射状に広がるように配向される。なお、この変形例でも前記中央領域35を設定してもよい。逆に、上記第一実施形態から中央領域35を無くしてもよい。
次に、上記実装構造の製法(実装方法)について図6を参照して説明する。
図中符号5は磁界を発生するプレートを示し、このプレート5上でアンダーフィル3の充填及び磁性体4の配向制御が行われる。この実装方法では、LSIパッケージ1と基板2との間にアンダーフィル3を充填する際に、アンダーフィル3中の棒状の磁性体4の配向方向をアンダーフィル3の流動方向に沿うように(基板2の実装面に沿うように)配向する工程と、アンダーフィル3の充填後にアンダーフィル3中の棒状の磁性体4の配向方向を任意の方向に沿うように(図ではZ方向に沿うように)配向する工程とを有する。
次いで、LSIパッケージ1と基板2との間の隙間にアンダーフィル3を充填するが、このとき、プレート5が発生する磁力線の方向を操作することで、アンダーフィル3中の棒状の磁性体4の配向方向を制御し、図6(b),(c)に示すように、棒状の磁性体4の配向方向をアンダーフィル3の流動方向と平行(基板2の実装面と平行)にする。
これにより、充填時のアンダーフィル3の流動性を向上させ、LSIパッケージ1及び基板2間のギャップが狭い場合でもアンダーフィル3の未充填を無くすことができる。
この状態で、これらをオーブン等に投入して加熱処理することで、アンダーフィル3を硬化させて上記実装構造を得る。
この構成によれば、アンダーフィル3の全域に渡って棒状の磁性体4の配向方向を揃える場合と比べて、アンダーフィル3の各領域31〜35毎に線膨張係数の最適化を図ることができるため、耐衝撃性の向上だけでなく、熱疲労等による接合部の不良発生を効果的に低減することができる。
この構成によれば、中央部に接続端子のないLSIパッケージ1の構造に合わせてアンダーフィル3の強度補強ができると共に、アンダーフィル3の線膨張係数を各領域31〜35毎に変化させることで熱疲労防止等の効果を向上できる。
この構成によれば、アンダーフィル3に設定した複数の領域31〜35で互いに異なる方向に揃えて磁性体4を配向できると共に、アンダーフィル3の充填時にも棒状の磁性体4の配向方向(長手方向)を制御してアンダーフィル3の流動方向と平行に磁性体4を配向することで、充填時のアンダーフィル3の流動抵抗を小さくして微細な充填を行うことができる。
次に、本発明の第二実施形態について図4を参照して説明する。
この実施形態は、前記第一実施形態に対して、前記アンダーフィル3にその厚み方向で異なる二つの領域36,37を設定し、これら各領域36,37が互いに異なる方向に揃えて前記磁性体4を配向する点で特に異なる。その他の、前記実施形態と同一部分には同一符号を付して、その説明を省略する。
この構成によれば、アンダーフィル3の厚み方向で磁性体4の配向を異ならせることで、LSIパッケージ1側の領域36と基板2側の領域37とでアンダーフィル3の線膨張係数を変化させることができ、熱による反り防止等の効果を向上できる。
次に、本発明の第三実施形態について図5を参照して説明する。
この実施形態は、前記第一実施形態に対して、前記アンダーフィル3の厚み方向に対して磁性体4の配向方向を傾斜させた点で特に異なる。その他の、前記実施形態と同一部分には同一符号を付して、その説明を省略する。
この構成によれば、アンダーフィル3のZ方向の線膨張係数を変化させると共に、アンダーフィル3のX,Y方向の線膨張係数をも併せて変化させることができる。
そして、上記実施形態における構成は本発明の一例であり、当該発明の要旨を逸脱しない範囲で種々の変更が可能であることはいうまでもない。
2 基板
3 アンダーフィル
4 磁性体
31〜34,41〜44 周辺領域(領域、第二領域、拡開領域)
35 中央領域(領域、第一領域)
36 領域(縦配向領域)
37 領域(横配向領域)
38,39 領域(傾斜領域)
Claims (9)
- 電子部品と基板との間に棒状の磁性体を含むアンダーフィルを充填する電子部品の実装構造において、
前記アンダーフィルに複数の領域が設定され、これら各領域が互いに異なる方向に揃えて前記磁性体を配向し、前記各領域の線膨張係数を互いに異ならせることを特徴とする電子部品の実装構造。 - 前記アンダーフィルの平面視中央側に、前記アンダーフィルの厚み方向に沿うように前記磁性体を配向した第一領域が設定され、この第一領域の周辺に、前記アンダーフィルの厚み方向と交差する方向に沿うように前記磁性体を配向した第二領域が設定されることを特徴とする請求項1に記載の電子部品の実装構造。
- 前記アンダーフィルが、平面視矩形状をなす前記電子部品の各辺と平行に前記磁性体を配向し、この磁性体が描く矩形状が平面視中央側から周辺側へ広がるようにした拡開領域を有することを特徴とする請求項1又は2に記載の電子部品の実装構造。
- 前記アンダーフィルが、平面視矩形状をなす前記電子部品の対角線と平行に前記磁性体を配向し、この磁性体の向きが平面視中央側から周辺側へ広がるようにした拡開領域を有することを特徴とする請求項1又は2に記載の電子部品の実装構造。
- 前記アンダーフィルが、その厚み方向で異なる複数の領域を有し、これら各領域が、前記磁性体を前記アンダーフィルの厚み方向に沿うように配向した縦配向領域と、前記磁性体を前記厚み方向と交差するように配向した横配向領域とを構成することを特徴とする請求項1に記載の電子部品の実装構造。
- 前記アンダーフィルが、その厚み方向に対して前記磁性体の配向方向を傾斜させた傾斜領域を有することを特徴とする請求項1に記載の電子部品の実装構造。
- 前記磁性体がその断面幅の少なくとも二倍の長さを有することを特徴とする請求項1から6の何れか1項に記載の電子部品の実装構造。
- 電子部品と基板との間に棒状の磁性体を含むアンダーフィルを充填する電子部品の実装方法において、
前記アンダーフィルに設定した複数の領域で互いに異なる方向に揃えて前記磁性体を配向するように、前記アンダーフィルの硬化前に、外部からの磁場により前記磁性体の配向方向を前記各領域毎に制御し、この状態で前記アンダーフィルを硬化させ、前記各領域の線膨張係数を互いに異ならせることを特徴とする電子部品の実装方法。 - 前記アンダーフィルの充填工程においても、前記磁性体の配向方向を外部からの磁場により制御することを特徴とする請求項8に記載の電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010155014A JP5533367B2 (ja) | 2010-07-07 | 2010-07-07 | 電子部品の実装構造及び実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010155014A JP5533367B2 (ja) | 2010-07-07 | 2010-07-07 | 電子部品の実装構造及び実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012019036A JP2012019036A (ja) | 2012-01-26 |
| JP5533367B2 true JP5533367B2 (ja) | 2014-06-25 |
Family
ID=45604084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010155014A Expired - Fee Related JP5533367B2 (ja) | 2010-07-07 | 2010-07-07 | 電子部品の実装構造及び実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5533367B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6264692B2 (ja) * | 2014-07-14 | 2018-01-24 | 三菱日立パワーシステムズ株式会社 | 基体管の製造方法 |
| CN114664800A (zh) * | 2022-02-24 | 2022-06-24 | 平头哥(上海)半导体技术有限公司 | 封装结构、封装器件、电子设备及芯片封装方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237266A (ja) * | 2000-02-23 | 2001-08-31 | Sony Corp | 半導体チップ及びその実装方法 |
| JP3879566B2 (ja) * | 2002-04-03 | 2007-02-14 | ソニー株式会社 | 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料 |
| JP2006073677A (ja) * | 2004-08-31 | 2006-03-16 | Toyota Industries Corp | 半導体素子のシールド構造及びシールド方法 |
| JP4980322B2 (ja) * | 2008-09-17 | 2012-07-18 | アルプス電気株式会社 | 多層配線板およびその製造方法 |
-
2010
- 2010-07-07 JP JP2010155014A patent/JP5533367B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012019036A (ja) | 2012-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI398942B (zh) | 組裝矽堆疊之半導體封裝的方法 | |
| US20150187679A1 (en) | Lid Design for Heat Dissipation Enhancement of Die Package | |
| KR101894125B1 (ko) | 반도체 장치의 제조 방법 | |
| US9406641B2 (en) | Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof | |
| US20080224309A1 (en) | Semiconductor device mounted on substrate, and manufacturing method thereof | |
| CN109923650B (zh) | 具有提高的导热性的耐应变管芯附着和制造方法 | |
| CN104064514B (zh) | 半导体器件制造方法 | |
| KR20120024409A (ko) | 전자 장치 | |
| JP2011077108A (ja) | 半導体装置 | |
| CN103839897B (zh) | 集成电路封装及制造方法 | |
| CN102549739B (zh) | 具有非均匀介电层厚度的ic封装 | |
| JP5290215B2 (ja) | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 | |
| JP5533367B2 (ja) | 電子部品の実装構造及び実装方法 | |
| CN103325762A (zh) | 具有通孔的球栅阵列封装衬底及其形成方法 | |
| US9661762B2 (en) | Printed wiring board | |
| CN102779794A (zh) | 用于控制封装翘曲的方法和结构 | |
| JPWO2011021364A1 (ja) | 半導体装置およびその製造方法 | |
| US20090026612A1 (en) | Semiconductor package having an improved connection structure and method for manufacturing the same | |
| JP2011258794A (ja) | 電子装置およびその製造方法 | |
| CN103855132B (zh) | 用于三维集成电路的装置和方法 | |
| US20160212854A1 (en) | Printed wiring board | |
| WO2017216918A1 (ja) | 半導体装置 | |
| JP5212392B2 (ja) | 半導体装置 | |
| JP2007142017A (ja) | 半導体装置およびその製造方法 | |
| JP2014130961A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5533367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |