KR102624903B1 - 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 - Google Patents
자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 Download PDFInfo
- Publication number
- KR102624903B1 KR102624903B1 KR1020220036529A KR20220036529A KR102624903B1 KR 102624903 B1 KR102624903 B1 KR 102624903B1 KR 1020220036529 A KR1020220036529 A KR 1020220036529A KR 20220036529 A KR20220036529 A KR 20220036529A KR 102624903 B1 KR102624903 B1 KR 102624903B1
- Authority
- KR
- South Korea
- Prior art keywords
- die
- substrate
- particles
- layer
- shielding
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 101
- 239000002245 particle Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000000465 moulding Methods 0.000 claims abstract description 41
- 230000005294 ferromagnetic effect Effects 0.000 claims abstract description 37
- 239000000843 powder Substances 0.000 claims abstract description 15
- 239000012811 non-conductive material Substances 0.000 claims abstract description 8
- 239000000853 adhesive Substances 0.000 claims description 20
- 230000001070 adhesive effect Effects 0.000 claims description 20
- 239000011247 coating layer Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 9
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 229910001313 Cobalt-iron alloy Inorganic materials 0.000 claims description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910000595 mu-metal Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000006731 degradation reaction Methods 0.000 abstract description 4
- 239000012790 adhesive layer Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 7
- 229920006336 epoxy molding compound Polymers 0.000 description 6
- 239000008393 encapsulating agent Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000011162 core material Substances 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/325—Material
- H01L2224/32501—Material at the bonding interface
- H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
Abstract
외부 자기장으로부터 MTJ 구조의 자성 방향 오류를 방지할 수 있는 자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법이 개시된다. 이는 강자성 분말 입자를 포함하는 차폐 입자를 몰딩층, 접착층 및 기판 내에 포함되도록 함으로써, 다이가 외부에서 유입되는 자기장으로부터 모든 방향에서 차폐되도록 할 수 있으며, 자기장을 차폐하는 강자성 분말 입자는 비전도성 물질로 코팅되기 때문에 전기적 안정성을 확보할 수 있다. 또한, 자기 차폐를 위한 별도의 추가적인 레이어를 생략할 수 있기 때문에 레이어 수 증가에 따른 신뢰성 저하를 방지할 수 있다.
Description
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법에 관한 것이다.
반도체 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이러한 반도체 제품에 사용되는 메모리 소자의 동작 속도를 높이고 집적도를 높일 필요가 있다. 이러한 요구를 만족시키기 위하여 자성체의 극성 변화에 따른 저항 변화를 이용하여 메모리 기능을 구현하는 자기 랜덤 액세스 메모리(Magnetic Random Access Memory: MRAM)와 같은 저항성 메모리가 제시되고 있다. 최근, 이러한 MRAM을 포함하면서도, 빠른 처리 속도, 저전력, 고신뢰성 등을 요구하는 모바일 기기에 최적화된 반도체 메모리 소자를 구현하기 위한 방법이 연구되고 있다.
도 1은 종래의 자기 차폐층을 구비한 MRAM 패키지를 나타낸 도면이다.
도 1을 참조하면, 종래의 자기 차폐층을 구비한 MRAM 패키지는 기판(11) 상에 다이(12)가 배치되고, 다이(12)의 활성면에 배치된 패드는 와이어(13)를 통해 기판(11)과 전기적으로 연결된다. 다이(12) 및 와이어(13)는 몰딩층(14)에 의해 매립된다. 또한, 기판(11)과 다이(12) 사이에는 외부 자기장으로부터 다이(12)를 차폐하기 위한 자기 차폐층(15)이 배치된다. 이러한 자기 차폐층(15)에 의해 하부 방향에서 유입되는 외부 자기장에 대한 차폐는 가능하나, 다이(12) 상부에 자기 차폐를 위한 차폐층이 없기 때문에, 몰딩층(14)을 통해 유입되는 자기장 차폐가 불가능하다.
도 2는 종래의 자기 차폐층을 구비한 MRAM 패키지의 다른 실시예를 나타낸 도면이다.
도 2를 참조하면, 종래의 자기 자폐층을 구비한 MRAM 패키지의 다른 실시예는 도 1에 도시된 자기 차폐층을 보완한 것으로, 아일랜드(21) 상에 하부 차폐층(22), 다이(23) 및 상부 차폐층(24)이 순차적으로 배치된다. 또한, 다이(23)의 패드와 연결된 와이어(25)는 리드(26)와 연결되고, 아일랜드(21), 하부 차폐층(22), 다이(23), 상부 차폐증(24), 와이어(25) 및 리드(26)는 몰딩층(27)에 매립되는 리드프레임(L/F) 구조를 갖는다. 허나, 상부 차폐층(24)은 다이(23)의 패드와 리드(26)를 연결하는 와이어(25)의 배치 때문에, 상부 차폐층(24)은 다이(23)의 크기보다 작은 크기를 가질 수밖에 없다. 따라서, 상부 차폐층(24)에 의해 상부 방향에서 유입되는 자기장의 자기 차폐가 어느 정도 가능하나, 와이어(25)가 결합되는 다이(23)의 패드 부위가 노출되기 때문에 차폐 효과가 낮은 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 외부 자기장으로부터 MTJ 구조의 자성 방향 오류를 방지할 수 있는 자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법을 제공하는데 있다.
상술한 과제를 달성하기 위한 본 발명의 자기 차폐층을 구비한 MRAM 패키지는 패드가 형성된 활성면과 이에 대응하는 비활성면을 갖는 다이, 상기 다이가 배치되는 제1면과 상기 제1면에 대향되는 제2면을 갖는 기판 및 상기 기판의 제1면 상에서 상기 다이를 매립하는 몰딩층을 포함하고, 상기 몰딩층은 외부로부터 유입되는 외부 자기장으로부터 상기 다이를 차폐하도록 하는 차폐 입자를 포함한다.
상기 차폐 입자는, 강자성 분말 입자로 형성되고, 외부 자기장으로부터 상기 다이를 차폐하도록 하는 강자성 입자 및 상기 강자성 입자 표면을 감싸도록 형성된 코팅층을 포함할 수 있다.
상기 강자성 입자는 산화철, 니켈철 합금, 코발트철 합금 또는 Ni, In, Cu 및 Cr로 형성된 뮤 메탈(mu metal) 중 어느 하나의 물질 또는 두 가지 이상의 물질이 조합된 화합물로 형성될 수 있다.
상기 코팅층은 비전도성 물질로 형성될 수 있다.
상기 다이와 상기 기판 사이에 배치되는 접착 부재를 더 포함하되, 상기 접착 부재는 상기 차폐 입자를 포함할 수 있다.
상기 기판은 내부에 상기 차폐 입자를 포함하도록 형성될 수 있다.
상기 패드와 상기 기판을 전기적으로 연결하는 와이어를 더 포함할 수 있다.
상기 다이는 자기저항 랜덤 액세스 메모리(MRAM)을 포함할 수 있다.
상술한 과제를 달성하기 위한 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제조방법은 기판의 제1면 상에 다이를 배치하는 단계, 상기 다이의 활성면 상에 형성된 패드를 와이어를 통해 상기 기판과 전기적으로 연결시키는 단계, 상기 다이 및 상기 와이어를 몰딩층으로 매립하는 단계 및 상기 기판의 제1면에 대향되는 제2면에 상호접속부를 배치하는 단계를 포함하고, 상기 몰딩층은 외부로부터 유입되는 외부 자기장으로부터 상기 다이를 차폐하도록 하는 차폐 입자를 포함한다.
상기 몰딩층으로 매립하는 단계는, 강자성 분말 입자로 형성된 강자성 입자를 형성하는 단계 및 상기 강자성 입자 표면에 비전도성 물질로 형성된 코팅층을 이용하여 코팅하는 단계를 포함할 수 있다.
상기 기판의 제1면 상에 다이를 배치하는 단계는, 상기 다이를 상기 차폐 입자를 포함하는 접착 부재를 이용하여 상기 기판 상에 접착하는 단계를 포함할 수 있다.
상기 기판의 제1면 상에 다이를 배치하는 단계는, 내부에 상기 차폐 입자를 포함하는 상기 기판을 준비하는 단계를 포함할 수 있다.
상술한 본 발명에 따르면, 강자성 분말 입자를 포함하는 차폐 입자를 몰딩층, 접착층 및 기판 내에 포함되도록 함으로써, 다이가 외부에서 유입되는 자기장으로부터 모든 방향에서 차폐되도록 할 수 있다.
또한, 자기장을 차폐하는 강자성 분말 입자는 비전도성 물질로 코팅되기 때문에 전기적 안정성을 확보할 수 있다.
더 나아가, 자기 차폐를 위한 별도의 추가적인 레이어를 생략할 수 있기 때문에 레이어 수 증가에 따른 신뢰성 저하를 방지할 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래의 자기 차폐층을 구비한 MRAM 패키지를 나타낸 도면이다.
도 2는 종래의 자기 차폐층을 구비한 MRAM 패키지의 다른 실시예를 나타낸 도면이다.
도 3은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제1 실시예를 나타낸 도면이다.
도 4는 본 발명의 차폐 입자를 나타낸 도면이다.
도 5는 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제2 실시예를 나타낸 도면이다.
도 6 내지 도 8은 도 3에 도시한 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제조방법을 나타낸 도면이다.
도 9는 본 발명의 자기 차폐층을 구비한 MRAM 패키지를 포함하는 SoC(System On Chip)를 개략적으로 나타낸 도면이다.
도 2는 종래의 자기 차폐층을 구비한 MRAM 패키지의 다른 실시예를 나타낸 도면이다.
도 3은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제1 실시예를 나타낸 도면이다.
도 4는 본 발명의 차폐 입자를 나타낸 도면이다.
도 5는 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제2 실시예를 나타낸 도면이다.
도 6 내지 도 8은 도 3에 도시한 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제조방법을 나타낸 도면이다.
도 9는 본 발명의 자기 차폐층을 구비한 MRAM 패키지를 포함하는 SoC(System On Chip)를 개략적으로 나타낸 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제1 실시예를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 자기 차폐층을 구비한 MRAM 패키지(100)는 기판(110), 다이(120), 와이어(130), 몰딩층(140) 및 차폐 입자(150)를 포함한다.
기판(110)은 평판 형태로 형성될 수 있다. 또한, 기판(110)은 상하면이 직사각형 형태일 수 있으나, 이에 한정하지는 않는다. 기판(110)은 회로가 인쇄된 인쇄회로기판(printed circuit board, PCB) 또는 연성인쇄회로기판(flexible printed circuit board, FPCB)일 수 있다.
기판(110)은 다이(120)가 배치되는 제1면(111)과 대향되는 제2면(112)을 가질 수 있다. 제2면(112) 상에는 외부연결단자로써 기능하는 상호접속부(BGA)(170) 등이 배치될 수 있다.
기판(110) 상에는 다이(120)가 배치될 수 있다. 다이(120)의 일면은 회로가 형성되는 활성영역을 포함하는 활성면일 수 있다. 한편, 다이(120)의 배면은 비활성면일 수 있다. 다이(120)의 활성면에는 외부와 신호를 교환하기 위한 패드(121)가 복수로 마련될 수 있으며, 패드(121)는 알루미늄(Al)과 같은 도전성 물질막으로 형성될 수 있다. 패드(121)는 와이어(130)를 통해 기판(110)과 전기적으로 연결될 수 있다. 따라서, 다이(120)는 와이어(130)를 거쳐 상호접속부(170)와 전기적으로 연결될 수 있다.
또한, 다이(120)는 비활성면이 접착 부재(160) 등을 통해 기판(110)의 제1면(111)에 접착되어 고정될 수 있다. 이때, 접착 부재(160)는 다이 접착 필름(DAF) 등이 이용될 수 있다.
다이(120)는 능동 또는 수동 디바이스를 포함할 수 있고, 자기 기반의 메모리 또는 논리를 포함할 수 있다. 일예로, 자기 기반의 메모리 또는 논리는 MRAM(magneto-resistive random-access memory), STT-MRAM(spin torque transfer magneto-resistive random-access memory), TAS-MRAM(thermal assisted switching magnetoresistive random-access memory) 및 스핀트로닉 논리(spintronic logic)를 포함할 수 있다.
와이어(130)는 일단이 다이(120)의 패드(121)에 연결되고, 타단이 기판(110)에 연결될 수 있다. 즉, 다이(120)의 패드(121)는 와이어(130)에 의해 기판(110)과 전기적으로 연결될 수 있다. 이러한 와이어(130) 연결에 의해, 다이(120)는 기판(110) 내부에 형성된 배선을 통해 기판(110) 하부에 배치된 상호접속부(170)와 전기적으로 연결될 수 있다.
몰딩층(140)은 기판(110) 상에 다이(120) 및 와이어(130)를 매립하도록 형성될 수 있다. 즉, 몰딩층(140)은 기판(110)의 제1면(111) 상에서 와이어(130) 전체를 감싸고, 다이(120)의 측면 및 상부면을 모두 감싸도록 형성될 수 있다. 몰딩층(140)은 통상의 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC) 또는 엔캡슐런트(encapsulant) 재질을 가지며, 액상 또는 분말상으로 공급될 수 있다. 몰딩층(140)은 인쇄(printing) 방식이나 압축 몰딩(compression molding)방식을 이용하여 형성될 수 있다.
또한, 몰딩층(140) 내에는 외부로부터 유입되는 외부 자기장을 감쇠시키고, 이러한 외부 자기장으로부터 다이(120)를 차폐하기 위한 차폐 입자(150)를 포함할 수 있다.
일반적으로, 자기저항 랜덤 액세스 메모리(MRAM)은 자기 터널 접합(MTJ)을 포함하는 MRAM 셀 어레이(array)를 갖는다. 자기 터널 접합(MTJ)은 MRAM이 데이터를 저장하도록 할 수 있다. 여기서, 자기 터널 접합(MTJ)는 고정 자기층, 절연층 및 자유 자기층을 가질 수 있다. 자기층들은 극성을 갖는 강자성(ferromagnetic)층들이고, 절연층은 유전체층일 수 있다.
자기 터널 접합(MTJ)은 2개의 상태들을 가질 수 있다. 일예로, 자유 자기층이 고정 자기 층과 같은 방향으로 분극화되거나, 또는 자유 자기층은 고정 자기층과 반대 방향으로 분극화된다. 이는, 외부로부터 유입되는 충분히 큰 자기장에 의해서도 MTJ 구조의 자성 방향이 임의로 변경되어 오류가 발생될 수 있다는 것을 의미한다. 따라서, 외부로부터 유입되는 자기장에 의해 MTJ 구조의 자성 방향 오류를 방지하기 위한 구조가 요구되며, 이에 본 발명은 차폐를 위한 추가적인 레이어 없이, 차폐 입자(150)를 이용하여 외부로부터 유입되는 외부 자기장을 감쇠시키고, 이러한 외부 자기장으로부터 다이(120)가 차폐되도록 한다.
도 4는 본 발명의 차폐 입자를 나타낸 도면이다.
도 4를 참조하면, 본 발명에 따른 차폐 입자(150)는 강자성 입자(151) 및 코팅층(152)을 포함할 수 있다.
강자성 입자(151)는 강자성 분말 입자(ferro magnetic material power)로 형성될 수 있다. 강자성 입자(151)는 외부에서 자기장이 가해지지 않은 상태에서도 스스로 자기화되어 자석이 될 수 있는 성질을 가지기 때문에 외부로부터 유입되는 자기장을 감쇠시키고 이러한 외부 자기장으로부터 다이(120)가 차폐되도록 할 수 있다. 강자성 분말 입자로는 산화철, 니켈철 합금, 또는 코발트철 합금과 같은 강자성 물질을 포함할 수 있다. 또한, 자기 속성을 개선하기 위해 Ni, In, Cu 및 Cr로 구성되는 뮤 메탈(mu metal)을 포함할 수 있다.
코팅층(152)은 강자성 입자(151)의 외부 표면을 감싸도록 형성될 수 있다. 즉, 강자성 입자(151)는 코팅층(152)을 이용하여 코팅될 수 있다. 이때, 강자성 입자(151)를 감싸는 코팅층(152)은 비전도성 물질(electrically non-conductive material)로 형성하는 것이 바람직하다. 일예로, 차폐 입자(150)는 와이어(130)와 다이(120)를 매립하는 몰딩층(140) 내에 포함되도록 형성될 수 있다. 즉, 차폐 입자(150)는 와이어(130)와 다이(120)를 감싸도록 형성될 수 있기 때문에 강자성 입자(151)에 의해 와이어(130) 또는 다이(120)에 전기적인 영향을 줄 수 있다. 따라서, 강자성 입자(151)를 비전도성 특성을 갖는 물질로 형성된 코팅층(152)을 이용하여 코팅함으로써 전기적 안정성을 확보할 수 있는 효과가 있다.
이러한 차폐 입자(150)는 몰딩층(140), 접착 부재(160) 또는 기판(110) 중 어느 하나에 포함되거나, 전체에 포함될 수 있다. 예컨대, 차폐 입자(150)는 각종 패키지용 BOM에 필러(filler) 형태로 EMC, D/A epoxy, DAF, U/F, PCB core material 등에 혼합 형태로 제조될 수 있다.
일예로, 차폐 입자(150)는 몰딩층(140)에 포함될 수 있다. 즉, 몰딩층(140) 제조시, 통상의 에폭시 몰딩 컴파운드 또는 엔캡슐런트 재질에 코팅층(152)으로 코팅된 강자성 입자(151)를 혼합하여 혼합물을 형성하고, 상기 혼합물을 이용하여 와이어(130) 및 다이(120)를 매립하도록 형성될 수 있다. 따라서, 몰딩층(140)에 포함된 차폐 입자(150)에 의해 다이(120)는 측면 및 상부 방향에서 유입되는 외부 자기장으로부터 차폐될 수 있다.
또한, 차폐 입자(150)는 접착 부재(160)와 기판(110)에도 포함되도록 형성될 수 있다. 일예로, 다이(120)를 기판(110)에 접착하기 위한 DAF 제조시, DAF에 차폐 입자(150)를 혼합하고, 차폐 입자(150)가 혼합된 DAF를 이용하여 다이(120)의 비활성면이 기판(110)의 제1면(111) 상에 접착되도록 할 수 있다. 따라서, 접착 부재(160)에 포함된 차폐 입자(150)에 의해 다이(120)는 하부 방향에서 유입되는 외부 자기장으로부터 차폐될 수 있다. 또한, 차폐 입자(150)는 기판(110) 내에 포함되도록 형성될 수 있다. 일예로, 차폐 입자(150)는 기판(110) 제조시, PCB core에 혼합되어 형성될 수 있다. 즉, 기판(110)은 차폐 입자(150)가 기판(110) 내부에 포함되도록 형성될 수 있다. 이러한, 기판(110)에 포함된 차폐입자에 의해 다이(120)는 하부 방향에서 유입되는 외부 자기장으로부터 넓은 범위로 차폐될 수 있다.
상술한 바와 같이, 본 발명에 따른 자기 차폐층을 구비한 MRAM 패키지(100)는 자기 차폐층으로 강자성 분말 입자를 포함하는 차폐 입자(150)를 이용함으로써, 몰딩층(140), 접착 부재(160) 및 기판(110) 내에 포함되도록 할 수 있다. 따라서, 다이(120)의 상부, 하부 및 측면 방향에서 유입되는 외부 자기장으로부터 다이(120)를 모든 방향에서 차폐할 수 있기 때문에 자기 차폐 효과를 향상시킬 수 있다.
또한, 차폐 입자(150)를 이용하여 패키지의 기본 구성인 몰딩층(140), 접착 부재(160) 및 기판(110) 내에 포함되도록 할 수 있기 때문에 차폐를 위한 별도의 추가적인 레이어(layer)를 생략할 수 있다. 따라서, 레이어 수 증가에 따른 신뢰성 저하를 방지할 수 있으며, 복잡한 패키지 구조에도 응용이 가능한 장점이 있다.
도 5는 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제2 실시예를 나타낸 도면이다.
도 5를 참조하면, 본 발명에 따른 자기 차폐층을 구비한 MRAM 패키지의 제2 실시예(200)는 리드프레임(L/F) 구성을 나타낸다. 즉, 아일랜드(210) 상에 다이(220)가 배치되고, 다이(220)의 패드(221)는 와이어(230)를 통해 리드(240)와 전기적으로 연결된다. 또한, 아일랜드(210), 다이(220), 와이어(230) 및 리드(240)의 일부는 몰딩층(250)에 의해 매립될 수 있다. 여기서 다이(220)는, 능동 또는 수동 디바이스를 포함할 수 있고, 자기 기반의 메모리 또는 논리를 포함할 수 있다. 일예로, 자기 기반의 메모리 또는 논리는 MRAM(magneto-resistive random-access memory), STT-MRAM(spin torque transfer magneto-resistive random-access memory), TAS-MRAM(thermal assisted switching magnetoresistive random-access memory) 및 스핀트로닉 논리(spintronic logic)를 포함할 수 있다.
이때, 차폐 입자(150)는 다이(220)를 아일랜드(210)에 접착하기 위한 접착 부재(260)와 몰딩층(250)에 각각 포함될 수 있다. 즉, 다이(220)를 아일랜드(210)에 접착하기 위한 DAF 제조시, DAF에 차폐 입자(150)를 혼합하고, 차폐 입자(150)가 혼합된 DAF를 이용하여 다이(220)의 비활성면이 아일랜드(210) 상에 접착되도록 할 수 있다. 또한, 몰딩층(250) 제조시, 통상의 에폭시 몰딩 컴파운드 또는 엔캡슐런트 재질에 코팅층(152)으로 코팅된 강자성 입자(151)를 혼합하여 혼합물을 형성하고, 상기 혼합물을 이용하여 아일랜드(210), 다이(220), 와이어(230) 및 리드(240)의 일부가 매립되도록 형성될 수 있다. 따라서, 리드프레임(L/F) 구성에서도 차폐 입자(150)를 접착 부재(260) 및 몰딩층(250)에 포함되도록 함으로써, 유입되는 외부 자기장으로부터 다이(220)를 모든 방향에서 차폐할 수 있기 때문에 자기 차폐 효과를 향상시킬 수 있다.
도 6 내지 도 8은 도 3에 도시한 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제조방법을 나타낸 도면이다.
우선 도 6을 참조하면, 기판(110)의 제1면(111) 상에 다이(120)가 배치된다. 이때, 기판(110)은 PCB core에 차폐 입자(150)를 포함하는 기판(110)이 준비될 수 있다. 즉, 기판(110) 내에는 강자성 분말 입자 표면에 코팅층(152)으로 코팅된 차폐 입자(150)가 포함될 수 있다. 차폐 입자(150)를 포함하는 기판(110) 상에 다이(120)가 배치될 수 있다. 여기서, 다이(120)는 미리 준비된 차폐 입자(150)를 포함하는 접착 부재(160)를 이용하여 기판(110) 상에 접착될 수 있다. 따라서, 다이(120)는 차폐 입자(150)가 포함된 접착 부재(160) 및 기판(110)에 의해 하부 방향으로 유입되는 외부 자기장으로부터 차폐될 수 있다.
도 7을 참조하면, 다이(120)와 기판(110)을 와이어(130)를 통해 연결한다. 와이어(130)는 다이(120)의 활성면에 형성된 패드(121)에 일단이 연결되고, 기판(110)에 타단이 각각 연결될 수 있다. 따라서, 다이(120)와 기판(110)은 와이어(130)를 통해 서로 전기적으로 연결될 수 있다.
도 8을 참조하면, 다이(120)와 와이어(130)를 몰딩층(140)으로 매립한다. 이때, 몰딩층(140)은 통상의 에폭시 몰딩 컴파운드 또는 엔캡슐런트 재질에 코팅층(152)으로 코팅된 강자성 입자(151)를 혼합하여 준비될 수 있다. 즉, 차폐 입자(150)가 혼합된 몰딩층(140)이 와이어(130) 및 다이(120)를 매립하도록 형성될 수 있다. 따라서, 몰딩층(140)에 포함된 차폐 입자(150)에 의해 다이(120)는 측면 및 상부 방향에서 유입되는 외부 자기장으로부터 차폐될 수 있다. 몰딩층(140)이 형성된 후에는 기판(110)의 제2면(112) 상에 상호접속부(170)가 형성될 수 있다. 상호접속부(170)는 와이어(130)를 통해 다이(120)와 전기적으로 연결될 수 있다.
도 9는 본 발명의 MRAM을 포함하는 SoC(System On Chip)를 개략적으로 나타낸 도면이다.
도 9를 참조하면, 본 발명에 따른 MRAM(120)이 SoC(system on chip)(300) 내에 포함될 수 있다. 즉, SoC(300) 내에는 cpu(central processing unit)(310), DSP(digital signal processor)(320), MRAM(random access memory)(120), EEPROM(electrically erasable programmable read only memory)(330) 및 I/O(input/output)(340) 등이 포함될 수 있다. 이러한 SoC(300) 내의 각각의 구성 요소들은 MRAM(120)의 기능을 잠재적으로 방해할 수 있는 자기장이 생성될 수 있다.
허나, 본 발명에 따른 차폐 입자를 SoC(300) 구조에 사용되는 기판, 접착 부재 및 몰딩층 등에 포함되도록 형성함으로써, MRAM(120)이 외부 자기장으로부터 차폐되도록 할 수 있다. 즉, 본 발명에 따른 차폐 입자를 포함하는 기판, 접착 부재 및 몰딩층에 의해 SoC(300)의 다른 구성들에 의해 생성되는 외부 자기장을 흡수할 수 있고, 이에 따라 외부 자기장에 의한 MTJ 구조의 자성 방향 오류를 방지할 수 있다.
상술한 바와 같이, 본 발명에 따른 자기 차폐층을 구비한 MRAM 패키지는 강자성 분말 입자를 포함하는 차폐 입자(150)를 몰딩층(140), 접착층 및 기판(110) 내에 포함되도록 함으로써, 다이(120)가 외부에서 유입되는 자기장으로부터 모든 방향에서 차폐되도록 할 수 있다. 또한, 자기장을 차폐하는 강자성 분말 입자는 비전도성 물질로 코팅되기 때문에 전기적 안정성을 확보할 수 있다. 더 나아가, 자기 차폐를 위한 별도의 추가적인 레이어를 생략할 수 있기 때문에 레이어 수 증가에 따른 신뢰성 저하를 방지할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시례들은 이해를 돕기 위해 특정례를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시례들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형례들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
110 : 기판 120 : 다이
121 : 패드 130 : 와이어
140 : 몰딩층 150 : 차폐 입자
151 : 강자성 입자 152 : 코팅층
160 : 접착 부재 170 : 상호접속부
121 : 패드 130 : 와이어
140 : 몰딩층 150 : 차폐 입자
151 : 강자성 입자 152 : 코팅층
160 : 접착 부재 170 : 상호접속부
Claims (12)
- 패드가 형성된 활성면과 이에 대응하는 비활성면을 갖는 다이;
상기 다이가 배치되는 제1면과 상기 제1면에 대향되는 제2면을 갖는 기판; 및
상기 기판의 제1면 상에서 상기 다이를 매립하는 몰딩층을 포함하고,
상기 몰딩층은 외부로부터 유입되는 외부 자기장으로부터 상기 다이를 차폐하도록 하는 차폐 입자를 포함하며,
상기 차폐 입자는,
강자성 분말 입자로 형성되고, 외부 자기장으로부터 상기 다이를 차폐하도록 하는 강자성 입자; 및
상기 강자성 입자 표면을 감싸도록 비전도성 물질로 형성된 코팅층을 포함하고,
상기 기판은 내부에 상기 차폐 입자를 포함하도록 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지. - 삭제
- 제1항에 있어서,
상기 강자성 입자는 산화철, 니켈철 합금, 코발트철 합금 또는 Ni, In, Cu 및 Cr로 형성된 뮤 메탈(mu metal) 중 어느 하나의 물질 또는 두 가지 이상의 물질이 조합된 화합물로 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지. - 삭제
- 제1항에 있어서,
상기 다이와 상기 기판 사이에 배치되는 접착 부재를 더 포함하되,
상기 접착 부재는 상기 차폐 입자를 포함하는 자기 차폐층을 구비한 MRAM 패키지. - 삭제
- 제1항에 있어서,
상기 패드와 상기 기판을 전기적으로 연결하는 와이어를 더 포함하는 자기 차폐층을 구비한 MRAM 패키지. - 제1항에 있어서,
상기 다이는 자기저항 랜덤 액세스 메모리(MRAM)을 포함하는 자기 차폐층을 구비한 MRAM 패키지. - 기판의 제1면 상에 다이를 배치하는 단계;
상기 다이의 활성면 상에 형성된 패드를 와이어를 통해 상기 기판과 전기적으로 연결시키는 단계;
상기 다이 및 상기 와이어를 몰딩층으로 매립하는 단계; 및
상기 기판의 제1면에 대향되는 제2면에 상호접속부를 배치하는 단계를 포함하고,
상기 몰딩층은 외부로부터 유입되는 외부 자기장으로부터 상기 다이를 차폐하도록 하는 차폐 입자를 포함하고,
상기 몰딩층으로 매립하는 단계는,
강자성 분말 입자로 형성된 강자성 입자를 형성하는 단계; 및
상기 강자성 입자 표면에 비전도성 물질로 형성된 코팅층을 이용하여 코팅하는 단계를 포함하며,
상기 기판의 제1면 상에 다이를 배치하는 단계는,
내부에 상기 차폐 입자를 포함하는 상기 기판을 준비하는 단계를 포함하는 자기 차폐층을 구비한 MRAM 패키지의 제조방법. - 삭제
- 제9항에 있어서, 상기 기판의 제1면 상에 다이를 배치하는 단계는,
상기 다이를 상기 차폐 입자를 포함하는 접착 부재를 이용하여 상기 기판 상에 접착하는 단계를 포함하는 자기 차폐층을 구비한 MRAM 패키지의 제조방법. - 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20210163578 | 2021-11-24 | ||
| KR1020210163578 | 2021-11-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230077601A KR20230077601A (ko) | 2023-06-01 |
| KR102624903B1 true KR102624903B1 (ko) | 2024-01-16 |
Family
ID=86543842
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220036531A KR102604273B1 (ko) | 2021-11-24 | 2022-03-24 | 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 |
| KR1020220036529A KR102624903B1 (ko) | 2021-11-24 | 2022-03-24 | 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 |
| KR1020220036530A KR102613576B1 (ko) | 2021-11-24 | 2022-03-24 | 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220036531A KR102604273B1 (ko) | 2021-11-24 | 2022-03-24 | 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220036530A KR102613576B1 (ko) | 2021-11-24 | 2022-03-24 | 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (3) | KR102604273B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251226A (ja) | 2007-07-09 | 2007-09-27 | Nec Electronics Corp | 半導体装置 |
| JP2010199286A (ja) | 2009-02-25 | 2010-09-09 | Elpida Memory Inc | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809693B1 (ko) * | 2006-08-01 | 2008-03-06 | 삼성전자주식회사 | 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법 |
| WO2015057209A1 (en) * | 2013-10-15 | 2015-04-23 | Intel Corporation | Magnetic shielded integrated circuit package |
| KR20150130660A (ko) * | 2014-05-14 | 2015-11-24 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조 방법 |
| US11139341B2 (en) | 2018-06-18 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection of MRAM from external magnetic field using magnetic-field-shielding structure |
| KR102345062B1 (ko) * | 2019-11-20 | 2021-12-30 | (주)에이티세미콘 | 반도체 패키지 및 그 제조 방법 |
-
2022
- 2022-03-24 KR KR1020220036531A patent/KR102604273B1/ko active IP Right Grant
- 2022-03-24 KR KR1020220036529A patent/KR102624903B1/ko active IP Right Grant
- 2022-03-24 KR KR1020220036530A patent/KR102613576B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251226A (ja) | 2007-07-09 | 2007-09-27 | Nec Electronics Corp | 半導体装置 |
| JP2010199286A (ja) | 2009-02-25 | 2010-09-09 | Elpida Memory Inc | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230076720A (ko) | 2023-05-31 |
| KR102613576B1 (ko) | 2023-12-13 |
| KR20230077601A (ko) | 2023-06-01 |
| KR102604273B1 (ko) | 2023-11-20 |
| KR20230076719A (ko) | 2023-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101656330B1 (ko) | 자기저항 랜덤 액세스 메모리(mram)를 위한 작은 폼 팩터 자기 실드 | |
| US6452253B1 (en) | Method and apparatus for magnetic shielding of an integrated circuit | |
| KR102283330B1 (ko) | 반도체 소자 | |
| US6962833B2 (en) | Magnetic shield for integrated circuit packaging | |
| JP6372898B2 (ja) | 磁気遮蔽集積回路パッケージ | |
| US20060289970A1 (en) | Magnetic shielding of MRAM chips | |
| CN106098931B (zh) | 包括屏蔽结构的磁阻芯片封装件 | |
| US9786838B2 (en) | Packages for integrated circuits and methods of packaging integrated circuits | |
| US9893020B2 (en) | Semiconductor device | |
| JP2015053450A (ja) | 半導体装置及びその製造方法 | |
| US6984867B2 (en) | Magnetic memory device | |
| WO2011046091A1 (ja) | 磁性体装置 | |
| US10643954B2 (en) | Multilayer frame packages for integrated circuits having a magnetic shield integrated therein, and methods therefor | |
| US20160118371A1 (en) | Semiconductor package | |
| KR102624903B1 (ko) | 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 | |
| WO2011111789A1 (ja) | 磁性体装置及びその製造方法 | |
| US20220344578A1 (en) | Package structure and manufacturing method thereof | |
| US11177318B2 (en) | Semiconductor package and method of forming the same | |
| CN108962837B (zh) | SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |