KR102613576B1 - 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 - Google Patents

자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR102613576B1
KR102613576B1 KR1020220036530A KR20220036530A KR102613576B1 KR 102613576 B1 KR102613576 B1 KR 102613576B1 KR 1020220036530 A KR1020220036530 A KR 1020220036530A KR 20220036530 A KR20220036530 A KR 20220036530A KR 102613576 B1 KR102613576 B1 KR 102613576B1
Authority
KR
South Korea
Prior art keywords
shielding layer
wire
die
magnetic shielding
substrate
Prior art date
Application number
KR1020220036530A
Other languages
English (en)
Other versions
KR20230076719A (ko
Inventor
김용석
Original Assignee
넷솔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 넷솔 주식회사 filed Critical 넷솔 주식회사
Publication of KR20230076719A publication Critical patent/KR20230076719A/ko
Application granted granted Critical
Publication of KR102613576B1 publication Critical patent/KR102613576B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

외부 자기장으로부터 MTJ 구조의 자성 방향 오류를 방지할 수 있는 자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법이 개시된다. 이는 다이와 다이 상에 배치되는 자기 차폐층 사이에 몰딩부재 또는 스페이서를 배치하여 다이 상에 다이보다 큰 크기를 갖는 자기 차폐층을 배치할 수 있다. 따라서, 다이의 상부 방향에서 유입되는 외부 자기장으로부터 다이 차폐 효과를 향상시킬 수 있다. 또한, 자기 차폐층을 와이어를 통해 기판과 연결되도록 함으로써, 외부 자기장을 다이의 외곽 부위로 유도되도록 하여 다이로 유입되는 외부 자기장의 세기를 감소시킬 수 있다.

Description

자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법{MRAM Package with Magnetic Shielding Layer and Method of Manufacturing the Same}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법에 관한 것이다.
반도체 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이러한 반도체 제품에 사용되는 메모리 소자의 동작 속도를 높이고 집적도를 높일 필요가 있다. 이러한 요구를 만족시키기 위하여 자성체의 극성 변화에 따른 저항 변화를 이용하여 메모리 기능을 구현하는 자기 랜덤 액세스 메모리(Magnetic Random Access Memory: MRAM)와 같은 저항성 메모리가 제시되고 있다. 최근, 이러한 MRAM을 포함하면서도, 빠른 처리 속도, 저전력, 고신뢰성 등을 요구하는 모바일 기기에 최적화된 반도체 메모리 소자를 구현하기 위한 방법이 연구되고 있다.
도 1은 종래의 자기 차폐층을 구비한 MRAM 패키지를 나타낸 도면이다.
도 1을 참조하면, 종래의 자기 차폐층을 구비한 MRAM 패키지는 기판(11) 상에 다이(12)가 배치되고, 다이(12)의 활성면에 배치된 패드는 와이어(13)를 통해 기판(11)과 전기적으로 연결된다. 다이(12) 및 와이어(13)는 몰딩층(14)에 의해 매립된다. 또한, 기판(11)과 다이(12) 사이에는 외부 자기장으로부터 다이(12)를 차폐하기 위한 자기 차폐층(15)이 배치된다. 이러한 자기 차폐층(15)에 의해 하부 방향에서 유입되는 외부 자기장에 대한 차폐는 가능하나, 다이(12) 상부에 자기 차폐를 위한 차폐층이 없기 때문에, 몰딩층(14)을 통해 유입되는 자기장 차폐가 불가능하다.
도 2는 종래의 자기 차폐층을 구비한 MRAM 패키지의 다른 실시예를 나타낸 도면이다.
도 2를 참조하면, 종래의 자기 자폐층을 구비한 MRAM 패키지의 다른 실시예는 도 1에 도시된 자기 차폐층을 보완한 것으로, 아일랜드(21) 상에 하부 차폐층(22), 다이(23) 및 상부 차폐층(24)이 순차적으로 배치된다. 또한, 다이(23)의 패드와 연결된 와이어(25)는 리드(26)와 연결되고, 아일랜드(21), 하부 차폐층(22), 다이(23), 상부 차폐증(24), 와이어(25) 및 리드(26)는 몰딩층(27)에 매립되는 리드프레임(L/F) 구조를 갖는다. 허나, 상부 차폐층(24)은 다이(23)의 패드와 리드(26)를 연결하는 와이어(25)의 배치 때문에, 상부 차폐층(24)은 다이(23)의 크기보다 작은 크기를 가질 수밖에 없다. 따라서, 상부 차폐층(24)에 의해 상부 방향에서 유입되는 자기장의 자기 차폐가 어느 정도 가능하나, 와이어(25)가 결합되는 다이(23)의 패드 부위가 노출되기 때문에 차폐 효과가 낮은 단점이 있다.
한국등록특허 10-2293010
본 발명이 이루고자 하는 기술적 과제는 외부 자기장으로부터 MTJ 구조의 자성 방향 오류를 방지할 수 있는 자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법을 제공하는데 있다.
상술한 과제를 달성하기 위한 본 발명의 자기 차폐층을 구비한 MRAM 패키지는 패드가 형성된 활성면과 이에 대응하는 비활성면을 갖는 다이, 상기 다이가 배치되는 제1면과 상기 제1면에 대향되는 제2면을 갖는 기판, 상기 다이의 패드와 상기 기판을 전기적으로 연결하는 제1 와이어, 상기 다이와 상기 기판 사이에 배치되는 제1 자기 차폐층, 상기 다이 상에 배치되는 제2 자기 차폐층 및 상기 기판의 제1면 상에서 상기 제1 자기 차폐층 및 상기 제2 자기 차폐층을 매립하는 몰딩층을 포함하고, 상기 제2 자기 차폐층은 상기 다이의 크기보다 큰 크기를 갖는다.
상기 다이와 상기 제2 자기 차폐층은 서로 이격되어 배치될 수 있다.
상기 제1 자기 차폐층은 상기 다이의 크기보다 큰 크기를 가질 수 있다.
상기 제1 자기 차폐층과 상기 제2 자기 차폐층 사이에 배치되고, 상기 제1 와이어의 일부 및 상기 다이를 매립하는 몰딩부재를 더 포함할 수 있다.
상기 몰딩부재는 다이 접착 필름(DAF) 중 와이어 매립형 접착 필름(Film over wire)을 이용하여 형성될 수 있다.
상기 제1 자기 차폐층과 상기 기판을 전기적으로 연결하는 제2 와이어 및 상기 제2 자기 차폐층과 상기 기판을 전기적으로 연결하는 제3 와이어를 더 포함할 수 있다.
상기 몰딩부재는 상기 제1 와이어의 일부 및 상기 제2 와이어의 일부를 매립할 수 있다.
상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 형성된 제1 배선에 공통으로 연결될 수 있다.
상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 서로 이격되어 형성된 제1 배선, 제2 배선 및 제3 배선에 각각 연결될 수 있다.
상기 다이와 상기 제2 자기 차폐층 사이에 배치된 스페이서를 더 포함할 수 있다.
상기 스페이서는 상기 다이보다 작은 크기를 가질 수 있다.
상기 스페이서의 높이는 상기 제1 와이어와 상기 제2 자기 차폐층이 서로 이격되도록, 상기 제1 와이어가 상기 다이와 상기 기판에 연결됐을 때의 높이보다 높은 높이를 가질 수 있다.
상술한 과제를 달성하기 위한 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제조방법은 기판의 제1면 상에 제1 자기 차폐층을 배치하는 단계, 상기 제1 자기 차폐층 상에 다이를 배치하는 단계, 상기 다이의 활성면 상에 형성된 패드를 제1 와이어를 통해 상기 기판과 전기적으로 연결시키는 단계, 상기 다이 상에 상기 다이보다 큰 크기를 갖는 제2 자기 차폐층을 배치하는 단계, 상기 기판의 제1면 상에서 상기 제1 자기 차폐층 및 상기 제2 자기 차폐층을 몰딩층으로 매립하는 단계 및 상기 기판의 제1면에 대향되는 제2면에 상호접속부를 배치하는 단계를 포함한다.
상기 제2 자기 차폐층을 배치하는 단계 전에, 상기 다이와 상기 제1 와이어의 일부를 몰딩부재로 매립하는 단계를 더 포함할 수 있다.
상기 제2 자기 차폐층을 배치하는 단계 전에, 상기 제1 자기 차폐층을 제2 와이어를 통해 상기 기판과 전기적으로 연결시키는 단계 및 상기 다이, 상기 제1 와이어의 일부 및 상기 제2 와이어의 일부를 몰딩부재로 매립하는 단계를 더 포함할 수 있다.
상기 제2 자기 차폐층을 배치하는 단계 이후에, 상기 제2 차폐층을 제3 와이어를 통해 상기 기판과 전기적으로 연결시키는 단계를 더 포함할 수 있다.
상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 형성된 제1 배선에 공통으로 연결될 수 있다.
상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 서로 이격되어 형성된 제1 배선, 제2 배선 및 제3 배선에 각각 연결될 수 있다.
상기 다이를 배치하는 단계 이후에, 상기 다이와 상기 제2 자기 차폐층이 서로 이격되어 배치되도록, 상기 다이 상에 상기 다이보다 작은 크기를 갖는 스페이서를 배치하는 단계를 더 포함할 수 있다.
상술한 본 발명에 따르면, 다이와 다이 상에 배치되는 자기 차폐층 사이에 매립형 접착 필름(FOW)으로 형성된 몰딩부재를 이용하여 다이와 와이어를 매립함으로써, 자기 차폐층이 다이와 이격되도록 배치할 수 있다. 따라서, 다이 상부에 다이보다 큰 크기를 갖는 자기 차폐층을 배치하더라도, 와이어가 자기 차폐층에 의해 파손되는 것을 방지할 수 있으며, 자기 차폐층이 다이보다 큰 크기를 가질 수 있기 때문에 상부 방향에서 유입되는 외부 자기장으로부터 다이 차폐 효과를 향상시킬 수 있다.
또한, 다이 하부 및 상부에 각각 배치되는 자기 차폐층을 와이어를 이용하여 기판과 연결되도록 함으로써, 외부에서 유입되는 외부 자기장을 다이의 외곽 부위로 유도되도록 할 수 있다. 따라서, 다이로 유입되는 외부 자기장의 세기를 감소시킬 수 있으며, 이에 따라, 외부 자기장에 의한 다이의 차폐 효과를 더욱 향상시킬 수 있다.
더 나아가, 다이와 다이 상에 배치되는 자기 차폐층 사이에 스페이서를 이용하여 자기 차폐층과 와이어가 이격되도록 할 수 있기 때문에 제조 과정을 단순화 할 수 있다. 또한, 스페이서에 의해 자기 차폐층의 크기를 와이어가 커버되는 크기까지 확장할 수 있기 때문에 다이 차폐 효과를 향상시킬 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래의 자기 차폐층을 구비한 MRAM 패키지를 나타낸 도면이다.
도 2는 종래의 자기 차폐층을 구비한 MRAM 패키지의 다른 실시예를 나타낸 도면이다.
도 3은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제1 실시예를 나타낸 도면이다.
도 4는 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제2 실시예를 나타낸 도면이다.
도 5는 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제3 실시예를 나타낸 도면이다.
도 6은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제4 실시예를 나타낸 도면이다.
도 7 내지 도 11은 도 3에 도시한 MRAM 패키지의 제조방법을 나타낸 도면이다.
도 12 내지 15는 도 6에 도시한 MRAM 패키지의 제조방법을 나타낸 도면이다.
도 16은 본 발명의 자기 차폐층을 구비한 MRAM 패키지를 포함하는 SoC(System On Chip)를 개략적으로 나타낸 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제1 실시예를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 제1 실시예 따른 자기 차폐층을 구비한 MRAM 패키지(100)는 기판(110), 제1 자기 차폐층(120), 다이(130), 제1 와이어(141), 몰딩부재(150), 제2 자기 차폐층(160) 및 몰딩층(170)을 포함한다.
기판(110)은 평판 형태로 형성될 수 있다. 또한, 기판(110)은 상하면이 직사각형 형태일 수 있으나, 이에 한정하지는 않는다. 기판(110)은 회로가 인쇄된 인쇄회로기판(printed circuit board, PCB) 또는 연성인쇄회로기판(flexible printed circuit board, FPCB)일 수 있다. 또한, PCB 기판 외에, 아일랜드 상에 다이(130)가 배치되고, 다이(130)가 리드와 전기적으로 연결되는 리드 프레임(L/F) 구조를 가질 수 있다.
기판(110)은 다이(130)가 배치되는 제1면(111)과 대향되는 제2면(112)을 가질 수 있다. 제2면(112) 상에는 외부연결단자로써 기능하는 상호접속부(BGA)(180) 등이 배치될 수 있다.
기판(110)의 제1면(111) 상에는 제1 자기 차폐층(120)이 배치될 수 있다. 제1 자기 차폐층(120)은 외부의 자기장으로부터 다이(130)를 차폐할 목적으로, 실리콘, 강, 철, 탄소, 실리콘 강, 탄소 강과 같은 도전성 또는 자성 물질, 또는 철(Fe), 코발트(Co), 니켈(Ni), 실리콘(Si)또는 탄소(C)를 포함한 다른 물질들을 포함할 수 있다. 이러한 제1 자기 차폐층(120)은 접착 부재(121), 일예로 다이 접착 필름(DAF) 등을 이용하여 기판(110) 상에 접착될 수 있다.
또한, 제1 자기 차폐층(120)은 다이(130)의 크기보다 큰 크기를 갖는 것이 바람직하다. 일예로, 제1 자기 차폐층(120)이 다이(130)의 크기보다 작거나, 같으면 하부 방향에서 유입되는 외부 자기장으로부터 다이(130)의 차폐 효과가 낮아질 수 있다.
제1 자기 차폐층(120) 상에는 다이(130)가 배치될 수 있다. 즉, 다이(130)는 제1 자기 차폐층(120) 상에 적층된 형태를 가질 수 있다. 다이(130)의 일면은 회로가 형성되는 활성영역을 포함하는 활성면일 수 있다. 한편, 다이(130)의 배면은 비활성면일 수 있다. 다이(130)의 활성면에는 외부와 신호를 교환하기 위한 패드(131)가 복수로 마련될 수 있으며, 패드(131)는 알루미늄(Al)과 같은 도전성 물질막으로 형성될 수 있다. 패드(131)는 제1 와이어(141)를 통해 기판(110)과 전기적으로 연결될 수 있다. 따라서, 다이(130)는 제1 와이어(141)를 거쳐 상호접속부(180)와 전기적으로 연결될 수 있다.
다이(130)는 비활성면이 접착 부재(132) 등을 통해 제1 자기 차폐층(120)에 접착되어 고정될 수 있다. 이때, 접착 부재(132)는 다이 접착 필름(DAF) 등이 이용될 수 있다.
다이(130)는 능동 또는 수동 디바이스를 포함할 수 있고, 자기 기반의 메모리 또는 논리를 포함할 수 있다. 일예로, 자기 기반의 메모리 또는 논리는 MRAM(magneto-resistive random-access memory), STT-MRAM(spin torque transfer magneto-resistive random-access memory), TAS-MRAM(thermal assisted switching magnetoresistive random-access memory) 및 스핀트로닉 논리(spintronic logic)를 포함할 수 있다.
일예로, 자기저항 랜덤 액세스 메모리(MRAM)은 자기 터널 접합(MTJ)을 포함하는 MRAM 셀 어레이(array)를 갖는다. 자기 터널 접합(MTJ)은 MRAM이 데이터를 저장하도록 할 수 있다. 여기서, 자기 터널 접합(MTJ)는 고정 자기층, 절연층 및 자유 자기층을 가질 수 있다. 자기층들은 극성을 갖는 강자성(ferromagnetic)층들이고, 절연층은 유전체층일 수 있다.
자기 터널 접합(MTJ)은 2개의 상태들을 가질 수 있다. 일예로, 자유 자기층이 고정 자기 층과 같은 방향으로 분극화되거나, 또는 자유 자기층은 고정 자기층과 반대 방향으로 분극화된다. 이는, 외부로부터 유입되는 충분히 큰 자기장에 의해서도 MTJ 구조의 자성 방향이 임의로 변경되어 오류가 발생될 수 있다는 것을 의미한다. 따라서, 본 발명은 외부로부터 유입되는 자기장에 의해 MTJ 구조의 자성 방향 오류를 방지하기 위해 다이(130) 상부 및 하부에 외부 자기장으로부터 다이(130)를 차폐할 수 있는 자기 차폐층(120,160)이 배치된다.
계속해서, 제1 와이어(141)는 일단이 다이(130)의 패드(131)에 연결되고, 타단이 기판(110)에 연결될 수 있다. 즉, 다이(130)의 패드(131)는 제1 와이어(141)에 의해 기판(110)과 전기적으로 연결될 수 있다. 이러한 제1 와이어(141) 연결에 의해, 다이(130)는 기판(110) 내부에 형성된 배선을 통해 기판(110) 하부에 배치된 상호접속부(180)와 전기적으로 연결될 수 있다.
몰딩부재(150)는 다이(130)와 제1 와이어(141)의 일부를 매립하도록 형성될 수 있다. 몰딩부재(150)는 다이 접착 필름(DAF) 중 와이어 매립형 접착 필름(film over wire,FOW)을 이용하여 형성될 수 있다. 즉, 몰딩부재(150)는 제1 자기 차폐층(120) 상에서 다이(130)와 제1 자기 차폐층(120) 상에 위치하는 제1 와이어(141)의 일부를 매립하도록 형성될 수 있다.
몰딩부재(150) 상에는 제2 자기 차폐층(160)이 배치될 수 있다. 제2 자기 차폐층(160)은 제1 자기 차폐층(120)과 동일하게 외부의 자기장으로부터 다이(130)를 차폐할 목적으로, 실리콘, 강, 철, 탄소, 실리콘 강, 탄소 강과 같은 도전성 또는 자성 물질, 또는 철(Fe), 코발트(Co), 니켈(Ni), 실리콘(Si)또는 탄소(C)를 포함한 다른 물질들을 포함할 수 있다.
또한, 제2 자기 차폐층(160)은 몰딩부재(150)에 의해 다이(130)와 이격되도록 배치될 수 있다. 즉, 제2 자기 차폐층(160)은 다이(130)와 제1 와이어(141)를 매립하는 몰딩부재(150)에 의해 다이(130)와 이격되도록 배치될 수 있다. 일예로, 종래의 자기 차폐층을 구비하는 MRAM 패키지는 도 2에 도시된 바와 같이, 다이(23) 상에 배치되는 상부 차폐층(24)이 다이(23)의 패드(131)에 연결된 와이어의 배치 때문에 다이(23)의 크기보다 작은 크기를 가질 수밖에 없다. 따라서, 상부 차폐층(24)에 의해 상부 방향에서 유입되는 자기장의 자기 차폐가 어느 정도 가능하나, 와이어(25)가 결합되는 다이(23)의 패드 부위가 노출되기 때문에 차폐 효과가 낮은 단점이 있다.
허나, 본 발명에 따른 MRAM 패키지(100)는 다이(130)와 제2 자기 차폐층(160) 사이에 몰딩부재(150)를 이용하여 다이(130)와 제1 와이어(141)를 매립함으로써, 제2 자기 차폐층(160)이 다이(130)와 이격되도록 배치할 수 있다. 즉, 다이(130) 상부에 다이(130)보다 큰 크기를 갖는 제2 자기 차폐층(160)을 배치하더라도, 제1 와이어(141)가 제2 자기 차폐층(160)에 의해 파손되는 것을 방지할 수 있다. 또한, 제2 자기 차폐층(160)이 다이(130)보다 큰 크기를 가질 수 있기 때문에 상부 방향에서 유입되는 외부 자기장으로부터 다이(130) 차폐 효과를 향상시킬 수 있다.
몰딩층(170)은 기판(110) 상에 제1 자기 차폐층(120), 몰딩부재(150), 제2 자기 차폐층(160) 및 제1 와이어(141)를 매립하도록 형성될 수 있다. 즉, 몰딩층(170)은 기판(110)의 제1면(111) 상에서 제1 자기 차폐층(120) 및 몰딩부재(150)의 측면, 제2 자기 차폐층(160)의 측면 및 상부면을 모두 감싸도록 형성될 수 있다. 또한, 몰딩부재(150)에 일부 매립되는 제1 와이어(141)의 나머지 노출 부위를 모두 감싸도록 형성될 수 있다. 몰딩층(170)은 통상의 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC) 또는 엔캡슐런트(encapsulant) 재질을 가지며, 액상 또는 분말상으로 공급될 수 있다. 몰딩층(170)은 인쇄(printing) 방식이나 압축 몰딩(compression molding) 방식을 이용하여 형성될 수 있다.
상술한 바와 같이, 본 발명에 따른 자기 차폐층을 구비한 MRAM 패키지(100)는 다이(130)와 제1 와이어(141)를 매립하는 몰딩부재(150)에 의해 다이(130)보다 큰 크기를 갖는 제2 자기 차폐층(160)을 다이(130) 상에 배치시킬 수 있다. 따라서, 다이(130) 상부 방향에서 유입되는 외부 자기장으로부터 다이(130)를 차폐하는 차폐 효과를 향상시킬 수 있다. 또한, 다이(130)와 제2 자기 차폐층(160) 사이에 몰딩부재(150)를 형성하여 제2 자기 차폐층(160)을 다이(130)와 이격되도록 배치시킬 수 있기 때문에 다이(130)보다 큰 크기의 제2 자기 차폐층(160)을 배치하더라도, 제2 자기 차폐층(160)에 의해 제1 와이어(141)가 파손되는 것을 방지할 수 있다.
도 4는 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제2 실시예를 나타낸 도면이다.
도 4를 참조하면, 본 발명의 제2 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지(200)는 기판(210), 제1 자기 차폐층(220), 다이(230), 제1 와이어(241), 몰딩부재(250), 제2 자기 차폐층(260), 몰딩층(270), 제2 와이어(242) 및 제3 와이어(243)를 포함할 수 있다.
즉, 제2 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지는 기판(210), 제1 자기 차폐층(220), 다이(230), 제1 와이어(241), 몰딩부재(250), 제2 자기 차폐층(260) 및 몰딩층(270)의 구성은 제1 실시예(100)와 동일할 수 있다. 다만, 제2 실시예에 따른 자기 차폐층을 구비한 RMAM 패키지(200)는 제1 자기 차폐층(220)에 연결되는 제2 와이어(242) 및 제2 자기 차폐층(260)에 연결되는 제3 와이어(243)를 더 포함할 수 있다.
일예로, 제2 와이어(242)의 일단은 제1 자기 차폐층(220)과 연결될 수 있고, 타단은 기판(210)과 연결될 수 있다. 또한, 제3 와이어(243)의 일단은 제2 자기 차폐층(260)과 연결될 수 있고, 타단은 기판(210)과 연결될 수 있다. 이때, 제1 와이어(241), 제2 와이어(242) 및 제3 와이어(243)의 타단은 기판(210)의 동일한 배선(213)에 연결될 수 있다.
여기서, 제1 자기 차폐층(220)에 연결되는 제2 와이어(242)의 일단은 몰딩부재(250)에 매립되는 제1 자기 차폐층(220)에 연결되기 때문에 제2 와이어(242)의 일부는 몰딩부재(250)에 매립될 수 있고, 나머지 노출되는 부위는 몰딩층(270)에 의해 매립될 수 있다. 또한, 제3 와이어(243)는 제2 자기 차폐층(260)과 기판(210)에 연결되기 때문에 제3 와이어(243)는 몰딩층(270)에 의해 매립될 수 있다.
제1 자기 차폐층(220) 및 제2 자기 차폐층(260)을 제2 와이어(242) 및 제3 와이어(243)를 이용하여 기판(210)과 연결되도록 함으로써, 제2 와이어(242) 및 제3 와이어(243)에 흐르는 전류를 통해 다이(230)의 외곽 부위에 자기장(magnetic field)이 유도되도록 할 수 있다. 즉, 외부에서 유입되는 외부 자기장을 다이(230)의 외곽 부위로 유도되도록 할 수 있기 때문에 다이(230)로 유입되는 외부 자기장의 세기를 감소시킬 수 있다. 따라서, 외부 자기장에 의해 다이(230)의 차폐 효과를 더욱 향상시킬 수 있다.
도 5는 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제3 실시예를 나타낸 도면이다.
도 5를 참조하면, 본 발명의 제3 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지(300)는 기판(310), 제1 자기 차폐층(320), 다이(330), 제1 와이어(341), 몰딩부재(350), 제2 자기 차폐층(360), 몰딩층(370), 제2 와이어(342) 및 제3 와이어(343)을 포함할 수 있다.
즉, 제3 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지(300)의 구성은 제2 실시예(200)와 동일할 수 있다. 다만, 제3 실시예에 따른 자기 차폐층을 구비한 RMAM 패키지(300)의 제1 와이어(341), 제2 와이어(342) 및 제3 와이어(343)는 기판(310)과 연결되는 타단 부위가 모두 기판(310)의 다른 배선 부위에 각각 연결될 수 있다. 즉, 기판(310)의 동일한 배선 부위(213)에 제1 와이어(241), 제2 와이어(242) 및 제3 와이어(243)가 모두 연결되는 제2 실시예(200)와 다르게 제3 실시예(300)에서는, 기판(310)과 연결되는 제1 와이어(341), 제2 와이어(342) 및 제3 와이어(343)의 타단이 서로 이격되어 배치되도록 기판(310)의 다른 배선 부위 즉, 서로 이격되어 형성된 제1 배선(313), 제2 배선(314) 및 제3 배선(315)에 각각 연결될 수 있다. 이때, 다이(330)와 연결되는 제1 와이어(341)는 제1 배선(313)에 연결되어, 상호접속부(390)와 전기적으로 연결될 수 있으며, 제1 자기 차폐층(320) 및 제2 자기 차폐층(360)에 연결된 제2 와이어(242) 및 제3 와이어(243)는 접지(GND)와 연결된 제2 배선(314) 및 제3 배선(315)에 각각 연결될 수 있다.
즉, 각각의 와이어를 기판(310)에 연결하되, 와이어가 서로 이격되도록 배치시킴으로써, 동일한 배선 상에 와이어를 모두 연결해야하는 제조상의 어려움을 해소할 수 있으며, 와이어가 서로 이격되어 배치되도록 함으로써 와이어에 유도되는 자기장의 범위가 확대되도록 할 수 있다. 따라서, 와이어 배치에 따른 제조 불량을 감소시킬 수 있으며, 확대된 유도 자기장의 범위에 의해 다이(330)로 유입되는 외부 자기장의 세기를 감소시켜 외부 자기장에 의해 다이(330)의 차폐 효과를 더욱 향상시킬 수 있다.
도 6은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제4 실시예를 나타낸 도면이다.
도 6을 참조하면, 본 발명의 제4 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지(400)는 기판(410), 제1 자기 차폐층(420), 다이(430), 제1 와이어(441), 스페이서(450), 제2 자기 차폐층(460) 및 몰딩층(470)을 포함할 수 있다.
즉, 제4 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지(400)의 기판(410), 제1 자기 차폐층(420), 다이(430), 제1 와이어(441), 제2 자기 차폐층(460) 및 몰딩층(470)은 제1 실시예(100)와 동일할 수 있다. 일예로, 기판(410) 상에 제1 자기 차폐층(420) 및 다이(430)가 순차적으로 배치되고, 다이(430)는 제1 와이어(441)에 의해 기판(410)과 연결될 수 있다. 다만, 다이(430) 주변 부위는 접착 부재(421), 일예로 에폭시 등을 통해 제1 자기 차폐층(420) 및 기판(410)과 견고하게 접착되도록 할 수 있다.
또한, 제4 실시예(400)에서는, 제1 실시예(100)의 몰딩부재(150) 대신, 다이(430)와 제2 자기 차폐층(460) 사이에 스페이서(450)가 배치될 수 있다. 스페이서(450)는 다이(430)와 기판(410)에 연결된 제1 와이어(441)가 제2 자기 차폐층(460)과 간섭되는 것을 방지하는 기능을 수행할 수 있다. 따라서, 스페이서(450)의 높이는 제1 와이어(441)와 제2 자기 차폐층(460)이 서로 이격되도록, 제1 와이어(441)가 다이(430)에 연결됐을 때의 제1 와이어(441) 높이보다 높은 높이를 갖는 것이 바람직하다.
스페이서(450)는 접착 부재(451), 일예로 다이 접착 필름(DAF) 등을 이용하여 다이(430) 상에 접착되되, 다이(430)의 패드(431)에 연결된 제1 와이어(441)와의 간섭을 피하기 위해, 다이(430)의 폭보다 작은 크기의 폭을 갖는 것이 바람직하다. 스페이서(450)의 재질로는 Si 또는 자기 차폐를 위한 차폐 물질 중 어느 하나의 물질로 형성될 수 있다.
스페이서(450) 상에는 제2 자기 차폐층(460)이 배치될 수 있다. 제2 자기 차폐층(460)은 접착 부재(461), 일예로 다이 접착 필름(DAF) 등을 이용하여 스페이서(450) 상에 접착될 수 있다. 이때, 제2 자기 차폐층(460)에 접착되는 접착 부재(461)는 제1 와이어(441)와의 간섭에 대비하여 비전도성(non-conductive) 접착 부재(461)를 사용하는 것이 바람직하다.
스페이서(450)에 의해 다이(430)의 상부 방향에 배치되는 제2 자기 차폐층(460)은 다이(430)의 크기보다 큰 크기를 가질 수 있다. 이때, 제2 자기 차폐층(460)은 스페이서(450)에 의해 제1 와이어(441)와 충분히 이격될 수 있기 때문에, 다이(430)뿐만 아니라, 다이(430)의 패드(431)에서 기판(410)까지 연결된 제1 와이어(441)를 모두 커버하도록 충분히 큰 크기를 가질 수 있다. 따라서, 다이(430)는 다이(430)의 크기보다 큰 크기를 갖는 제1 자기 차폐층(420) 및 제2 자기 차폐층(460)을 다이(430) 하부 및 상부에 각각 배치할 수 있기 때문에, 다이(430)의 상부 및 하부 방향에서 유입되는 외부 자기장에 대한 차폐 효과를 향상시킬 수 있다.
또한, 다이(430) 상에 간단한 스페이서(450) 배치에 의해 다이(430)보다 큰 크기를 갖는 제2 자기 차폐층(460)을 배치할 수 있기 때문에 제조 과정이 간단하며, 제2 실시예(200)에서와 같이, 제2 와이어 및 제3 와이어를 기판(410)과 제1 자기 차폐층(420) 및 제2 자기 차폐층(460)에 각각 연결함으로써, 차폐 효과가 더욱 향상되도록 할 수 있다.
도 7 내지 도 11은 도 3에 도시한 MRAM 패키지의 제조방법을 나타낸 도면이다.
우선, 도 7을 참조하면, 기판(110)의 제1면(111) 상에 제1 자기 차폐층(120)이 배치된다. 즉, 제1 자기 차폐층(120)은 접착 부재(121), 일예로 다이 접착 필름(DAF) 등을 이용하여 기판(110) 상에 접착될 수 있다. 이때, 제1 자기 차폐층(120)은 다이(130)의 크기보다 큰 크기를 갖는 것이 바람직하다.
도 8을 참조하면, 제1 자기 차폐층(120) 상에 다이(130)가 배치된다. 다이(130)는 접착 부재(132), 일예로 다이 접착 필름(DAF) 등을 이용하여 다이(130)의 비활성면이 제1 자기 차폐층(120) 상에 접착될 수 있다. 이때, 다이(130)는 능동 또는 수동 디바이스를 포함할 수 있고, 자기 기반의 메모리 또는 논리를 포함할 수 있다. 일예로, 자기 기반의 메모리 또는 논리는 MRAM, STT-MRAM, TAS-MRAM 및 스핀트로닉 논리를 포함할 수 있다.
도 9를 참조하면, 다이(130)와 기판(110)을 제1 와이어(141)를 통해 연결한다. 제1 와이어(141)는 다이(130)의 활성면에 형성된 패드(131)에 일단이 연결되고, 기판(110)에 타단이 각각 연결될 수 있다. 따라서, 다이(130)와 기판(110)은 제1 와이어(141)를 통해 서로 전기적으로 연결될 수 있다.
도 10을 참조하면, 다이(130) 상에 제2 자기 차폐층(160)이 배치된다. 이때, 제2 자기 차폐층(160)은 몰딩부재(150)를 이용하여 다이(130) 상에 배치될 수 있다. 몰딩부재(150)는 다이 접착 필름(DAF) 중 와이어 매립형 접착 필름(FOW)을 이용하여 형성되되, 제1 자기 차폐층(120) 상에서 다이(130)와 제1 와이어(141)의 일부가 매립되도록 형성될 수 있다. 즉, 제2 자기 차폐층(160)은 몰딩부재(150)에 의해 제1 와이어(141)와 이격되도록 배치될 수 있다. 따라서, 다이(130)보다 큰 크기를 갖는 제2 자기 차폐층(160)을 다이(130) 상에 배치하더라도, 제1 와이어(141)가 제2 자기 차폐층(160)의 압박에 의해 파손되는 것을 방지할 수 있다. 또한, 다이(130)보다 큰 크기의 제2 자기 차폐층(160)을 다이(130) 상에 배치할 수 있기 때문에 다이(130)의 상부 방향에서 유입되는 외부 자기장으로부터 다이(130) 차폐 효과를 향상시킬 수 있다.
도 11을 참조하면, 제1 자기 차폐층(120) 및 제2 자기 차폐층(160)을 몰딩층(170)으로 매립한다. 이때, 몰딩부재(150)에 일부 매립된 제1 와이어(141)의 나머지 노출 부위가 몰딩부재(150)와 함께 몰딩층(170)에 의해 매립될 수 있다. 몰딩층(170)은 통상의 에폭시 몰딩 컴파운드(EMC) 또는 엔캡슐런트 재질을 가지며, 액상 또는 분말상으로 공급될 수 있다. 몰딩층(170)은 인쇄 방식이나 압축 몰딩 방식을 이용하여 형성될 수 있다. 몰딩층(170)이 형성된 후에는 기판(110)의 제2면(112) 상에 상호접속부(180)가 형성될 수 있다. 상호접속부(180)는 제1 와이어(141)를 통해 다이(130)와 전기적으로 연결될 수 있다.
도 12 내지 15는 도 6에 도시한 MRAM 패키지의 제조방법을 나타낸 도면이다.
우선, 도 12를 참조하면, 기판(410) 상에 제1 자기 차폐층(420) 및 다이(430)가 순차적으로 배치되고, 다이(430)는 제1 와이어(441)를 통해 기판(410)과 전기적으로 연결될 수 있다. 또한, 다이(430) 및 제1 자기 차폐층(420)은 에폭시 등과 같은 접착 부재(421)를 통해 기판(410)과 접착될 수 있다.
도 13을 참조하면, 다이(430) 상에 스페이서(450)가 배치된다. 스페이서(450)는 접착 부재(451), 일예로 다이 접착 필름(DAF) 등을 이용하여 다이(430) 상에 접착될 수 있다. 또한, 스페이서(450)는 제1 와이어(441)와의 간섭을 피하기 위해, 다이(430)의 폭보다 작은 크기의 폭을 가질 수 있으며, 다이(430)의 패드(431)에 연결된 제1 와이어(441)의 높이보다 높은 높이를 갖도록 형성될 수 있다.
도 14를 참조하면, 스페이서(450) 상에 제2 자기 차폐층(460)이 배치된다. 제2 자기 차폐층(460)은 비전도성의 접착 부재(461)를 이용하여 스페이서(450)와 접착될 수 있다. 이때, 제2 자기 차폐층(460)은 제1 와이어(441)와 이격되어 배치되되, 다이(430)의 크기보다 큰 크기를 갖는 것이 바람직하며, 다이(430)뿐만 아니라, 기판(410) 상에 연결된 제1 와이어(441)를 모두 커버할 수 있는 크기를 갖는 것이 바람직하다. 따라서, 다이(430)는 다이(430)의 크기보다 큰 크기를 갖는 제1 자기 차폐층(420) 및 제2 자기 차폐층(460)을 다이(430) 하부 및 상부에 각각 배치할 수 있기 때문에, 다이(430)의 상부 및 하부 방향에서 유입되는 외부 자기장에 대한 차폐 효과를 향상시킬 수 있다.
도 15를 참조하면, 제1 자기 차폐층(420) 및 제2 자기 차폐층(460)을 몰딩층(470)으로 매립한다. 이때, 스페이서(450)와 제1 와이어(441)도 몰딩층(470)에 의해 매립될 수 있다. 몰딩층(470)이 형성된 후에는 기판(410)의 제2면(412) 상에 상호접속부(480)가 형성될 수 있다.
도 16은 본 발명의 자기 차폐층을 구비한 MRAM 패키지를 포함하는 SoC(System On Chip)를 개략적으로 나타낸 도면이다.
도 16을 참조하면, 본 발명에 따른 MRAM(130)이 SoC(system on chip)(500) 내에 포함될 수 있다. 즉, SoC(500) 내에는 cpu(central processing unit)(510), DSP(digital signal processor)(520), MRAM(random access memory)(100,200,300,400), EEPROM(electrically erasable programmable read only memory)(530) 및 I/O(input/output)(540) 등이 포함될 수 있다. 이러한 SoC(500) 내의 각각의 구성 요소들은 MRAM(130)의 기능을 잠재적으로 방해할 수 있는 자기장이 생성될 수 있다.
허나, 본 발명의 실시예에서와 같이, MRAM(130)의 상부 및 하부에 다이보다 큰 크기를 갖는 차폐층을 적용하여 외부 자기장에 의한 MTJ 구조의 자성 방향 오류를 방지할 수 있기 때문에, SoC(500) 내의 각각의 구성 요소들에 의해 유입되는 외부 자기장으로부터 MRAM(130) 차폐 효과를 향상시킬 수 있다.
상술한 바와 같이, 본 발명에 따른 자기 차폐층을 구비한 MRAM 패키지는 다이와 다이 상에 배치되는 자기 차폐층 사이에 매립형 접착 필름(FOW)으로 형성된 몰딩부재를 이용하여 다이와 와이어를 매립함으로써, 자기 차폐층이 다이와 이격되도록 배치할 수 있다. 따라서, 다이 상부에 다이보다 큰 크기를 갖는 자기 차폐층을 배치하더라도, 와이어가 자기 차폐층에 의해 파손되는 것을 방지할 수 있으며, 자기 차폐층이 다이보다 큰 크기를 가질 수 있기 때문에 상부 방향에서 유입되는 외부 자기장으로부터 다이 차폐 효과를 향상시킬 수 있다.
또한, 다이 하부 및 상부에 각각 배치되는 자기 차폐층을 와이어를 이용하여 기판과 연결되도록 함으로써, 외부에서 유입되는 외부 자기장을 다이의 외곽 부위로 유도되도록 할 수 있다. 따라서, 다이로 유입되는 외부 자기장의 세기를 감소시킬 수 있으며, 이에 따라, 외부 자기장에 의한 다이의 차폐 효과를 더욱 향상시킬 수 있다.
더 나아가, 다이와 다이 상에 배치되는 자기 차폐층 사이에 스페이서를 이용하여 자기 차폐층과 와이어가 이격되도록 할 수 있기 때문에 제조 과정을 단순화 할 수 있다. 또한, 스페이서에 의해 자기 차폐층의 크기를 와이어가 커버되는 크기까지 확장할 수 있기 때문에 다이 차폐 효과를 향상시킬 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시례들은 이해를 돕기 위해 특정례를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시례들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형례들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
110 : 기판 120 : 제1 자기 차폐층
130 : 다이 141 : 제1 와이어
142 : 제2 와이어 143 : 제3 와이어
150 : 몰딩부재 160 : 제2 자기 차폐층
170 : 몰딩층 180 : 상호접속부
313 : 제1 배선 314 : 제2 배선
315 : 제3 배선 450 : 스페이서

Claims (19)

  1. 패드가 형성된 활성면과 이에 대응하는 비활성면을 갖는 다이;
    패드가 형성된 활성면과 이에 대응하는 비활성면을 가지며, 자기저항 랜덤 액세스 메모리(MRAM)를 포함하는 다이;
    상기 다이가 배치되는 제1면과 상기 제1면에 대향되는 제2면을 갖는 기판;
    상기 다이의 패드와 상기 기판을 전기적으로 연결하는 제1 와이어;
    상기 다이와 상기 기판 사이에 배치되는 제1 자기 차폐층;
    상기 다이 상에 배치되는 제2 자기 차폐층;
    상기 제1 자기 차폐층과 상기 제2 자기 차폐층 사이에 배치되고, 상기 제1 와이어가 상기 제2 자기 차폐층과 이격되어 배치되도록 상기 다이를 매립하는 몰딩부재;
    상기 제1 자기 차폐층과 상기 기판을 전기적으로 연결하는 제2 와이어;
    상기 제2 자기 차폐층과 상기 기판을 전기적으로 연결하는 제3 와이어; 및
    상기 기판의 제1면 상에서 상기 제1 자기 차폐층, 상기 제2 자기 차폐층, 상기 제1 와이어 및 상기 제2 와이어를 매립하는 몰딩층을 포함하고,
    상기 제1 자기 차폐층과 상기 제2 자기 차폐층은 상기 다이의 크기보다 큰 크기를 가지며,
    상기 몰딩부재는 상기 제1 와이어의 일부 및 상기 제2 와이어의 일부를 매립하는 것인 자기 차폐층을 구비한 MRAM 패키지.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 몰딩부재는 다이 접착 필름(DAF) 중 와이어 매립형 접착 필름(Film over wire)을 이용하여 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 형성된 제1 배선에 공통으로 연결되는 것인 자기 차폐층을 구비한 MRAM 패키지.
  9. 제1항에 있어서,
    상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 서로 이격되어 형성된 제1 배선, 제2 배선 및 제3 배선에 각각 연결되는 것인 자기 차폐층을 구비한 MRAM 패키지.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 기판의 제1면 상에 제1 자기 차폐층을 배치하는 단계;
    상기 제1 자기 차폐층 상에 자기저항 랜덤 액세스 메모리(MRAM)를 포함하는 다이를 배치하는 단계;
    상기 제1 자기 차폐층을 제2 와이어를 통해 상기 기판과 전기적으로 연결시키고, 상기 다이의 활성면 상에 형성된 패드를 제1 와이어를 통해 상기 기판과 전기적으로 연결시키는 단계;
    상기 다이, 상기 제1 와이어의 일부 및 상기 제2 와이어의 일부를 몰딩부재로 매립하는 단계;
    상기 다이 상에 제2 자기 차폐층을 배치하는 단계;
    상기 제2 자기 차폐층을 제3 와이어를 통해 상기 기판과 전기적으로 연결시키는 단계;
    상기 기판의 제1면 상에서 상기 제1 자기 차폐층, 상기 제2 자기 차폐층, 상기 제1 와이어 및 상기 제2 와이어를 몰딩층으로 매립하는 단계; 및
    상기 기판의 제1면에 대향되는 제2면에 상호접속부를 배치하는 단계를 포함하고,
    상기 제1 자기 차폐층과 상기 제2 자기 차폐층은 상기 다이의 크기보다 큰 크기를 가지며,
    상기 제2 자기 차폐층은 상기 몰딩부재에 의해 상기 제1 와이어와 이격되어 배치되는 것인 자기 차폐층을 구비한 MRAM 패키지의 제조방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제13항에 있어서,
    상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 형성된 제1 배선에 공통으로 연결되는 것인 자기 차폐층을 구비한 MRAM 패키지의 제조방법.
  18. 제13항에 있어서,
    상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 서로 이격되어 형성된 제1 배선, 제2 배선 및 제3 배선에 각각 연결되는 것인 자기 차폐층을 구비한 MRAM 패키지의 제조방법.
  19. 삭제
KR1020220036530A 2021-11-24 2022-03-24 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 KR102613576B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210163578 2021-11-24
KR1020210163578 2021-11-24

Publications (2)

Publication Number Publication Date
KR20230076719A KR20230076719A (ko) 2023-05-31
KR102613576B1 true KR102613576B1 (ko) 2023-12-13

Family

ID=86543842

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020220036531A KR102604273B1 (ko) 2021-11-24 2022-03-24 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법
KR1020220036530A KR102613576B1 (ko) 2021-11-24 2022-03-24 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법
KR1020220036529A KR102624903B1 (ko) 2021-11-24 2022-03-24 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020220036531A KR102604273B1 (ko) 2021-11-24 2022-03-24 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220036529A KR102624903B1 (ko) 2021-11-24 2022-03-24 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법

Country Status (1)

Country Link
KR (3) KR102604273B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251226A (ja) * 2007-07-09 2007-09-27 Nec Electronics Corp 半導体装置
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809693B1 (ko) * 2006-08-01 2008-03-06 삼성전자주식회사 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법
CN105556659A (zh) * 2013-10-15 2016-05-04 英特尔公司 磁屏蔽的集成电路封装
KR20150130660A (ko) * 2014-05-14 2015-11-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11139341B2 (en) 2018-06-18 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Protection of MRAM from external magnetic field using magnetic-field-shielding structure
KR102345062B1 (ko) * 2019-11-20 2021-12-30 (주)에이티세미콘 반도체 패키지 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251226A (ja) * 2007-07-09 2007-09-27 Nec Electronics Corp 半導体装置
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
KR102604273B1 (ko) 2023-11-20
KR102624903B1 (ko) 2024-01-16
KR20230076720A (ko) 2023-05-31
KR20230077601A (ko) 2023-06-01
KR20230076719A (ko) 2023-05-31

Similar Documents

Publication Publication Date Title
KR101656330B1 (ko) 자기저항 랜덤 액세스 메모리(mram)를 위한 작은 폼 팩터 자기 실드
KR102283330B1 (ko) 반도체 소자
US6452253B1 (en) Method and apparatus for magnetic shielding of an integrated circuit
US6906396B2 (en) Magnetic shield for integrated circuit packaging
US7829980B2 (en) Magnetoresistive device and method of packaging same
US10923650B2 (en) Magneto-resistive chip package including shielding structure
JP6010005B2 (ja) 半導体装置及びその製造方法
US20060289970A1 (en) Magnetic shielding of MRAM chips
US9893020B2 (en) Semiconductor device
JP2014140068A (ja) 磁気トンネル接合デバイスおよびその製造
CN110620174A (zh) 存储器器件
WO2011046091A1 (ja) 磁性体装置
US10431732B2 (en) Shielded magnetoresistive random access memory devices and methods for fabricating the same
KR102613576B1 (ko) 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법
US20220344578A1 (en) Package structure and manufacturing method thereof
WO2011111789A1 (ja) 磁性体装置及びその製造方法
US11177318B2 (en) Semiconductor package and method of forming the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right