KR20230076720A - 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 - Google Patents

자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR20230076720A
KR20230076720A KR1020220036531A KR20220036531A KR20230076720A KR 20230076720 A KR20230076720 A KR 20230076720A KR 1020220036531 A KR1020220036531 A KR 1020220036531A KR 20220036531 A KR20220036531 A KR 20220036531A KR 20230076720 A KR20230076720 A KR 20230076720A
Authority
KR
South Korea
Prior art keywords
magnetic shield
shield layer
layer
die
substrate
Prior art date
Application number
KR1020220036531A
Other languages
English (en)
Other versions
KR102604273B1 (ko
Inventor
김용석
Original Assignee
넷솔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 넷솔 주식회사 filed Critical 넷솔 주식회사
Publication of KR20230076720A publication Critical patent/KR20230076720A/ko
Application granted granted Critical
Publication of KR102604273B1 publication Critical patent/KR102604273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

외부 자기장으로부터 MTJ 구조의 자성 방향 오류를 방지할 수 있는 자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법이 개시된다. 이는 강자성 물질로 형성된 자기 차폐층을 기판 내에 포함되도록 하여 다이의 하부에서 다이의 주변 부위를 모두 커버하도록 형성함으로써, 외부에서 유입되는 외부 자기장이 다이의 주변 부위로 유도되도록 할 수 있다. 또한, 자기 쉴드층이 몰딩층 외부를 감싸도록 형성하되, 기판에 형성된 자기 차폐층과 접하도록 형성함으로써, 다이 주변 부위로 집중된 외부 자기장을 빠르게 감쇠시킬 수 있다.

Description

자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법{MRAM Package with Magnetic Shielding Layer and Method of Manufacturing the Same}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법에 관한 것이다.
반도체 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이러한 반도체 제품에 사용되는 메모리 소자의 동작 속도를 높이고 집적도를 높일 필요가 있다. 이러한 요구를 만족시키기 위하여 자성체의 극성 변화에 따른 저항 변화를 이용하여 메모리 기능을 구현하는 자기 랜덤 액세스 메모리(Magnetic Random Access Memory: MRAM)와 같은 저항성 메모리가 제시되고 있다. 최근, 이러한 MRAM을 포함하면서도, 빠른 처리 속도, 저전력, 고신뢰성 등을 요구하는 모바일 기기에 최적화된 반도체 메모리 소자를 구현하기 위한 방법이 연구되고 있다.
도 1은 종래의 자기 차폐층을 구비한 MRAM 패키지를 나타낸 도면이다.
도 1을 참조하면, 종래의 자기 차폐층을 구비한 MRAM 패키지는 기판(11) 상에 다이(12)가 배치되고, 다이(12)의 활성면에 배치된 패드는 와이어(13)를 통해 기판(11)과 전기적으로 연결된다. 다이(12) 및 와이어(13)는 몰딩층(14)에 의해 매립된다. 또한, 기판(11)과 다이(12) 사이에는 외부 자기장으로부터 다이(12)를 차폐하기 위한 자기 차폐층(15)이 배치된다. 이러한 자기 차폐층(15)에 의해 하부 방향에서 유입되는 외부 자기장에 대한 차폐는 가능하나, 다이(12) 상부에 자기 차폐를 위한 차폐층이 없기 때문에, 몰딩층(14)을 통해 유입되는 자기장 차폐가 불가능하다.
도 2는 종래의 자기 차폐층을 구비한 MRAM 패키지의 다른 실시예를 나타낸 도면이다.
도 2를 참조하면, 종래의 자기 자폐층을 구비한 MRAM 패키지의 다른 실시예는 도 1에 도시된 자기 차폐층을 보완한 것으로, 아일랜드(21) 상에 하부 차폐층(22), 다이(23) 및 상부 차폐층(24)이 순차적으로 배치된다. 또한, 다이(23)의 패드와 연결된 와이어(25)는 리드(26)와 연결되고, 아일랜드(21), 하부 차폐층(22), 다이(23), 상부 차폐증(24), 와이어(25) 및 리드(26)는 몰딩층(27)에 매립되는 리드프레임(L/F) 구조를 갖는다. 허나, 상부 차폐층(24)은 다이(23)의 패드와 리드(26)를 연결하는 와이어(25)의 배치 때문에, 상부 차폐층(24)은 다이(23)의 크기보다 작은 크기를 가질 수밖에 없다. 따라서, 상부 차폐층(24)에 의해 상부 방향에서 유입되는 자기장의 자기 차폐가 어느 정도 가능하나, 와이어(25)가 결합되는 다이(23)의 패드 부위가 노출되기 때문에 차폐 효과가 낮은 단점이 있다.
한국등록특허 10-2293010
본 발명이 이루고자 하는 기술적 과제는 외부 자기장으로부터 MTJ 구조의 자성 방향 오류를 방지할 수 있는 자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법을 제공하는데 있다.
상술한 과제를 달성하기 위한 본 발명의 자기 차폐층을 구비한 MRAM 패키지는 패드가 형성된 활성면과 이에 대응하는 비활성면을 갖는 다이, 상기 다이가 배치되는 제1면과 상기 제1면에 대향되는 제2면을 갖는 기판, 상기 기판의 제1면 상에 형성되고, 상기 다이의 상부에 형성된 자기 쉴드(shiled)층 및 상기 기판의 제1면 상에서 상기 다이를 매립하는 몰딩층을 포함하고, 상기 기판 내에는 외부에서 유입되는 외부 자기장을 상기 다이 외곽으로 유도하기 위한 자기 차폐층을 포함한다.
상기 자기 차폐층의 외곽 크기는 상기 다이의 크기보다 큰 크기를 가질 수 있다.
상기 자기 차폐층은 중앙에 형성된 관통홀을 포함할 수 있다.
상기 관통홀은 상기 다이의 크기와 같거나 또는, 상기 다이의 크기보다 작은 크기를 가질 수 있다.
상기 자기 차폐층은 강자성 물질(ferromagnetic material)로 형성될 수 있다.
상기 자기 쉴드층은 상기 몰딩층의 외부를 감싸도록 형성될 수 있다.
상기 자기 쉴드층은 상기 자기 차폐층의 측면과 접하도록 상기 기판까지 연장되어 형성될 수 있다.
상기 몰딩층은 상기 자기 쉴드층을 매립하도록 형성되되, 상기 자기 쉴드층의 상부면은 상기 몰딩층으로부터 노출될 수 있다.
상기 자기 쉴드층은 상기 다이의 주변 부위를 감싸도록 형성되되, 상기 기판에 형성된 배선과 연결되고, 상기 자기 쉴드층은 상기 배선을 통해 상기 자기 차폐층과 연결되도록 형성될 수 있다.
상기 자기 쉴드층은 상기 다이 상부면과 접하도록 형성될 수 있다.
상기 자기 쉴드층은 상기 몰딩층의 외부를 감싸도록 형성될 수 있다.
상기 자기 쉴드층은 상기 기판에 형성된 배선과 연결되고, 상기 자기 쉴드층은 상기 배선을 통해 상기 자기 차폐층과 연결되도록 형성될 수 있다.
상기 기판의 제1면 상에 배치되되, 상기 기판의 외곽 부위에 링 형태로 배치되는 보강층을 더 포함하고, 상기 자기 쉴드층은 상기 보강층의 상부면과 접하도록 형성될 수 있다.
상기 보강층의 상부면은 상기 다이의 상부면과 동일 평면을 갖도록 형성될 수 있다.
상기 보강층은 상기 기판에 형성된 배선과 연결되고, 상기 보강층은 상기 배선을 통해 상기 자기 차폐층과 연결되도록 형성될 수 있다.
상술한 과제를 달성하기 위한 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제조방법은 내부에 자기 차폐층이 형성된 기판의 제1면 상에 다이를 배치하는 단계, 상기 기판의 제1면 상에서 상기 다이를 몰딩층을 이용하여 매립하는 단계 및 상기 몰딩층을 감싸도록 자기 쉴드층을 형성하는 단계를 포함한다.
상기 다이를 배치하는 단계 전에, 중앙에 관통홀이 형성된 상기 자기 차폐층을 상기 기판 내에 형성하는 단계를 더 포함하되, 상기 관통홀은 상기 다이의 크기와 같거나 또는, 상기 다이의 크기보다 작은 크기를 가질 수 있다.
상기 자기 쉴드층은 상기 몰딩층의 외부를 감싸도록 형성되되, 상기 자기 차폐층의 측면과 접하도록 상기 기판까지 연장되어 형성될 수 있다.
상기 자기 쉴드층은 상기 몰딩층을 감싸도록 형성되되, 상기 다이의 상부면에 접하도록 형성되고, 상기 자기 쉴드층은 상기 기판에 형성된 배선과 연결되되, 상기 배선을 통해 상기 자기 차폐층과 연결되도록 형성될 수 있다.
상기 기판의 제1면 상에 배치되되, 상기 기판의 외곽 부위에 배치되는 보강층을 더 포함하고, 상기 자기 쉴드층은 상기 보강층과 접하도록 형성되되, 상기 보강층은 상기 기판에 형성된 배선과 연결되고, 상기 배선을 통해 상기 자기 차폐층과 연결되도록 형성될 수 있다.
상술한 과제를 달성하기 위한 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 다른 제조방법은 내부에 자기 차폐층이 형성된 기판의 제1면 상에 다이를 배치하는 단계, 상기 다이를 감싸도록 상기 다이 주변 부위에 자기 쉴드층을 형성하는 단계, 상기 기판의 제1면 상에서 상기 다이와 상기 자기 쉴드층을 몰딩층을 이용하여 매립하는 단계 및 상기 자기 쉴드층의 상부면을 상기 몰딩층으로부터 노출시키는 단계를 포함한다.
상기 자기 쉴드층은 상기 기판에 형성된 배선과 연결되되, 상기 배선을 통해 상기 자기 차폐층과 연결되도록 형성될 수 있다.
상술한 본 발명에 따르면, 강자성 물질로 형성된 자기 차폐층을 기판 내에 포함되도록 하여 다이의 하부에서 다이의 주변 부위를 모두 커버하도록 형성함으로써, 외부에서 유입되는 외부 자기장이 다이의 주변 부위로 유도되도록 할 수 있다. 즉, 다이로 유입되는 외부 자기장의 세기를 감소시킬 수 있는 효과가 있다.
또한, 자기 쉴드층이 몰딩층 외부를 감싸도록 형성하되, 기판에 형성된 자기 차폐층과 접하도록 형성함으로써, 외부에서 유입되는 외부 자기장이 자기 쉴드층과 자기 차폐층을 통해 다이 주변 부위로 더욱 집중 되도록 할 수 있다. 따라서, 다이 주변 부위로 집중된 외부 자기장을 빠르게 감쇠시킬 수 있기 때문에 차폐 효과를 더욱 향상시킬 수 있다.
더 나아가, 자기 쉴드층의 상부면을 몰딩층으로부터 노출되도록 형성함으로써, 자기 쉴드층이 외부 자기장을 차폐하는 차폐 특성 외에, 내부에서 발생되는 열을 노출된 상부면을 통해 외부로 빠르게 방출하기 위한 히트 스프레더 특성을 갖도록 할 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래의 자기 차폐층을 구비한 MRAM 패키지를 나타낸 도면이다.
도 2는 종래의 자기 차폐층을 구비한 MRAM 패키지의 다른 실시예를 나타낸 도면이다.
도 3은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제1 실시예를 나타낸 도면이다.
도 4는 본 발명의 자기 차폐층을 상부에서 바라본 도면이다.
도 5는 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제2 실시예를 나타낸 도면이다.
도 6은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제3 실시예를 나타낸 도면이다.
도 7은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제4 실시예를 나타낸 도면이다.
도 8 내지 도 11은 도 3에 도시된 자기 차폐층의 제조방법을 나타낸 도면이다.
도 12 내지 도 14는 도 5에 도시된 자기 차폐층의 제조방법을 나타낸 도면이다.
도 15는 본 발명의 MRAM을 포함하는 SoC(System On Chip)를 개략적으로 나타낸 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제1 실시예를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 제1 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지(100)는 기판(110), 다이(120), 와이어(130), 몰딩층(140), 자기 차폐층(150) 및 자기 쉴드층(160)을 포함한다.
기판(110)은 평판 형태로 형성될 수 있다. 또한, 기판(110)은 상하면이 직사각형 형태일 수 있으나, 이에 한정하지는 않는다. 기판(110)은 회로가 인쇄된 인쇄회로기판(printed circuit board, PCB) 또는 연성인쇄회로기판(flexible printed circuit board, FPCB)일 수 있다.
기판(110)은 다이(120)가 배치되는 제1면(111)과 대향되는 제2면(112)을 가질 수 있다. 제2면(112) 상에는 외부연결단자로써 기능하는 상호접속부(BGA)(180) 등이 배치될 수 있다.
기판(110) 상에는 다이(120)가 배치될 수 있다. 다이(120)의 일면은 회로가 형성되는 활성영역을 포함하는 활성면일 수 있다. 한편, 다이(120)의 배면은 비활성면일 수 있다. 다이(120)의 활성면에는 외부와 신호를 교환하기 위한 패드(121)가 복수로 마련될 수 있으며, 패드(121)는 알루미늄(Al)과 같은 도전성 물질막으로 형성될 수 있다. 패드(121)는 와이어(130)를 통해 기판(110)과 전기적으로 연결될 수 있다. 따라서, 다이(120)는 와이어(130)를 거쳐 상호접속부(180)와 전기적으로 연결될 수 있다.
또한, 다이(120)는 비활성면이 접착 부재(170) 등을 통해 기판(110)의 제1면(111)에 접착되어 고정될 수 있다. 이때, 접착 부재(170)는 다이 접착 필름(DAF) 등이 이용될 수 있다.
다이(120)는 능동 또는 수동 디바이스를 포함할 수 있고, 자기 기반의 메모리 또는 논리를 포함할 수 있다. 일예로, 자기 기반의 메모리 또는 논리는 MRAM(magneto-resistive random-access memory), STT-MRAM(spin torque transfer magneto-resistive random-access memory), TAS-MRAM(thermal assisted switching magnetoresistive random-access memory) 및 스핀트로닉 논리(spintronic logic)를 포함할 수 있다.
와이어(130)는 일단이 다이(120)의 패드(121)에 연결되고, 타단이 기판(110)에 연결될 수 있다. 즉, 다이(120)의 패드(121)는 와이어(130)에 의해 기판(110)과 전기적으로 연결될 수 있다. 이러한 와이어(130) 연결에 의해, 다이(120)는 기판(110) 내부에 형성된 배선을 통해 기판(110) 하부에 배치된 상호접속부(180)와 전기적으로 연결될 수 있다.
몰딩층(140)은 기판(110) 상에 다이(120) 및 와이어(130)를 매립하도록 형성될 수 있다. 즉, 몰딩층(140)은 기판(110)의 제1면(111) 상에서 와이어(130) 전체를 감싸고, 다이(120)의 측면 및 상부면을 모두 감싸도록 형성될 수 있다. 몰딩층(140)은 통상의 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC) 또는 엔캡슐런트(encapsulant) 재질을 가지며, 액상 또는 분말상으로 공급될 수 있다. 몰딩층(140)은 인쇄(printing) 방식이나 압축 몰딩(compression molding)방식을 이용하여 형성될 수 있다.
자기 차폐층(150)은 기판(110) 내에 배치될 수 있다. 즉, 자기 차폐층(150)은 외부에서 유입되는 외부 자기장을 다이(120) 외곽으로 유도하여 다이(120)로 유입되는 자기장의 세기를 감소시키는 기능을 수행할 수 있다.
일반적으로, 자기저항 랜덤 액세스 메모리(MRAM)은 자기 터널 접합(MTJ)을 포함하는 MRAM 셀 어레이(array)를 갖는다. 자기 터널 접합(MTJ)은 MRAM이 데이터를 저장하도록 할 수 있다. 여기서, 자기 터널 접합(MTJ)는 고정 자기층, 절연층 및 자유 자기층을 가질 수 있다. 자기층들은 극성을 갖는 강자성(ferromagnetic)층들이고, 절연층은 유전체층일 수 있다.
자기 터널 접합(MTJ)은 2개의 상태들을 가질 수 있다. 일예로, 자유 자기층이 고정 자기 층과 같은 방향으로 분극화되거나, 또는 자유 자기층은 고정 자기층과 반대 방향으로 분극화된다. 이는, 외부로부터 유입되는 충분히 큰 자기장에 의해서도 MTJ 구조의 자성 방향이 임의로 변경되어 오류가 발생될 수 있다는 것을 의미한다. 따라서, 외부로부터 유입되는 자기장에 의해 MTJ 구조의 자성 방향 오류를 방지하기 위한 구조가 요구되며, 이에 본 발명은 기판(110) 내에 자기 차폐층(150)이 포함되도록 하여 외부에서 유입되는 외부 자기장을 다이(120) 외곽으로 유도되도록 함으로써, 다이(120)로 유입되는 자기장의 세기가 감소되도록 한다.
도 4는 본 발명의 자기 차폐층을 상부에서 바라본 도면이다.
도 3 및 4를 참조하면, 본 발명에 따른 자기 차폐층(150)은 기판(110) 내에 배치되되, 일예로, PCB core에 배치될 수 있다. 따라서, 자기 차폐층(150)은 기판(110)과 동일한 형태를 가지되, 중앙 부위에 형성된 관통홀(151)을 포함할 수 있다.
일예로, 자기 차폐층(150)의 외곽 크기는 다이(120)의 크기보다 큰 크기를 갖는 것이 바람직하며, 기판(110)의 크기와 동일한 크기를 갖는 것이 더욱 바람직하다. 자기 차폐층(150)에 형성된 관통홀(151)은 다이(120)의 크기와 같거나, 또는 다이(120)의 크기보다 작은 크기를 갖는 것이 바람직하다. 즉, 자기 차폐층(150)은 다이(120)의 하부에서 다이(120)의 주변 부위를 모두 커버하도록 형성될 수 있다.
또한, 자기 차폐층(150)은 강자성 물질(ferromagnetic material)로 형성될 수 있다. 일예로, 자기 차폐층(150)은 Fe, Co, Ni, NiFe, CoFe, 또는 이들의 조합 중 적어도 하나를 포함하거나, Ni, In, Cu 및 Cr로 구성되는 뮤 메탈(mu metal)을 포함할 수 있다.
따라서, 강자성 물질로 형성된 자기 차폐층(150)을 다이(120)의 하부에서 다이(120)의 주변 부위를 모두 커버하도록 형성함으로써, 외부에서 유입되는 외부 자기장이 다이(120)의 주변 부위로 유도되도록 할 수 있다. 즉, 다이(120)로 유입되는 외부 자기장의 세기를 감소시킬 수 있는 효과가 있다.
계속해서, 도 3을 참조하면, 자기 쉴드층(160)은 다이(120)의 상부에 형성될 수 있다. 일예로, 자기 쉴드층(160)은 다이(120)의 상부에 형성되되, 몰딩층(140)의 외부를 모두 감싸도록 형성될 수 있다. 즉, 자기 쉴드층(160)은 다이(120)의 상부 및 측면 방향에서 유입되는 외부 자기장을 차폐하는 기능을 수행할 수 있다.
자기 쉴드층(160)은 몰딩층(140)을 모두 감싸도록 스퍼터링(sputtering), 스프레이(spay) 등을 이용한 코팅 방식 또는 미리 제조된 박스 형태의 메탈 켄(metal can) 형태 등으로 형성될 수 있다. 또한, 자기 쉴드층(160)은 강자성 물질로 형성될 수 있다. 일예로, 자기 차폐층(150)은 Fe, Co, Ni, NiFe, CoFe, 또는 이들의 조합 중 적어도 하나를 포함하거나, Ni, In, Cu 및 Cr로 구성되는 뮤 메탈(mu metal)을 포함할 수 있다.
또한, 자기 쉴드층(160)은 몰딩층(140) 외부를 감싸도록 형성되되, 하부에 배치된 기판(110)의 측면까지 연장되도록 형성될 수 있다. 기판(110)의 측면으로 연장된 자기 쉴드층(160)은 기판(110) 내부에 배치된 자기 차폐층(150)과 접하도록 형성될 수 있다. 이때, 자기 차폐층(150)은 자기 쉴드층(160)과 접하도록 자기 차폐층(150)의 외곽의 크기는 기판(110)의 크기와 동일하도록 형성될 수 있다.
자기 쉴드층(160)이 몰딩층(140) 외부를 감싸되, 기판(110)에 형성된 자기 차폐층(150)과 접하도록 형성함으로써, 외부에서 유입되는 외부 자기장이 자기 쉴드층(160)과 자기 차폐층(150)을 통해 다이(120) 주변 부위로 더욱 집중 되도록 할 수 있다. 또한, 자기 쉴드층(160)과 자기 차폐층(150)에 의해 패키지의 외곽 부위로 자기장을 유도하는 패스(path)가 형성되도록 할 수 있기 때문에, 다이(120) 주변 부위로 집중된 외부 자기장을 빠르게 감쇠시킬 수 있다. 따라서, 외부에서 유입되는 외부 자기장으로부터 다이(120)를 차폐하기 위한 차폐 효과를 향상시킬 수 있다.
도 5는 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제2 실시예를 나타낸 도면이다.
도 5를 참조하면, 본 발명의 제2 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지(200)는 기판(210), 다이(220), 와이어(230), 몰딩층(240), 자기 차폐층(250) 및 자기 쉴드층(260)을 포함한다. 여기서, 기판(210), 다이(220), 와이어(230) 및 자기 차폐층(250)은 제1 실시예(100)와 동일할 수 있다. 다만, 자기 쉴드층(260)은 몰딩층(240)에 매립되도록 형성될 수 있다. 즉, 자기 쉴드층(260)이 몰딩층(240)의 주변 부위를 감싸는 제1 실시예(100)와 달리, 자기 쉴드층(260)은 다이(220) 및 와이어(230)의 주변 부위를 감싸도록 형성되되, 몰딩층(240) 내에 포함되도록 형성될 수 있다.
다만, 자기 쉴드층(260)의 상부면은 몰딩층(240)으로부터 노출되도록 형성될 수 있다. 즉, 자기 쉴드층(260)의 측면은 몰딩층(240)에 의해 매립되되, 상부면은 외부에 노출되는 형태를 가질 수 있다. 따라서, 자기 쉴드층(260)은 외부 자기장을 차폐하는 차폐 특성 외에, 내부에서 발생되는 열을 노출된 상부면을 통해 외부로 빠르게 방출시키기 위한 히트 스프레더(heat spreader) 특성을 가질 수 있다.
또한, 자기 쉴드층(260)의 측면 부위는 하부가 기판(210)과 접하도록 형성될 수 있다. 좀 더 상세하게는, 기판(210)에 형성된 배선(213)과 접하도록 형성될 수 있다. 일예로, 자기 쉴드층(260)은 기판(210) 내에 형성된 자기 차폐층(250)과 배선(213)을 통해 서로 연결될 수 있다. 따라서, 제2 실시예(200)에서도, 자기 쉴드층(260)을 기판(210)에 형성된 자기 차폐층(250)과 서로 연결되도록 형성함으로써, 외부에서 유입되는 외부 자기장이 자기 쉴드층(260)과 자기 차폐층(250)을 통해 다이(220) 주변 부위로 더욱 집중 되도록 할 수 있다. 또한, 자기 쉴드층(260)과 자기 차폐층(250)에 의해 패키지의 외곽 부위로 자기장을 유도하는 패스가 형성되도록 할 수 있기 때문에, 다이(220) 주변 부위로 집중된 외부 자기장을 빠르게 감쇠시킬 수 있다. 따라서, 제2 실시예(200)에 의해, 외부에서 유입되는 외부 자기장으로부터 다이(220)를 차폐하기 위한 차폐 효과를 향상시킬 수 있을 뿐만 아니라, 히트 스프레터 특성에 의해 내부에서 발생되는 빠르게 외부로 방출할 수 있는 효과가 있다.
도 6은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제3 실시예를 나타낸 도면이다.
도 6을 참조하면, 본 발명의 제3 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지(300)는 기판(310), 다이(320), 몰딩층(340), 자기 차폐층(350) 및 자기 쉴드층(360)을 포함한다.
기판(310)은 자기 차폐층(350)을 포함하는 제1 실시예(100)와 동일할 수 있다. 다만, 기판(310) 상에 배치되는 다이(320)는 플립 칩(filp chip) 본딩(321)에 의해 기판(310) 상에 배치될 수 있다. 또한, 다이(320)의 플립 칩 본딩(321)된 부위는 언더필(underfill)(322) 공정을 통해 기판(310)과 견고하게 접착되도록 할 수 있다.
자기 쉴드층(360)은 다이(320)를 매립한 몰딩층(340)을 감싸도록 형성되되, 다이(320)의 상부면에 접하도록 형성될 수 있다. 즉, 자기 쉴드층(360)은 써멀 구리스(thermal grease) 등의 접착 부재(361)를 통해 다이(320)의 상부면과 접하도록 형성될 수 있다. 따라서, 자기 쉴드층(360)은 외부 자기장을 차폐하는 차폐 특성 외에, 다이(320)에서 발생되는 열을 외부로 빠르게 방출하기 위한 히트 스프레더 특성을 가질 수 있다.
자기 쉴드층(360)은 몰딩층(340)과 다이(320)의 상부면을 모두 감싸도록 스퍼터링, 스프레이 등을 이용한 코팅 방식 또는 미리 제조된 박스 형태의 메탈 켄 형태 등으로 형성될 수 있다.
자기 쉴드층(360)의 측면 부위는 하부가 접착 부재(362)를 통해 기판(310)에 형성된 배선(313)과 접하도록 형성될 수 있다. 일예로, 자기 쉴드층(360)은 기판(310)의 배선(313)을 통해 자기 차폐층(350)과 서로 연결될 수 있다. 따라서, 제3 실시예(300)에서도, 자기 쉴드층(360)을 기판(310)에 형성된 자기 차폐층(350)과 서로 연결되도록 형성함으로써, 외부에서 유입되는 외부 자기장이 자기 쉴드층(360)과 자기 차폐층(350)을 통해 다이(320) 주변 부위로 더욱 집중 되도록 할 수 있다. 또한, 자기 쉴드층(360)과 자기 차폐층(350)에 의해 패키지의 외곽 부위로 자기장을 유도하는 패스가 형성되도록 할 수 있기 때문에, 다이(320) 주변 부위로 집중된 외부 자기장을 빠르게 감쇠시킬 수 있다. 따라서, 제3 실시예(300)에 의해, 외부에서 유입되는 외부 자기장으로부터 다이(320)를 차폐하기 위한 차폐 효과를 향상시킬 수 있을 뿐만 아니라, 히트 스프레터 특성에 의해 내부에서 발생되는 빠르게 외부로 방출할 수 있는 효과가 있다.
도 7은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제4 실시예를 나타낸 도면이다.
도 7을 참조하면, 본 발명의 제4 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지(400)는 기판(410), 다이(420), 몰딩층(440), 자기 차폐층(450), 자기 쉴드층(460) 및 보강층(470)을 포함한다.
자기 차폐층(450)을 포함하는 기판(410)과 기판(410) 상에 다이(420)가 플립 칩 본딩에 의해 배치되는 구성은 제3 실시예(300)와 동일할 수 있다. 다만, 자기 쉴드층(460)은 소정의 두께를 가지고, 몰딩층(440) 상부면 및 다이(420)의 상부면에 접하도록 배치될 수 있다. 일예로, 자기 차폐층(450)은 써멀 구리스 등의 접착 부재(461)를 통해 다이(420) 상부면과 접하도록 형성될 수 있다.
또한, 자기 차폐층(450)을 지지하기 위한 보강층(470)이 기판(410) 상에 배치될 수 있다. 보강층(470)은 자기 차폐층(450)의 주변 부위를 지지하도록 기판(410)의 외곽 부위에 링(ring) 형태로 배치될 수 있다. 기판(410)과 자기 쉴드층(460)은 접착 부재(471) 등을 통해 보강층(470)과 접착될 수 있다. 이때, 자기 차폐층(450)이 다이(420)의 상부면과 접하되, 보강층(470)에 의해 지지되도록 보강층(470)의 상부면은 다이(420)의 상부면과 동일 평면을 갖는 것이 바람직하다.
상술한 바와 같이, 제4 실시예(400)에서는, 자기 차폐층(450)이 소정의 두께를 갖도록 형성함으로써, 상부 방향에서 유입되는 외부 자기장의 차폐 효과를 향상시킬 수 있다. 또한, 자기 쉴드층(460)은 보강층(470)에 의해 기판(410)의 배선(413)과 연결될 수 있다. 즉, 자기 쉴드층(460)에 연결된 보강층(470)은 기판(410)에 형성된 배선(413)을 통해 자기 차폐층(450)과 연결될 수 있다. 따라서, 외부에서 유입되는 외부 자기장이 자기 쉴드층(460)과 자기 차폐층(450)을 통해 다이(420) 주변 부위로 더욱 집중 되도록 할 수 있다. 또한, 자기 쉴드층(460)과 자기 차폐층(450)에 의해 패키지의 외곽 부위로 자기장을 유도하는 패스가 형성되도록 할 수 있기 때문에, 다이(420) 주변 부위로 집중된 외부 자기장을 빠르게 감쇠시킬 수 있다.
따라서, 제4 실시예(400)에서도, 외부에서 유입되는 외부 자기장으로부터 다이(420)를 차폐하기 위한 차폐 효과를 향상시킬 수 있을 뿐만 아니라, 히트 스프레더 특성에 의해 내부에서 발생되는 빠르게 외부로 방출할 수 있는 효과가 있다.
도 8 내지 도 11은 도 3에 도시된 자기 차폐층의 제조방법을 나타낸 도면이다.
우선, 도 8을 참조하면, 기판(110)의 제1면(111) 상에 다이(120)가 배치된다. 이때, 기판(110)은 강자성 물질로 형성된 자기 차폐층(150)을 포함하는 기판(110)이 준비될 수 있다. 자기 차폐층(150)은 다이(120)의 크기와 같거나, 또는 다이(120)의 크기보다 작은 관통홀(151)을 가지며, 기판(110)의 PCB core에 배치될 수 있다. 다이(120)는 접착 부재, 일예로 다이 접착 필름(DAF) 등을 이용하여 기판(110) 상에 접착될 수 있다. 다이(120)는 능동 또는 수동 디바이스를 포함할 수 있고, 자기 기반의 메모리 또는 논리를 포함할 수 있다. 일예로, 자기 기반의 메모리 또는 논리는 MRAM, STT-MRAM, TAS-MRAM 및 스핀트로닉 논리를 포함할 수 있다.
도 9를 참조하면, 다이(120)와 기판(110)을 와이어(130)를 통해 연결한다. 와이어(130)는 다이(120)의 활성면에 형성된 패드(121)에 일단이 연결되고, 기판(110)에 타단이 각각 연결될 수 있다. 따라서, 다이(120)와 기판(110)은 와이어(130)를 통해 서로 전기적으로 연결될 수 있다.
도 10을 참조하면, 다이(120)와 와이어(130)를 몰딩층(140)으로 매립한다. 몰딩층(140)은 통상의 에폭시 몰딩 컴파운드(EMC) 또는 엔캡슐런트 재질을 가지며, 액상 또는 분말상으로 공급될 수 있다. 몰딩층(140)은 인쇄 방식이나 압축 몰딩 방식을 이용하여 형성될 수 있다.
도 11을 참조하면, 몰딩층(140)의 외부를 감싸도록 자기 쉴드층(160)을 형성한다. 자기 쉴드층(160)은 몰딩층(140)을 감싸도록 스퍼터링, 스프레이 등을 이용한 코팅 방식 또는 미리 제조된 박스 형태의 메탈 켄 형태 등으로 형성될 수 있다. 이때, 자기 쉴드층(160)은 기판(110) 내에 형성된 자기 차폐층(150)과 접하도록 기판(110)의 측면까지 연장되어 형성될 수 있다. 자기 쉴드층(160)을 형성된 후에는 기판(110)의 제2면(112) 상에 상호접속부(180)가 형성될 수 있다. 상호접속부(180)는 와이어(130)를 통해 다이(120)와 전기적으로 연결될 수 있다.
도 12 내지 도 14는 도 5에 도시된 자기 차폐층의 제조방법을 나타낸 도면이다.
도 12를 참조하면, 자기 차폐층(250)을 포함하는 기판(210)의 제1면(251) 상에 다이(220)가 배치되고, 다이(220)는 와이어(230)를 통해 기판(210)과 연결된다. 이는 도 8 및 도 9에 도시된 제조방법과 동일할 수 있다.
도 13을 참조하면, 다이(220)와 와이어(230)의 주변 부위를 감싸도록 자기 쉴드층(260)이 형성된다. 또한, 자기 쉴드층(260)의 말단은 기판(210)의 배선(213)과 연결될 수 있다. 즉, 자기 쉴드층(260)의 말단은 에폭시 등의 접착 부재(261)를 통해 기판(210)과 접착될 수 있다. 이때, 자기 쉴드층(260)은 기판(210)의 배선(213)을 통해 기판(210) 내에 형성된 자기 차폐층(250)과 연결될 수 있다.
도 14를 참조하면, 다이(220), 와이어(230) 및 자기 쉴드층(260)이 몰딩층(240)에 의해 매립된다. 즉, 몰딩층(240)은 다이(220) 및 와이어(230)뿐만 아니라, 자기 쉴드층(260)의 주변 부위도 모두 감싸도록 형성될 수 있다. 몰딩층(240)이 형성된 후에는 자기 쉴드층(260)의 상부면이 몰딩층(240)으로부터 노출되도록 후속 공정(backend)이 수행될 수 있다. 따라서, 다이(220)를 감싸는 자기 쉴드층(260)은 몰딩층(240)에 의해 매립되되, 상부면이 노출되는 형태를 가질 수 있다. 또한, 기판(210)의 제2면(212) 상에 상호접속부(280)가 형성될 수 있다. 상호접속부(280)는 와이어(230)를 통해 다이(220)와 전기적으로 연결될 수 있다.
도 15는 본 발명의 MRAM을 포함하는 SoC(System On Chip)를 개략적으로 나타낸 도면이다.
도 15를 참조하면, 본 발명에 따른 MRAM(120)이 SoC(system on chip)(500) 내에 포함될 수 있다. 즉, SoC(500) 내에는 cpu(central processing unit)(510), DSP(digital signal processor)(520), MRAM(random access memory)(120), EEPROM(electrically erasable programmable read only memory)(530) 및 I/O(input/output)(540) 등이 포함될 수 있다. 이러한 SoC(500) 내의 각각의 구성 요소들은 MRAM(120)의 기능을 잠재적으로 방해할 수 있는 자기장이 생성될 수 있다.
허나, 본 발명의 실시예에서와 같이, cpu(510) 또는 MRAM(120)이 배치되는 기판 내에 자기 차폐층을 적용함으로써 외부 자기장에 의한 MTJ 구조의 자성 방향 오류를 방지할 수 있다. 따라서, SoC(500) 내의 각각의 구성 요소들에 의해 유입되는 외부 자기장으로부터 MRAM(120)의 차폐 효과를 향상시킬 수 있다.
상술한 바와 같이, 강자성 물질로 형성된 자기 차폐층을 기판 내에 포함되도록 하여 다이의 하부에서 다이의 주변 부위를 모두 커버하도록 형성함으로써, 외부에서 유입되는 외부 자기장이 다이의 주변 부위로 유도되도록 할 수 있다. 즉, 다이로 유입되는 외부 자기장의 세기를 감소시킬 수 있는 효과가 있다.
또한, 자기 쉴드층이 몰딩층 외부를 감싸도록 형성하되, 기판에 형성된 자기 차폐층과 접하도록 형성함으로써, 외부에서 유입되는 외부 자기장이 자기 쉴드층과 자기 차폐층을 통해 다이 주변 부위로 더욱 집중 되도록 할 수 있다. 따라서, 다이 주변 부위로 집중된 외부 자기장을 빠르게 감쇠시킬 수 있기 때문에 차폐 효과를 더욱 향상시킬 수 있다.
더 나아가, 자기 쉴드층의 상부면을 몰딩층으로부터 노출되도록 형성함으로써, 자기 쉴드층이 외부 자기장을 차폐하는 차폐 특성 외에, 내부에서 발생되는 열을 노출된 상부면을 통해 외부로 빠르게 방출하기 위한 히트 스프레더 특성을 갖도록 할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시례들은 이해를 돕기 위해 특정례를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시례들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형례들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
110 : 기판 120 : 다이
121 : 패드 130 : 와이어
140 : 몰딩층 150 : 자기 차폐층
151 : 관통홀 160 : 자기 쉴드층
152 : 코팅층 170 : 접착 부재
180 : 상호접속부 470 : 보강층

Claims (22)

  1. 패드가 형성된 활성면과 이에 대응하는 비활성면을 갖는 다이;
    상기 다이가 배치되는 제1면과 상기 제1면에 대향되는 제2면을 갖는 기판;
    상기 기판의 제1면 상에 형성되고, 상기 다이의 상부에 형성된 자기 쉴드(shiled)층; 및
    상기 기판의 제1면 상에서 상기 다이를 매립하는 몰딩층을 포함하고,
    상기 기판 내에는 외부에서 유입되는 외부 자기장을 상기 다이 외곽으로 유도하기 위한 자기 차폐층을 포함하는 자기 차폐층을 구비한 MRAM 패키지.
  2. 제1항에 있어서,
    상기 자기 차폐층의 외곽 크기는 상기 다이의 크기보다 큰 크기를 갖는 것인 자기 차폐층을 구비한 MRAM 패키지.
  3. 제1항에 있어서,
    상기 자기 차폐층은 중앙에 형성된 관통홀을 포함하는 자기 차폐층을 구비한 MRAM 패키지.
  4. 제3항에 있어서,
    상기 관통홀은 상기 다이의 크기와 같거나 또는, 상기 다이의 크기보다 작은 크기를 갖는 것인 자기 차폐층을 구비한 MRAM 패키지.
  5. 제1항에 있어서,
    상기 자기 차폐층은 강자성 물질(ferromagnetic material)로 형성된 것인 자기 차폐층을 구비한 MRAM 패키지.
  6. 제1항에 있어서,
    상기 자기 쉴드층은 상기 몰딩층의 외부를 감싸도록 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지.
  7. 제6항에 있어서,
    상기 자기 쉴드층은 상기 자기 차폐층의 측면과 접하도록 상기 기판까지 연장되어 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지.
  8. 제1항에 있어서,
    상기 몰딩층은 상기 자기 쉴드층을 매립하도록 형성되되, 상기 자기 쉴드층의 상부면은 상기 몰딩층으로부터 노출되는 것인 자기 차폐층을 구비한 MRAM 패키지.
  9. 제8항에 있어서,
    상기 자기 쉴드층은 상기 다이의 주변 부위를 감싸도록 형성되되, 상기 기판에 형성된 배선과 연결되고,
    상기 자기 쉴드층은 상기 배선을 통해 상기 자기 차폐층과 연결되도록 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지.
  10. 제1항에 있어서,
    상기 자기 쉴드층은 상기 다이 상부면과 접하도록 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지.
  11. 제10항에 있어서,
    상기 자기 쉴드층은 상기 몰딩층의 외부를 감싸도록 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지.
  12. 제11항에 있어서,
    상기 자기 쉴드층은 상기 기판에 형성된 배선과 연결되고,
    상기 자기 쉴드층은 상기 배선을 통해 상기 자기 차폐층과 연결되도록 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지.
  13. 제10항에 있어서,
    상기 기판의 제1면 상에 배치되되, 상기 기판의 외곽 부위에 링 형태로 배치되는 보강층을 더 포함하고,
    상기 자기 쉴드층은 상기 보강층의 상부면과 접하도록 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지.
  14. 제13항에 있어서,
    상기 보강층의 상부면은 상기 다이의 상부면과 동일 평면을 갖도록 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지.
  15. 제13항에 있어서,
    상기 보강층은 상기 기판에 형성된 배선과 연결되고,
    상기 보강층은 상기 배선을 통해 상기 자기 차폐층과 연결되도록 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지.
  16. 내부에 자기 차폐층이 형성된 기판의 제1면 상에 다이를 배치하는 단계;
    상기 기판의 제1면 상에서 상기 다이를 몰딩층을 이용하여 매립하는 단계; 및
    상기 몰딩층을 감싸도록 자기 쉴드층을 형성하는 단계를 포함하는 자기 차폐층을 구비한 MRAM 패키지의 제조방법.
  17. 제16항에 있어서, 상기 다이를 배치하는 단계 전에,
    중앙에 관통홀이 형성된 상기 자기 차폐층을 상기 기판 내에 형성하는 단계를 더 포함하되,
    상기 관통홀은 상기 다이의 크기와 같거나 또는, 상기 다이의 크기보다 작은 크기를 갖는 것인 자기 차폐층을 구비한 MRAM 패키지의 제조방법.
  18. 제16항에 있어서,
    상기 자기 쉴드층은 상기 몰딩층의 외부를 감싸도록 형성되되, 상기 자기 차폐층의 측면과 접하도록 상기 기판까지 연장되어 형성된 것인 자기 차폐층을 구비한 MRAM 패키지의 제조방법.
  19. 제16항에 있어서,
    상기 자기 쉴드층은 상기 몰딩층을 감싸도록 형성되되, 상기 다이의 상부면에 접하도록 형성되고,
    상기 자기 쉴드층은 상기 기판에 형성된 배선과 연결되되, 상기 배선을 통해 상기 자기 차폐층과 연결되도록 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지의 제조방법.
  20. 제16항에 있어서,
    상기 기판의 제1면 상에 배치되되, 상기 기판의 외곽 부위에 배치되는 보강층을 더 포함하고,
    상기 자기 쉴드층은 상기 보강층과 접하도록 형성되되,
    상기 보강층은 상기 기판에 형성된 배선과 연결되고, 상기 배선을 통해 상기 자기 차폐층과 연결되도록 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지의 제조방법.
  21. 내부에 자기 차폐층이 형성된 기판의 제1면 상에 다이를 배치하는 단계;
    상기 다이를 감싸도록 상기 다이 주변 부위에 자기 쉴드층을 형성하는 단계;
    상기 기판의 제1면 상에서 상기 다이와 상기 자기 쉴드층을 몰딩층을 이용하여 매립하는 단계; 및
    상기 자기 쉴드층의 상부면을 상기 몰딩층으로부터 노출시키는 단계를 포함하는 자기 차폐층을 구비한 MRAM 패키지의 제조방법.
  22. 제21항에 있어서,
    상기 자기 쉴드층은 상기 기판에 형성된 배선과 연결되되, 상기 배선을 통해 상기 자기 차폐층과 연결되도록 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지의 제조방법.
KR1020220036531A 2021-11-24 2022-03-24 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 KR102604273B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210163578 2021-11-24
KR1020210163578 2021-11-24

Publications (2)

Publication Number Publication Date
KR20230076720A true KR20230076720A (ko) 2023-05-31
KR102604273B1 KR102604273B1 (ko) 2023-11-20

Family

ID=86543842

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020220036529A KR102624903B1 (ko) 2021-11-24 2022-03-24 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법
KR1020220036530A KR102613576B1 (ko) 2021-11-24 2022-03-24 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법
KR1020220036531A KR102604273B1 (ko) 2021-11-24 2022-03-24 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020220036529A KR102624903B1 (ko) 2021-11-24 2022-03-24 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법
KR1020220036530A KR102613576B1 (ko) 2021-11-24 2022-03-24 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법

Country Status (1)

Country Link
KR (3) KR102624903B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251226A (ja) * 2007-07-09 2007-09-27 Nec Electronics Corp 半導体装置
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
KR20150130660A (ko) * 2014-05-14 2015-11-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20160044514A (ko) * 2013-10-15 2016-04-25 인텔 코포레이션 자기 차폐형 집적 회로 패키지
KR102293010B1 (ko) 2018-06-18 2021-08-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 자기장 차폐 구조물을 사용한 외부 자기장으로부터의 mram의 보호

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809693B1 (ko) * 2006-08-01 2008-03-06 삼성전자주식회사 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법
KR102345062B1 (ko) * 2019-11-20 2021-12-30 (주)에이티세미콘 반도체 패키지 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251226A (ja) * 2007-07-09 2007-09-27 Nec Electronics Corp 半導体装置
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
KR20160044514A (ko) * 2013-10-15 2016-04-25 인텔 코포레이션 자기 차폐형 집적 회로 패키지
KR20150130660A (ko) * 2014-05-14 2015-11-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR102293010B1 (ko) 2018-06-18 2021-08-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 자기장 차폐 구조물을 사용한 외부 자기장으로부터의 mram의 보호

Also Published As

Publication number Publication date
KR20230077601A (ko) 2023-06-01
KR102624903B1 (ko) 2024-01-16
KR20230076719A (ko) 2023-05-31
KR102604273B1 (ko) 2023-11-20
KR102613576B1 (ko) 2023-12-13

Similar Documents

Publication Publication Date Title
US10825776B2 (en) Semiconductor packages having semiconductor chips disposed in opening in shielding core plate
KR102086364B1 (ko) 반도체 패키지
US10381312B2 (en) Semiconductor package and method of manufacturing the same
US8039939B2 (en) Embedded wiring board, semiconductor package including the same and method of fabricating the same
US7829980B2 (en) Magnetoresistive device and method of packaging same
KR101656330B1 (ko) 자기저항 랜덤 액세스 메모리(mram)를 위한 작은 폼 팩터 자기 실드
US9299631B2 (en) Stack-type semiconductor package
US20060289970A1 (en) Magnetic shielding of MRAM chips
KR102059815B1 (ko) 안테나 기판 및 이를 포함하는 안테나 모듈
CN104701287A (zh) 具有热点热管理部件的3dic封装
US20210257275A1 (en) Semiconductor package
JP2015053450A (ja) 半導体装置及びその製造方法
CN110299354A (zh) 半导体封装
US9893020B2 (en) Semiconductor device
WO2013098929A1 (ja) 半導体チップ及びそれを搭載した半導体モジュール
KR20190004462A (ko) 팬-아웃 반도체 패키지
US7868439B2 (en) Chip package and substrate thereof
US11658131B2 (en) Semiconductor package with dummy pattern not electrically connected to circuit pattern
KR102604273B1 (ko) 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법
US20140353830A1 (en) Semiconductor devices with multilayer flex interconnect structures
US11177318B2 (en) Semiconductor package and method of forming the same
TWI471993B (zh) 半導體封裝及形成半導體封裝的方法
US11894310B2 (en) Fan-out semiconductor package
TWI823618B (zh) 電子封裝件
KR20110045359A (ko) 단층 패키지 기판 및 그 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant