JP4886963B2 - 磁気メモリ素子 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は磁気メモリ素子に関する。より詳細には、本発明は、データ層内に制御された核形成場所を有する磁気メモリ素子に関する。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（MRAM）素子を例にとって考察する。MRAM素子は磁気トンネル接合の抵抗性交点のアレイを含む。各磁気トンネル接合は、ワード線とビット線の交点に配置され、常に安定した２つの向きのうちの一方を示す磁化を有する。これら２つの安定した向き、すなわち平行及び反平行はそれぞれ「０」及び「１」の論理値を表す。
【０００３】
「選択された」磁気トンネル接合上での書込み動作は、選択された磁気トンネル接合を横切るワード線及びビット線に書込み電流を供給することにより実行される。書込み電流は２つの直交する外部磁界を生成する。磁気トンネル接合は、２つの直交する磁界が存在する場合にのみ切り替わる（平行から反平行に、又は反平行から平行に）ように設計されている。
【０００４】
書込み電流が供給された一方の線（ビット線又はワード線のいずれか）にのみ沿って、「片方だけ選択された」磁気トンネル接合が存在する。したがって片方だけ選択された磁気トンネル接合は、書込み動作中に、一方の外部磁界にのみさらされる。磁気トンネル接合は、１つの磁界の存在時には切り替わらないように設計されている。
【０００５】
しかしながら実際には、MRAMアレイ内の磁気トンネル接合を切替える磁界の大きさは広い範囲に分布し、磁気メモリ素子の切替え分布が大きく、表面上は類似する磁気トンネル接合の切替え磁界は不均一であり、一様ではない。片方だけ選択された磁気トンネル接合の中には、１つの外部磁界のみが存在する際に切り替わるものもあれば、選択された磁気トンネル接合の中には、２つの直交する磁界が存在する場合であっても切り替わらないものもある。
【０００６】
書込みの誤りは、選択された磁気トンネル接合の磁化の向きが切り替えられない場合に、又は片方だけ選択された磁気トンネル接合の磁化の向きが意図せずに切り替えられる場合に生じる。大きなMRAMアレイの場合、数多くの書込み誤りによって、誤り符号の訂正に大きな負荷がかかる。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、データ層内に制御された核形成場所を有する磁気メモリ素子を提供することである。
【０００８】
【課題を解決するための手段】
本発明の一態様によれば、磁気メモリ素子の強磁性データ層が、制御された核形成場所とともに形成される。本発明の他の態様及び利点は、本発明の原理を例示する添付の図面とともに取り上げられる以下の詳細な説明から明らかになるであろう。
【０００９】
【発明の実施の形態】
例示を目的とする図面に示すように、本発明は、磁気メモリ素子のアレイを含むMRAM素子において具現化される。MRAM素子のデータ層は、制御された核形成場所を有する。制御された核形成場所は、磁気メモリ素子の切替え分布を改善し、それにより磁気メモリ素子への書込みの信頼性を高める。
【００１０】
ここで図１を参照すると、この図は、メモリセル14のアレイ12を含むMRAM素子10を示す。そのメモリセル14は行及び列に配列され、行はｘ方向に延在し、列はｙ方向に延在する。素子10の説明を簡単にするために、比較的少ない数のメモリセル14のみを示す。実際には、任意の寸法のアレイが使用される。
【００１１】
ワード線16がメモリセルアレイ12のｘ方向に延伸し、ビット線18がメモリセルアレイ12のｙ方向に延伸する。アレイ12の１行当たり１つのワード線16が存在し、アレイ12の１列当たり１つのビット線18が存在する。各メモリセル14はワード線16とビット線18との交点に配置されている。
【００１２】
またMRAM素子10は、メモリセル14上で読出し及び書込み動作を実行するための読出し／書込み回路（図示せず）を含む。読出し／書込み回路は、読出し動作中に、選択されたメモリセルの抵抗状態を読み取る。また読出し／書込み回路は、書込み動作中に、選択されたワード線16及びビット線18に書込み電流を供給する。
【００１３】
各メモリセル14は、少なくとも１つの磁気メモリ素子を含む。磁気メモリ素子は、磁気トンネル接合、巨大磁気抵抗（GMR）素子、磁気抵抗効果（AMR）素子あるいはデータ層が切り替えられる任意の他の磁気メモリ素子とすることができる。これらの素子は、スペーサ層によって分離されている強磁性データ層及び基準層を含む。磁気メモリ素子がGMR素子である場合には、スペーサ層は銅のような導電性材料から形成される。磁気メモリ素子が磁気トンネル接合である場合には、スペーサ層は、酸化アルミニウム（Al₂O₃）のような材料から形成される絶縁性トンネル障壁である。
【００１４】
さらに図２を参照すると、この図は例示的な磁気メモリ素子50を示す。例示的な磁気メモリ素子50は、ピン止め層52と、データ層54と、ピン止め層52とデータ層54との間にある絶縁性トンネル障壁56とを含む磁気トンネル接合である。ピン止め層52は、ピン止め層52の平面内に配向するが、対象の範囲内の磁界がかけられても回転しないように固定されている磁化（ベクトルM1によって表される）を有する。データ層54は、ピン止めされていない磁化（ベクトルM2によって表される）を有する。したがってデータ層54内の磁化は、データ層54の平面内に存在する軸（「容易」軸）に沿って２つの方向のうちのいずれかに配向される（図中、一方の方向は実線で示され、他方の方向は破線で示されている）。ピン止め層52及びデータ層54の磁化ベクトル（M1及びM2）が同じ方向を向く場合、配向する場合には、磁気トンネル接合の向きは「平行」であると言われる。ピン止め層52及びデータ層54の磁化ベクトルが反対の方向、異なる方向を向く場合には、磁気トンネル接合の向きは「反平行」であると言われる。
【００１５】
絶縁性トンネル障壁56によって、データ層54とピン止め層52の間に量子力学的トンネル現象が生じるようになる。このトンネル現象は電子スピン依存性であり、磁気トンネル接合の抵抗がピン止め層52及びデータ層54の磁化の相対的な向き、配向の関数になる。磁化の向き、すなわち格納される論理状態は、磁気トンネル接合の抵抗状態を読み取ることにより読み出すことができる。
【００１６】
書込み電流は、選択されたメモリセルを横切るワード線16及びビット線18の周囲に磁界を生成する。これら２つの磁界が合成されると、データ層の飽和保磁力より大きくなり、それによりデータ層54の磁化ベクトル（M2）が所望の向きに反転、配向される。磁気トンネル接合に対するヒステリシス曲線を図３に示す。飽和保磁力はHcによって示されている。合成された磁界が飽和保磁力より大きくなると、その磁気トンネル接合が切り替えられる。
【００１７】
ここで図４を参照すると、この図はMRAM素子10のアレイ12内の複数のデータ層54を示す。データ層54は、制御された核形成場所58を有する。核形成場所58は、磁化の反転が開始される領域である。それらの場所は、データ層54の隣接する領域60に対して低い切替え閾値を有する。核形成場所58は、それらがアレイ12内の全てのメモリセルのそれぞれのデータ層54内で同じ場所を占めるという点で、制御された場所である。その場所は、データ層54の縁部に沿って存在することが好ましく、角部付近に存在することがより好ましい。
【００１８】
核形成、すなわち反対方向への切替えの開始は、核形成場所58において生じる。核形成場所58はデータ層54の隣接する領域60によって完全には包囲されていないので、データ層54の核形成場所58と隣接する領域60の間の磁気的な交換相互作用は低減され、隣接する領域60及び核形成場所58の境界においてのみ生じる。結果として、反対方向への切替えは、隣接する領域60が欠陥を含む場合であっても、常に核形成場所58において開始する。
【００１９】
核形成場所58がデータ層54の縁部に沿って形成されている場合には、核形成がランダムに生じることが少なくなる。結果として、素子10内のメモリセル14の切替え分布（飽和保磁力の分布）がより一様になる。
【００２０】
核形成場所58は、データ層54からの突出部とすることも、又はデータ層54内の凹部とすることもできる。凹部又は突出部の形状は、円形、楕円形、矩形あるいは任意の他の形状とすることができる。
【００２１】
核形成場所58の寸法は、データ層54の幅をWとした場合に、0.25W〜0.75Wとすることができる。しかしながら、核形成場所58の寸法はこの範囲に限定されない。核形成場所58の寸法は、データ層54の幅Wよりも著しく小さく、例えば0.05W〜0.1Wにすることができる。
【００２２】
核形成場所58は、データ層54と同じ厚みである場合も、それより厚い場合もある。したがって突出部は、データ層54と同じ厚みを有する場合があり、凹部はデータ層54を介して延伸することがある。
【００２３】
アレイ12にわたって核形成場所58の寸法及び形状を一定とすることができる。アレイ12にわたって寸法及び形状が一定であることにより、核形成エネルギーの均一性が改善される。核形成場所58の寸法及び形状を一定とすることによって、より均一な核形成エネルギーがもたらされる。
【００２４】
データ層54は図４に示す核形成場所58に制限されない。他の形式及び構成の核形成場所を図５ａ〜図５ｆに示す。図５ａ、５ｂ、５ｃ、５ｆは、核形成場所58が凹部ではなく突出部である場合を示しており、図５ｂ〜５ｆは、データ層54が２つ以上の核形成場所58を有する場合を示しており、図５ｂ、５ｅ、５ｆは、２つの核形成場所58が別個の縁部に形成されている場合を示している。
【００２５】
図５ｂ〜図５ｅでは、核形成場所58が、データ層54上で対称な構成を有するように示されている。しかしながら、それらの核形成場所はそのような構成に制限されない。例えば、図５ｆは、核形成場所58が非対称な構成を有していることを示す。非対称な構成を利用して、切替え磁界のオフセットを補償することができる。例えば、ある１つの場所が、ある方向に対して高い切替え磁界で核形成し、他の方向に対して低い切替え磁界で核形成するように構成することができる。これにより、そのオフセットは静磁気によって相殺される。
【００２６】
ここで図６を参照すると、この図はMRAM素子の製造の第１段階を示す。ここに示す製造は、磁気トンネル接合に関連して記載される。
【００２７】
読出し／書込み回路及び他の回路をシリコン基板内に形成する（110）。ビット線を基板上に形成する（112）。磁気メモリ素子材料の積層体を付着する（114）。磁気トンネル接合のための積層体は、ピン止め強磁性層材料、絶縁性トンネル障壁材料及びデータ層材料を含む。データ層材料は、ピン止め層材料の前に付着される場合も、後に付着される場合もある。
【００２８】
ビットを形成する（116）。リソグラフィ（例えばフォトリソグラフィ、電子ビームリソグラフィ）を利用して、積層体上にパターンを画定し、ビットをイオンミリング、化学エッチング、ドライエッチング等のような工程によって形成することができる。このパターンは核形成場所の画定を含む。これにより核形成場所（例えば突出部、凹部）がビットの形成中に形成される。
【００２９】
ビット（核形成場所を含む）を画定するために、ビット形成中にハードマスクが利用される。ハードマスクの利点は、縁部の粗さが低減され、ビットを互いに近接して形成することができることにある。
【００３０】
各ビットはそのピン止め層まで下方にミリング、切削される。その結果として、１つの核形成場所が各ピン止め層上と、各データ層上とに形成される。
【００３１】
ビット間の間隙を絶縁誘電体で満たす（118）。さらにビット線を付着する（120）。
【００３２】
さらに別の段階でMRAM素子を追加することができる。二酸化ケイ素のような絶縁材料を直前の段階で形成した素子上に付着し、上述のステップ112〜120を繰り返すことにより、新たな段階の素子を形成することができる。
【００３３】
MRAM素子は種々の用途で利用することができる。例えば、MRAM素子を、固体ハードドライブ、ハードディスクドライブ及びデジタルカメラのような装置において、長期のデータ記憶用として利用することができる。MRAM素子を、超高速プロセッサ及びネットワーク装置のような組込み型の用途に対して利用することもできる。
【００３４】
本発明は、上記し、図示した特定の実施形態に限定されない。本発明は、添付の特許請求の範囲の記載にしたがって解釈される。
【００３５】
【発明の効果】
本発明によれば、磁気メモリ素子（50）の強磁性データ層（54）が、制御された核形成場所（58）とともに形成される。磁気ランダムアクセスメモリ（「MRAM」）素子（10）は、このような磁気メモリ素子（50）のアレイを含む。本発明は、データ記憶素子を製造する方法であって、強磁性データ層（54）のアレイ（12）を形成するステップを含み、各強磁性データ層（54）が第１隣接領域（58）及び第２隣接領域（60）を有し、第１隣接領域（58）が第２隣接領域（60）よりも低い切替え閾値を有し、第１隣接領域（58）が第２隣接領域（60）よりも実質上小さく、第１隣接領域（58）がアレイにわたって強磁性データ層のそれぞれの上の同じ場所に配置されている方法に関する。この構成により、切替え分布を改善し、書込みの信頼性を高める磁気メモリ素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるMRAM素子を示す図である。
【図２】 MRAM素子の磁気メモリ素子を示す図である。
【図３】磁気メモリ素子に関するヒステリシス曲線を示す図である。
【図４】 MRAM素子内のデータ層のアレイを示す図である。
【図５ａ】制御された核形成場所の種々の形式及び構成を有するデータ層の１つを示す図である。
【図５ｂ】制御された核形成場所の種々の形式及び構成を有するデータ層の１つを示す図である。
【図５ｃ】制御された核形成場所の種々の形式及び構成を有するデータ層の１つを示す図である。
【図５ｄ】制御された核形成場所の種々の形式及び構成を有するデータ層の１つを示す図である。
【図５ｅ】制御された核形成場所の種々の形式及び構成を有するデータ層の１つを示す図である。
【図５ｆ】制御された核形成場所の種々の形式及び構成を有するデータ層の１つを示す図である。
【図６】本発明の一実施形態によるMRAM素子を製造する方法を示す図である。
【符号の説明】
１０ MRAM素子
１２ アレイ
１４ メモリセル
１６ ワード線
１８ ビット線
５２ ピン止め層
５４ 絶縁性トンネル障壁
５６ 強磁性データ層
５８ 第１隣接領域
６０ 第２隣接領域

Claims (4)

1. ピン止め層と、前記ピン止め層上に形成された絶縁性トンネル障壁層と、前記絶縁性トンネル障壁層上に形成されたデータ層と、を有する磁気メモリ素子であって、
   前記データ層は、磁化の反転が開始される領域である、制御された核形成場所を有し、
   前記制御された核形成場所は、前記データ層の縁部から突出して配置され、
   前記制御された核形成場所の厚みは、前記データ層の厚みよりも厚いことを特徴とする磁気メモリ素子。
2. 前記制御された核形成場所は、前記データ層に複数配置されていることを特徴とする請求項１に記載の磁気メモリ素子。
3. 前記制御された核形成場所は、前記データ層上で対称に配置されていることを特徴とする請求項２に記載の磁気メモリ素子。
4. 前記制御された核形成場所は、前記データ層上で非対称に配置されていることを特徴とする請求項２に記載の磁気メモリ素子。

Images