JP2000100153A - 磁気メモリ・セル - Google Patents
磁気メモリ・セルInfo
- Publication number
- JP2000100153A JP2000100153A JP11247566A JP24756699A JP2000100153A JP 2000100153 A JP2000100153 A JP 2000100153A JP 11247566 A JP11247566 A JP 11247566A JP 24756699 A JP24756699 A JP 24756699A JP 2000100153 A JP2000100153 A JP 2000100153A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic memory
- memory cell
- data storage
- magnetization
- storage layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
因となる端領域内のランダムな向きの磁化パターンを除
去し、安定化した磁気メモリを提供する。 【解決手段】磁気メモリ・セル40は、変更可能な磁界
を記憶するデータ記憶層50と、磁化方向がピン留めさ
れた基準層54と、トンネル障壁52とを有する。磁気
メモリ・セル40は、さらに、データ記憶層50の両側
の縁に近い一対の端領域57および58の磁化方向をピ
ン留めする安定化材料55および56の層を有する。デ
ータ記憶層50の磁化容易軸はx軸と平行である。安定
化材料55および56は、端領域57および58の磁化
方向を実質上y軸と平行な向きにピン留めする。また、
安定化材料55および56は、層50〜54の縁の絶縁
を提供し、磁気メモリ・セル40に対する読み書きアク
セスを提供するために使用される導体への電気的結合を
防ぐ。
Description
る安定化( stabilized )した磁気メモリ・セルに関す
る。
netic random access memory, MRAM)などの磁気メ
モリは、一般に、磁気メモリ・セルのアレイを有する。
それぞれの磁気メモリ・セルは、通常、データ記憶層
( data storage layer )と基準層( reference laye
r)とを有する。データ記憶層は、通常、外部磁界を印
加することによって変化可能な向きに磁化パターンを記
憶する磁性材料( magneticmaterial)の層または薄膜
である。基準層は、通常、磁化が特定の方向に固定また
は「ピン留め( pinned )」された磁性体材料の層であ
る。
ターンは、通常、内部領域( interior region)と縁領
域( edge region)の2つの別個の磁化領域からなる。
内部領域の磁化は、通常、データ記憶層の磁化容易軸
( easy axis)と一致する。縁領域の磁化は、対応する
縁と平行になる傾向がある。磁気メモリ・セルのデータ
記憶層の磁化の全体的な向きは、内部領域の磁化と縁領
域の磁化に起因する。
データ記憶層と基準層の磁化の相対的な向きに依存す
る。磁気メモリ・セルは、一般に、データ記憶層の磁化
の全体的な向きが、その基準層の磁化方向と平行な場合
に低抵抗( low resistance )の状態にある。これと反
対に、磁気メモリ・セルは、一般に、データ記憶層の磁
化の全体的な向きが、その基準層の磁化方向と逆平行
( anti parallel)の場合に高抵抗( high resistanc
e)の状態である。
理状態は、一般に、データ記憶層の磁化の全体的な向き
を変更する外部磁界を印加( apply)することにより書
き込まれる。外部磁界は、磁気メモリ・セルを高抵抗状
態と低抵抗状態に切り替える切換磁界( switching fi
eld )と呼ばれることがある。安定化した磁気メモリ・
セル(以下、安定化磁気メモリ・セルという。)は、適
切に定義された切換磁界によって切り替えられるまで高
抵抗状態または低抵抗状態に留まるものと定義すること
ができる。
では、一般に、個々の磁気メモリ・セルのデータ記憶層
の縁の近くに凹凸が形成される。たとえば、そのような
凹凸は、データ記憶層の縁を形成するパターニング段階
の不正確さによって生じることがある。これは、通常、
磁気メモリの記憶密度を高めるために使用されるリソグ
ラフィ( lithography)の範囲でより小さな要素を形成
するときにより明らかになる。しかしながら、そのよう
な凹凸は、個々の磁気メモリ・セルを不安定にすること
がある。たとえば、そのような凹凸は、データ記憶層の
縁領域に、予測不可能かまたはランダムな向き( orien
tation)と切換挙動( switching behavior )を有する
磁気パターンを発生させる。
従来の解決策は、各データ記憶層を、その磁化容易軸の
方向に長い寸法を有する長方形として形成することであ
る。そのような構造により、通常、磁化容易軸がデータ
記憶層の磁化方向に与える影響が、縁から受ける影響よ
りも大きくなる。しかしながら、そのような長方形の構
造は、通常、書込み操作中にデータ記憶層の磁化方向を
反転させるためにより多くのエネルギーを必要とし、そ
れにより、そのような構造を使用するMRAMの電力消
費は大きくなる。さらに、そのような長方形の磁気メモ
リ・セルは、通常、MRAMで達成できる全体的な記憶
セル密度( memory cell density)を制限する。
で、無駄な消費電力を使用する、或いは、記憶セル密度
を制限することなく、磁気メモリ・セルの予測可能な切
換挙動の原因となる端領域内のランダムな向きの磁化パ
ターンを除去することにより安定化した磁気メモリを提
供することを目的とする。
・セルは、内部領域と、データ記憶層の一対の対向する
(両側の)縁の近くに一対の端領域を有するデータ記憶
層を備える。安定化磁気メモリ・セルは、端領域の磁化
を所定方向にピン留めし、それにより磁気メモリ・セル
の予測可能な切換挙動の原因となる端領域内のランダム
な向きの磁化パターンを除去する安定化材料( stabili
zing material )を有する。
定化する磁気メモリ・セル安定化方法は、一連の書込み
磁界を使用して磁気メモリ・セルの縁領域のランダムな
向きの磁化パターンを除去する。
を図面を参照して説明する。図1は一実施形態に係る安
定化した磁気メモリ・セル40の説明図である。磁気メ
モリ・セル40は、変更可能な磁界を記憶するデータ記
憶層50と、磁化方向がピン留めされた基準層54とを
有する。磁気メモリ・セル40は、さらに、データ記憶
層50の両側の縁に近い一対の端領域57および58の
磁化方向をピン留めする安定化材料55および56の層
を有する。
40は、データ記憶層50と基準層54の間にトンネル
障壁( tunnel barrier )52を有する。このような構
造の磁気メモリ・セル40は、読取り操作中に電荷がト
ンネル障壁52を通り抜けるため、スピン・トンネル装
置( spin tunneling device)と呼ばれることがある。
このトンネル障壁52の電荷の通り抜けは、スピン・ト
ンネル効果として知られる現象によるものであり、読取
り電圧が磁気メモリ・セル40に印加されるときに生じ
る。代替の実施形態において、磁気メモリ・セル40に
巨大磁石抵抗(giant magneto-resistive, GMR )構造
が使用されることもある。
面断面図を示す。また、図1(b)は、磁気メモリ・セ
ル40の切開平面図を示す。端領域57および58は、
データ記憶層50の磁化容易軸と垂直なデータ記憶層5
0の一対の両側の縁にある。データ記憶層50の磁化容
易軸は、同図のx軸と平行である。
および56は、端領域57および58の磁化方向を実質
上y軸と平行な向きにピン留めする。代替の実施形態に
おいて、安定化材料55および56は、端領域57およ
び58の磁化方向を実質上y軸と逆平行にピン留めす
る。
および58の磁界の向きをピン留めするだけでなく、層
50〜54の縁の絶縁を提供し、磁気メモリ・セル40
に対する読み書きアクセスを提供するために使用される
導体への電気的結合を防ぐ。1つの実施形態において、
安定化材料55および56は、端領域57および58を
ピン留めするために反強磁性特性( antiferromagnetic
property )を提供し、適切な絶縁特性を提供するニッ
ケル酸化物材料( nickel-oxide materia;)である。他
の実施形態において、安定化材料55および56に、F
e2O3や永久磁石材料などの他の反強磁性体材料を使用
することができる。
実施形態において、安定化材料55および56の絶縁特
性が必要とされず、そのためニッケル・マンガンなどの
材料が適切な場合がある。そのような実施形態では、安
定化材料55および56は、隣接したGMRセルの導体
ならびに個々のGMRセルの縁のピン留め材料としては
たらく。
dyは、実質上等しく、正方形のデータ記憶層50を形
成するように選択される。正方形のデータ記憶層50
は、MRAMで得られる密度を、長方形のメモリ・セル
を使用するとき得られる密度よりも高める。これは、所
与の最小特徴サイズ( given minimum feature)の場
合、所与の基板面積に、長方形の磁気メモリ・セルより
も多くの正方形の磁気メモリ・セルを形成できるためで
ある。他の実施形態では、長方形の形状を使用すること
ができる。
( permalloy layer)にピン留めする反強磁性層に結合
されたニッケル鉄(NiFe)などのパーマロイ層でも
よい。反強磁性体材料は、鉄マンガン(FeMn)やニ
ッケル・マンガン(NiMn)でもよい。反強磁性体材
料の代替材料は、NiO、TbCo、PtMnおよびI
rMnを含む。
定状態に関するデータ記憶層50の磁化方向の説明図で
ある。図2(a)は、第1の安定状態を示し、図2
(b)は、第2の安定状態を示す。
れた切換磁界に応答してx軸とデータ記憶層50の磁化
容易軸のまわりに回転する。データ記憶層50の内部の
磁化は、第1の安定状態でx軸と実質上逆平行に向けら
れ、第2の安定状態でx軸と実質上平行に向けられる。
憶層50の磁化容易軸と実質上垂直な方向にピン留めさ
れる。これにより、第1と第2の安定状態の一方が他方
よりも優先的に過度に安定したり長く安定したりするの
が防止される。
すフローチャートである。この方法は、バイアス磁界
( bias field )を使用して、切換磁界を印加する前に
データ記憶層50にランダムな向きの磁化パターンの小
さな領域を最小にする。バイアス磁界は、データ記憶層
50の側領域( side region)の自由磁極( free pol
e )の数を減少させ、不適切な磁区( domain )の核形
成部位( nucleation site)を減少させる。データ記憶
層50の側領域は、データ記憶層50の磁化容易軸と平
行な両側の縁近くの領域である。
モリ・セル40を安定化する磁気メモリ・セル安定化方
法は、たとえば、データ記憶層40の内部の磁化方向
が、実質上正のx方向であり、領域57および58の磁
化方向が、正のy方向であることを示す。
よび58における磁化を所望の向きに回転させ、端領域
57および58の自由磁極を減少させるように磁界を印
加する。1つの実施形態において、所望の方向は正のy
方向である。例において、ステップS102で印加され
た磁界は、正のy方向(Hy+)の磁界である。磁化の反
転は、データ記憶層50の側領域の磁化が、ステップS
102の最初に正のx方向にあるため、磁区の核形成で
はなく回転によって進行する。Hy+の磁界は、バイアス
磁界として端領域57および58に作用し、自由磁極の
数を減少させ、端領域57および58内の磁化を正のy
方向に合わせる。
50の内部の磁化方向を所望の論理状態の方に回転させ
るように磁界が印加される。このステップは、磁気メモ
リ・セル40を、対応するビットの所望の第1または第
2の論理状態に書き込む。この例において、磁化方向
は、負のx方向(Hx-)に印加された磁界を使用して負
のx方向に回転される。ステップS104の後で、デー
タ記憶層50の端領域57および58と側領域の磁化
は、ほとんど正のy方向である。磁化の反転は、磁区の
核形成ではなく磁化の回転によるものである。ステップ
S104の後のデータ記憶層の全体の磁化は、負のx方
向と磁化容易軸に最も近い。
02で印加された磁界が除去( remove )される。デー
タ記憶層50の内部領域の磁化は、ほとんどx軸の方向
に向けられる。
04で印加された磁界が除去される。データ記憶層50
の磁化は、この例では負のx方向の所望の論理状態を定
義した方向のままである。
102の前に、データ記憶層50の側領域の自由磁極を
減少させるために磁界が適用される。磁界の方向は、ビ
ットの現在の状態を読み取ることによって決定される。
磁界は、ビットの現在の状態と同じ向きに印加される。
この例では、ステップS100で印加される磁界は、正
のx方向(Hx+)の磁界である。
S100〜108は、端領域57および58がピン留め
されいるかピン留めされていないかに関係なく磁気メモ
リ・セル40に利用することができる。
る磁気メモリの平面図であり、磁気メモリ10は、追加
の磁気メモリ・セル41〜43と共に磁気メモリ・セル
40を有する磁気メモリ・セルのアレイを備えている。
磁気メモリ10は、また、磁気メモリ・セル40〜43
への読取りと書込みのアクセスを可能にする導体20お
よび21と30および31とを有する。導体30および
31は、上の( top)導体であり、導体20および21
は、それらと直角な下の( bottom )導体である。磁気
メモリ・セル40〜43はそれぞれ、寸法dxとdyを有
する。
れ、その論理状態は、導体20および21と30〜32
に電流を印加することにより操作される。たとえば、導
体30に+x方向の電流が印加されると、右手の法則に
より、データ記憶層50に+y方向の磁界(Hy+)が発
生する。導体30に−x方向の電流が印加されると、デ
ータ記憶層50に−y方向の磁界(Hy-)が発生する。
同様に、導体20に−y方向の電流が印加されると、デ
ータ記憶層50に−x方向の磁界(Hx+)が発生し、導
体20に+y方向の電流が印加されると、データ記憶層
50に+x方向の磁界(Hx-)が発生する。これらの誘
起磁界Hx+、Hx-、Hy+およびHy-を使用して、磁気メ
モリ・セル40の論理状態を安定化させかつ/または書
き込むことができる。
一対の対向した縁近くに一対の端領域(57および5
8)とを有するデータ記憶層(50)と、前記データ記
憶層(50)の上面において前記端領域(57および5
8)に重なり、前記端領域(57および58)の磁化を
所定の方向にピン留めし、磁気メモリ・セルに絶縁層を
提供することによって磁気メモリ・セルを安定化する安
定化材料(55および56)と、備える磁気メモリ・セ
ル。
(50)の磁化容易軸と実質上垂直である上記1に記載
の磁気メモリ・セル。
(50)の磁化容易軸と垂直である上記1に記載の磁気
メモリ・セル。
が、絶縁特性も提供する反強磁性体材料である上記1に
記載の磁気メモリ・セル。
物である上記4に記載の磁気メモリ・セル。
る上記4に記載の磁気メモリ・セル。
が、永久磁石である上記1に記載の磁気メモリ・セル。
(57および58)の磁化を回転させ、前記端領域(5
7および58)内の自由磁極を減少させる磁界を印加す
るステップと、論理状態に関して内部領域の磁化方向を
所望の方向まで回転させる磁界を印加するステップと、
を使用して前記論理状態を磁気メモリ・セルに書き込む
上記1に記載の磁気メモリ・セル。
を回転させる磁界を印加する前に、前記データ記憶層
(50)の一対の対向した側領域の自由磁極を減少させ
る磁界を印加する追加のステップを使用して前記論理状
態を磁気メモリ・セルに書き込む上記8に記載の磁気メ
モリ。
化を回転させる磁界を除去するステップと、前記内部領
域の磁化方向を回転させる磁界を除去するステップと、
をさらに使用して前記論理状態を磁気メモリ・セルに書
き込む上記8に記載の磁気メモリ・セル。
極を減少させるために、磁気メモリ・セルのデータ記憶
層(50)の一対の対向した端領域(57および58)
の磁化を回転させて、磁界を印加するステップと、論理
状態に関して前記データ記憶層(50)の内部領域の磁
化方向を所望の方向に回転させる磁界を印加するステッ
プと、を有する磁気メモリ・セル安定化方法。
層(50)の磁化容易軸と実質上平行である上記11に
記載の磁気メモリ・セル安定化方法。
層(50)の磁化容易軸と実質上逆平行である上記11
に記載の磁気メモリ・セル安定化方法。
8)の磁化を回転させる磁界が、前記内部領域の磁化方
向を回転させる磁界と実質上直角である上記11に記載
の磁気メモリ・セル安定化方法。
対向した側領域の自由磁極を減少させる磁界を適用する
ステップをさらに有する上記11に記載の磁気メモリ・
セル安定化方法。
8)の磁化を回転させる磁界を印加するステップの前
に、前記データ記憶層(50)の一対の対向した側領域
内の自由磁極を減少させる磁界を印加するステップを有
する上記11に記載の磁気メモリ・セル安定化方法。
る磁界が、前記内部領域の磁化方向を回転させる磁界と
実質上平行であることを特徴とする上記16に記載の磁
気メモリ・セル安定化方法。
た端領域(57および58)の磁化を回転させる磁界を
除去するステップをさらに有する上記11に記載の磁気
メモリ・セル安定化方法。
域の磁化方向を回転させる磁界を除去するステップをさ
らに有する上記11に記載の磁気メモリ・セル安定化方
法。
化を前記所定の方向にピン留めする磁気メモリ・セル内
に安定化材料(55および56)を提供するステップを
さらに有する上記11に記載の磁気メモリ・セル安定化
方法。
する、或いは、記憶セル密度を制限することなく、磁気
メモリ・セルの予測可能な切換挙動の原因となる端領域
内のランダムな向きの磁化パターンを除去することがで
き、それにより安定化した磁気メモリを提供することが
できる。
の説明図である。
ータ記憶層の磁化方向の説明図である。
ートである。
の平面図である。
Claims (1)
- 【請求項1】内部領域と、データ記憶層(50)の一対
の対向した縁近くに一対の端領域(57および58)と
を有するデータ記憶層(50)と、 前記データ記憶層(50)の上面において前記端領域
(57および58)に重なり、前記端領域(57および
58)の磁化を所定の方向にピン留めし、磁気メモリ・
セルに絶縁層を提供することによって磁気メモリ・セル
を安定化する安定化材料(55および56)と、 備えることを特徴とする磁気メモリ・セル。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/146819 | 1998-09-04 | ||
US09/146,819 US6072717A (en) | 1998-09-04 | 1998-09-04 | Stabilized magnetic memory cell |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000100153A true JP2000100153A (ja) | 2000-04-07 |
JP2000100153A5 JP2000100153A5 (ja) | 2006-09-07 |
Family
ID=22519125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11247566A Pending JP2000100153A (ja) | 1998-09-04 | 1999-09-01 | 磁気メモリ・セル |
Country Status (4)
Country | Link |
---|---|
US (2) | US6072717A (ja) |
EP (1) | EP0986065A3 (ja) |
JP (1) | JP2000100153A (ja) |
CN (1) | CN1186781C (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002056665A (ja) * | 2000-06-20 | 2002-02-22 | Hewlett Packard Co <Hp> | 磁気的に安定な磁気抵抗メモリ素子 |
US6765824B2 (en) | 2002-03-29 | 2004-07-20 | Kabushiki Kaisha Toshiba | Magneto-resistance element capable of controlling the position and size of edge domain and the coercivity and magnetic memory |
US7414880B2 (en) | 2005-07-15 | 2008-08-19 | Kabushiki Kaisha Toshiba | Magnetoresistive effect element and magnetic memory |
CN102473450A (zh) * | 2009-07-13 | 2012-05-23 | 希捷科技有限公司 | 具有带垂直磁化取向的基准层的磁性叠层 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6163477A (en) * | 1999-08-06 | 2000-12-19 | Hewlett Packard Company | MRAM device using magnetic field bias to improve reproducibility of memory cell switching |
US6172904B1 (en) * | 2000-01-27 | 2001-01-09 | Hewlett-Packard Company | Magnetic memory cell with symmetric switching characteristics |
US20020055190A1 (en) * | 2000-01-27 | 2002-05-09 | Anthony Thomas C. | Magnetic memory with structures that prevent disruptions to magnetization in sense layer |
US6236590B1 (en) | 2000-07-21 | 2001-05-22 | Hewlett-Packard Company | Optimal write conductors layout for improved performance in MRAM |
US6351409B1 (en) * | 2001-01-04 | 2002-02-26 | Motorola, Inc. | MRAM write apparatus and method |
US6538920B2 (en) | 2001-04-02 | 2003-03-25 | Manish Sharma | Cladded read conductor for a pinned-on-the-fly soft reference layer |
US6404674B1 (en) * | 2001-04-02 | 2002-06-11 | Hewlett Packard Company Intellectual Property Administrator | Cladded read-write conductor for a pinned-on-the-fly soft reference layer |
US6803616B2 (en) * | 2002-06-17 | 2004-10-12 | Hewlett-Packard Development Company, L.P. | Magnetic memory element having controlled nucleation site in data layer |
US6538917B1 (en) * | 2001-09-25 | 2003-03-25 | Hewlett-Packard Development Company, L.P. | Read methods for magneto-resistive device having soft reference layer |
US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
US6570783B1 (en) | 2001-11-15 | 2003-05-27 | Micron Technology, Inc. | Asymmetric MRAM cell and bit design for improving bit yield |
JP3808799B2 (ja) * | 2002-05-15 | 2006-08-16 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US7095646B2 (en) * | 2002-07-17 | 2006-08-22 | Freescale Semiconductor, Inc. | Multi-state magnetoresistance random access cell with improved memory storage density |
US6812538B2 (en) * | 2003-02-05 | 2004-11-02 | Applied Spintronics Technology, Inc. | MRAM cells having magnetic write lines with a stable magnetic state at the end regions |
JP3813942B2 (ja) | 2003-04-25 | 2006-08-23 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US6807092B1 (en) * | 2003-06-13 | 2004-10-19 | Infineon Technologies Ag | MRAM cell having frustrated magnetic reservoirs |
US6944053B2 (en) * | 2003-06-17 | 2005-09-13 | Hewlett-Packard Development Company, L.P. | Magnetic memory with structure providing reduced coercivity |
US6956763B2 (en) * | 2003-06-27 | 2005-10-18 | Freescale Semiconductor, Inc. | MRAM element and methods for writing the MRAM element |
US6967366B2 (en) * | 2003-08-25 | 2005-11-22 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory with reduced switching field variation |
US6961263B2 (en) * | 2003-09-08 | 2005-11-01 | Hewlett-Packard Development Company, L.P. | Memory device with a thermally assisted write |
US7129098B2 (en) * | 2004-11-24 | 2006-10-31 | Freescale Semiconductor, Inc. | Reduced power magnetoresistive random access memory elements |
US8200869B2 (en) * | 2006-02-07 | 2012-06-12 | Seagate Technology Llc | Storage system with alterable background behaviors |
US20100035309A1 (en) * | 2008-08-06 | 2010-02-11 | Luca Technologies, Inc. | Analysis and enhancement of metabolic pathways for methanogenesis |
ITMO20110061A1 (it) * | 2011-03-16 | 2012-09-17 | C R D Ct Ricerche Ducati Trent O S R L | Ruota per biciclette a pedalata assistita |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS497433B1 (ja) * | 1965-05-05 | 1974-02-20 | ||
JPS5033623B1 (ja) * | 1969-08-16 | 1975-11-01 | ||
JPH0850710A (ja) * | 1994-04-07 | 1996-02-20 | Read Rite Corp | 絶縁酸化物交換層を有する磁気抵抗効果式変換器 |
US5748524A (en) * | 1996-09-23 | 1998-05-05 | Motorola, Inc. | MRAM with pinned ends |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3767930B2 (ja) * | 1995-11-13 | 2006-04-19 | 沖電気工業株式会社 | 情報の記録・再生方法および情報記憶装置 |
US5756366A (en) * | 1995-12-21 | 1998-05-26 | Honeywell Inc. | Magnetic hardening of bit edges of magnetoresistive RAM |
US5650958A (en) * | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
US5946228A (en) * | 1998-02-10 | 1999-08-31 | International Business Machines Corporation | Limiting magnetic writing fields to a preferred portion of a changeable magnetic region in magnetic devices |
US6081445A (en) * | 1998-07-27 | 2000-06-27 | Motorola, Inc. | Method to write/read MRAM arrays |
-
1998
- 1998-09-04 US US09/146,819 patent/US6072717A/en not_active Expired - Lifetime
-
1999
- 1999-07-23 EP EP99305878A patent/EP0986065A3/en not_active Withdrawn
- 1999-08-04 CN CNB991119479A patent/CN1186781C/zh not_active Expired - Lifetime
- 1999-09-01 JP JP11247566A patent/JP2000100153A/ja active Pending
-
2000
- 2000-03-09 US US09/522,269 patent/US6205051B1/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS497433B1 (ja) * | 1965-05-05 | 1974-02-20 | ||
JPS5033623B1 (ja) * | 1969-08-16 | 1975-11-01 | ||
JPH0850710A (ja) * | 1994-04-07 | 1996-02-20 | Read Rite Corp | 絶縁酸化物交換層を有する磁気抵抗効果式変換器 |
US5748524A (en) * | 1996-09-23 | 1998-05-05 | Motorola, Inc. | MRAM with pinned ends |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002056665A (ja) * | 2000-06-20 | 2002-02-22 | Hewlett Packard Co <Hp> | 磁気的に安定な磁気抵抗メモリ素子 |
JP4708602B2 (ja) * | 2000-06-20 | 2011-06-22 | 三星電子株式会社 | 磁気的に安定な磁気抵抗メモリ素子 |
US6765824B2 (en) | 2002-03-29 | 2004-07-20 | Kabushiki Kaisha Toshiba | Magneto-resistance element capable of controlling the position and size of edge domain and the coercivity and magnetic memory |
US7414880B2 (en) | 2005-07-15 | 2008-08-19 | Kabushiki Kaisha Toshiba | Magnetoresistive effect element and magnetic memory |
US7525837B2 (en) | 2005-07-15 | 2009-04-28 | Kabushiki Kaisha Toshiba | Magnetoresistive effect element and magnetic memory |
CN102473450A (zh) * | 2009-07-13 | 2012-05-23 | 希捷科技有限公司 | 具有带垂直磁化取向的基准层的磁性叠层 |
Also Published As
Publication number | Publication date |
---|---|
EP0986065A3 (en) | 2000-12-27 |
US6072717A (en) | 2000-06-06 |
CN1247367A (zh) | 2000-03-15 |
US6205051B1 (en) | 2001-03-20 |
EP0986065A2 (en) | 2000-03-15 |
CN1186781C (zh) | 2005-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000100153A (ja) | 磁気メモリ・セル | |
JP3593652B2 (ja) | 磁気ランダムアクセスメモリ装置 | |
EP1126469B1 (en) | Magnetic memory | |
US6654278B1 (en) | Magnetoresistance random access memory | |
US5982660A (en) | Magnetic memory cell with off-axis reference layer orientation for improved response | |
US6358757B2 (en) | Method for forming magnetic memory with structures that prevent disruptions to magnetization in sense layers | |
US6970379B2 (en) | System and method for storing data in an unpatterned, continuous magnetic layer | |
JP5100935B2 (ja) | Mramの性能を向上させるための最適な書込導体レイアウト | |
EP1132918B1 (en) | Improved reference layer structure in a magnetic storage cell | |
US7193284B2 (en) | Magnetoresistance effect element, method of manufacture thereof, magnetic storage and method of manufacture thereof | |
US9129692B1 (en) | High density magnetic random access memory | |
WO2010120918A2 (en) | Magnetic tunnel junction (mtj) and methods, and magnetic random access memory (mram) employing same | |
US6661688B2 (en) | Method and article for concentrating fields at sense layers | |
JP4886963B2 (ja) | 磁気メモリ素子 | |
JP2004153268A (ja) | 磁気メモリデバイスおよびそれを形成するための方法 | |
WO2003032336A1 (en) | Magnetic elements with magnetic flux closure, production method and memory application |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060721 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060721 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100420 |