JP2004153268A - 磁気メモリデバイスおよびそれを形成するための方法 - Google Patents

磁気メモリデバイスおよびそれを形成するための方法 Download PDF

Info

Publication number
JP2004153268A
JP2004153268A JP2003361588A JP2003361588A JP2004153268A JP 2004153268 A JP2004153268 A JP 2004153268A JP 2003361588 A JP2003361588 A JP 2003361588A JP 2003361588 A JP2003361588 A JP 2003361588A JP 2004153268 A JP2004153268 A JP 2004153268A
Authority
JP
Japan
Prior art keywords
magnetic
layer
memory device
magnetization
reference cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003361588A
Other languages
English (en)
Other versions
JP2004153268A5 (ja
Inventor
Thomas C Anthony
トーマス・シー・アンソニー
Darrel R Bloomquist
ダレル・アール・ブルームキスト
Manoj K Bhattacharyya
マノイ・ケイ・バッタチャーヤ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2004153268A publication Critical patent/JP2004153268A/ja
Publication of JP2004153268A5 publication Critical patent/JP2004153268A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】MRAMデバイスの基準層において、静磁界の存在を最小限に抑えるようにして磁化を固定すること。
【解決手段】一実施形態において、メモリデバイス(100)は、複数の磁気データセル(122)と、それら複数の磁気データセル(122)のうちの2つ以上に沿って連続して延在する磁気基準セル(124)とを含む。
【選択図】図3a

Description

本発明は、概して不揮発性メモリデバイスに関し、より詳細には磁気メモリセルを用いるメモリデバイスに関する。
当該技術分野において知られている1つのタイプの不揮発性メモリは、磁気メモリセルに依存する。磁気ランダムアクセスメモリ(MRAM)デバイスとして知られるこれらのデバイスは、磁気メモリセルのアレイを含む。磁気メモリセルは種々のタイプからなることができる。たとえば、磁気トンネル接合(MTJ)メモリセルまたは巨大磁気抵抗(GMR)メモリセルである。
一般的な磁気メモリセルは、磁化が変更可能な磁気薄膜の層と、磁化がある特定の方向に固定すなわち「ピン留め」された磁気薄膜の層とを含む。変更可能な磁化を有する磁気薄膜は、センス層またはデータ記憶層と呼ばれる場合があり、固定された磁気薄膜は基準層またはピン留め層と呼ばれる場合がある。
導電性トレース(一般的にワード線およびビット線と呼ばれるか、またはまとめて書込み線と呼ばれる)がメモリセルのアレイにわたって配線される。ワード線はメモリセルの行に沿って延在し、ビット線はメモリセルの列に沿って延在する。ワード線とビット線の各交点に配置される各メモリセルは、磁化の向きとして情報ビットを格納する。一般的に、データ記憶層内の磁化の向きは、一般に磁化容易軸と呼ばれるデータ記憶層の軸に沿って整列する。所望の論理状態に応じて、外部磁界をかけ、その磁化容易軸に沿ったデータ記憶層の磁化の向きを、基準層の磁化の向きに対して一致する(すなわち、平行な)向きか、または反対の(すなわち反平行な)向きに反転させる。
各メモリセルの磁化の向きは、常に2つの安定した向きのうちの1つを呈するであろう。これらの2つの安定した向き、平行および反平行は、「1」および「0」の論理値を表す。選択されたメモリセルの磁化の向きは、選択されたメモリセルを横切るワード線およびビット線に電流を供給することにより変更され得る。それらの電流は磁界を生成し、それらの磁界が合成されるとき、選択されたメモリセルの磁化の向きを平行から反平行に、またはその逆に切り替えることができる。
図1a〜図1cは、単一のメモリセル20における1ビットのデータ記憶を示す。図1aでは、メモリセル20は、誘電体領域26によって分離される、アクティブ磁気データ薄膜22およびピン留めされた磁気薄膜24を含む。アクティブ磁気データ薄膜22の磁化の向きは固定されず、矢印Mによって示されるような2つの安定した向きを呈することができる。一方、ピン留めされた磁気薄膜24は、矢印Mによって示される、固定された磁化の向きを有する。アクティブ磁気データ薄膜22は、メモリセル20に対する書込み動作中に、書込み線(130、132、図示せず)に加えられる電流に応答して、その磁化の向きを回転させる。メモリセル20に格納されるデータビットの第1の論理状態は、図1bに示されるように、MおよびMが一致する(すなわち平行な)向きを有するときに示される。たとえば、MおよびMが一致する向きを有するとき、メモリセル20に論理「1」状態が格納される。逆に、図1cに示されるように、MおよびMが逆の(すなわち反平行な)向きを有するとき、第2の論理状態が示される。MおよびMの向きが互いに逆であるとき、メモリセル20に論理「0」状態が格納される。図1bおよび図1cでは、誘電体領域26は省略されている。図1a〜図1cは、ピン留めされた磁気薄膜24上にアクティブ磁気データ薄膜22が配置されるものとして示されるが、それらの位置は逆にすることもできる。
メモリセル20に格納されたデータビットの論理状態は、その抵抗を測定することにより判定され得る。メモリセル20の抵抗は、書込み線30、32に印加される読出し電圧に応答して流れるセンス電流23(図1aを参照)の大きさによって表される。
図2では、メモリセル20が書込み線30と32との間に配置される。アクティブ磁気薄膜22およびピン留めされた磁気薄膜24は、図2に示されない。アクティブ磁気データ薄膜22の磁化の向きは、磁界Hを生成する電流Iと、磁界Hを生成する電流Iとに応答して回転する。磁界HおよびHは、組み合わされると、メモリセル20の磁化の向きを回転させるように作用する。
先の図に示されるように、磁性材料の層は一般に、正方形、楕円形または長方形のような幾何学的にパターニングされた薄膜として形成される。パターニングされた磁性層記憶構造の1つの欠点は、パターニングされた磁性層が層を減磁する傾向のある静磁界を生成することである。この減磁界は、パターニングされた要素のエネルギーを最小にするように薄膜の磁化の向きを変更する傾向があり、最終的な結果として、不均一または多数の磁区を有する磁化状態となる。また、パターニングされた層からの静磁界はパターニングされた薄膜のエッジ付近にある磁性材料と相互作用し、隣接する磁性材料の磁化状態を乱す可能性がある。たとえば、図1aを参照すると、ピン留めされた磁気薄膜24の磁化Mは、Mと反対の向きに減磁界を生成する。この磁界はデータ薄膜22と相互作用し、データ薄膜の磁気ヒステリシスループに影響を及ぼし、そのヒステリシスループがもはやゼロ磁界について対称でなくなるようにする。メモリの用途において、このオフセットは非常に損害を与える可能性がある。オフセットがデータ薄膜の保磁力よりも大きい場合には、書込み磁界を除去した後にデータが失われる。保磁力よりも小さいオフセット磁界も、書込みプロセスに非対称性を導入するという点で有害である。メモリ素子のアレイ内の単一データ薄膜に書込みを試みる場合、このオフセット磁界の任意の変動が書込みマージンに悪影響を及ぼす。
磁気メモリ素子を読み出すとき、不均一な磁化または多数の磁区は、ノイズ、またはメモリセルの両端の抵抗を変動させる領域を生成する傾向があり、それによりメモリセルの状態の判定が難しくなるか、または不可能になる。さらに、磁区状態の変動は切替え磁界の変動を生じる可能性があり、それによりメモリセル書込みプロセスが予測不可能になる可能性もある。上述のことから、磁性層の均一な磁化の方向を維持することが重要であることがわかる。
したがって、基準層の固定された磁化の場合に、データ薄膜に悪影響を及ぼすように相互作用する可能性のある静磁界の存在を最小限に抑えるようにして、磁化をピン留めすることが望ましい。
メモリデバイスの一実施形態は、複数の磁気データセルと、それら複数の磁気データセルのうちの2つ以上に沿って連続して延在する磁気基準セルとを含む。
メモリデバイスを形成するための1つの方法は、基準層を堆積することと、基準層上に分離層を堆積することと、および分離層上にセンス層を堆積することとを含む。センス層は、複数のデータセルを形成するようにパターニングされ、分離層および基準層は、複数の細長い基準セルを形成するようにパターニングされる。複数の細長い基準セルはそれぞれ、複数のデータセルのうちの2つ以上を通り過ぎて延在する。
本発明によれば、磁気異方性を導入することにより、MRAMデバイスにおいて標準的に直面される磁界にさらされても、基準層の磁化が所望の向きにピン留めされたままになることが保証される。また、磁気異方性によって、基準セルの磁化が多数の磁区に細分化する傾向が著しく低減される。例えば、基準セルの周縁部に関連した減磁界の作用を低減または排除する細長い基準セルを用いることにより、データセルの付近の基準層に関連した減磁界を最小限に抑えるか、または排除することが可能になる。
以下の詳細な説明では、その一部を形成し、同じ参照番号が類似の対応する図面の部品に使用されている添付図面を参照する。
本明細書に説明される磁気メモリデバイスのいくつかの実施形態は、磁気ランダムアクセスメモリ(MRAM)スタック内に、既知の安定した磁気の向きを有する基準セルを含む。基準セルの磁化の向きは、基準セル内に磁気異方性を導入することにより維持される。磁気異方性は一般的に、磁性材料内の磁化が優先された方向を示すことを指す。磁気異方性を導入することにより、MRAMデバイスにおいて標準的に直面される磁界にさらされても、基準層の磁化が所望の向きにピン留めされたままになることが保証される。さらに、磁気異方性によって、基準セルの磁化が多数の磁区に細分化する傾向が著しく低減される。たとえば、基準セルの組成または形状を変化させることが、観測される磁気異方性の一因となる。代案として、強磁性層を反強磁性層に結合することにより、基準セルに一方向性の異方性を導入することができる。
本発明の実施形態は、データセルの付近の基準層に関連した減磁界を最小限に抑えるか、または排除する。以下に詳述される説明において示されるように、これは一実施形態において、基準セルの周縁部に関連した減磁界の作用を低減または排除する細長い基準セルを用いることにより達成される。
本発明による磁気メモリデバイス100の一実施形態が、図3aに示される。メモリデバイス100は、複数のデータセル122に沿って連続して延在する基準セル124を含み、基準セル124とデータセル122との間には分離層または障壁層126が配置される。基準セル124は、書込み導体130に実質的に沿って配置され得る。第2の書込み導体132は、書込み導体130に実質的に垂直に配置される。図3aには、書込み導体130、132が、データセル122および基準セル124と接触しているように配置されるものとして示される。しかしながら、別の実施形態では、書込み導体は、データセル122および基準セル124から、ある距離だけ間隔をおいて配置され得る。必要に応じて、導体の「読出し」および「書込み」機能を分離するために、さらなる導体(図示せず)を設けることもできる。
基準セル124の磁気の向きは形状異方性によってピン留めされる。形状異方性は、強磁性層の1つの寸法(たとえば幅)に対して、その層の別の寸法(たとえば長さ)を増加することにより生成される。形状異方性を導入することは、基準セル内の磁気ベクトルの向きに対する予測可能性を確保することに役立つ。
形状異方性は、他の点から見れば磁気的に等方性のサンプルを印加された磁界内で磁化する能力の方向依存性に対する幾何学的形状の影響であると言える。一般的に、その最も短い寸法に沿って(すなわち、その幅を横切って)薄膜を磁化することは、その方向において減磁界が最も大きくなるため、より難しい。厚みTおよび幅W(ただし長さ>>W)の長方形の磁性要素の場合、その要素の形状異方性Hshapeは以下の式によって近似される:
shape=4πMT/W
ただし、Mはその要素の飽和磁化である。
磁化は、形状異方性によって、その要素の長い寸法と強制的にそろえられる。その形状異方性は、一般に磁気メモリセルにおいて用いることを想定される材料に関して、少なくとも概ね数百エルステッドにすることができる。たとえば、NiFeCo薄膜(4πMが約1.2テスラ(12000ガウス)に等しい)の場合、形状異方性Hshapeは、0.2μmの幅を有する10nm厚の薄膜の場合に約600エルステッドである。Fe薄膜(4πMが約2.1テスラ(21000ガウス)に等しい)の形状異方性はさらに大きくなるであろう。この形状異方性は、その磁化をパターニングされた基準層の長さに沿って常に強制的に存在させるほど十分に大きい。
基準セル124では、磁化の向きMは基準セル124の長さに沿っている。データセル122では、セルの磁化容易軸は、基準セル124の磁化の向きMに平行に存在する。各基準セル124の長さ対幅の比は、データセル122の長さ対幅の比よりも著しく大きい。本発明による一実施形態において、基準セル124は少なくとも4:1の長さ対幅の比を有し、細長い基準セル124の幅は約0.05〜5.0μmの範囲内にあり、データセル122は約0.05〜1.0μmの範囲内の寸法を有する。分離層126は、構成されることになるメモリセルのタイプに応じて、導電性材料、または非導電性材料とすることができる。
本発明による別の実施形態では、基準セル124の磁気の向きは、磁気結晶異方性のみよって、または形状異方性と磁気結晶異方性との組み合わせによって、細長い基準セル124の長い寸法に沿って位置するように画定される(図3aを参照)。磁気結晶異方性は、あるサンプルを磁界内で磁化する能力の方向依存性に対して、材料の組成および結晶方位が及ぼす影響のことである。磁気不揮発性メモリの用途に用いるために一般的に選択される薄膜は、一軸性の磁気結晶異方性を示す。その材料は、ある特定の軸に沿って容易に磁化される。この軸は一般に、薄膜の「磁化容易軸」と呼ばれる。NiFeの磁気結晶異方性はわずかに約5Oeであるが、「硬い」磁性合金、たとえばCoPtは、数百Oe、またはさらに数千Oeの磁気結晶異方性を有することができる。磁化容易軸の向きは、磁界内で堆積を行うことにより、または堆積後に磁界内でアニールすることにより、または結晶方位を制御することにより画定され得る。
さらに別の実施形態では、基準セル124の磁気の向きは、強磁性基準層を反強磁性層128に交換結合することにより、細長い基準セル124の長い寸法に沿って位置するように画定される(図3bを参照)。基準セル124を反強磁性層128に交換結合することにより、細長い基準セル124に一軸性の異方性が導入され、基準層の磁化に固有の優先的な向きが与えられる。異方性の方向は、磁界内で堆積を行うことにより、または堆積後に磁界内でアニールすることにより規定され得る。この応用形態に対する反強磁性材料の例は、IrMn、FeMn、PtMn、CrPtMn、NiMn、NiOおよびFeである。このようにして、数百Oeの一軸性の異方性を導入することができる。
図3aおよび図3bの細長い基準層は、1つの強磁性薄膜のみから構成される必要はない。本発明による磁気メモリデバイス200の別の実施形態が、図4に示される。書込み導体130、132は明瞭にするために示されないが、図3に示される書込み導体と同じように配置される。図4の実施形態では、メモリデバイス200は2つまたはそれより多い強磁性層を用いて、基準セル224を形成し、隣接する強磁性層の各対が非磁性層によって分離されている。図4では、基準セル224は、非磁性スペーサ層228によって分離された2つの強磁性層224a、224bを含むように示される。本発明による代替の実施形態では、さらなる強磁性層およびスペーサ層を設けることができる。
前述した実施形態と同じように、基準セル224は細長くなるようにパターニングされ、強磁性層の磁化容易軸は長い寸法に沿って配向される。磁化容易軸の方向の画定は、たとえば、磁界をかけながら堆積を行うことにより、または堆積後に磁界中でアニールすることにより行われ得る。
非磁性スペーサ層228は、2つの強磁性層間で交換結合を実現すると知られている材料群から選択されることが好ましい。適切な材料の例には、Cu、Cr、Ru、ReおよびOsが含まれる。交換結合は、スペーサ228の厚みの関数として、強磁性と反強磁性との間で振動することが知られている。好ましいスペーサの厚みによって、強磁性層224aと224bとの間に反強磁性結合が生じる。その好ましい厚みは、特定のスペーサ材料によって決まるが、一般的に約5nm未満であり、0.4nm程度に小さくすることができる。各強磁性層の厚みは一般に10nm未満である。適切な強磁性材料の例は、NiFe、Co、Fe、CoFe、NiFeCo、CrOおよびFeである。
図4の実施形態では、各細長い基準セル224は複数のデータセル222に沿って途切れることなく延在し、基準セル224とデータセル222との間には分離層または障壁層226が配置される。基準セル224の2つの強磁性層224a、224bは、基準セル224aおよび224bの磁化の向きM’およびM’’が基準セル224の長い寸法に対して平行になるように結合される。磁化の向きM’およびM’’が曖昧な場合もあるので、本発明による一実施形態では、強磁性層224a、224bの一方が他方よりも厚くされ、基準セル224に沿って磁化の向きM’およびM’’を明確に画定する。
本発明による磁気メモリデバイス300のさらに別の実施形態が、図5に示される。図4の場合と同様に、書込み導体130、132は明瞭にするために示されないが、図3aおよび図3bに示される書込み導体と同じように配置される。メモリデバイス300は、図4に示されるメモリデバイス200と実質的に同じように構成され、類似の構成要素には、同じ番号が付されている。
図5に示された本発明による実施形態は、基準セル224の直ぐ隣に反強磁性層230を追加することにより、基準セル224を横切る磁化の向きM’およびM’’を明確に決定する。具体的には、基準層224の優先的な磁化の向きM’およびM’’の曖昧さが、多層基準スタック内の最も外側の強磁性層224bを反強磁性層230に結合することにより除去される。強磁性層224bを反強磁性層230に結合することにより、強磁性薄膜層224bの磁化の向きM’’が画定される。好ましい状況では、隣接する強磁性層は互いに反対に(すなわち反平行に)向けられるので、多層スタック内の強磁性層224aの磁化の向きM’も画定される。
前述の実施形態では、データセルの磁化容易軸は、細長い基準セルの長い寸法に沿っており、細長い基準セルの磁化は強制的に、その長い寸法に沿って位置するようにされる。この構成は、細長い基準層内に磁化の勾配が存在しないので、基準層からの減磁界を排除する。したがって、データセルは基準層からの静磁界を持たない。
基準セルとして多数の強磁性層を含むメモリデバイス400の代替の実施形態が、図6に示される。前述した実施形態と同じように、基準セル324は、細長くなるようにパターニングされる。しかしながら、前述した実施形態とは対照的に、この場合に基準セル324を形成する強磁性層324a、324bの優先的な磁化の向きは、細長い基準セル324の長い寸法に垂直(すなわち、基準セル324の長さに沿ってではなく、基準セル324の幅を横切る方向)である。
細長い基準セルの長い寸法に垂直な磁化の向きは、この方向に強磁性層の磁化容易軸を有することにより実現され得る。磁化容易軸の方向の画定は、たとえば、磁界をかけながら堆積を行うことにより、または堆積後に磁界中でアニールすることにより行われ得る。細長い基準セルをパターニングした後に、強磁性層の対間の静磁気的な相互作用は、強磁性層対間の反強磁性整列をさらに安定化させる傾向があるであろう。図4の実施形態と同じように、非磁性スペーサ層は、反強磁性配向を高めると知られている材料の集合から選択される。
図6に示されるメモリデバイス400の基準層324a、324bは、磁気結晶異方性に依存して、基準セル324内の磁化の向きを維持する。図6の実施形態では、各細長い基準セル324は、複数のデータセル322に沿って途切れることなく延在し、基準セル324とデータセル322との間には分離層または障壁層326が配置される。基準セル324の2つの強磁性層324a、324bは非磁性スペーサ層328によって分離され、基準セル324a、324bの磁化の向きM’およびM’’が基準セル324の長い寸法に対して垂直になるように結合される。磁化の向きM’およびM’’が曖昧な場合もあるので、本発明による一実施形態では、強磁性層324a、324bの一方が他方よりも厚くされ、基準セル324を横切る磁化の向きM’およびM’’を明確に決定する。データセル322では、セル322の磁化容易軸が、基準セル324の磁化の向きM’に平行に位置する。
基準セル324の幅が減少すると、層間の強い静磁気的結合によって、強磁性層324a、324bの対向する磁化の向きはさらに安定化される。本発明による一実施形態では、基準セル324は、約5μm未満の幅を有し、幅は約0.3μm未満であることが好ましい。
本発明による磁気メモリデバイス500の最後の実施形態が、図7に示される。図6の場合と同様に、書込み導体130、132は明瞭にするために示されていないが、図3に示される書込み導体と同じように配置される。メモリデバイス500は、図6に示されるメモリデバイス400と実質的に同じように構成され、類似の構成要素には、同じ参照番号が付されている。
図7に示された本発明による実施形態は、基準セル324の直ぐ隣に反強磁性層330を追加することにより、基準セル324を横切る磁化の向きM’およびM’’を明確に決定する。具体的には、基準層324の優先的な磁化の向きM’およびM’’の曖昧さが、多層基準スタック内の最も外側の強磁性層324bを反強磁性層330に結合することにより除去される。強磁性層324bを反強磁性層330に結合することにより、強磁性薄膜層324bの磁化の向きM’’が画定される。隣接する強磁性層は常に、磁気の向きが互いに反対になるように向けられるので、多層スタック内の強磁性層324aの磁化の向きM’も画定される。
本明細書に記載されたメモリデバイス100、200、300、400、500は、一般に、当該技術分野において知られている半導体処理技術を用いて形成され得る。メモリデバイスを形成するための1つの方法では、当該技術分野において知られている任意の適切な技術を用いて、導体(書込み導体)の格子が形成される。メモリセル(基準セル124、224、324、分離層または障壁層126、226、326およびデータセル122、222、322)を形成するための材料のスタックが、導体上に、パターニングされない状態で堆積される。次に、上側の層がパターニングされ、複数の個別のデータセル122、222、322が形成される。その後、分離層126、226、326および基準セル124、224、324がパターニングされ、複数の細長い基準セル124、224、324が形成され、この場合、各基準セル124、224、324は、複数のデータセル122、222、322のうちの2つ以上を通り過ぎて延在する。
本明細書において使用されるような用語「パターニング」および「パターン」は、限定はしないが、イオンエッチング、反応性イオンエッチング、またはウエット化学エッチングを含む任意の手段によって材料を除去することを指す。基準セル124、224、324が形状異方性に依存して安定した磁化の向きを維持する場合には、基準セル124、224、324を形成するために用いられる材料の層は、強磁性材料の1つの層だけを堆積することにより形成され得る。基準セル124、224、324が反強磁性結合を用いて、安定した磁化の向きを維持する場合には、基準セル124、224、324は、磁性材料の第1の層を堆積し、磁性材料の第1の層上に非磁性材料の層を堆積し、次いで非磁性材料の層上に磁性材料の第2の層を堆積することにより形成され得る(たとえば、それぞれ強磁性層224b、分離層228および強磁性層224aに対応する)。当該技術分野において知られているように、強磁性材料は、優先的な磁気の向きの確立に役立つように、磁界の存在する状態で堆積され得る。
いくつかの事例においては、データセル122、222、322は、上記の方法において説明されたような最も上側ではなく、材料のスタックの最も下側に配置されることが望ましい場合もある。この状況では、メモリデバイス100、200、300、400、500は、強磁性材料の層を堆積し、次いでその層をパターニングして、複数のデータセル122、222、322を形成することにより形成され得る。その後、分離層126、226、326と、基準セル124、224、324を形成するために使用される材料の層とが、パターニングされたデータセル122、222、322上に堆積され得る。基準セル124、224、324を形成するために使用される材料の層は、パターニングされた態様で堆積されることができるか、または堆積された後にパターニングされて細長い基準セル124、224、324を形成することができる。上述のように、基準セル124、224、324が反強磁性結合に依存して、安定した磁化の向きを維持する場合には、基準セル124、224、324を形成するために使用される材料の層は、磁性材料の第1の層を堆積し、磁性材料の第1の層上に非磁性材料の層を堆積し、次いで非磁性材料の層上に磁性材料の第2の層を堆積することにより形成され得る(それぞれ強磁性層224b、分離層228、および強磁性層224aに対応する)。
アクティブ磁気薄膜および基準磁気薄膜の磁化の向きを示す、簡略化された磁気メモリセルの縦断面と側面の図である。 アクティブ磁気薄膜および基準磁気薄膜の磁化の向きを示す、簡略化された磁気メモリセルの側面図である。 アクティブ磁気薄膜および基準磁気薄膜の磁化の向きを示す、簡略化された磁気メモリセルの側面図である。 従来技術の磁気メモリセル、その書込み線、および書込み線を流れる電流によって生成される磁界を示す縦断ブロック図である。 本発明の一実施形態によるメモリデバイスの斜視図である。 本発明の別の実施形態によるメモリデバイスの斜視図である。 本発明の別の実施形態によるメモリデバイスの斜視図である。 本発明の別の実施形態によるメモリデバイスの斜視図である。 本発明の別の実施形態によるメモリデバイスの斜視図である。 本発明の別の実施形態によるメモリデバイスの斜視図である。
符合の説明
100、200、300、400、500 磁気メモリデバイス
122、222、322 磁気データセル
124、224、324 基準セル
126、226、326 分離層または障壁層
224a、224b、324a、324b 強磁性層
228、328 非磁性スペーサ層

Claims (10)

  1. メモリデバイス(100、200、300、400、500)であって、
    それぞれが変更可能な磁気の向きを有する複数の磁気データセル(122、222、322)と、
    ピン留めされた磁気の向きを有し、前記複数のデータセル(122、222、322)のうちの2つ以上に沿って連続して延在する磁気基準セル(124、224、324)と、および
    前記データセル(122、222、322)と前記基準セル(124、224、324)との間に配置された分離層(126、226、326)とを含む、メモリデバイス。
  2. 前記基準セル(124、224、324)が少なくとも4:1の長さ対幅の比を有する、請求項1に記載のメモリデバイス。
  3. 前記基準セル(124、224、324)がその最も長い寸法に平行になっている磁化の向きを有する、請求項1に記載のメモリデバイス。
  4. 前記基準セル(124、224、324)がその最も長い寸法に垂直になっている磁化の向きを有する、請求項1に記載のメモリデバイス。
  5. 複数の磁気基準セル(124、224、324)をさらに含み、前記複数の磁気基準セル(124、224、324)がそれぞれ、前記複数のデータセル(122、222、322)のうちの2つ以上に沿って連続して延在する、請求項1に記載のメモリデバイス。
  6. 前記基準セル(224、324)が、強磁性材料からなる少なくとも2つの層(224a、224b、324a、324b)を含み、強磁性層(224a、224b、324a、324b)の各対が非磁性材料の層(228、328)によって分離される、請求項1に記載のメモリデバイス。
  7. 前記強磁性材料からなる2つの層(224a、224b、324a、324b)が等しくない厚みを有する、請求項6に記載のメモリデバイス。
  8. 前記基準セル(124、224、324)の磁化の向きが、形状異方性によってピン留めされる、請求項1に記載のメモリデバイス。
  9. 前記基準セル(124、224、324)の磁化の向きが、磁気結晶異方性によってピン留めされる、請求項1に記載のメモリデバイス。
  10. 前記基準層(224、324)に隣接する反強磁性材料からなる層(230、330)をさらに含む、請求項1に記載のメモリデバイス。
JP2003361588A 2002-10-30 2003-10-22 磁気メモリデバイスおよびそれを形成するための方法 Pending JP2004153268A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/283,559 US6870758B2 (en) 2002-10-30 2002-10-30 Magnetic memory device and methods for making same

Publications (2)

Publication Number Publication Date
JP2004153268A true JP2004153268A (ja) 2004-05-27
JP2004153268A5 JP2004153268A5 (ja) 2006-09-07

Family

ID=32174680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003361588A Pending JP2004153268A (ja) 2002-10-30 2003-10-22 磁気メモリデバイスおよびそれを形成するための方法

Country Status (2)

Country Link
US (3) US6870758B2 (ja)
JP (1) JP2004153268A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080649A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 磁気メモリ
DE102013107074A1 (de) * 2013-03-09 2014-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Längliche Magnetoresistive Tunnelübergangs-Struktur

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870758B2 (en) * 2002-10-30 2005-03-22 Hewlett-Packard Development Company, L.P. Magnetic memory device and methods for making same
TWI279798B (en) * 2005-08-04 2007-04-21 Ind Tech Res Inst Magnetoresistive memory arrays
US7964869B2 (en) * 2006-08-25 2011-06-21 Panasonic Corporation Memory element, memory apparatus, and semiconductor integrated circuit
KR20110120967A (ko) 2009-02-27 2011-11-04 에이비비 리써치 리미티드 통합된 전압원 변환기를 구비한 하이브리드 배전 변압기
US8482967B2 (en) * 2010-11-03 2013-07-09 Seagate Technology Llc Magnetic memory element with multi-domain storage layer
US8661757B2 (en) 2011-03-23 2014-03-04 United State Gypsum Company 30-minute residential fire protection of floors
US8767432B1 (en) 2012-12-11 2014-07-01 International Business Machines Corporation Method and apparatus for controlled application of Oersted field to magnetic memory structure
JP5731624B1 (ja) * 2013-12-04 2015-06-10 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
KR102175471B1 (ko) 2014-04-04 2020-11-06 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224483A (ja) * 1997-11-20 1999-08-17 Hewlett Packard Co <Hp> 固体メモリおよびメモリ形成方法
JP2000082283A (ja) * 1998-06-30 2000-03-21 Sony Corp 磁気記憶装置及びアドレッシング方法
JP2001156357A (ja) * 1999-09-16 2001-06-08 Toshiba Corp 磁気抵抗効果素子および磁気記録素子
WO2002025749A2 (de) * 2000-09-21 2002-03-28 Forschungszentrum Jülich GmbH Magnetisches schichtsystem sowie ein solches schichtsystem aufweisendes bauelement
JP2002151660A (ja) * 2000-11-14 2002-05-24 Fujitsu Ltd 磁気ランダム・アクセス・メモリ及びその磁気情報書き込み方法
JP2002190631A (ja) * 2000-09-11 2002-07-05 Matsushita Electric Ind Co Ltd 磁気抵抗素子とその製造方法、および化合物磁性薄膜の形成方法
JP2002280642A (ja) * 2001-03-22 2002-09-27 Toshiba Corp 磁気抵抗効果素子、磁気記憶装置、携帯端末装置、磁気抵抗効果ヘッド、磁気再生装置
JP2002299584A (ja) * 2001-04-03 2002-10-11 Mitsubishi Electric Corp 磁気ランダムアクセスメモリ装置および半導体装置
JP2002304880A (ja) * 2001-01-29 2002-10-18 Hewlett Packard Co <Hp> 回り込み電流を阻止する共有デバイスを含むクロスポイントメモリアレイ
US20040085808A1 (en) * 2002-10-30 2004-05-06 Anthony Thomas C. Magnetic memory device and methods for making same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465185A (en) 1993-10-15 1995-11-07 International Business Machines Corporation Magnetoresistive spin valve sensor with improved pinned ferromagnetic layer and magnetic recording system using the sensor
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US5953248A (en) * 1998-07-20 1999-09-14 Motorola, Inc. Low switching field magnetic tunneling junction for high density arrays
US6191972B1 (en) * 1999-04-30 2001-02-20 Nec Corporation Magnetic random access memory circuit
US20010036103A1 (en) * 2000-04-28 2001-11-01 Brug James A. Solid-state memory with magnetic storage cells
US6205053B1 (en) 2000-06-20 2001-03-20 Hewlett-Packard Company Magnetically stable magnetoresistive memory element
US6538921B2 (en) * 2000-08-17 2003-03-25 Nve Corporation Circuit selection of magnetic memory cells and related cell structures
WO2002033713A1 (en) * 2000-10-17 2002-04-25 International Business Machines Corporation Magnetic element, memory device and write head
US6538920B2 (en) * 2001-04-02 2003-03-25 Manish Sharma Cladded read conductor for a pinned-on-the-fly soft reference layer
US6576969B2 (en) * 2001-09-25 2003-06-10 Hewlett-Packard Development Company, L.P. Magneto-resistive device having soft reference layer
US6656371B2 (en) * 2001-09-27 2003-12-02 Micron Technology, Inc. Methods of forming magnetoresisitive devices
US6656372B2 (en) * 2001-10-04 2003-12-02 Micron Technology, Inc. Methods of making magnetoresistive memory devices
US6815248B2 (en) * 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6806523B2 (en) * 2002-07-15 2004-10-19 Micron Technology, Inc. Magnetoresistive memory devices
US6654278B1 (en) * 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224483A (ja) * 1997-11-20 1999-08-17 Hewlett Packard Co <Hp> 固体メモリおよびメモリ形成方法
JP2000082283A (ja) * 1998-06-30 2000-03-21 Sony Corp 磁気記憶装置及びアドレッシング方法
JP2001156357A (ja) * 1999-09-16 2001-06-08 Toshiba Corp 磁気抵抗効果素子および磁気記録素子
JP2002190631A (ja) * 2000-09-11 2002-07-05 Matsushita Electric Ind Co Ltd 磁気抵抗素子とその製造方法、および化合物磁性薄膜の形成方法
WO2002025749A2 (de) * 2000-09-21 2002-03-28 Forschungszentrum Jülich GmbH Magnetisches schichtsystem sowie ein solches schichtsystem aufweisendes bauelement
JP2004509476A (ja) * 2000-09-21 2004-03-25 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 磁性層系並びにかゝる層を有する構造要素
JP2002151660A (ja) * 2000-11-14 2002-05-24 Fujitsu Ltd 磁気ランダム・アクセス・メモリ及びその磁気情報書き込み方法
JP2002304880A (ja) * 2001-01-29 2002-10-18 Hewlett Packard Co <Hp> 回り込み電流を阻止する共有デバイスを含むクロスポイントメモリアレイ
JP2002280642A (ja) * 2001-03-22 2002-09-27 Toshiba Corp 磁気抵抗効果素子、磁気記憶装置、携帯端末装置、磁気抵抗効果ヘッド、磁気再生装置
JP2002299584A (ja) * 2001-04-03 2002-10-11 Mitsubishi Electric Corp 磁気ランダムアクセスメモリ装置および半導体装置
US20040085808A1 (en) * 2002-10-30 2004-05-06 Anthony Thomas C. Magnetic memory device and methods for making same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080649A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 磁気メモリ
DE102013107074A1 (de) * 2013-03-09 2014-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Längliche Magnetoresistive Tunnelübergangs-Struktur
DE102013107074B4 (de) 2013-03-09 2017-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetoresistive Tunnelübergangs-Vorrichtung, magnetischer Tunnelübergangs-Speicherarray und Verfahren zum Ausbilden einer magnetoresistiven Tunnelübergangs-Vorrichtung
US10096767B2 (en) 2013-03-09 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated magnetoresistive tunnel junction structure

Also Published As

Publication number Publication date
US6870758B2 (en) 2005-03-22
US20080299680A1 (en) 2008-12-04
US7799581B2 (en) 2010-09-21
US20040085808A1 (en) 2004-05-06
US20050111254A1 (en) 2005-05-26
US7422912B2 (en) 2008-09-09

Similar Documents

Publication Publication Date Title
US7799581B2 (en) Methods of forming magnetic memory devices
US7227773B1 (en) Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
JP4708602B2 (ja) 磁気的に安定な磁気抵抗メモリ素子
KR100875383B1 (ko) 보텍스 자기 랜덤 액세스 메모리
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
US7502248B2 (en) Multi-bit magnetic random access memory device
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
US6509621B2 (en) Magnetic random access memory capable of writing information with reduced electric current
US6946302B2 (en) Synthetic-ferrimagnet sense-layer for high density MRAM applications
CN108604632A (zh) 具有磁性隧道结及热稳定性增强层的存储器单元
US8198660B2 (en) Multi-bit STRAM memory cells
WO2007047311A2 (en) Spin transfer based magnetic storage cells utilizing granular free layers and magnetic memories using such cells
US10580827B1 (en) Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US8482970B2 (en) Multi-bit STRAM memory cells
JP7347799B2 (ja) 磁気抵抗効果素子及び磁気メモリ
KR100586265B1 (ko) 비정질 코발트-철-실리콘-보론 자유층을 구비하는 자기 터널 접합
JP2001338487A (ja) 磁気メモリ、磁気メモリの製造方法
KR100586267B1 (ko) 비정질 니켈-철-실리콘-보론 자유층을 구비하는 자기 터널접합
US6657890B1 (en) Magnetic memory device
EP1890296B1 (en) Multi-bit magnetic random access memory device and methods of operating and sensing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301