JP2010080649A - 磁気メモリ - Google Patents

Abstract

【課題】記録層に作用する参照層からの漏洩磁界を低減する。
【解決手段】磁気メモリは、膜面に垂直方向の磁気異方性を有しかつ磁化方向が可変である第１の磁性層１２と、膜面に垂直方向の磁気異方性を有しかつ磁化方向が不変である第２の磁性層１４と、第１の磁性層１２及び第２の磁性層１４に挟まれた非磁性層１３とを有する磁気抵抗素子１０と、第２の磁性層１４と平行な磁化を有し、かつ磁気抵抗素子１０を囲むバイアス磁界層１６とを含む。
【選択図】 図２

Description

本発明は、磁気メモリに係り、例えば書き込み電流に基づいて抵抗値が変化する磁気抵抗素子を備えた磁気メモリに関する。

磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）は、トンネル磁気抵抗（ＴＭＲ:Tunneling Magnetoresistive）効果を利用するＭＴＪ（Magnetic Tunnel Junction）素子を記憶素子として備えている。ＭＴＪ素子は、磁性材料からなる記録層及び参照層と、これらに挟まれた絶縁層との３層の薄膜で構成されており、記録層及び参照層の磁化状態により情報を記憶する。スピン注入型ＭＲＡＭでは、ＭＴＪ素子への情報の書き込みは、ＭＴＪの膜面に対して垂直方向に通電することにより行なわれる。

ＭＴＪ素子に用いられる磁性層としては、磁化の方向が膜面に対して垂直方向を向く垂直磁化膜と、磁化の方向が面内方向を向く面内磁化膜とが提案されている。垂直磁化膜を採用した場合、参照層の磁化によって発生する漏洩磁界は記録層の磁化と同じ方向を向いているため、記録層に大きな垂直成分を持つ磁界が作用する。記録層に作用する参照層からの漏洩磁界は、記録層の磁化を参照層の磁化と平行にする方向に作用する。そのため、反平行から平行に記録層の磁化を反転させる場合は小さなスピン注入電流でよいが、逆に平行から反平行に反転をさせる場合は大きな電流が必要になる。

また、漏洩磁界のために反平行状態が不安定である場合において、漏洩磁界が記録層の保磁力よりも大きくなると、ＭＴＪ素子の外部から磁界を印加しない状態では、ＭＴＪ素子の磁化状態を反平行状態に保持することができなくなってしまう。また、漏洩磁界が記録層の保磁力より小さい場合でも、長時間反平行状態を維持している間に熱擾乱によって反平行状態から平行状態に反転してしまい情報を保持できなくなってしまう問題が生じる。そのため、参照層からの漏洩磁界は、記録層の保磁力に対して十分小さくする必要がある。

一方、記録層の上下に非磁性層を挟んでそれぞれ参照層を配置するダブルジャンクション構造が提案されている（特許文献１）。垂直磁化膜を用いたＭＴＪ素子をダブルジャンクション構造にする場合は、２つの参照層の磁化の方向は互いに反平行になるように設定する。この場合、２つの参照層から発生し、記録層に作用する漏洩磁界の垂直成分は互いに逆方向を向くため、２つの参照層の飽和磁化Ｍｓ及び厚さがほぼ同じになるように調整することで、漏洩磁界のｚ成分（膜面に垂直方向の成分）をほぼキャンセルすることができる。

しかし、漏洩磁界の動径方向の成分は互いに増強する方向に作用するため、特に記録層の外周において強い横磁場が作用する。この横磁場のために磁化の垂直性及び磁気抵抗特性が低下し、記録層の磁化反転の一様性も劣化する問題がある。また、ダブルジャンクション構造では２つの参照層を互いに反平行にする必要があり、そのためには、２つの参照層の保磁力差を十分つけて別々に着磁を行なう必要があり、材料や構造、プロセス条件の自由度が制限される。
特開２００４−１９３５９５号公報

本発明は、記録層に作用する参照層からの漏洩磁界を低減することが可能な磁気メモリを提供する。

本発明の一態様に係る磁気メモリは、膜面に垂直方向の磁気異方性を有しかつ磁化方向が可変である第１の磁性層と、膜面に垂直方向の磁気異方性を有しかつ磁化方向が不変である第２の磁性層と、前記第１の磁性層及び第２の磁性層に挟まれた非磁性層とを有する磁気抵抗素子と、前記第２の磁性層と平行な磁化を有し、かつ前記磁気抵抗素子を囲むバイアス磁界層とを具備する。

本発明の一態様に係る磁気メモリは、膜面に垂直方向の磁気異方性を有し、かつ磁化方向が可変である複数の第１の磁性層と、前記複数の第１の磁性層上に設けられた複数の非磁性層と、平面状に延在するように前記複数の非磁性層上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である第２の磁性層とを具備する。

本発明によれば、記録層に作用する参照層からの漏洩磁界を低減することが可能な磁気メモリを提供することができる。

以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。

［第１の実施形態］
［１．記憶素子の構成］
まず、本実施形態のＭＲＡＭの記憶素子にあたる磁気抵抗素子［ＭＴＪ（magnetic tunnel junction）素子］１０の構成について説明する。図１は、本発明の第１の実施形態に係るＭＴＪ素子１０の構成を示す断面図である。ＭＴＪ素子１０は、それに含まれる２個の磁性体の相対的な磁化方向によって情報を記憶する記憶素子である。図中の矢印は、磁化方向を示している。

ＭＴＪ素子１０は、結晶配向用の下地層１１、記録層（記憶層、自由層ともいう）１２、非磁性層（トンネルバリア層）１３、参照層（固定層ともいう）１４、上部電極１５が順に積層された積層構造を有する。以下の説明において、記録層１２、トンネルバリア層１３、及び参照層１４の部分を、単にＭＴＪと称する。本実施形態では、結晶配向用下地層１１が下部電極を兼ねて１つの層となっている構成を例示しているが、勿論、下地層と下部電極とを別々に積層してもよい。上部電極１５は、ハードマスク層としての機能を兼ねている。なお、記録層１２と参照層１４とは、積層順序が逆であってもよい。

記録層１２は、磁化（或いはスピン）の方向が可変である（反転する）。参照層１４は、磁化の方向が不変である（固着している）。「参照層１４の磁化方向が不変である」とは、記録層１２の磁化方向を反転するために使用される磁化反転電流を参照層１４に流した場合に、通電の前後において参照層１４の磁化方向が変化しないことを意味する。従って、ＭＴＪ素子１０において、参照層１４として反転電流の大きな磁性層を用い、記録層１２として参照層１４よりも反転電流の小さい磁性層を用いることによって、磁化方向が可変の記録層１２と磁化方向が不変の参照層１４とを備えたＭＴＪ素子１０を実現することができる。スピン偏極電子により磁化反転を引き起こす場合、その反転電流は減衰定数、異方性磁界、及び体積に比例するため、これらを適切に調整して、記録層１２と参照層１４との反転電流に差を設けることができる。

参照層１４及び記録層１２はそれぞれ膜面に垂直方向の磁気異方性を有し、従って参照層１４及び記録層１２の容易磁化方向は膜面（或いは積層面）に対して垂直である（以下、垂直磁化という）。すなわち、ＭＴＪ素子１０は、参照層１４及び記録層１２の磁化方向がそれぞれ膜面に対して垂直方向を向く、いわゆる垂直磁化型ＭＴＪ素子である。なお、容易磁化方向とは、あるマクロなサイズの強磁性体を想定して、外部磁界のない状態で自発磁化がその方向を向くと最も内部エネルギーが低くなる方向である。困難磁化方向とは、あるマクロなサイズの強磁性体を想定して、外部磁界のない状態で自発磁化がその方向を向くと最も内部エネルギーが大きくなる方向である。

下地層１１は、平坦な垂直磁化の磁性層を成長させるために必要な層であり、一例としては、窒化チタン（ＴｉＮ）等の化合物層と、タンタル（Ｔａ）、白金（Ｐｔ）等の金属層と、厚さ０．５ｎｍ以下の薄い酸化マグネシウム（ＭｇＯ）とが順に積層された積層構造である。

記録層１２及び参照層１４の材料としては、ＦｅＰｔ或いはＦｅＰｄ等のＬ１０構造を持つ強磁性材料、ＴｂＣｏＦｅ等のフェリ磁性材料、或いは、ＮｉＦｅ等の磁性材料とＣｕ等の非磁性材料との積層構造からなる人工格子等が挙げられる。

トンネルバリア層１３としては、酸化マグネシウム（ＭｇＯ）或いは酸化アルミニウム（Ａｌ_２Ｏ_３）等の絶縁材料が挙げられる。上部電極（ハードマスク層）１５としては、タンタル（Ｔａ）或いは窒化チタン（ＴｉＮ）等の金属が挙げられる。

このように構成されたＭＴＪ素子１０において、情報の書き込みは、以下のように行われる。情報の書き込み時、ＭＴＪ素子１０は、膜面に垂直な方向において双方向に通電される。

書き込み電流を記録層１２から参照層１４の方向に流した場合、電子の流れは参照層１４から記録層１２の方向になる。この場合、記録層１２の磁化は参照層１４の磁化と揃う方向にスピントルクを受ける。このため、記録層１２の磁化が参照層１４と反平行であった場合、記録層１２の磁化は反転して参照層１４と平行になる。

一方、書き込み電流を参照層１４から記録層１２の方向に流した場合、電子の流れは記録層１２から参照層１４の方向になる。この場合、記録層１２の磁化は参照層１４と反平行を向く方向にスピントルクを受ける。このため、記録層１２の磁化が参照層１４と平行であった場合、記録層１２の磁化は反転して参照層１４と反平行になる。

ＭＴＪ素子１０に垂直方向の読み出し電流を流した場合の抵抗値は、磁気抵抗効果により２つの磁性層の相対的な方向に依存して変化する。例えば、ＭＴＪ素子１０の抵抗値は、記録層１２と参照層１４との磁化の方向が平行の場合は低抵抗となり、反平行の場合は高抵抗となる。図１の例では、記録層１２の磁化が上向きの状態が平行状態であり、下向きの状態が反平行状態である。例えば、低抵抗状態をデータ“０”、高抵抗状態をデータ“１”と規定することで、ＭＴＪ素子１０に１ビットの情報を記憶させることができる。

平行状態の抵抗値をＲ０、反平行状態の抵抗値をＲ１とすると、“（Ｒ１−Ｒ０）／Ｒ０”で定義される値を磁気抵抗比（ＭＲ比）と呼ぶ。磁気抵抗比はＭＴＪ素子１０を構成する材料やプロセス条件によって異なるが、数１０％から数１００％程度の値を取り得る。ＭＲＡＭは磁気抵抗効果を利用して、ＭＴＪ素子１０に記憶された情報の読み出しを行なう。読み出し動作時にＭＴＪ素子１０に流す読み出し電流は、スピン注入により記録層１２の磁化が反転する電流よりも十分小さい電流値に設定する。

［２．バイアス磁界層１６の構成］
次に、記録層１２に作用する参照層１４からの漏洩磁界をキャンセルする機能を有するバイアス磁界層１６の構成について説明する。図２は、バイアス磁界層１６を備えたＭＲＡＭの構成を示す斜視図である。

ＭＲＡＭは、マトリクス状に２次元配列された複数のＭＴＪ素子１０を備えている。各ＭＴＪ素子１０の構成は、図１と同じである。なお、図２では、複数のＭＴＪ素子１０のうち４個を抽出して示している。

バイアス磁界層１６は、ＭＴＪを膜面方向に延長した空間と重なる位置に配置される。バイアス磁界層１６は、実効的に２次元の平面状に広がっており、マトリクス状に複数の孔が空いている。ＭＴＪ素子１０は、バイアス磁界層１６の孔の中に突き刺すように配置されている。換言すると、バイアス磁界層１６は、ＭＴＪと同一平面に延在しており、各ＭＴＪ素子１０を囲むように構成されている。「バイアス磁界層１６がＭＴＪと同一平面に延在」とは、バイアス磁界層１６の厚さ方向の中心の位置（中心線）が、ＭＴＪを構成する記録層、トンネルバリア層及び参照層のいずれかを通過することを意味し、典型的にはＭＴＪを構成する記録層の中心の位置（中心線）と参照層の中心の位置（中心線）との間（これらの中心の位置と一致する場合を含む。）に位置することを意味するものとする。

バイアス磁界層１６は、参照層１４と平行な方向（垂直方向）の磁気異方性を有しており、すなわち、それの容易磁化方向は膜面に対して垂直である。よって、バイアス磁界層１６は、それの磁化方向が参照層１４の磁化方向と平行になるように着磁を行なう。バイアス磁界層１６の飽和磁化Ｍｓは、参照層１４の飽和磁化と同程度かそれ以上に設定される。

バイアス磁界層１６は、ＭＴＪ素子１０と絶縁されており、絶縁信頼性の確保できる数ｎｍ以上の厚さの絶縁膜（図示せず）によって分離されている。上部電極１５は、上部配線に電気的に接続される。下部電極１１は、選択トランジスタ、或いは上部配線と直交する下部配線に電気的に接続される。図２では、ＭＴＪ素子１０の平面形状が円である場合を例示している。ＭＴＪ素子１０の平面形状について特に制限がなく、円以外に、楕円、正方形、長方形等いずれを用いてもよい。また、正方形或いは長方形の角が丸くなった形状であってもよい。バイアス磁界層１６の孔の形状は、ＭＴＪ素子１０の平面形状と同じに設定される。そして、ＭＴＪ素子１０の周囲とバイアス磁界層１６との距離は、絶縁膜を介して等間隔に設定される。

図２では、記録層１２が参照層１４に対して下側（基板側）に配置されている構造の例を示したが、逆に記録層１２を参照層１４に対して上側（基板と反対側）に配置させる構造でも、図２と同じようにバイアス磁界層１６を配置することで、記録層１２に作用する参照層１４からの漏洩磁界をほぼキャンセルすることができる。

図３は、記録層１２に作用する参照層１４からの漏洩磁界をバイアス磁界層１６がキャンセルする様子を説明する図である。参照層１４の磁化が上方向である場合、バイアス磁界層１６の磁化も上方向に設定される。

参照層１４は、図３の実線矢印で示すように、記録層１２に上向きの漏洩磁界を印加する。また、参照層１４によって、記録層１２の面内方向の端部は中心部よりも強い漏洩磁界が作用する。一方、バイアス磁界層１６は、図３の点線矢印で示すように、記録層１２に下向きの漏洩磁界を印加する。このように、参照層１４から発生する漏洩磁界とバイアス磁界層１６から発生する漏洩磁界とは、互いに逆向きになり、記録層１２に作用する外部磁界は相殺される。また、記録層１２に作用する漏洩磁界は、垂直方向成分だけでなく、動径方向成分も逆方向に作用するため、漏洩磁界の動径方向成分も相殺される。

参照層１４及びバイアス磁界層１６の隙間がなく、かつ、参照層１４及びバイアス磁界層１６の厚さと飽和磁化とが等しく、かつ、バイアス磁界層１６の外径が厚さに対して十分（例えば、１００倍程度以上）大きい場合には、参照層１４とバイアス磁界層１６との磁界はほぼ完全にキャンセルされ、記録層１２に作用する漏洩磁界はほぼゼロになる。この場合、参照層１４及びバイアス磁界層１６を合わせて１つの磁性膜と見なすことができ、この磁性膜が十分広い場合には漏洩磁界が磁性膜から外に漏れないと言い換えることができる。この理由を図４を用いて説明する。

図４は、垂直磁化を有しかつ面内方向に広がる磁性膜の一部を示している。この磁性膜は、バイアス磁界層１６と記録層１２とを併せたものとみなすことができる。磁性膜の上面及び底面にはそれぞれ、正及び負の磁荷が誘起されており、磁界はこれらの磁荷によって発生すると見なすことができる。ここで、磁性膜は十分広いので磁界は膜面に対して垂直方向を向いており、磁束密度が保存されるため、磁界強度は膜面からの距離に依存しない。このため、例えば点Ａに正の磁荷によって作られる磁界（実線の矢印）と負の磁荷によって作られる磁界（破線の矢印）は同じ強度で逆向きになるため、その合成磁界はキャンセルされてゼロになる。

図３及び図４の原理によると、参照層１４とバイアス磁界層１６との距離がゼロに近くなれば、バイアス磁界層１６を参照層１４の真横に（参照層１４と同一平面に）配置し、かつバイアス磁界層１６と参照層１４との飽和磁化を同じにすることで、記録層１２に作用する参照層１４からの漏洩磁界をバイアス磁界層１６によってキャンセルすることが可能である。よって、基本的には、このようにバイアス磁界層１６を構成することが好ましい。

しかし、参照層１４とバイアス磁界層１６との間には、絶縁膜の厚さ分の距離が空いているため、参照層１４からの漏洩磁界を完全にキャンセルするには、絶縁膜分の磁化を補う必要がある。この方法としては、後述するように、バイアス磁界層１６の飽和磁化を参照層１４の飽和磁化より少し大きくする、或いは、バイアス磁界層１６を記録層１２に多少近づける等があげられる。この調整幅は、参照層１４とバイアス磁界層１６との距離に依存する。なお、バイアス磁界層１６の飽和磁化は、磁性材料、及びその厚さによって調整することが可能である。

図５は、バイアス磁界層１６を備えたＭＲＡＭの他の構成例を示す斜視図である。図５のＭＲＡＭは、接合分離のためのエッチングプロセスを絶縁層（トンネルバリア層）で止めたバリア止めプロセスによって形成されたＭＴＪ素子１０にバイアス磁界層１６を適用した例である。図５では、マトリクス状に２次元配列された複数のＭＴＪ素子１０のうち２個を抽出して示している。

ＭＴＪ素子１０は、下部電極１１、参照層１４、トンネルバリア層１３、記録層１２、上部電極１５が順に積層された積層構造を有している。すなわち、プロセス上の制約から、参照層１４が記録層１２に対して下側（基板側）に配置されている。記録層１２及び上部電極１５の平面形状は、図２のＭＴＪ素子１０のものと同じである。参照層１４の面積は、記録層１２の面積より大きい。参照層１４は、例えば、長方形の角が丸くなった平面形状を有している。バイアス磁界層１６は、参照層１４を膜面方向に延長した空間と重なる位置に配置される。バイアス磁界層１６は、実効的に２次元の平面状に広がっており、マトリクス状に複数の孔が空いている。参照層１４は、バイアス磁界層１６の孔の中に突き刺すように配置されている。換言すると、バイアス磁界層１６は、参照層１４と同一平面に延在しており、各参照層１４を囲むように構成されている。

バイアス磁界層１６は、参照層１４と平行な方向（垂直方向）の磁気異方性を有しており、すなわち、それの容易磁化方向は膜面に対して垂直である。バイアス磁界層１６の飽和磁化は、参照層１４の飽和磁化と同程度かそれ以上に設定される。バイアス磁界層１６は、ＭＴＪ素子１０と絶縁しており、絶縁信頼性の確保できる数ｎｍ以上の厚さの絶縁膜（図示せず）によって分離されている。上部電極１５は、上部配線に電気的に接続される。下部電極１１は、コンタクトを介して選択トランジスタ、或いは上部配線と直交する下部配線に電気的に接続される。

図５のようにＭＲＡＭを構成した場合でも、図２のＭＲＡＭと同様に、バイアス磁界層１６は、記録層１２に作用する参照層１４からの漏洩磁界をほぼキャンセルすることができる。

図６は、バイアス磁界層１６の効果を確認するためのシミュレーション計算に用いたモデルを示す図である。図６は、１個のＭＴＪ素子１０とその周囲に配置されたバイアス磁界層１６との断面を示している。

記録層１２の中心を原点とし、膜面に対して垂直方向にz軸を設定する。参照層１４の厚さ１０ｎｍ、記録層１２の厚さ２．２ｎｍ、トンネルバリア層の厚さ１ｎｍ、ＭＴＪを直径６０ｎｍの円板形状とした。また、バイアス磁界層１６は、計算を簡単にするために、内径１００ｎｍのリング形状とした。ＭＴＪとバイアス磁界層１６との間には、２０ｎｍの絶縁領域を設けた。リングの外径Ｒは２０μｍとした。図２のようにバイアス磁界層１６が隣同士つながっている場合、着目しているＭＴＪ素子１０に作用する磁界は、隣にもＭＴＪ素子が存在することによって殆ど変わらないと仮定して計算を行なった。また、バイアス磁界層１６の厚さを“ｄ”、バイアス磁界層１６の高さと記録層１２の高さとの差を“ｈ”とし、バイアス磁界層１６の高さが記録層１２の高さと同じである場合をｈ＝０とする。なお、“バイアス磁界層１６の高さ”とは、厚さ方向におけるバイアス磁界層１６の中心の位置での高さをいうものとする。同様に、“記録層１２の高さ”とは、厚さ方向における記録層１２の中心の位置での高さをいうものとする。参照層１４及びバイアス磁界層１６の飽和磁化は共に１０００ｅｍｕ／ｃｃ程度とした。

図７は、記録層１２と同じ高さにバイアス磁界層１６を配置した場合（ｈ＝０）に、記録層１２の厚さ方向の中心の位置に作用する漏洩磁界分布を示すグラフである。図７の横軸は記録層１２の中心から動径方向の距離、縦軸は参照層１４及びバイアス磁界層１６から記録層１２に印加される合成磁界のz成分［Ｈｚ（Ｏｅ）］を示している。図７には、バイアス磁界層１６の厚さｄを１０〜２０ｎｍの範囲で変化させた場合のそれぞれの結果について示している。

参照層１４の半径は３０ｎｍであるので、距離３０ｎｍ以下の領域では参照層１４が発生する磁界とバイアス磁界層１６が発生する磁界とが打ち消しあう方向に働き、磁界Ｈｚがゼロ近傍になっている。すなわち、バイアス磁界層１６の厚さｄを調整することで、記録層１２に印加される漏洩磁界を相殺することができる。図６のモデルでは、バイアス磁界層１６の厚さｄが１５〜１７ｎｍである場合が効果が大きい。

図８は、記録層１２の厚さ方向の中心の位置に作用する漏洩磁界の面積平均を示すグラフである。図８の横軸はバイアス磁界層１６の厚さｄ（ｎｍ）、縦軸は参照層１４及びバイアス磁界層１６から記録層１２に印加される合成磁界のz成分における面積平均［Ｈｚ（Ｏｅ）］を示している。バイアス磁界層１６の厚さｄを厚くすることにより下向きの磁界が強くなり、厚さｄが約１５ｎｍで参照層１４の漏洩磁界をキャンセルすることができる。

図９は、バイアス磁界層１６の外径Ｒ＝１７０ｎｍに固定した場合の記録層１２の厚さ方向の中心の位置に作用する漏洩磁界の面積平均を示すグラフである。図９の横軸はバイアス磁界層１６の厚さｄ（ｎｍ）、縦軸は参照層１４及びバイアス磁界層１６から記録層１２に印加される合成磁界のz成分における面積平均［Ｈｚ（Ｏｅ）］を示している。バイアス磁界層１６の外径以外のパラメータ及び計算方法は、図８と同じである。

図９の条件では、バイアス磁界層１６の厚さを２０ｎｍまで増やしても８７０Ｏｅ程度の磁界が残ってしまう。図８のＲ＝２０μｍの条件では、バイアス磁界層１６の外周部は記録層１２の中心から３０ｎｍ以下の領域から十分離れているため、バイアス磁界層１６の外周部から発生する漏洩磁界の記録層１２に対する影響は無視することができる。しかし、図９のＲ＝１７０ｎｍの条件では、記録層１２からバイアス磁界層１６の外周部までの距離がバイアス磁界層１６の厚さｄに対して十分大きいとはいえず、バイアス磁界層１６の外周部から発生する漏洩磁界が記録層１２に作用し、参照層１４からの漏洩磁界を強める方向に働くために、記録層１２に作用する外部磁界が残ってしまう。図９を外挿（extrapolation）することにより、完全に漏洩磁界をキャンセルするためのバイアス磁界層１６の厚さｄは約３５ｎｍになる。この厚さｄの磁性膜の磁化を垂直に立たせることは難しいので、バイアス磁界層１６の外周部は記録層１２から十分離す方が好ましい。

一方で、ＭＲＡＭの容量を大きくするためにはＭＴＪ素子アレイのピッチを大きくすることは好ましくない。図２或いは図５に示したように複数のＭＴＪ素子１０でバイアス磁界層１６を共通にすることにより、ＭＴＪ素子アレイのピッチを大きくすることなく、バイアス磁界層１６の外周部をＭＴＪ素子から十分離すことが可能になる。この場合、アレイの外周領域に配置されたＭＴＪ素子もバイアス磁界層１６の端から離す必要がある。

図１０は、バイアス磁界層１６の厚さｄ＝１５ｎｍに固定し、バイアス磁界層１６の外径Ｒをパラメータとした場合の記録層１２の厚さ方向の中心の位置に作用する漏洩磁界の計算結果を示すグラフである。図１０の横軸はバイアス磁界層１６の外径Ｒ（ｎｍ）、縦軸は参照層１４及びバイアス磁界層１６から記録層１２に印加される合成磁界のz成分における面積平均［Ｈｚ（Ｏｅ）］を示している。

図１０の結果によると、磁界Ｈｚの許容量を１００Ｏｅとすると外径Ｒが約２μｍ以上必要となるので、バイアス磁界層１６の外周部とＭＴＪ素子１０との距離はその半分である約１μｍ以上必要になる。そのため、バイアス磁界層１６を共有するＭＴＪ素子アレイのうち最外周に配置されたＭＴＪ素子に対して、バイアス磁界層１６の端部を約１μｍ以上のマージンをとって設定する必要がある。

図１１は、バイアス磁界層１６の端部のマージンを説明する図である。“Ａ”及び“Ｂ”は、ＭＴＪ素子アレイの最外周に配置されたＭＴＪ素子である。これらＭＴＪ素子からバイアス磁界層１６の端部までの距離ｄＡ及びｄＢは、約１μｍ以上のマージンが必要である。ただし、記憶素子として使用しないダミーのＭＴＪ素子をマージン領域に配置してもよい。このようにダミーＭＴＪ素子を使用することで、実際に記憶素子として使用するＭＴＪ素子とバイアス磁界層１６の端部までの距離を大きくすることが可能である。

図１２は、参照層１４と同じ高さにバイアス磁界層１６を配置した場合（ｈ＝７．１ｎｍ）の記録層１２の厚さ方向の中心の位置に作用する漏洩磁界の面積平均を示すグラフである。図１２の横軸はバイアス磁界層１６の厚さｄ（ｎｍ）、縦軸は参照層１４及びバイアス磁界層１６から記録層１２に印加される合成磁界のz成分における面積平均［Ｈｚ（Ｏｅ）］を示している。バイアス磁界層１６の外径Ｒ＝２０μｍで計算している。

図１２に示すように、バイアス磁界層１６の厚さｄ＝１６ｎｍにした時に、参照層１４及びバイアス磁界層１６から記録層１２に印加される漏洩磁界がキャンセルされる。図１２の結果と図８の結果とを比較すると、記録層１２に印加されるｚ成分の漏洩磁界をキャンセルする効率は、バイアス磁界層１６の高さを参照層１４と同じにする方が記録層１２と同じにする場合よりもわずかに悪くなる。しかし、バイアス磁界層１６の高さを参照層１４と同じにした場合は、動径方向成分の漏洩磁界もキャンセルされることになる。そのため、バイアス磁界層１６の高さを参照層１４と同じにする方が望ましいが、バイアス磁界層１６の飽和磁化や厚さを十分大きくできない場合は、バイアス磁界層１６の高さを参照層１４と記録層１２との間で調整する。

なお、記録層１２の厚さをｄＦ、トンネルバリア層１３の厚さをｄＴ、参照層１４の厚さをｄＰとすると、バイアス磁界層１６の高さが記録層１２の高さと参照層１４の高さの間、つまり“０＜ｈ≦（ｄＦ／２）＋（ｄＰ／２）＋ｄＴ”の条件を満たす場合には、参照層１４とバイアス磁界層１６との漏洩磁界の動径方向成分は互いに低減する方向に作用する。よって、上記ｈの範囲を満たすようにバイアス磁界層１６の高さを設定することで、記録層１２に印加される漏洩磁界の動径方向成分を低減することができる。

［３．ＭＲＡＭの製造方法］
次に、バイアス磁界層１６を備えたＭＲＡＭの製造方法の一例について図面を参照しながら説明する。

半導体基板上に形成されたＭＯＳトランジスタやＦＥＯＬ（Front End Of Line）上に層間絶縁層２１を堆積し、この層間絶縁層２１内に下部配線或いはＭＯＳトランジスタ等に電気的に接続されるコンタクト２２を形成後、ＣＭＰ（Chemical Mechanical Polishing）及びエッチバックにより上面を平坦化した断面を図１３に示す。層間絶縁層２１としては、例えば酸化シリコン（ＳｉＯ_２）が用いられ、コンタクト２２としては、例えばタングステン（Ｗ）が用いられる。

続いて、図１４に示すように、コンタクト２２上に、下地層１１、ＭＴＪ膜、ハードマスク層１５を順に、例えばスパッタにより成膜する。下地層１１は平坦な垂直磁化の磁性層を成長させるために必要な層であり、前述した材料によって構成される。ＭＴＪ膜は、下から記録層１２、トンネルバリア層１３、参照層１４からなる。記録層１２及び参照層１４の材料としては、例えばＬ１０構造を持つＦｅＰｔが用いられ、トンネルバリア層１３としては、例えば酸化マグネシウム（ＭｇＯ）が用いられる。ハードマスク層１５としては、例えばタンタル（Ｔａ）が用いられる。ＭＴＪ膜とハードマスク層１５との間には、薄い酸化マグネシウム（ＭｇＯ）或いはルテニウム（Ｒｕ）等のキャップ層を挟むようにしてもよい。

続いて、図１５に示すように、リソグラフィ及びエッチングにより素子分離を行ない、複数のＭＴＪ素子１０を形成する。続いて、図１６に示すように、ＭＴＪ素子１０上及び露出した層間絶縁層２１上に、絶縁膜２３を堆積する。絶縁膜２３としては、例えば酸化シリコン（ＳｉＯ_２）或いは窒化シリコン（ＳｉＮ）が用いられる。この絶縁膜２３は、ＭＴＪ素子１０とバイアス磁界層１６とを絶縁するためのものである。従って、絶縁膜２３はＭＴＪ素子１０の側面にも形成されており、この絶縁膜２３の厚さは絶縁信頼性の確保できる程度に厚く、同時にバイアス磁界層１６によってＭＴＪ素子１０の記録層１２に作用する参照層１４からの漏洩磁界のキャンセルが可能である条件を満たす必要がある。例えば、絶縁膜２３の厚さは、５〜３０ｎｍ程度になる。

続いて、図１７に示すように、絶縁膜２３上に、例えばスパッタにより、下地層２４、バイアス磁界層１６を順に成膜する。バイアス磁界層１６とＭＴＪ素子１０との距離は、ＭＴＪ素子１０の側面に形成された絶縁膜２３の厚さによってセルフアラインで制御されるため、ばらつきが小さくなり、よってＭＴＪ素子１０毎のシフト磁界のばらつきを抑えることができる。バイアス磁界層１６のスパッタは指向性の高い条件で行い、ハードマスク層１５の側面に付着する磁性層が少なくなるようにする。

バイアス磁界層１６の磁性材料は、磁化の方向が垂直で飽和磁化が参照層１４と同程度がそれ以上の材料を用いる。バイアス磁界層１６としては、例えば、参照層１４と同じＬ１０構造を持つＦｅＰｔが用いられる。また、バイアス磁界層１６の下には適当な下地層２４を設けることで、バイアス磁界層１６の磁化の垂直性を保ち、バイアス磁界層１６の高さとＭＴＪの高さをほぼ同じになるように調整する。その後、バイアス磁界層１６上に、このバイアス磁界層１６を保護するためのキャップ層（図示せず）を形成する。下地層２４には、下地層１１と同様の材料が用いられる。

続いて、図１８に示すように、試料全面に、例えば酸化シリコン（ＳｉＯ_２）或いは窒化シリコン（ＳｉＮ）からなる層間絶縁層２５を堆積する。続いて、図１９に示すように、ＣＭＰにより、層間絶縁層２５の平坦化を行なう。同時に、ＭＴＪ素子１０の上面に堆積されたバイアス磁界層１６及び下地層２４も削り、ＭＴＪ膜上のハードマスク層１５を露出させる。

続いて、図２０に示すように、ＭＴＪ素子１０上に、ハードマスク層１５と電気的に接続する上部配線２６を形成する。上部配線２６としては、例えばアルミニウム（Ａｌ）或いは銅（Ｃｕ）が用いられる。このようにして、本実施形態のＭＲＡＭが形成される。

次に、ハードマスク層１５の側面にバイアス磁界層１６が付着するのを防ぐようにした、ＭＲＡＭの他の製造方法について説明する。図２１に示すように、ＭＴＪ膜を成膜後、このＭＴＪ膜上に、金属からなる第１のハードマスク層１５、絶縁体からなる第２のハードマスク層１５Ａを順に成膜する。第１のハードマスク層１５としては、例えばタンタル（Ｔａ）が用いられる。第２のハードマスク層１５Ａとしては、例えば酸化シリコン（ＳｉＯ_２）が用いられる。

続いて、図２２に示すように、リソグラフィ及びＲＩＥ（Reactive Ion Etching）により、第２のハードマスク層１５ＡをＭＴＪ素子１０の平面形状と同じ形状にパターニングする。続いて、等方性の強い条件（高温、低バイアス、塩素ガス（Ｃｌ_２）等）のＲＩＥにより第１のハードマスク層１５をエッチングすることで、第２のハードマスク層１５Ａの下にアンダーカットを入れる。

続いて、図２３に示すように、斜入射ミリング等により、第１のハードマスク層１５をマスクとしてＭＴＪ及び下地層１１をエッチングする。この時、ＭＴＪは、順テーパ形状を有している。続いて、試料全面に、例えば窒化シリコンからなる絶縁膜２３を堆積する。

続いて、図２４に示すように、指向性の高い条件でのスパッタにより、絶縁膜２３上に下地層（図示せず）及びバイアス磁界層１６を成膜する。この時、第２のハードマスク層１５Ａの下にはアンダーカットが入っているために、第１のハードマスク層１５の側面はオーバーハングの下に隠れている。これにより、バイアス磁界層１６の成膜時に、このバイアス磁界層１６が第１のハードマスク層１５の側面に付着するのを防いでいる。

続いて、図２５に示すように、試料全面に、例えば酸化シリコン（ＳｉＯ_２）からなる層間絶縁層２５を堆積する。続いて、ＣＭＰにより、第１のハードマスク層１５の上面に堆積されたバイアス磁界層１６、下地層、絶縁膜２３及び第２のハードマスク層１５Ａを削り、第１のハードマスク層１５を露出させる。続いて、図２６に示すように、ハードマスク層１５上に上部配線２６を形成する。

このプロセスのポイントは、第１のハードマスク層１５の側面にバイアス磁界層１６を付着させないために、第２のハードマスク層１５Ａにオーバーハングを形成する（換言すると、第２のハードマスク層１５Ａの下にアンダーカットを入れる）ことにある。これによって、バイアス磁界層１６の成膜時に第１のハードマスク層１５の側面が第２のハードマスク層１５Ａの影になるため、磁性層の付着が起こらない。そのための方法の１つは、図２２で説明したように、２層のハードマスクのうち下側の層をサイドエッチングの入りやすい条件で等方性エッチングすることにより、アンダーカットを形成する。

図２２の例以外に、図２７に示すように、第１のハードマスク層１５上に、例えば窒化シリコン（ＳｉＮ）からなる第２のハードマスク層１５Ｂ、例えば酸化シリコン（ＳｉＯ_２）からなる第３のハードマスク層１５Ａを順に成膜し、例えばＣＤＥ（Chemical Dry Etching）により第２のハードマスク層１５Ｂをエッチングすることで、第３のハードマスク層１５Ａの下にアンダーカットを入れる方法もある。或いは、下側の第２のハードマスク層１５Ｂを酸化シリコン（ＳｉＯ_２）で構成し、上側の第３のハードマスク層１５Ａを窒化シリコン（ＳｉＮ）で構成する。そして、酸化シリコン（ＳｉＯ_２）からなる第２のハードマスク層１５Ｂをフッ酸（ＨＦ）を用いてエッチングすることで、第３のハードマスク層１５Ａの下にアンダーカットを入れるようにしてもよい。その後、第１のハードマスク層１５、ＭＴＪ、下地層１１を所望の形状にパターニングする。

次に、ハードマスク層にオーバーハング（或いは、アンダーカット）を形成する他の方法について説明する。図２８に示すように、ＭＴＪ膜を成膜後に、このＭＴＪ膜上に、例えば酸化シリコン（ＳｉＯ_２）からなる絶縁層２７を堆積する。続いて、リソグラフィ及びエッチングにより、絶縁層２７のエッチング面が順テーパになるように、絶縁層２７内にＭＴＪ膜を露出する孔２８を形成する。

続いて、図２９に示すように、孔２８内に、例えばタンタル（Ｔａ）からなるハードマスク層１５を埋め込んだ後、ハードマスク層１５の上面をＣＭＰにより平坦化する。そして、絶縁層２７を除去することで、オーバーハングを有するハードマスク層１５を形成することができる。

以上詳述したように第１の実施形態では、マトリクス状に２次元配列された複数のＭＴＪ素子１０を有するＭＲＡＭが、これら複数のＭＴＪ素子１０に共有され、かつ各ＭＴＪ素子１０を囲むバイアス磁界層１６を新たに備えている。また、このバイアス磁界層１６は、実効的に２次元の平面状に広がっている。そして、バイアス磁界層１６は、参照層１４と同じ垂直方向の磁気異方性を有しており、その飽和磁化は、参照層１４の飽和磁化と同程度かそれ以上に設定される。

従って第１の実施形態によれば、記録層１２に作用する参照層１４からの漏洩磁界をバイアス磁界層１６によってほぼキャンセルすることができる。これにより、記録層１２の磁化状態が漏洩磁界によって反転するのを防ぐことが可能となる。特に、記録層１２と参照層１４との磁化が反平行状態での安定性が向上する。この結果、記憶素子としてのＭＴＪ素子１０のリテンション特性を向上させることができる。

また、バイアス磁界層１６の厚さ及び飽和磁化を調整する、或いは、バイアス磁界層１６の高さを調整することで、記録層１２に作用する漏洩磁界を高精度に相殺することができる。

また、バイアス磁界層１６と参照層１４との磁化の方向が同じであるため、バイアス磁界層１６と参照層１４とに保磁力差をつける必要がない。また、バイアス磁界層１６と参照層１４との着磁を同時に行なうことができる。これにより、材料の選択が容易となり、プロセス条件の制約を少なくすることができる。

［第２の実施形態］
第２の実施形態は、上部配線２６と同じ方向に延在するようにバイアス磁界層１６を形成し、このバイアス磁界層１６を直接、或いは上部配線２６を介して参照層１４に電気的に接続するようにしている。

［１．バイアス磁界層１６の構成］
図３０は、本発明の第２の実施形態に係るＭＲＡＭの構成を示す斜視図である。ＭＲＡＭは、マトリクス状に２次元配列された複数のＭＴＪ素子１０を備えている。各ＭＴＪ素子１０は、下地層１１、記録層１２、トンネルバリア層１３、参照層１４、ハードマスク層１５が順に積層された積層構造を有する。記録層１２は、下地層１１を介して選択トランジスタ、或いは上部配線と直交する下部配線に電気的に接続される。なお、図３０では、図面の理解を容易にするために、下地層１１及びハードマスク層１５の図示を省略しており、すなわち、図３０にはＭＴＪ部分のみを示している。図３０には、マトリクス状に２次元配列された複数のＭＴＪのうち１２（４×３）個を抽出して示している。

ＭＲＡＭは、ＭＴＪの列数に対応した数の複数のバイアス磁界層１６を備えており、複数のバイアス磁界層１６は、Ｘ方向に隣接して配置されている。各バイアス磁界層１６は、上部配線と同じ方向（Ｙ方向）に延在する構造を有しており、同一平面内において１列分のＭＴＪに含まれる参照層１４の各々を囲むように形成されている。すなわち、バイアス磁界層１６は、ＭＴＪに対応する数の孔を有している。バイアス磁界層１６は、参照層１４と同じ向き（垂直方向）の磁気異方性を有しており、バイアス磁界層１６の飽和磁化は、参照層１４の飽和磁化と同程度に設定される。

バイアス磁界層１６は、参照層１４に直接接触しており、少なくとも上部配線の一部を形成している。図３０に示すように、上部配線を設けずに、バイアス磁界層１６が上部配線の機能を兼ねるようにしてもよい。実際には、バイアス磁界層１６上にこのバイアス磁界層１６と同じ方向に延在する上部配線２６を設け、この上部配線２６にバイアス磁界層１６及び参照層１４を電気的に接続することで、電気抵抗を低減することが望ましい。このように上部配線２６を設ける場合は、バイアス磁界層１６と参照層１４とが直接接触している必要はなく、バイアス磁界層１６と参照層１４とがそれぞれ上部配線２６に電気的に接続されていればよい。すなわち、図３０において、バイアス磁界層１６と参照層１４と間に絶縁領域を設けてもよい。この構成例を以下に説明する。

図３１は、第２の実施形態に係るＭＲＡＭの他の構成例を示す平面図である。図３２は、図３１に示したＡ−Ａ´線に沿ったＭＲＡＭの断面図である。図３１では、マトリクス状に２次元配列された複数のＭＴＪのうち９（３×３）個を抽出して示している。

ＭＲＡＭは、ＭＴＪの列数に対応した数の複数のバイアス磁界層１６を備えており、複数のバイアス磁界層１６はそれぞれ、Ｙ方向に延在している。各バイアス磁界層１６は、同一平面内において一列分のＭＴＪ素子１０の各々を囲むように構成されており、絶縁膜２３によってＭＴＪ素子１０と絶縁されている。バイアス磁界層１６は、参照層１４と同じ向き（垂直方向）の磁気異方性を有しており、バイアス磁界層１６の飽和磁化は、参照層１４の飽和磁化と同程度かそれ以上に設定される。

バイアス磁界層１６上及びハードマスク層１５上には、Ｙ方向に延在する上部配線２６が設けられている。すなわち、バイアス磁界層１６と参照層１４とは、上部配線２６を介して電気的に接続されている。この上部配線２６は、バイアス磁界層１６と同様に、Ｙ方向に延在している。このようにして第２の実施形態のＭＲＡＭを構成するようにしてもよい。

Ｘ方向に隣接して配置された複数のバイアス磁界層１６と参照層１４とは、バイアス磁界層１６間の距離を小さくすることで、同一平面状に広がった１個の磁性膜とみなすことができる。よって、第２の実施形態で示したバイアス磁界層１６を用いた場合、参照層１４及びバイアス磁界層１６から記録層１２に作用する漏洩磁界をほぼキャンセルすることができる。漏洩磁界がキャンセルされる原理は、第１の実施形態で示した図３及び図４と同じである。

図３３は、バイアス磁界層１６と参照層１４とが接触している条件で、バイアス磁界層１６の効果を確認するためのシミュレーション計算に用いたモデルを示す図である。図３３は、図３０の構成をＸ方向に沿って切断した断面図に対応する。このモデルにおいて、バイアス磁界層１６及び参照層１４の幅が５０ｎｍ、厚さが１０ｎｍ、トンネルバリア層１３の厚さを１ｎｍ、記録層１２の幅が５０ｎｍ、厚さが２ｎｍとした。隣接するバイアス磁界層１６間の距離は５０ｎｍとした。また、図３３の構造が２μｍ×２μｍの領域に広がっているとして計算した。

図３４は、記録層１２の厚さ方向の中心の位置（一点鎖線の位置）に作用する漏洩磁界分布を示すグラフである。図３４の横軸はバイアス磁界層１６の端からの距離（ｎｍ）、縦軸は記録層１２の厚さ方向の中心の位置での漏洩磁界のz成分［Ｈｚ（Ｏｅ）］を示している。また、図３４には、参照層１４から発生される漏洩磁界のz成分、バイアス磁界層１６から発生される漏洩磁界のｚ成分、及びこれらの合成磁界のｚ成分を示している。

図３４に示すように、記録層１２の厚さ方向の中心の位置において、参照層１４とバイアス磁界層１６との漏洩磁界は互いに打ち消しあう方向に働く。なお、バイアス磁界層１６間の距離がゼロではないため、参照層１４からの漏洩磁界を完全にキャンセルするには、この距離分の磁化を補う必要がある。図３３のモデルでは、参照層１４の飽和磁化＝１０００ｅｍｕ／ｃｃ、バイアス磁界層１６の飽和磁化＝１２００ｅｍｕ／ｃｃに設定することで、参照層１４及びバイアス磁界層１６から記録層１２に作用する漏洩磁界をほぼゼロにすることができる。

なお、第２の実施形態においても第１の実施形態と同様の理由により、ＭＴＪ素子アレイのうち最外周に配置されたＭＴＪ素子からバイアス磁界層１６の端部までの距離は、約１μｍ以上のマージンが必要である。よって、第２の実施形態においても、ＭＴＪ素子アレイのうち最外周に配置されたＭＴＪ素子に対して、バイアス磁界層１６の端部を約１μｍ以上のマージンをとって設定する必要がある。

また、バイアス磁界層１６の高さは、記録層１２に印加される漏洩磁界がキャンセルされるように、参照層１４と記録層１２との間で調整する。

［２．ＭＲＡＭの製造方法］
次に、バイアス磁界層１６を備えたＭＲＡＭの製造方法の一例について図面を参照しながら説明する。なお、図１３乃至図１７までの製造工程は、第１の実施形態と同じである。

図３５に示すように、バイアス磁界層１６上に例えばルテニウム（Ｒｕ）からなるキャップ層（図示せず）を堆積した後、試料全面に、例えばアルミニウム（Ａｌ）からなる上部配線２６を例えばスパッタにより堆積する。続いて、図３６に示すように、ＣＭＰにより、ハードマスク層１５の途中まで平坦化を行ない、ハードマスク層１５の上面を露出させる。

続いて、図３７に示すように、例えばスパッタにより、上部配線２６の積み増しを行う。続いて、ＣＭＰにより、上部配線２６の上面を平坦化する。続いて、図３８に示すように、リソグラフィ及びエッチングにより、上部配線２６をパターニングするとともに、バイアス磁界層１６及び下地層２４を切断する。これにより、Ｘ方向に隣接するバイアス磁界層１６を電気的に分離でき、かつ各バイアス磁界層１６をこれに対応する上部配線２６に電気的に接続することができる。このようにして、本実施形態のＭＲＡＭが形成される。

以上詳述したように第２の実施形態では、マトリクス状に２次元配列された複数のＭＴＪ素子１０を有するＭＲＡＭにおいて、列数に対応する複数のバイアス磁界層１６を設け、各バイアス磁界層１６は、一列に配列されたＭＴＪ素子１０に共有され、かつこれら一列のＭＴＪ素子１０をそれぞれ囲むように構成される。そして、バイアス磁界層１６は、これと同じ方向に延在する上部配線２６を介して参照層１４に電気的に接続され、或いは上部配線２６を介さずに直接参照層１４に電気的に接続されている。

従って第２の実施形態によれば、記録層１２に作用する参照層１４からの漏洩磁界をバイアス磁界層１６によってほぼキャンセルすることができる。これにより、記録層１２の磁化状態が漏洩磁界によって反転するのを防ぐことが可能となる。

また、図３０の構造では、バイアス磁界層１６と参照層１４とを絶縁する必要がない。よって、第１の実施形態で説明したような、バイアス磁界層１６を成膜する際に参照層１４の側面に磁性層が付着しないようにするための工程が不要である。これにより、バイアス磁界層１６の成膜工程を容易にすることが可能となる。

また、バイアス磁界層１６を上部配線の一部として使用しているため、バイアス磁界層を有しない従来のデバイス構造と同様の構造を用いることができる。すなわち、ＭＲＡＭの大きな設計変更を行う必要がなく、ＭＲＡＭにバイアス磁界層１６を適用したことによる製造工程の増加も抑えることができる。

［第３の実施形態］
第３の実施形態は、参照層１４を平面状に構成し、この参照層１４を複数のＭＴＪ素子１０で共有するようにしている。これにより、参照層１４から記録層１２に作用する漏洩磁界をなくすようにしている。

［１．ＭＲＡＭの構成］
図３９は、本発明の第３の実施形態に係るＭＲＡＭの構成を示す平面図である。図４０は、図３９に示したＡ−Ａ´線に沿ったＭＲＡＭの断面図である。

ＭＲＡＭは、記録層１２、トンネルバリア層１３、参照層１４が順に積層されたＭＴＪを複数個備えている。図３９では、マトリクス状に２次元配列された複数のＭＴＪのうち６（２×３）個を抽出して示している。各ＭＴＪの参照層１４は電気的に接続されている。すなわち、参照層１４は、平面状に広がっており、複数のＭＴＪに共有されている。

換言すると、本実施形態は、参照層１４とバイアス磁界層とが一体になっている或いは電気的に接続されている構造である。この構造では、参照層１４とバイアス磁界層との隙間がないのと等価であるため、参照層１４を平面状に形成する（すなわち、参照層１４及びバイアス磁界層の厚さ及び飽和磁化を同じにする）ことで、参照層１４から記録層１２に作用する漏洩磁界をなくすことができる。

各記録層１２の下には、第１の実施形態と同様に下地層（図示せず）が設けられる。平面状の参照層１４上には、例えば参照層１４と同じ平面形状を有する上部配線（図示せず）が設けられる。

図４０の構造では、ＭＴＪの参照層同士が電気的に接続されるため、素子選択は、ＭＴＪの下側（基板側）のみで行なう必要が生じる。このため、記録層１２は、選択トランジスタ３１を介してビット線ＢＬに電気的に接続される。選択トランジスタ３１のゲート端子は、ワード線ＷＬに電気的に接続される。

図４１は、第３の実施形態に係るＭＲＡＭの他の構成例を示す平面図である。図４２は、図４１に示したＡ−Ａ´線に沿ったＭＲＡＭの断面図である。

バイアス磁界層１６は、ＭＴＪと同一平面に延在しており、複数のＭＴＪの各々を囲むように構成されている。また、バイアス磁界層１６は、絶縁膜２３によってＭＴＪ素子１０と絶縁されている。バイアス磁界層１６上及び参照層１４上には、平面状に広がった上部配線２６が設けられている。すなわち、バイアス磁界層１６と参照層１４とは、上部配線２６を介して電気的に接続されている。このようにして第３の実施形態のＭＲＡＭを構成することも可能である。

［２．ＭＲＡＭの製造方法］
次に、第３の実施形態に係るＭＲＡＭの製造方法の一例について図面を参照しながら説明する。

図４３に示すように、下地層（図示せず）上に、参照層１４、トンネルバリア層１３、記録層１２を順に成膜し、ＭＴＪ膜を形成する。続いて、図４４に示すように、リソグラフィ及びエッチングにより、記録層１２及びトンネルバリア層１３を所望の平面形状にパターニングすることで、素子分離を行なう。

続いて、図４５に示すように、素子選択のための回路（選択トランジスタ３１を含む）を別の基板に作成する。そして、記録層１２が回路基板と向き合うようにして、２つの基板を貼り合わせる。このようにして、図３９及び図４０に示したＭＲＡＭが形成される。

次に、第３の実施形態に係るＭＲＡＭの他の製造方法について説明する。図１３乃至図１７までの製造工程は、第１の実施形態と同じである。続いて、図４６に示すように、ＣＭＰにより、ハードマスク層１５まで除去し、参照層１４及びバイアス磁界層１６の上面を露出させる。

続いて、図４７に示すように、参照層１４及びバイアス磁界層１６上に、例えばアルミニウム（Ａｌ）からなる上部配線２６を例えばスパッタにより堆積する。その後、ＣＭＰにより、上部配線２６の上面を平坦化する。このようにして、図４１及び図４２に示したＭＲＡＭが形成される。

以上詳述したように第３の実施形態では、参照層１４を平面状に構成することで、参照層１４から記録層１２に作用する漏洩磁界をなくすようにしている。これにより、記録層１２の磁化状態が漏洩磁界によって反転するのを防ぐことが可能となる。

［実施例］
以下に、第１及び第２の実施形態で示したＭＲＡＭの実施例について説明する。

図４８は、実施例の係るＭＲＡＭの構成を示す回路図である。ＭＲＡＭは、マトリクス状に配列された複数のメモリセルＭＣを有するメモリセルアレイ３２を備えている。メモリセルアレイ３２には、それぞれが列（カラム）方向に延在するように、複数のビット線対ＢＬ，／ＢＬが配設されている。また、メモリセルアレイ３２には、それぞれが行（ロウ）方向に延在するように、複数のワード線ＷＬが配設されている。

ビット線ＢＬとワード線ＷＬとの交差領域には、メモリセルＭＣが配置されている。各メモリセルＭＣは、ＭＴＪ素子１０、及びＮチャネルＭＯＳトランジスタからなる選択トランジスタ３１を備えている。ＭＴＪ素子１０の一端は、ビット線ＢＬに接続されている。ＭＴＪ素子１０の他端は、選択トランジスタ３１のドレイン端子に接続されている。選択トランジスタ３１のゲート端子は、ワード線ＷＬに接続されている。選択トランジスタ３１のソース端子は、ビット線／ＢＬに接続されている。

ワード線ＷＬには、ロウデコーダ３３が接続されている。ビット線対ＢＬ，／ＢＬには、書き込み回路３５及び読み出し回路３６が接続されている。書き込み回路３５及び読み出し回路３６には、カラムデコーダ３４が接続されている。各メモリセルＭＣは、ロウデコーダ３３及びカラムデコーダ３４により選択される。

メモリセルＭＣへのデータの書き込みは、以下のように行われる。先ず、データ書き込みを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されたワード線ＷＬがロウデコーダによって活性化される。これにより、選択トランジスタ３１がターンオンする。さらに、接続メモリセルＭＣに接続されたビット線対ＢＬ，／ＢＬがカラムデコーダ３４によって選択される。

ここで、ＭＴＪ素子１０には、書き込みデータに応じて、双方向の書き込み電流が供給される。具体的には、ＭＴＪ素子１０に左から右へ書き込み電流を供給する場合、書き込み回路３５は、ビット線ＢＬに正の電圧を印加し、ビット線／ＢＬに接地電圧を印加する。また、ＭＴＪ素子１０に右から左へ書き込み電流を供給する場合、書き込み回路３５は、ビット線／ＢＬに正の電圧を印加し、ビット線ＢＬに接地電圧を印加する。このようにして、メモリセルＭＣにデータ“０”、或いはデータ“１”を書き込むことができる。

次に、メモリセルＭＣからのデータ読み出しは、以下のように行われる。まず、書き込みの場合と同様に、選択されたメモリセルＭＣの選択トランジスタ３１がターンオンする。読み出し回路３６は、ＭＴＪ素子１０に、例えば右から左へ流れる読み出し電流を供給する。この読み出し電流は、スピン注入によって磁化反転する閾値よりも小さい値に設定される。そして、読み出し回路３６は、読み出し電流に基づいて、ＭＴＪ素子１０の抵抗値を検出する。このようにして、ＭＴＪ素子１０に記憶されたデータを読み出すことができる。

本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化できる。また、実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。

第１の実施形態に係るＭＴＪ素子１０の構成を示す断面図。 バイアス磁界層１６を備えたＭＲＡＭの構成を示す斜視図。 漏洩磁界をバイアス磁界層１６がキャンセルする様子を説明する図。 垂直磁化を有しかつ面内方向に広がる磁性膜の一部を示す図。 バイアス磁界層１６を備えたＭＲＡＭの他の構成例を示す斜視図。 バイアス磁界層１６の効果を確認するためのシミュレーション計算に用いたモデルを示す図。 記録層１２に作用する漏洩磁界分布を示すグラフ。 記録層１２作用する漏洩磁界の面積平均を示すグラフ。 外径Ｒ＝１７０ｎｍに固定した場合の記録層１２に作用する漏洩磁界の面積平均を示すグラフ。 バイアス磁界層１６の厚さｄ＝１５ｎｍに固定した場合の記録層１２に作用する漏洩磁界を示すグラフ。 バイアス磁界層１６の端部のマージンを説明する図。 参照層１４と同じ高さにバイアス磁界層１６を配置した場合の記録層１２に作用する漏洩磁界の面積平均を示すグラフ。 ＭＲＡＭの製造方法の一工程を示す断面図。 ＭＲＡＭの製造方法の一工程を示す断面図。 ＭＲＡＭの製造方法の一工程を示す断面図。 ＭＲＡＭの製造方法の一工程を示す断面図。 ＭＲＡＭの製造方法の一工程を示す断面図。 ＭＲＡＭの製造方法の一工程を示す断面図。 ＭＲＡＭの製造方法の一工程を示す断面図。 ＭＲＡＭの製造方法の一工程を示す断面図。 ＭＲＡＭの他の製造方法の一工程を示す断面図。 ＭＲＡＭの他の製造方法の一工程を示す断面図。 ＭＲＡＭの他の製造方法の一工程を示す断面図。 ＭＲＡＭの他の製造方法の一工程を示す断面図。 ＭＲＡＭの他の製造方法の一工程を示す断面図。 ＭＲＡＭの他の製造方法の一工程を示す断面図。 ＭＲＡＭの他の製造方法の一工程を示す断面図。 ＭＲＡＭの他の製造方法の一工程を示す断面図。 ＭＲＡＭの他の製造方法の一工程を示す断面図。 第２の実施形態に係るＭＲＡＭの構成を示す斜視図。 ＭＲＡＭの他の構成例を示す平面図。 図３１に示したＡ−Ａ´線に沿ったＭＲＡＭの断面図。 バイアス磁界層１６の効果を確認するためのシミュレーション計算に用いたモデルを示す図。 記録層１２に作用する漏洩磁界分布を示すグラフ。 ＭＲＡＭの製造方法の一工程を示す断面図。 ＭＲＡＭの製造方法の一工程を示す断面図。 ＭＲＡＭの製造方法の一工程を示す断面図。 ＭＲＡＭの製造方法の一工程を示す断面図。 第３の実施形態に係るＭＲＡＭの構成を示す平面図。 図３９に示したＡ−Ａ´線に沿ったＭＲＡＭの断面図。 第３の実施形態に係るＭＲＡＭの他の構成例を示す平面図。 図４１に示したＡ−Ａ´線に沿ったＭＲＡＭの断面図。 ＭＲＡＭの製造方法の一工程を示す断面図。 ＭＲＡＭの製造方法の一工程を示す断面図。 ＭＲＡＭの製造方法の一工程を示す断面図。 ＭＲＡＭの他の製造方法の一工程を示す断面図。 ＭＲＡＭの他の製造方法の一工程を示す断面図。 実施例に係るＭＲＡＭの構成を示す回路図。

符号の説明

１０…ＭＴＪ素子、１１…下地層、１２…記録層、１３…トンネルバリア層、１４…参照層、１６…バイアス磁界層、２１…層間絶縁層、２２…コンタクト、２３…絶縁膜、２４…下地層、２５…層間絶縁層、２６…上部配線、２７…絶縁層、２８…孔、３１…選択トランジスタ、３２…メモリセルアレイ、３３…ロウデコーダ、３４…カラムデコーダ、３５…書き込み回路、３６…読み出し回路、ＢＬ…ビット線、ＷＬ…ワード線、ＭＣ…メモリセル。

Claims (10)

1. 膜面に垂直方向の磁気異方性を有しかつ磁化方向が可変である第１の磁性層と、膜面に垂直方向の磁気異方性を有しかつ磁化方向が不変である第２の磁性層と、前記第１の磁性層及び第２の磁性層に挟まれた非磁性層とを有する磁気抵抗素子と、
   前記第２の磁性層と平行な磁化を有し、かつ前記磁気抵抗素子を囲むバイアス磁界層と、
   を具備することを特徴とする磁気メモリ。
2. 前記バイアス磁界層は、２次元に配列された複数の磁気抵抗素子の各々を囲むことを特徴とする請求項１に記載の磁気メモリ。
3. 前記バイアス磁界層は、前記第２の磁性層と同一平面に配置されることを特徴とする請求項１又は２に記載の磁気メモリ。
4. 前記バイアス磁界層は、前記磁気抵抗素子と絶縁領域によって絶縁されていることを特徴とする請求項１乃至３のいずれかに記載の磁気メモリ。
5. 前記バイアス磁界層は、前記第２の磁性層と電気的に接続されていることを特徴とする請求項１乃至３のいずれかに記載の磁気メモリ。
6. 前記第２の磁性層の前記非磁性層と反対側に設けられ、かつ前記第２の磁性層及び前記バイアス磁界層に電気的に接続された配線層をさらに具備することを特徴とする請求項１乃至３のいずれかに記載の磁気メモリ。
7. 前記バイアス磁界層の飽和磁化は、前記第２の磁性層のそれと同じであることを特徴とする請求項１乃至６のいずれかに記載の磁気メモリ。
8. 前記バイアス磁界層の厚さは、前記第２の磁性層のそれと同じであることを特徴とする請求項１乃至７のいずれかに記載の磁気メモリ。
9. 前記バイアス磁界層の端部と前記磁気抵抗素子との距離は、１μｍ以上であることを特徴とする請求項１乃至８のいずれかに記載の磁気メモリ。
10. 膜面に垂直方向の磁気異方性を有し、かつ磁化方向が可変である複数の第１の磁性層と、
    前記複数の第１の磁性層上に設けられた複数の非磁性層と、
    平面状に延在するように前記複数の非磁性層上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である第２の磁性層と、
    を具備することを特徴とする磁気メモリ。

Images