WO2017169540A1 - メモリ素子、及びメモリ素子の製造方法 - Google Patents

メモリ素子、及びメモリ素子の製造方法 Download PDF

Info

Publication number
WO2017169540A1
WO2017169540A1 PCT/JP2017/008842 JP2017008842W WO2017169540A1 WO 2017169540 A1 WO2017169540 A1 WO 2017169540A1 JP 2017008842 W JP2017008842 W JP 2017008842W WO 2017169540 A1 WO2017169540 A1 WO 2017169540A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
region
magnetic layer
memory element
magnetic
Prior art date
Application number
PCT/JP2017/008842
Other languages
English (en)
French (fr)
Inventor
琢哉 伊藤
嵯峨　幸一郎
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to CN201780019005.0A priority Critical patent/CN108886022B/zh
Priority to DE112017001604.5T priority patent/DE112017001604T5/de
Priority to US16/086,999 priority patent/US10734386B2/en
Publication of WO2017169540A1 publication Critical patent/WO2017169540A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Definitions

  • the present disclosure relates to a memory element and a method for manufacturing the memory element.
  • MRAM Magnetic Random Access Memory
  • ST-MRAM Spin Torque-Magnetic Random Access Memory
  • MRAM Spin Torque-Magnetic Random Access Memory
  • the ST-MRAM is configured by arranging a plurality of memory cells composed of magnetoresistive elements as memory elements for storing 1/0 information.
  • the magnetoresistive elements have an MTJ (Magnetic Tunnel Junction) structure. Things are used.
  • the MTJ structure is a structure in which a nonmagnetic layer (tunnel barrier layer) is sandwiched between two magnetic layers (a magnetization fixed layer and a storage layer).
  • the magnetoresistive element having the MTJ structure is also referred to as an MTJ element.
  • information of 1/0 is recorded by utilizing the spin torque magnetization reversal in the storage layer caused by passing a current through the MTJ structure.
  • a process technique for patterning the MTJ structure is required so as not to cause damage, short circuit, and current leakage.
  • a transition metal is often used as a material constituting the magnetic layer
  • a metal etching technique using a halogen-based gas widely used in an etching process of a silicon-based semiconductor device is used in the magnetic layer. Cannot be etched easily. If the reactive ion etching (RIE) method or the ion beam etching method is used, the magnetic layer can be etched more easily, but the etching processed material adheres to the side wall of the tunnel barrier layer. There is a high risk of short circuit and current leakage.
  • RIE reactive ion etching
  • the etching of the magnetic layer formed on the upper layer of the tunnel barrier layer (hereinafter also referred to as the upper magnetic layer) is stopped halfway, and the upper magnetic layer remains.
  • a method of forming a region in which magnetism is invalidated and conductivity is deteriorated (hereinafter also referred to as a nullified region) by oxidizing a part of the upper magnetic layer.
  • the upper magnetic layer is patterned by the following procedure. That is, first, a connection layer for connecting a first magnetic layer, a non-magnetic layer, a second magnetic layer (corresponding to the upper magnetic layer), a cap layer, and an electrode on a substrate. Laminate sequentially. Next, a mask layer patterned into a predetermined shape is formed on the connection layer. Next, the region not covered with the mask layer is etched to a depth at which the thickness of the second magnetic layer is about half. Next, the second magnetic layer remaining in the etched region is oxidized to form a nullified region having deteriorated magnetic characteristics and conductivity. Thereafter, the invalidated area is reduced.
  • the etched product when etching is performed from the connection layer to the middle of the second magnetic layer, the etched product is covered with the mask layer and is not etched (i.e., the side wall of the portion that is not etched). May adhere to the side wall of the laminated structure of the second magnetic layer, the cap layer, and the connection layer located immediately below the mask layer.
  • Such adhesion of the etched product may cause variation in area between MTJ elements.
  • the variation in the area between the MTJ elements may cause a variation in the resistance value, which may cause a deterioration in reliability as a memory element.
  • the invalidation region may not necessarily be formed as intended.
  • the magnetic layer generally contains elements such as Ni, Fe, Co, etc., and ⁇ -Fe 2 O 3 , Fe 3 O 4 , Co 3 O, which are oxides of these elements. 4 etc. is a ferromagnetic material. That is, depending on the material of the magnetic layer, just because it is oxidized does not necessarily invalidate the magnetism. If the region in which magnetism is disabled cannot be formed as intended, desired characteristics cannot be obtained for each MTJ element, leading to a decrease in reliability as a memory element.
  • the present disclosure proposes a new and improved memory element and a method for manufacturing the memory element that can further improve the reliability of the memory element.
  • a plurality of magnetoresistive elements having an MTJ structure are arranged on a substrate, and a magnetic layer that functions as a memory layer in the magnetoresistive element other than a region that functions as the magnetoresistive element.
  • a region there is a region in which magnetism is invalidated, and the region in which magnetism is invalidated forms an alloy with the first element constituting the magnetic layer and the first element.
  • a memory element is provided that is made of an alloy that includes a second element having an fcc structure.
  • the step of forming a region in which magnetism is invalidated in a region other than the region functioning as the magnetoresistive element of the magnetic layer functioning as the storage layer in the magnetoresistive element having the MTJ structure And forming the region in which the magnetism is invalidated includes forming an fcc structure when an alloy with the first element constituting the magnetic layer is formed in a predetermined region on the magnetic layer. Forming a film made of the second element to be taken, and performing a heat treatment to mutually diffuse the first element and the second element, so that the first element and the second element are diffused in the predetermined region. Forming a region in which the magnetism is invalidated in the predetermined region by forming an alloy containing an element.
  • the first element constituting the magnetic layer is not etched without etching the magnetic layer.
  • an alloy with another second element and having an fcc structure By forming an alloy with another second element and having an fcc structure, a region in which the magnetism is invalidated is formed. Since it is known that a metal having an fcc structure does not have magnetism, by forming a region made of an alloy having such an fcc structure in the magnetic layer, the region is a region in which magnetism is invalidated. Will function as. According to this method, since etching is not used, there is no variation in element characteristics due to adhesion of an etched workpiece.
  • a region in which magnetism is invalidated by forming a region made of an alloy having an fcc structure in the magnetic layer, instead of simply oxidizing the magnetic layer to form a region in which magnetism is invalidated. Therefore, it is possible to more reliably form a region in which magnetism is invalidated. Therefore, according to the present disclosure, the reliability of the memory element as an element can be further improved.
  • the reliability of the memory element can be further improved.
  • the above effects are not necessarily limited, and any of the effects shown in the present specification, or other effects that can be grasped from the present specification, together with or in place of the above effects. May be played.
  • FIG. 1 is a cross-sectional view illustrating a schematic configuration of a memory element according to a first embodiment. It is a figure for demonstrating the TMR effect in a magnetoresistive element. It is a figure for demonstrating the manufacturing method of the memory element shown in FIG. It is a figure for demonstrating the manufacturing method of the memory element shown in FIG. It is a figure for demonstrating the manufacturing method of the memory element shown in FIG. It is a figure for demonstrating the manufacturing method of the memory element shown in FIG. It is a figure for demonstrating the manufacturing method of the memory element shown in FIG. It is a figure for demonstrating the manufacturing method of the memory element shown in FIG. It is a figure for demonstrating the manufacturing method of the memory element shown in FIG. It is a figure for demonstrating the manufacturing method of the memory element shown in FIG. It is a figure for demonstrating the manufacturing method of the memory element shown in FIG. It is a figure for demonstrating the manufacturing method of the memory element shown in FIG. It is a figure for demonstrating the manufacturing method of the memory
  • FIG. 1 It is sectional drawing which shows the example of 1 structure of the memory element which has the structure by which an electrode is connected to a connection layer through Ni layer which is a modification of 1st Embodiment. It is a figure for demonstrating the manufacturing method of the memory element which concerns on 2nd Embodiment. It is a figure for demonstrating the manufacturing method of the memory element which concerns on 2nd Embodiment. It is a figure for demonstrating the manufacturing method of the memory element which concerns on 2nd Embodiment. It is a figure for demonstrating the manufacturing method of the memory element which concerns on 2nd Embodiment. It is a figure for demonstrating the manufacturing method of the memory element which concerns on 2nd Embodiment. It is a figure for demonstrating the manufacturing method of the memory element which concerns on 2nd Embodiment.
  • FIG. 1 is a cross-sectional view showing a schematic configuration of the memory element according to the first embodiment.
  • FIG. 1 schematically shows a cross section of a part of the memory device according to the first embodiment.
  • the memory element 1 according to the first embodiment includes a magnetoresistive element 10 and a selection transistor 105 for selecting the magnetoresistive element 10 formed on a substrate 101. Is done.
  • the magnetoresistive element 10 has an MTJ structure and functions as a storage element capable of recording 1/0 information using spin torque magnetization reversal. That is, the memory element 1 according to the first embodiment is an ST-MRAM.
  • one magnetoresistive element 10 and one selection transistor 105 constitute one memory cell. That is, in FIG. 1, a cross section of a portion corresponding to one memory cell is extracted from the memory element 1 and illustrated. Actually, a plurality of memory cells are arranged on the substrate 101 to constitute the memory element 1.
  • the substrate 101 is a Si substrate, and an element isolation layer 103 for electrically isolating one region from another region is provided on the substrate 101.
  • the substrate 101 is not limited to a Si substrate, and various known semiconductor substrates that can be generally used as ST-MRAM substrates may be used as the substrate 101.
  • the specific structure of the element isolation layer 103 is not limited, and the element isolation layer 103 may be configured by various known element isolation structures such as STI (Shallow Trench Isolation).
  • a selection transistor 105 is formed in a region isolated by the element isolation layer 103 on the substrate 101.
  • the selection transistor 105 includes a drain region 109, a source region 111, a gate insulating film 107, and a gate electrode 113. Since various known MOSFETs and MISFETs can be used as the selection transistor 105, detailed description thereof is omitted.
  • the gate electrode 113 is formed so as to extend in the direction perpendicular to the paper surface, and functions as a word line.
  • a first insulating layer 115 made of SiO 2 is laminated on the selection transistor 105 so as to cover the selection transistor 105.
  • a wiring 119 (sense line 119) functioning as a sense line is formed on the first insulating layer 115 so as to extend in the direction perpendicular to the paper surface.
  • the sense line 119 is electrically connected to the drain region 109 of the selection transistor 105 through a first contact 117 provided so as to penetrate the first insulating layer 115 in the depth direction.
  • a second insulating layer 121 is laminated on the first insulating layer 115 so as to cover the sense line 119.
  • the 1st electrode 125 which comprises the magnetoresistive element 10 is patterned and formed in a predetermined shape.
  • the first electrode 125 is electrically connected to the source region 111 of the selection transistor 105 through a second contact 123 provided so as to penetrate the second insulating layer 121 in the depth direction.
  • the magnetoresistive element 10 includes a first electrode 125, a first magnetic layer 127, a nonmagnetic layer 129, a second magnetic layer 131, a cap layer 135, a connection layer 137, and a second layer.
  • the electrodes 139 are stacked in this order.
  • An MTJ structure is formed by the laminated structure of the first magnetic layer 127, the nonmagnetic layer 129, and the second magnetic layer 131.
  • the magnetoresistive element 10 is an MTJ element having an MTJ structure.
  • the first magnetic layer 127 has a magnetic anisotropy and is configured as a magnetization fixed layer whose magnetization direction is fixed in one direction for high coercive force.
  • the first magnetic layer 127 is a layer that serves as a reference for the magnetization direction when information is written to and read from the magnetoresistive element 10.
  • the first magnetic layer 127 may also be referred to as a magnetization fixed layer 127.
  • the nonmagnetic material layer 129 functions as a tunnel barrier when information is written to and read from the magnetoresistive element 10.
  • the nonmagnetic layer 129 may also be referred to as a tunnel barrier layer 129.
  • MgO is used as the nonmagnetic material constituting the nonmagnetic material layer 129.
  • the first embodiment is not limited to such an example, and the nonmagnetic material layer 129 may be any material and any material applied in a magnetoresistive element having an MTJ structure mounted on a general ST-MRAM. A configuration can be used.
  • the non-magnetic layer 129 is formed of various insulators such as aluminum oxide, aluminum nitride, SiO 2 , Bi 2 O 3 , MgF 2 , CaF, SrTiO 2 , AlLaO 3 or Al—N—O alloy, dielectrics, Alternatively, it may be formed of a semiconductor.
  • the second magnetic layer 131 has a uniaxial magnetic anisotropy in the same direction as the first magnetic layer 127, and is configured as a magnetic layer having a free magnetization direction.
  • the second magnetic layer 131 functions as a storage layer in which 1/0 information is stored according to the magnetization direction in the second magnetic layer 131.
  • the second magnetic layer 131 may also be referred to as the storage layer 131. The details of the information recording operation and information storage function of the magnetoresistive element 10 will be described later with reference to FIG.
  • the magnetization direction of the first magnetic layer 127 and the second magnetic layer 131 may be a direction perpendicular to the film surface, or may be perpendicular to the film surface. A parallel direction may be sufficient. That is, the magnetoresistive element 10 may be configured as a perpendicular magnetization type magnetoresistive element or an in-plane magnetization type magnetoresistive element. However, it is generally known that the perpendicular magnetization type magnetoresistive element can reduce the reversal current, that is, reduce the power consumption, compared to the in-plane magnetization type magnetoresistive element. Therefore, in the first embodiment, the magnetoresistive element 10 is more preferably configured as a perpendicular magnetization type magnetoresistive element.
  • the second magnetic layer 131, the cap layer 135, and the connection layer 137 are patterned into a predetermined shape.
  • information of 1/0 is recorded by reversing the magnetization direction in the second magnetic layer 131, so that the second magnetic layer
  • the shapes (areas) of 131, the cap layer 135, and the connection layer 137 are important factors that determine the current (reversal current) necessary to reverse the magnetization direction. That is, the patterning of each of these layers, particularly the patterning of the second magnetic layer 131 functioning as a memory layer, can be an important factor that affects the characteristics of the magnetoresistive element 10.
  • the cap layer 135 and the connection layer 137 are patterned using various known photolithography techniques and etching techniques.
  • the second magnetic layer 131 is patterned without etching.
  • the magnetism is invalidated in the region where the cap layer 135 and the connection layer 137 are not stacked, and the conductivity is higher than the region immediately below the cap layer 135 and the connection layer 137.
  • the invalidation area 133 which is a deteriorated area is also formed. That is, in the second magnetic layer 131, only the region immediately below the cap layer 135 and the connection layer 137 functions as a storage layer.
  • the invalidation region is formed in a partial region in the in-plane direction of the second magnetic layer 131, thereby patterning the second magnetic layer 131 to obtain a desired shape.
  • a memory layer having (area) is formed.
  • the second magnetic layer 131 can be patterned without processing the second magnetic layer 131 by etching. It is possible to manufacture the magnetoresistive element 10, that is, the memory element 1 with higher reliability without causing fluctuations in characteristics due to adhesion of the etched workpiece. The details of the method of manufacturing the magnetoresistive element 10, particularly the method of forming the invalidation region 133 will be described later with reference to FIGS. 3A to 3G.
  • a Co—Fe—B alloy is used as the magnetic material constituting the first magnetic layer 127 and the second magnetic layer 131.
  • the first embodiment is not limited to such an example, and the first magnetic layer 127 and the second magnetic layer 131 are magnetoresistive elements having an MTJ structure mounted on a general ST-MRAM. Any material and configuration applied in the device can be used.
  • the first magnetic layer 127 and the second magnetic layer 131 are made of ferromagnetic materials such as Ni, Fe, and Co, and alloys of these ferromagnetic materials (for example, Co—Fe, Co—Fe—Ni, Fe).
  • alloys obtained by mixing these alloys with nonmagnetic elements eg, Ta, B, Cr, Pt, Si, C, N, etc.
  • nonmagnetic elements eg, Ta, B, Cr, Pt, Si, C, N, etc.
  • Co-Fe-B mentioned above e.g., Co-Fe-B mentioned above
  • the cap layer 135 prevents mutual diffusion of the elements constituting the second electrode 139 and the connection layer 137 and the elements constituting the second magnetic layer 131, reduces the contact resistance, and the second magnetic layer 131. It plays the role of preventing oxidation.
  • the cap layer 135 is configured as a laminated structure of a Ru film and a Ta film.
  • the first embodiment is not limited to such an example, and the cap layer 135 may be made of any material and configuration applied to a magnetoresistive element having an MTJ structure mounted on a general ST-MRAM. Can be used.
  • the cap layer 135 may be formed of Ru, Pt, MgO, or the like.
  • connection layer 137 has a function of realizing excellent connection and excellent conduction between the lower cap layer 135 and the second electrode 139 formed thereon.
  • the connection layer 137 is configured as a laminated structure of Ti and TiN.
  • the first embodiment is not limited to such an example, and the connection layer 137 may be made of any material and configuration applied to a magnetoresistive element having an MTJ structure mounted on a general ST-MRAM. Can be used.
  • the third insulating layer 141 is laminated so as to cover the structure from the first electrode 125 to the connection layer 137.
  • the surface of the third insulating layer 141 is planarized by, for example, CMP so that the surface of the connection layer 137 is exposed.
  • the second electrode 139 is arranged in the left-right direction on the paper surface (that is, in the direction orthogonal to the sense line 119) so as to be electrically connected to the connection layer 137. To be formed.
  • the second electrode 139 functions as a bit line.
  • the sense line 119, the first electrode 125, and the second electrode 139 are formed of Cu. Further, the first contact 117 and the second contact 123 are formed of W.
  • the first insulating layer 115, second insulating layer 121 and the third insulating layer 141 is formed by SiO 2.
  • each of these components is not limited to such an example, and each of these components may be formed of various materials generally used in semiconductor elements.
  • the sense line 119, the first electrode 125, and the second electrode 139 may be formed of Al, Au, Pt, Ti, Mo, Ta, W, TiN, TiW, WN, silicide, or the like.
  • the first contact 117 and the second contact 123 are formed of Ti, Pt, Pd, Cu, TiW, TiNW, WSi 2 , MoSi 2 , polysilicon doped with impurities, metal silicide, or the like. May be.
  • the first insulating layer 115, the second insulating layer 121, and the third insulating layer 141 are formed of silicon nitride (SiN), SiON, SOG, NSG, BPSG, PSG, BSG, LTO, or the like. May be.
  • SiN silicon nitride
  • SiON SiON
  • SOG SOG
  • NSG NSG
  • BPSG BPSG
  • PSG BSG
  • LTO low-oxide
  • the MTJ structure including the first magnetic layer 127, the nonmagnetic layer 129, and the second magnetic layer 131 is interposed via the first electrode 125 and the second electrode 139.
  • a current in the stacking direction and reversing the magnetization direction of the second magnetic layer 131 (that is, the storage layer) by spin torque magnetization reversal recording of 1/0 information to the magnetoresistive element 10 is performed. Is done.
  • the memory element 1 includes a power supply circuit (not shown) that can apply a desired voltage to the gate electrode 113 functioning as a word line, the second electrode 139 functioning as a bit line, and the sense line 119. ) Is provided.
  • a potential difference is applied between the gate electrode 113 and the second electrode 139 corresponding to the desired magnetoresistive element 10 to be written by the power supply circuit, and a current is passed through the magnetoresistive element 10.
  • the sense line 119 connected to the gate electrode 113, the second electrode 139, and the drain region 109 so that the current flowing through the magnetoresistive element 10 is larger than the inversion current in the second magnetic layer 131. Is adjusted as appropriate. As a result, the magnetization direction of the second magnetic layer 131 of the magnetoresistive element 10 is reversed, and information can be written to the magnetoresistive element 10.
  • the direction in which the magnetization direction is reversed in the second magnetic layer 131 can be controlled by the direction of the current flowing through the MTJ structure.
  • the magnetoresistive element 10 can control the direction of the current flowing through the magnetoresistive element 10 by appropriately adjusting the potential of the drain region 109 via the sense line 119 when writing the above information.
  • the direction of reversing the magnetization direction in the magnetic layer 131 can be controlled.
  • the magnitude of the inversion current is different, the magnitude of the current applied to the magnetoresistive element 10 at the time of writing information is appropriately adjusted according to which information “1” or “0” is written.
  • the magnetoresistive element 10 stores 1/0 information by using a tunnel magnetoresistance effect (TMR: Tunnel Magneto Resistance) generated by a difference in magnetization direction in the second magnetic layer 131.
  • FIG. 2 is a diagram for explaining the TMR effect in the magnetoresistive element 10. 2 in the magnetoresistive element 10 shown in FIG. 1, the first magnetic layer 127 (magnetization fixed layer), the nonmagnetic layer 129 (tunnel barrier layer), and the second magnetic layer 131 (memory layer).
  • the magnetization directions of the first magnetic layer 127 and the second magnetic layer 131 are schematically shown by arrows pointing upward or downward.
  • the magnetoresistive element 10 in the parallel state where the magnetization directions of the first magnetic layer 127 and the second magnetic layer 131 are the same, the magnetization directions of the two are opposite to each other.
  • the electric resistance in the nonmagnetic layer 129 is higher than that in the antiparallel state, and the electric resistance of the entire element is also increased. Due to the difference in electrical resistance between the parallel state and the antiparallel state, 1/0 information is stored.
  • Information is read by applying a potential to the gate electrode 113 corresponding to the desired magnetoresistive element 10 to be read by the power supply circuit, passing through the magnetoresistive element 10 from the second electrode 139, and passing through the selection transistor 105.
  • the current flowing to the sense line 119 is detected and compared with the current value of the reference cell.
  • the electric resistance of the magnetoresistive element 10 changes according to the magnetization direction in the second magnetic layer 131 of the magnetoresistive element 10 due to the TMR effect, and therefore, based on the magnitude of the detected current value.
  • 1/0 information can be read.
  • the magnetization direction in the second magnetic layer 131 does not change during reading. That is, the magnetoresistive element 10 can read information nondestructively.
  • the schematic configuration of the memory element 1 according to the first embodiment has been described above. Note that the configuration of the memory element 1 according to the first embodiment is not limited to that described above.
  • the memory element 1 according to the first embodiment has a characteristic configuration in the structure of the magnetoresistive element 10, particularly in the invalidation region 133 for the second magnetic layer 131 functioning as a storage layer. That is, in the first embodiment, the invalidation region 133 may be formed in the magnetoresistive element 10 as described later with reference to FIGS. 3A to 3G, and the other configuration of the memory element 1 is arbitrary. Good.
  • various known configurations used in a general ST-MRAM may be applied.
  • the memory element 1 may be mounted on various electric devices in which a storage device can be mounted.
  • the memory element 1 is used in various electronic devices such as various mobile devices (smartphones, tablet PCs (Personal Computers), etc.), notebook PCs, wearable devices, game devices, music devices, video devices, or digital cameras. It may be mounted as a memory for temporary storage or as a storage.
  • FIGS. 3A to 3G are views for explaining a method of manufacturing the memory element 1 shown in FIG. 3A to 3G schematically show cross sections of the memory element 1 in the order of steps in the manufacturing method of the memory element 1, and show a process flow in the manufacturing method.
  • 3A to 3G for simplicity, a portion corresponding to one magnetoresistive element 10 is extracted from the memory element 1 and illustrated.
  • the structure (including the selection transistor 105) positioned below the first electrode 125 may be formed by various known methods. Therefore, in FIG. 3A to FIG. 3G, the illustration of the configuration located below the first electrode 125 is omitted.
  • the configuration of the selection transistor 105 and the sense line 119 shown in FIG. 1 is formed on the substrate 201, and the second insulating layer 121 is stacked and the second contact 123 is formed. I do. As described above, in FIGS. 3A to 3G, illustration of these structures is omitted, and only the substrate 201 is illustrated. On the second insulating layer 121, for example, a first electrode 203, a first magnetic layer 205, a nonmagnetic layer 207, a second magnetic layer 209, a cap layer 250, and a connection layer 260 are sputtered. Using this method, a film is formed on the entire surface in this order.
  • the substrate 201, the first electrode 203, the first magnetic layer 205, the nonmagnetic layer 207, the second magnetic layer 209, the cap layer 250, and the connection layer 260 are each the substrate shown in FIG. 1. 101, the first electrode 125, the first magnetic layer 127, the nonmagnetic layer 129, the second magnetic layer 131, the cap layer 135, and the connection layer 137.
  • the first magnetic layer 205 about 1 nm of CoFeB is formed.
  • MgO is formed to a thickness of about 0.8 nm.
  • CoFeB is formed to a thickness of about 3.2 nm.
  • the first magnetic layer 205 (more specifically, a portion of the first magnetic layer 205 where an oxidation interdiffusion layer 275 (that is, a nullification region) described later is not formed), the nonmagnetic layer 207, and The MTJ structure 240 is formed by the laminated structure of the second magnetic layer 209.
  • the cap layer 250 is configured by stacking a Ta layer 211, a Ru layer 213, and a Ta layer 215 in this order.
  • the thickness of the Ta layer 211 is about 3 nm
  • the thickness of the Ru layer 213 is about 5 nm
  • the thickness of the Ta layer 215 is about 5 nm.
  • connection layer 260 is configured by laminating a Ti layer 217 and a TiN layer 219 in this order.
  • the thickness of the Ti layer 217 is about 10 nm, and the thickness of the TiN layer 219 is about 100 nm.
  • each layer mentioned above is merely an example, and the film thickness of each layer may be adjusted as appropriate so that the memory element 1 has desired characteristics.
  • a resist layer patterned into a predetermined shape is formed on the connection layer 260 by photolithography. Thereafter, using the resist layer as a mask, etching is performed until the surface of the second magnetic layer 209 is exposed, and the cap layer 250 and the connection layer 260 are patterned. Then, the structure shown in FIG. 3A is obtained by removing the resist layer by ashing.
  • the invalidation region is formed in the second magnetic layer 209 in a region other than the region where the cap layer 250 and the connection layer 260 are patterned.
  • the region functioning as the storage layer of the second magnetic layer 209 has a desired area in consideration of characteristics such as inversion current in the magnetoresistive element 10.
  • the cap layer 250 and the connection layer 260 are patterned. That is, in the structure shown in FIG. 3A, the cap layer 250 and the connection layer 260 remain only on the region functioning as the storage layer of the second magnetic layer 209, and the second magnetic layer 209 in the other regions. The surface of is exposed.
  • a series of processes described with reference to FIGS. 3B to 3D forms an invalidation region (corresponding to the invalidation region 133 shown in FIG. 1) in a part of the second magnetic layer 209, and This corresponds to the process of patterning the second magnetic layer 209.
  • Ni is formed on the entire surface, and the Ni layer 221 is formed on the second magnetic layer 209 and the connection layer 260 (FIG. 3B).
  • the thickness of the Ni layer 221 is about 1 nm.
  • the first embodiment is not limited to such an example, and the film thickness of the Ni layer 221 is set so that the second magnetic layer 209, which will be described later, can be appropriately invalidated. It may be appropriately adjusted in consideration of the material of the body layer 209 and the like.
  • annealing is performed at 300 ° C. for 1 hour.
  • Co, Fe, B constituting the second magnetic layer 209 and Ni constituting the Ni layer 221 are interdiffused and are in contact with the Ni layer 221 of the second magnetic layer 209.
  • an interdiffusion layer 270 made of an alloy containing Co, Fe, Ni, and B is formed (FIG. 3C).
  • an interdiffusion layer is formed over the entire area in the thickness direction of the second magnetic layer 209 and the Ni layer 221 stacked on the second magnetic layer 209.
  • the interdiffusion layer 270 is illustrated as if the 270 is formed, actually, the interdiffusion layer 270 seems to be formed by interdiffusion of elements. It may be formed within a predetermined distance range. However, at this time, for the second magnetic layer 209, in order to invalidate the magnetism, Ni diffuses to the lower surface, and the interdiffusion layer 270 needs to be formed over the entire region in the depth direction. is there.
  • Ni layer 221 it is not necessary for Co, Fe, and B to diffuse to the upper surface of the Ni layer 221, and a layer made of only Ni may remain in a region at a predetermined distance in the depth direction from the upper surface. That is, in the first embodiment, it is only necessary to form the interdiffusion layer 270 over the entire region in the depth direction of the second magnetic layer 209, and the Ni layer is formed on the formed interdiffusion layer 270. 221 may remain.
  • the alloy composed of Fe and Ni has an fcc (face-centered cubic) structure by containing Ni in a predetermined ratio or more. It is known that it does not show magnetism (for example, “Tatsuya Suzuki et al.,“ Interdiffusion and Magnetic Properties of Iron / Nickel Multilayer Films ”, Tokai University Bulletin, Faculty of Engineering, Tokai University, Vol. 30, No. 1, p. 63) -69, 1990 ").
  • Co also exhibits magnetism in the hcp (hexagonal close-packed) structure, but by containing Ni in a predetermined ratio or more, an alloy composed of Co and Ni has an fcc structure and does not exhibit magnetism. It is known. It should be noted that the Ni content necessary for adopting the fcc structure for Fe and Co can be known from various documents by referring to the Fe—Ni phase diagram and the Co—Ni phase diagram.
  • Co, Fe, Ni, and B having the fcc structure are formed in the portion of the second magnetic layer 209 that is in contact with the Ni layer 221 by mutual diffusion by annealing.
  • An interdiffusion layer 270 made of an alloy containing is formed.
  • the interdiffusion layer 270 made of the substance functions as a region in which magnetism is invalidated (hereinafter also referred to as a magnetic invalidation region).
  • the annealing conditions described above are merely examples, and the annealing conditions include the composition of CoFeB constituting the second magnetic layer 209 so that an alloy having an fcc structure can be obtained in the interdiffusion layer 270. It can be set as appropriate in consideration.
  • Oxidized interdiffusion layer 275 (hereinafter also referred to as oxidized interdiffusion layer 275) is an electrically high-resistance layer with degraded conductivity. That is, the oxidized interdiffusion layer 275 behaves as an invalidation region in which conductivity is deteriorated and magnetism is invalidated.
  • an oxidized interdiffusion layer 275 that functions as an invalidation region is formed in a region of the second magnetic layer 209 other than immediately below the cap layer 250 and the connection layer 260, and the second magnetic body Layer 209 is patterned by the oxidized interdiffusion layer 275 (FIG. 3D).
  • the cap layer 250 and the connection layer 260 cover a region of the second magnetic layer 209 where the invalidation region is not desired to be formed. It functions as a mask that prevents diffusion of Ni into the region due to annealing.
  • the method of forming the oxidized interdiffusion layer 275 by oxidizing the interdiffusion layer 270 is not limited to the irradiation of O 2 plasma, and various oxidation processes may be used for forming the oxidized interdiffusion layer 275.
  • the oxidation conditions are such that the conductivity of the oxidized interdiffusion layer 275 is sufficiently degraded in consideration of the characteristics of the magnetoresistive element 10 (specifically, the conductivity of the oxidized interdiffusion layer 275 is at least It may be set as appropriate so as to be lower than the conductivity of the region functioning as the memory layer of the second magnetic layer 209.
  • an oxide film 227 made of SiO 2 is next laminated so as to cover the cap layer 250 and the connection layer 260 (FIG. 3E).
  • the surface of the oxide film 227 is planarized until the surface of the connection layer 260 is exposed by CMP (FIG. 3F).
  • a second electrode 229 made of Cu is formed on the planarized oxide film 227 so as to be in contact with the exposed surface of the connection layer 260 (FIG. 3G).
  • the memory element 1 shown in FIG. 1 is manufactured.
  • the insulating layer made of the oxide film 227 corresponds to the third insulating layer 141 shown in FIG.
  • the second electrode 229 corresponds to the second electrode 139 shown in FIG.
  • the stacking of the oxide film 227, planarization of the oxide film 227, and formation of the second electrode 229 may be performed by various known methods.
  • the oxide film 227 can be stacked by a CVD method.
  • the second electrode 229 can be formed by forming a film of Cu by a sputtering method and then appropriately patterning it using a photolithography technique and an etching technique.
  • the manufacturing method of the memory element 1 according to the first embodiment has been described above.
  • the second magnetic layer 209 is patterned by forming the invalidation region in a partial region in the in-plane direction.
  • the magnetic layer is similarly patterned by forming the invalidation region.
  • the method of forming the invalidation region is performed in the thickness direction of the magnetic layer. After etching halfway, the surface of the magnetic layer is oxidized.
  • the magnetism may be invalidated by an oxide of a certain composition, but the magnetism may not be invalidated by an oxide of another composition. Is not limited. For example, it is conceivable that once invalidated magnetism is restored by excessive oxidation.
  • the invalidation region is formed without etching the second magnetic layer 209. Therefore, there is no fear of variation in device characteristics due to adhesion of the etched workpiece.
  • the first embodiment by utilizing the fact that the alloy of the element constituting the second magnetic layer 209 and Ni can take an fcc structure having no magnetism, A magnetic invalidation region is formed by interdiffusion of Ni and an element constituting the magnetic layer 209. Therefore, the magnetic invalidation region can be more reliably formed as compared with the case where the magnetic material is simply oxidized.
  • the conditions (for example, Ni content, temperature at the time of interdiffusion, etc.) under which the alloy of Ni constituting the second magnetic layer 209 and the alloy of Ni can take an fcc structure can be easily determined from a known state diagram. Since it can be grasped, it is relatively easy to determine the conditions for the heat treatment for forming the magnetic invalidation region. Furthermore, after the magnetic invalidation region is formed, the conductivity of the magnetic invalidation region is lowered by a separate oxidation treatment, so that the conditions for the oxidation treatment are not so difficult to determine.
  • the invalidation region can be more reliably and easily formed in the second magnetic layer 209. Since the invalidation region can define a region functioning as a storage layer in the second magnetic layer 209, the invalidation region can be formed more reliably, so that the region between the magnetoresistive elements 10 can be formed. Variations in characteristics can be further suppressed. Therefore, according to the first embodiment, it is possible to realize a more reliable memory element 1 in which variation in characteristics between the magnetoresistive elements 10 is further suppressed.
  • the surface of the oxide film 227 is planarized until the surface of the connection layer 260 is exposed before the second electrode 229 is formed (see FIG. 3F).
  • the first embodiment is not limited to such an example.
  • the planarization process may be performed on the surface of the oxide film 227 so that the Ni layer 221 above the connection layer 260 remains with a predetermined thickness.
  • the second electrode 229 subsequently formed on the oxide film 227 is connected to the TiN layer 219 of the connection layer 260 via the Ni layer 221.
  • FIG. 4 shows a cross-sectional view of a memory element having such a configuration.
  • FIG. 4 is a cross-sectional view showing a configuration example of a memory element having a configuration in which the second electrode 229 is connected to the connection layer 260 through the Ni layer 221, which is a modification of the first embodiment. . Since the crystal structures of TiN, Ni, and Cu are close to each other and high connectivity can be obtained when stacked, the second electrode 229 and the TiN layer 219 of the connection layer 260 can be obtained according to the configuration shown in FIG. Connection strength (that is, connection strength between the second electrode 229 and the connection layer 260) can be further enhanced, and the reliability of the memory element can be further improved.
  • the magnetic layer functioning as the memory layer among the two magnetic layers constituting the MTJ structure is disposed in the upper layer.
  • the technology according to the present disclosure is not limited to such an example, and in a magnetoresistive element having a configuration in which a magnetic layer functioning as a storage layer is disposed in the lower layer, the invalidation region is compared with the lower magnetic layer. May be formed and patterned.
  • a configuration of a memory element having a magnetoresistive element in which a magnetic layer functioning as a storage layer is disposed in a lower layer will be described.
  • the memory element according to the second embodiment has substantially the same configuration as that of the first embodiment except that the arrangement of the storage layer and the fixed layer in the magnetoresistive element is switched. Therefore, in the following description of the second embodiment, items that are different from the first embodiment will be mainly described, and detailed descriptions of items that are the same as those in the first embodiment will be omitted.
  • the memory element according to the second embodiment has the same configuration as the memory element 1 according to the first embodiment shown in FIG. 1 except that the configuration of the magnetoresistive element is different as described above. Therefore, in the second embodiment, the description of the entire configuration of the memory element is omitted, and the method for manufacturing the memory element according to the second embodiment will be described below with reference to FIGS. 5A to 5M. The configuration of the memory element, in particular, the magnetoresistive element will be described.
  • FIG. 5A to FIG. 5M are views for explaining a method for manufacturing a memory element according to the second embodiment.
  • 5A to 5M schematically show cross sections of the memory device according to the second embodiment in the order of steps in the method of manufacturing the memory device, and show a process flow in the manufacturing method.
  • 5A to 5M for the sake of simplicity, portions corresponding to about two magnetoresistive elements are extracted from the memory elements.
  • the memory element is lower than the first electrode (corresponding to the first electrode 125 shown in FIG. 1) constituting the magnetoresistive element.
  • the illustration of the configuration located below the first electrode is omitted.
  • a configuration corresponding to the selection transistor 105 and the sense line 119 shown in FIG. 1 is formed on the substrate 301 to correspond to the second insulating layer 121.
  • the insulating layer to be stacked and the contact corresponding to the second contact 123 are formed. As described above, in FIGS. 5A to 5M, these components are not shown, and only the substrate 301 is illustrated.
  • the first electrode 303 and the first magnetic layer 305 are formed over the entire surface in this order by using, for example, a sputtering method.
  • the substrate 301 and the first electrode 303 are the same as the substrate 201 and the first electrode 203 in the first embodiment, respectively.
  • the first magnetic layer 305 CoFeB is formed to a thickness of about 3.2 nm.
  • the first magnetic layer 305 is a magnetic layer that functions as a memory layer in the magnetoresistive element according to the second embodiment.
  • the first magnetic layer 305 has the same configuration as the second magnetic layer 209 in the first embodiment. Have.
  • an oxide layer 307 made of SiO 2 patterned into a predetermined shape is formed on the first magnetic layer 305. Thereby, the structure shown in FIG. 5A is obtained.
  • the oxide layer 307 is formed by forming a SiO 2 film to a predetermined thickness on the first magnetic layer 305 and then patterning the SiO 2 film by a photolithography technique and an etching technique. obtain.
  • the oxide layer 307 functions as a mask when forming the invalidation region. That is, in the first magnetic layer 305, the invalidation region is formed in a region other than the region where the oxide layer 307 is patterned, and only the region immediately below the region where the oxide layer 307 is patterned is the magnetoresistive element. Functions as a storage layer. Therefore, in the patterning process of the oxide layer 307, in consideration of characteristics such as inversion current in the magnetoresistive element, the region functioning as the memory layer of the first magnetic layer 305 has a desired area. The oxide layer 307 is patterned. In other words, in the structure shown in FIG. 5A, the oxide layer 307 remains only on the region functioning as the memory layer of the first magnetic layer 305, and the surface of the first magnetic layer 305 remains in other regions. Exposed.
  • the oxide layer 307 may be configured to achieve a function as a mask (that is, a function of preventing Ni from diffusing into the first magnetic layer 305 by annealing described later). Therefore, in the second embodiment, the material of the oxide layer 307 is not limited to SiO 2 and may be other substances.
  • FIGS. 5B to 5D forms an invalidation region in a part of the first magnetic layer 305 in the in-plane direction, and the first magnetic layer 305 is patterned.
  • the same process as that of the first embodiment is performed except that the magnetic layer forming the invalidation region is the first magnetic layer 305 disposed in the lower layer.
  • Ni is formed on the entire surface, and a Ni layer 309 is formed on the first magnetic layer 305 (FIG. 5B).
  • the thickness of the Ni layer 309 is about 1 nm.
  • the second embodiment is not limited to such an example, and the film thickness of the Ni layer 309 is the first magnetic layer so that the magnetism of the first magnetic layer 305 can be appropriately disabled. It may be appropriately adjusted in consideration of the material 305 and the like.
  • annealing is performed at 300 ° C. for 1 hour.
  • Co, Fe, and B constituting the first magnetic layer 305 and Ni constituting the Ni layer 309 are interdiffused and are in contact with the Ni layer 309 of the first magnetic layer 305.
  • an interdiffusion layer 370 made of an alloy containing Co, Fe, Ni, and B is formed (FIG. 5C). Similar to the interdiffusion layer 270 according to the first embodiment, the interdiffusion layer 370 is formed of an alloy including Co, Fe, Ni, and B having an fcc structure. Thereby, the interdiffusion layer 370 made of the alloy functions as a magnetic invalidation region.
  • the annealing conditions described above are merely examples, and the annealing conditions include the composition of CoFeB constituting the first magnetic layer 305 and the like so that an alloy having an fcc structure can be obtained in the interdiffusion layer 370. It can be set as appropriate in consideration.
  • the first magnetic layer 305 and the Ni layer 309 stacked on the first magnetic layer 305 are arranged in the thickness direction.
  • the mutual diffusion layer 370 is illustrated so that the mutual diffusion layer 370 is formed over the entire region.
  • the interdiffusion layer 370 is formed over at least the entire area of the first magnetic layer 305 in the depth direction.
  • the Ni layer 309 may remain on the interdiffusion layer 370.
  • Oxidized interdiffusion layer 375 (hereinafter also referred to as oxidized interdiffusion layer 375) is an electrically high-resistance layer with degraded conductivity. That is, as in the first embodiment, the oxidized interdiffusion layer 375 behaves as an invalidation region.
  • the first magnetic layer 305 becomes Patterned by an oxidized interdiffusion layer 375 (FIG. 5D).
  • the method for forming the oxidized interdiffusion layer 375 is not limited to the irradiation of O 2 plasma, and various oxidation processes may be used for forming the oxidized interdiffusion layer 375.
  • the oxidation condition is such that the conductivity of the oxidized interdiffusion layer 375 is sufficiently degraded in consideration of the characteristics of the magnetoresistive element (specifically, the conductivity of the oxidized interdiffusion layer 375 is at least the first level). 1 may be set as appropriate so as to be lower than the conductivity of the region functioning as the memory layer of one magnetic layer 305.
  • the oxide layer 307 and the Ni layer 309 formed on the oxide layer 307 are then removed (FIG. 5E).
  • the surface of the substrate 301 is planarized by, for example, CMP, until the oxide layer 307 is removed and the surface of the first magnetic layer 305 is exposed.
  • a nonmagnetic material layer 315 and a second magnetic material layer 317 are formed on the entire surface in this order by using, for example, a sputtering method (FIG. 5F).
  • MgO is formed to a thickness of about 0.8 nm.
  • CoFeB is formed to a thickness of about 1 nm.
  • the nonmagnetic layer 315 and the second magnetic layer 317 are layers that function as a tunnel barrier layer and a magnetization fixed layer, respectively, in the magnetoresistive element according to the second embodiment.
  • the body layer 207 and the second magnetic layer 209 have the same configuration.
  • the first magnetic layer 305 (more specifically, the region where the oxidized interdiffusion layer 375 (that is, the invalidation region) of the first magnetic layer 305 is not formed), the nonmagnetic layer 315 and the second magnetic layer 315
  • the MTJ structure 340 is formed by the laminated structure of the magnetic layer 317.
  • a cap layer 350 and a connection layer 360 are formed on the entire surface of the second magnetic layer 317 in this order using, for example, a sputtering method. Then, similarly to the first embodiment, the cap layer 350 and the connection layer 360 are patterned by using the photolithography technique and the etching technique (FIG. 5G). At this time, the cap layer 350 and the connection layer 360 are on the region where the oxidized interdiffusion layer 375 of the first magnetic layer 305 is not formed, that is, on the region functioning as the storage layer of the first magnetic layer 305. Only these layers are patterned so that they remain.
  • the cap layer 350 and the connection layer 360 have the same configuration as the cap layer 250 and the connection layer 260 in the first embodiment.
  • the cap layer 350 is formed by stacking a Ta layer 319 having a thickness of about 3 nm, a Ru layer 321 having a thickness of about 5 nm, and a Ta layer 323 having a thickness of about 5 nm in this order.
  • the connection layer 360 includes a Ti layer 325 having a thickness of about 10 nm and a TiN layer 327 having a thickness of about 100 nm which are stacked in this order.
  • an oxide film 329 made of SiO 2 is next laminated so as to cover the cap layer 350 and the connection layer 360 (FIG. 5H).
  • the surface of the oxide film 329 is planarized by CMP until the surface of the connection layer 360 is exposed (FIG. 5I).
  • a trench is formed between the patterned cap layer 350 and connection layer 360 adjacent to each other (FIG. 5J).
  • the trench is formed so that the bottom surface has a depth that reaches the surface of the substrate 301.
  • SiO 2 is deposited to fill the trench (FIG. 5K).
  • the magnetoresistive elements adjacent to each other are electrically separated by the oxide film 329.
  • the surface of the oxide film 227 is flattened until the surface of the connection layer 260 is exposed by CMP, for example, even in the first embodiment.
  • the surface of the oxide film 329 is planarized again until the surface of the connection layer 360 is exposed by CMP (FIG. 5L). Then, a second electrode 331 made of Cu is formed on the planarized oxide film 329 so as to be in contact with the exposed surface of the connection layer 360 (FIG. 5M).
  • the memory element according to the second embodiment is manufactured. Note that the oxide film 329 corresponds to the oxide film 227 in the first embodiment. The second electrode 331 corresponds to the second electrode 229 in the first embodiment.
  • the method for manufacturing the memory element according to the second embodiment has been described.
  • the patterning of the magnetic layer is performed on the magnetic layer. This is performed by forming an invalidation region by interdiffusion of Ni and the elements constituting the element. Therefore, even in the case of a magnetoresistive element having an MTJ structure in which a magnetic layer functioning as a storage layer is disposed in the lower layer, it is possible to obtain the same effect as in the first embodiment.
  • the invalidation region is formed by interdiffusion between the elements constituting the magnetic layer and Ni.
  • the first and second embodiments are not limited to this example. If the magnetic body constituting the magnetic layer has the fcc structure, the magnetism can be invalidated in the region having the fcc structure. Accordingly, in the invalidation region formation process, other elements than Ni may be used as long as they can form an fcc-structure alloy with the elements constituting the magnetic layer.
  • an element that can take an fcc structure when an alloy is formed with Fe Al, Au, Pt, Mn, and the like can be considered in addition to Ni.
  • FeAl, Au 78 Fe 22 , FePt, and FeMn which are alloys of Fe and these elements, are known to have an fcc structure and have paramagnetism. Therefore, in the method for manufacturing the memory element according to the first and second embodiments described above, Al, Au, Pt or Mn is formed on the magnetic layer instead of Ni, and annealing is performed under appropriate conditions. By doing so, the invalidation region may be formed by mutual diffusion of the elements constituting the magnetic layer and these metal elements.
  • each of the MTJ structures 240 and 340 includes one magnetic layer that functions as a magnetization fixed layer and one magnetic layer that functions as a storage layer.
  • the first and second embodiments are not limited to this example.
  • the patterning of the magnetic layer functioning as the storage layer may be performed by forming the invalidation region by the method described above, and the configuration of the MTJ structure may be arbitrary.
  • the magnetoresistive element according to the first and second embodiments includes an MTJ composed of one magnetic layer that functions as a magnetization fixed layer and two or more magnetic layers that function as a storage layer.
  • a magnetoresistive element having a structure may be used.
  • the MTJ structure has a structure in which a plurality of magnetic layers functioning as storage layers are stacked with nonmagnetic layers interposed therebetween.
  • the invalidation region forming process (that is, the patterning process of the magnetic layer functioning as the storage layer) for the structure may be performed, for example, according to the following procedure.
  • a stacked structure is formed in which magnetic layers and nonmagnetic layers that function as a storage layer are alternately stacked.
  • a layer functioning as a suitable mask for example, the cap layer 250 and the connection layer 260 in the first embodiment, and the oxide layer in the second embodiment. 307) is appropriately patterned.
  • a Ni layer is laminated.
  • annealing is performed to interdiffuse the elements of the magnetic layer and Ni. At this time, by appropriately adjusting the annealing conditions, Ni is diffused into a plurality of laminated magnetic layers to form an alloy having an fcc structure composed of elements of the magnetic layer and Ni. Can do.
  • an interdiffusion layer functioning as a magnetic invalidation region can be formed for a plurality of laminated magnetic layers, and the plurality of magnetic layers can be patterned.
  • the invalidated region can be formed by oxidizing the formed interdiffusion layer by, for example, irradiation of O 2 plasma and reducing its conductivity. Also in this oxidation step, for example, by appropriately setting the conditions for the oxidation treatment, it is possible to oxidize a plurality of stacked magnetic layers, and to form invalidation regions for these plurality of magnetic layers. Is possible.
  • the magnetoresistive element is used as the memory element of the memory element, but the present technology is not limited to such an example.
  • the magnetoresistive element according to the first and second embodiments may be applied to other various devices to which the magnetoresistive element is generally applicable, such as a magnetic head of an HDD (Hard Disk Drive).
  • HDD Hard Disk Drive
  • a plurality of magnetoresistive elements having an MTJ structure are arranged on a substrate, In a region other than the region functioning as the magnetoresistive element of the magnetic layer functioning as the storage layer in the magnetoresistive element, there is a region where magnetism is invalidated, The region in which the magnetism is invalidated is constituted by an alloy including a first element constituting the magnetic layer and a second element having an fcc structure when an alloy is formed with the first element.
  • the second element is Ni, Al, Au, Pt or Mn.
  • the memory element according to (1) or (2) There is a region where the magnetism is invalidated in a region other than the region where the cap layer is provided immediately above the magnetic layer.
  • the memory element according to (1) or (2) The conductivity of the region in which the magnetism is disabled is lower than the conductivity of the other region of the magnetic layer.
  • the memory element according to any one of (1) to (3) In the MTJ structure, the magnetic layer functioning as the storage layer is positioned above the magnetic layer functioning as the magnetization fixed layer. The memory element according to any one of (1) to (4). (6) In the MTJ structure, the magnetic layer functioning as the storage layer is positioned below the magnetic layer functioning as the magnetization fixed layer. The memory element according to any one of (1) to (4).
  • the predetermined region is formed by performing a heat treatment to mutually diffuse the first element and the second element and forming an alloy including the first element and the second element in the predetermined region.
  • Forming a region in which the magnetism is disabled including, A method for manufacturing a memory element.
  • the second element is Ni, Al, Au, Pt or Mn.
  • the method for manufacturing a memory element according to (7) above. (9) In the step of forming the film made of the second element on the magnetic layer, the layer functioning as a mask is formed in the region functioning as the magnetoresistive element on the magnetic layer, and then the first layer is formed. Forming a film composed of two elements; The method for manufacturing a memory element according to (7) or (8). (10) In the MTJ structure, the magnetic layer functioning as the storage layer is positioned above the magnetic layer functioning as the magnetization fixed layer, The layer functioning as the mask is a cap layer. The method for manufacturing a memory element according to (9) above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】メモリ素子について、素子としての信頼性をより向上させる。 【解決手段】基板上に、ＭＴＪ構造を有する磁気抵抗素子が複数配列されて構成され、前記磁気抵抗素子において記憶層として機能する磁性体層の、前記磁気抵抗素子として機能する領域以外の領域には、磁性が無効化された領域が存在しており、前記磁性が無効化された領域は、前記磁性体層を構成する第１の元素と、前記第１の元素と合金を形成した際にｆｃｃ構造を取る第２の元素と、を含む合金によって構成される、メモリ素子を提供する。

Description

メモリ素子、及びメモリ素子の製造方法
　本開示は、メモリ素子、及びメモリ素子の製造方法に関する。
　近年の情報化社会の進展に伴い、各種の電子機器において扱われる情報量は爆発的に増加している。そのため、これらの電子機器に用いられる記憶装置には、より一層の高性能化が要求されている。
　中でも、現在一般的に用いられているＮＯＲフラッシュメモリやＤＲＡＭ等に代わるメモリ素子として、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、特にスピントルク磁化反転（スピン注入磁化反転ともいう）を利用したＭＲＡＭ（ＳＴ－ＭＲＡＭ（Ｓｐｉｎ　Ｔｏｒｑｕｅ－Ｍａｇｎｅｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ））に注目が集まっている。ＳＴ－ＭＲＡＭでは、高速かつ書換え回数がほぼ無限大であるというＭＲＡＭの利点を保ったまま、低消費電力化、大容量化を実現することが可能になると考えられている。
　ＳＴ－ＭＲＡＭは、１／０の情報を記憶する記憶素子としての磁気抵抗素子からなるメモリセルが複数配列されて構成されるが、当該磁気抵抗素子としては、ＭＴＪ（Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ）構造を有するものが用いられている。ＭＴＪ構造とは、２つの磁性体層（磁化固定層及び記憶層）で非磁性体層（トンネルバリア層）を挟んだ構造のことである。以下、ＭＴＪ構造を有する磁気抵抗素子のことをＭＴＪ素子ともいう。ＭＴＪ素子では、ＭＴＪ構造に対して電流を流すことによって生じる記憶層におけるスピントルク磁化反転を利用して、１／０の情報が記録される。
　ここで、ＭＴＪ構造を有するメモリ素子の実用化のためには、ダメージや短絡、電流リークを発生させないように、ＭＴＪ構造をパターニングするプロセス技術が必要とされる。しかしながら、エッチングによってＭＴＪ構造をパターニングすることは、困難を伴う。例えば、磁性体層を構成する材料としては、遷移金属が用いられることが多いため、シリコン系半導体装置のエッチングプロセスにおいて広く用いられているハロゲン系ガスを用いたメタルエッチング技術では、当該磁性体層を容易にエッチングすることができない。リアクティブイオンエッチング（ＲＩＥ）法や、イオンビームエッチング法を用いれば、磁性体層のエッチングをより容易に行うことが可能になるが、トンネルバリア層の側壁にエッチング加工物が付着することにより、短絡や電流リークが生じる恐れが大きい。
　そこで、ＭＴＪ構造のパターニングにおいては、トンネルバリア層の上層に形成された磁性体層（以下、上部磁性体層ともいう）のエッチングを途中で中止し、上部磁性体層が残存している状態で当該上部磁性体層の一部を酸化させることにより、磁性が無効化されるとともに導電性が劣化された領域（以下、無効化領域ともいう）を形成する方法が提案されている。
　例えば、特許文献１に記載の技術では、以下の手順によって上部磁性体層のパターニングを行っている。すなわち、まず、基板上に、第１の磁性体層、非磁性体層、第２の磁性体層（上部磁性体層に相当する）、キャップ層及び電極との接続を取るための接続層を順次積層する。次に、当該接続層の上に所定の形状にパターニングされたマスク層を形成する。次に、マスク層で覆われていない領域を、第２の磁性体層の膜厚が半分程度になる深さまでエッチングする。次に、エッチングされた領域において残存している第２の磁性体層を酸化し、磁気特性及び導電性が劣化された無効化領域を形成する。その後、当該無効化領域を還元する。
　特許文献１に記載の技術によれば、エッチング面がトンネバリア層にまで達しないので、トンネルバリア層の側壁にエッチング加工物が付着することがなく、短絡や電流リークの発生を回避することができるとしている。また、酸化によって無効化領域を形成した後に、当該無効化領域を還元しているため、当該無効化領域に残存した過剰な酸素がその後の製造工程における熱処理によって拡散し当該無効化領域にダメージを与えるという問題を解決することができるとしている。
特開２０１１－５４８７３号公報
　しかし、特許文献１に記載の技術では、接続層から第２の磁性体層の途中までエッチングを行った際に、エッチング加工物が、マスク層に覆われてエッチングされなかった部位の側壁（すなわち、マスク層の直下に位置する第２磁性体層、キャップ層及び接続層の積層構造の側壁）に付着してしまう可能性がある。このようなエッチング加工物の付着は、ＭＴＪ素子間における面積のばらつきを引き起こす可能性がある。ＭＴＪ素子間における面積のばらつきは、抵抗値のばらつきを引き起こす恐れがあり、メモリ素子としての信頼性を損ねる原因となり得る。
　また、酸化によって無効化領域を形成する方法では、必ずしも当該無効化領域を狙い通りに形成できない場合がある。例えば、酸化が不十分な場合には、磁性が残ってしまう恐れ及び／又は導電性を十分に低下できない恐れがある。また、例えば、一般的に磁性体層は、Ｎｉ、Ｆｅ、Ｃｏ等の元素を含むことが多いが、これらの元素の酸化物であるγ－Ｆｅ２Ｏ３、Ｆｅ３Ｏ４、Ｃｏ３Ｏ４等は強磁性体である。つまり、磁性体層の材料によっては、酸化したからといって必ずしもその磁性が無効化されるとは限らない。磁性が無効化された領域を狙い通りに形成することができなければ、各ＭＴＪ素子について所望の特性が得られないこととなり、メモリ素子としての信頼性の低下を招く。
　上記事情に鑑みれば、ＭＴＪ構造を有するメモリ素子においては、特に磁性が無効化された領域を形成する方法について、素子としての信頼性をより向上させることが可能な技術が求められていた。そこで、本開示では、メモリ素子について、素子としての信頼性をより向上させることが可能な、新規かつ改良されたメモリ素子、及びメモリ素子の製造方法を提案する。
　本開示によれば、基板上に、ＭＴＪ構造を有する磁気抵抗素子が複数配列されて構成され、前記磁気抵抗素子において記憶層として機能する磁性体層の、前記磁気抵抗素子として機能する領域以外の領域には、磁性が無効化された領域が存在しており、前記磁性が無効化された領域は、前記磁性体層を構成する第１の元素と、前記第１の元素と合金を形成した際にｆｃｃ構造を取る第２の元素と、を含む合金によって構成される、メモリ素子が提供される。
　また、本開示によれば、ＭＴＪ構造を有する磁気抵抗素子において記憶層として機能する磁性体層の、前記磁気抵抗素子として機能する領域以外の領域に、磁性が無効化された領域を形成する工程を含み、前記磁性が無効化された領域を形成する工程は、前記磁性体層の上の所定の領域に、前記磁性体層を構成する第１の元素と合金を形成した際にｆｃｃ構造を取る第２の元素からなる膜を成膜する工程と、熱処理を行い前記第１の元素と前記第２の元素とを相互拡散させ、前記所定の領域に前記第１の元素及び前記第２の元素とを含む合金を形成することにより、前記所定の領域に前記磁性が無効化された領域を形成する工程と、を含む、メモリ素子の製造方法が提供される。
　本開示によれば、記憶層として機能する磁性体層に磁性が無効化された領域を形成する際に、当該磁性体層をエッチングすることなく、当該磁性体層を構成する第１の元素と他の第２の元素との合金であってｆｃｃ構造を有する合金を形成することにより、当該磁性が無効化された領域を形成する。ｆｃｃ構造を有する金属は磁性を持たないことが知られているため、磁性体層内にこのようなｆｃｃ構造を有する合金からなる領域を形成することにより、当該領域は磁性が無効化された領域として機能することとなる。当該方法によれば、エッチングを用いていないため、エッチング加工物の付着による素子の特性のばらつきは生じない。また、磁性体層を単純に酸化させて磁性が無効化された領域を形成するのではなく、磁性体層内にｆｃｃ構造を有する合金からなる領域を形成することにより磁性が無効化された領域を形成するため、より確実に磁性が無効化された領域を形成することができる。よって、本開示によれば、メモリ素子について、素子としての信頼性をより向上させることが可能になる。
　以上説明したように本開示によれば、メモリ素子について、素子としての信頼性をより向上させることが可能になる。なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
第１の実施形態に係るメモリ素子の概略構成を示す断面図である。 磁気抵抗素子におけるＴＭＲ効果について説明するための図である。 図１に示すメモリ素子の製造方法について説明するための図である。 図１に示すメモリ素子の製造方法について説明するための図である。 図１に示すメモリ素子の製造方法について説明するための図である。 図１に示すメモリ素子の製造方法について説明するための図である。 図１に示すメモリ素子の製造方法について説明するための図である。 図１に示すメモリ素子の製造方法について説明するための図である。 図１に示すメモリ素子の製造方法について説明するための図である。 第１の実施形態の一変形例である、電極がＮｉ層を介して接続層と接続される構成を有するメモリ素子の一構成例を示す断面図である。 第２の実施形態に係るメモリ素子の製造方法について説明するための図である。 第２の実施形態に係るメモリ素子の製造方法について説明するための図である。 第２の実施形態に係るメモリ素子の製造方法について説明するための図である。 第２の実施形態に係るメモリ素子の製造方法について説明するための図である。 第２の実施形態に係るメモリ素子の製造方法について説明するための図である。 第２の実施形態に係るメモリ素子の製造方法について説明するための図である。 第２の実施形態に係るメモリ素子の製造方法について説明するための図である。 第２の実施形態に係るメモリ素子の製造方法について説明するための図である。 第２の実施形態に係るメモリ素子の製造方法について説明するための図である。 第２の実施形態に係るメモリ素子の製造方法について説明するための図である。 第２の実施形態に係るメモリ素子の製造方法について説明するための図である。 第２の実施形態に係るメモリ素子の製造方法について説明するための図である。 第２の実施形態に係るメモリ素子の製造方法について説明するための図である。
　以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
　なお、説明は以下の順序で行うものとする。
　１．第１の実施形態
　　１－１．メモリ素子の構成
　　１－２．メモリ素子の製造方法
　２．第２の実施形態
　　２－１．メモリ素子の製造方法
　３．変形例
　　３－１．無効化領域の形成処理におけるＮｉ以外の元素の利用
　　３－２．ＭＴＪ構造の構成
　４．補足
　（１．第１の実施形態）
　（１－１．メモリ素子の構成）
　図１を参照して、本開示の第１の実施形態に係るメモリ素子の構成について説明する。図１は、第１の実施形態に係るメモリ素子の概略構成を示す断面図である。図１では、第１の実施形態に係るメモリ素子の一部分の断面を概略的に示している。
　図１を参照すると、第１の実施形態に係るメモリ素子１は、基板１０１上に、磁気抵抗素子１０と、当該磁気抵抗素子１０を選択するための選択用トランジスタ１０５と、が形成されて構成される。後述するが、磁気抵抗素子１０はＭＴＪ構造を有し、スピントルク磁化反転を用いて１／０の情報を記録可能な記憶素子として機能する。つまり、第１の実施形態に係るメモリ素子１はＳＴ－ＭＲＡＭである。
　メモリ素子１では、１つの磁気抵抗素子１０と１つの選択用トランジスタ１０５によって１つのメモリセルが構成される。つまり、図１では、メモリ素子１のうち、１つのメモリセルに対応する部分の断面を抜き出して図示している。実際には、基板１０１上に複数のメモリセルが配列されて、メモリ素子１が構成される。
　基板１０１はＳｉ基板であり、当該基板１０１上には、一の領域を他の領域と電気的に分離するための素子分離層１０３が設けられる。なお、基板１０１はＳｉ基板に限定されず、基板１０１としては、一般的にＳＴ－ＭＲＡＭの基板として用いられ得る各種の公知の半導体基板が用いられてよい。また、素子分離層１０３の具体的な構造も限定されず、素子分離層１０３は、例えばＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）等、各種の公知の素子分離構造によって構成されてよい。
　基板１０１上の素子分離層１０３によって分離された領域に、選択用トランジスタ１０５が形成される。選択用トランジスタ１０５は、ドレイン領域１０９と、ソース領域１１１と、ゲート絶縁膜１０７と、ゲート電極１１３と、から構成される。選択用トランジスタ１０５としては、各種の公知のＭＯＳＦＥＴやＭＩＳＦＥＴを用いることができるため、その詳細な説明は省略する。ここで、ゲート電極１１３は、紙面垂直方向に延設するように形成されており、ワード線として機能する。
　選択用トランジスタ１０５の上には、当該選択用トランジスタ１０５を覆うように、ＳｉＯ２からなる第１の絶縁層１１５が積層される。第１の絶縁層１１５の上には、センス線として機能する配線１１９（センス線１１９）が紙面垂直方向に延設されて形成される。センス線１１９は、第１の絶縁層１１５を深さ方向に貫通して設けられる第１のコンタクト１１７を介して選択用トランジスタ１０５のドレイン領域１０９と電気的に接続される。
　第１の絶縁層１１５の上には、センス線１１９を覆うように、第２の絶縁層１２１が積層される。第２の絶縁層１２１の上には、磁気抵抗素子１０を構成する第１の電極１２５が所定の形状にパターニングされて形成される。第１の電極１２５は、第２の絶縁層１２１を深さ方向に貫通して設けられる第２のコンタクト１２３を介して選択用トランジスタ１０５のソース領域１１１と電気的に接続される。
　磁気抵抗素子１０は、第１の電極１２５と、第１の磁性体層１２７と、非磁性体層１２９と、第２の磁性体層１３１と、キャップ層１３５と、接続層１３７と、第２の電極１３９と、がこの順に積層されて構成される。第１の磁性体層１２７、非磁性体層１２９及び第２の磁性体層１３１の積層構造により、ＭＴＪ構造が形成される。このように、磁気抵抗素子１０は、ＭＴＪ構造を有するＭＴＪ素子である。
　第１の磁性体層１２７は、磁気異方性を有し、高い保磁力のためにその磁化方向が一方向に固定された磁化固定層として構成される。第１の磁性体層１２７は、磁気抵抗素子１０に対する情報の書き込み時及び読み出し時において磁化方向の基準となる層である。以下、第１の磁性体層１２７のことを、磁化固定層１２７とも呼称することがある。
　非磁性体層１２９は、磁気抵抗素子１０に対する情報の書き込み時及び読み出し時においてトンネルバリアとして機能する。以下、非磁性体層１２９のことを、トンネルバリア層１２９とも呼称することがある。第１の実施形態では、非磁性体層１２９を構成する非磁性体としてＭｇＯを用いる。ただし、第１の実施形態はかかる例に限定されず、非磁性体層１２９としては、一般的なＳＴ－ＭＲＡＭに搭載されているＭＴＪ構造を有する磁気抵抗素子において適用されている、あらゆる材料及び構成を用いることができる。例えば、非磁性体層１２９は、酸化アルミニウム、窒化アルミニウム、ＳｉＯ２、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ、ＳｒＴｉＯ２、ＡｌＬａＯ３若しくはＡｌ－Ｎ－Ｏ合金等の各種の絶縁体、誘電体、又は半導体によって形成されてもよい。
　第２の磁性体層１３１は、第１の磁性体層１２７と同じ方向の一軸磁気異方性を有し、その磁化方向が自由な磁性体層として構成される。第２の磁性体層１３１は、磁気抵抗素子１０において、当該第２の磁性体層１３１における磁化方向に応じて１／０の情報が記憶される、記憶層として機能する。以下、第２の磁性体層１３１のことを、記憶層１３１とも呼称することがある。なお、磁気抵抗素子１０における情報の記録時の動作、及び情報の記憶機能の詳細については図２を参照して後述する。
　ここで、第１の実施形態では、第１の磁性体層１２７及び第２の磁性体層１３１における磁化方向は、膜面に対して垂直な方向であってもよいし、膜面に対して平行な方向であってもよい。つまり、磁気抵抗素子１０は、垂直磁化型の磁気抵抗素子として構成されてもよいし、面内磁化型の磁気抵抗素子として構成されてもよい。ただし、一般的に、垂直磁化型の磁気抵抗素子の方が、面内磁化型の磁気抵抗素子に比べて、反転電流を小さくできる、すなわち消費電力を低減できることが知られている。従って、第１の実施形態では、磁気抵抗素子１０は、垂直磁化型の磁気抵抗素子として構成されることがより好ましい。
　ここで、磁気抵抗素子１０では、第２の磁性体層１３１、キャップ層１３５及び接続層１３７は、所定の形状にパターニングされる。図２を参照して後述するように、磁気抵抗素子１０では、第２の磁性体層１３１における磁化方向を反転させることにより１／０の情報の記録がなされるため、第２の磁性体層１３１、キャップ層１３５及び接続層１３７の形状（面積）は、その磁化方向を反転させるために必要な電流（反転電流）を決定する重要な因子である。つまり、これらの各層のパターニング、特に記憶層として機能する第２の磁性体層１３１のパターニングは、磁気抵抗素子１０の特性を左右する重要な因子であり得る。
　第１の実施形態では、キャップ層１３５及び接続層１３７については、各種の公知のフォトリソグラフィ技術及びエッチング技術を用いて、そのパターニングがなされる。一方、第２の磁性体層１３１については、エッチングを行うことなくパターニングする。
　具体的には、第２の磁性体層１３１において、キャップ層１３５及び接続層１３７が積層されない領域に、磁性が無効化されるとともに、導電性がキャップ層１３５及び接続層１３７の直下の領域よりも劣化された領域である無効化領域１３３を形成する。つまり、第２の磁性体層１３１では、キャップ層１３５及び接続層１３７の直下の領域のみが記憶層として機能する。このように、第１の実施形態では、第２の磁性体層１３１の面内方向における一部領域に無効化領域を形成することにより、第２の磁性体層１３１をパターニングし、所望の形状（面積）を有する記憶層を形成する。当該方法によれば、上記特許文献１のような既存の技術とは異なり、第２の磁性体層１３１をエッチングで加工することなく、第２の磁性体層１３１をパターニングすることができるため、エッチング加工物の付着による特性の変動が生じず、より信頼性の高い磁気抵抗素子１０、すなわちメモリ素子１を作製することが可能になる。なお、磁気抵抗素子１０の製造方法、特に無効化領域１３３の形成方法の詳細については、図３Ａ－図３Ｇを参照して後述する。
　第１の実施形態では、第１の磁性体層１２７及び第２の磁性体層１３１を構成する磁性体として、Ｃｏ－Ｆｅ－Ｂ合金を用いる。ただし、第１の実施形態はかかる例に限定されず、第１の磁性体層１２７及び第２の磁性体層１３１としては、一般的なＳＴ－ＭＲＡＭに搭載されているＭＴＪ構造を有する磁気抵抗素子において適用されている、あらゆる材料及び構成を用いることができる。例えば、第１の磁性体層１２７及び第２の磁性体層１３１は、Ｎｉ、Ｆｅ、Ｃｏといった強磁性材料、これらの強磁性材料の合金（例えば、Ｃｏ－Ｆｅ、Ｃｏ－Ｆｅ－Ｎｉ、Ｆｅ－Ｐｔ、Ｎｉ－Ｆｅ等）、これらの合金に非磁性元素（例えば、Ｔａ、Ｂ、Ｃｒ、Ｐｔ、Ｓｉ、Ｃ、Ｎ等）を混ぜた合金（例えば、上述したＣｏ－Ｆｅ－Ｂ等）、又はＣｏ、Ｆｅ、Ｎｉのうちの１種類以上を含む酸化物等によって形成されてよい。
　キャップ層１３５は、第２の電極１３９や接続層１３７を構成する元素と第２の磁性体層１３１を構成する元素の相互拡散の防止、接触抵抗の低減、及び、第２の磁性体層１３１の酸化防止等の役割を果たす。第１の実施形態では、キャップ層１３５を、Ｒｕ膜とＴａ膜との積層構造として構成する。ただし、第１の実施形態はかかる例に限定されず、キャップ層１３５としては、一般的なＳＴ－ＭＲＡＭに搭載されているＭＴＪ構造を有する磁気抵抗素子において適用されている、あらゆる材料及び構成を用いることができる。例えば、キャップ層１３５は、Ｒｕ、Ｐｔ、ＭｇＯ等によって形成されてもよい。
　接続層１３７は、下方のキャップ層１３５と、その上に形成される第２の電極１３９との間での優れた接続及び優れた導通を実現する機能を有する。第１の実施形態では、接続層１３７を、ＴｉとＴｉＮとの積層構造として構成する。ただし、第１の実施形態はかかる例に限定されず、接続層１３７としては、一般的なＳＴ－ＭＲＡＭに搭載されているＭＴＪ構造を有する磁気抵抗素子において適用されている、あらゆる材料及び構成を用いることができる。
　接続層１３７が形成された後に、第１の電極１２５から接続層１３７までの構成を覆うように第３の絶縁層１４１が積層される。第３の絶縁層１４１の表面は、例えばＣＭＰにより、接続層１３７の表面が露出するように平坦化処理がなされる。この平坦化処理後の第３の絶縁層１４１の上に、当該接続層１３７と電気的に接続するように、第２の電極１３９が、紙面左右方向に（すなわち、センス線１１９と直交する方向に）延設されて形成される。第２の電極１３９は、ビット線として機能する。
　ここで、第１の実施形態では、センス線１１９、第１の電極１２５及び第２の電極１３９は、Ｃｕによって形成される。また、第１のコンタクト１１７及び第２のコンタクト１２３は、Ｗによって形成される。また、第１の絶縁層１１５、第２の絶縁層１２１及び第３の絶縁層１４１は、ＳｉＯ２によって形成される。
　ただし、これらの各構成の材料はかかる例に限定されず、これらの各構成は、一般的に半導体素子において用いられる各種の材料によって形成されてよい。例えば、センス線１１９、第１の電極１２５及び第２の電極１３９は、Ａｌ、Ａｕ、Ｐｔ、Ｔｉ、Ｍｏ、Ｔａ、Ｗ、ＴｉＮ、ＴｉＷ、ＷＮ、又はシリサイド等によって形成されてもよい。また、例えば、第１のコンタクト１１７及び第２のコンタクト１２３は、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮＷ、ＷＳｉ２、ＭｏＳｉ２、不純物がドーピングされたポリシリコン、又は金属シリサイド等によって形成されてもよい。また、例えば、第１の絶縁層１１５、第２の絶縁層１２１及び第３の絶縁層１４１は、窒化シリコン（ＳｉＮ）、ＳｉＯＮ、ＳＯＧ、ＮＳＧ、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、又はＬＴＯ等によって形成されてもよい。また、これらの各構成の具体的な形成方法としては、一般的な半導体素子の製造方法において用いられている各種の公知の方法を用いることができるため、その詳細な説明は省略する。
　磁気抵抗素子１０では、第１の電極１２５及び第２の電極１３９を介して、第１の磁性体層１２７、非磁性体層１２９及び第２の磁性体層１３１からなるＭＴＪ構造に対して、その積層方向に電流を印加し、第２の磁性体層１３１（すなわち、記憶層）の磁化方向をスピントルク磁化反転により反転させることにより、当該磁気抵抗素子１０への１／０の情報の記録が行われる。
　具体的には、メモリ素子１には、ワード線として機能するゲート電極１１３、ビット線として機能する第２の電極１３９及びセンス線１１９に対して所望の電圧を印加可能な電源回路（図示せず）が設けられている。情報の書き込み時には、当該電源回路によって書き込みを行いたい所望の磁気抵抗素子１０に対応するゲート電極１１３及び第２の電極１３９間に電位差を与え、磁気抵抗素子１０に電流を流す。このとき、磁気抵抗素子１０に流れる電流が、第２の磁性体層１３１における反転電流よりも大きくなるように、ゲート電極１１３、第２の電極１３９、及びドレイン領域１０９に接続されるセンス線１１９の電位が適宜調整される。これにより、磁気抵抗素子１０の第２の磁性体層１３１の磁化方向が反転され、磁気抵抗素子１０に情報を書き込むことができる。
　なお、第２の磁性体層１３１において磁化方向を反転させる向きは、ＭＴＪ構造に対して流す電流の方向によって制御することができる。磁気抵抗素子１０では、上記の情報の書き込みに際して、センス線１１９を介してドレイン領域１０９の電位を適宜調整することにより、磁気抵抗素子１０に流れる電流の向きを制御することができ、第２の磁性体層１３１における磁化方向を反転させる向きを制御することができる。なお、この際、第２の磁性体層１３１における磁化方向を反転させる向きに応じて（すなわち、後述する平行状態から反平行状態にする場合と、反平行状態から平行状態にする場合とで）、反転電流の大きさは異なるため、情報の書き込み時に磁気抵抗素子１０に与える電流の大きさは、「１」及び「０」のいずれの情報を書き込むかに応じて、適宜調整される。
　磁気抵抗素子１０では、第２の磁性体層１３１における磁化方向の違いにより生じるトンネル磁気抵抗効果（ＴＭＲ：Ｔｕｎｎｅｌ　Ｍａｇｎｅｔｏ　Ｒｅｓｉｓｔａｎｃｅ）を利用して、１／０の情報の記憶がなされる。図２は、磁気抵抗素子１０におけるＴＭＲ効果について説明するための図である。図２では、図１に示す磁気抵抗素子１０のうち、第１の磁性体層１２７（磁化固定層）、非磁性体層１２９（トンネルバリア層）及び第２の磁性体層１３１（記憶層）のみを図示し、その横に第１の磁性体層１２７及び第２の磁性体層１３１の磁化方向を模擬的に上向き又は下向きの矢印で示している。
　図示するように、磁気抵抗素子１０では、第１の磁性体層１２７及び第２の磁性体層１３１の磁化方向が同じ方向である平行状態の方が、両者の磁化方向が互いに逆向きである反平行状態よりも非磁性体層１２９における電気抵抗が高くなり、素子全体として電気抵抗も高くなる。この平行状態及び反平行状態における電気抵抗の違いにより、１／０の情報が記憶される。
　情報の読み出しは、上記電源回路によって読み出しを行いたい所望の磁気抵抗素子１０に対応するゲート電極１１３に電位を与え、第２の電極１３９から磁気抵抗素子１０を通過して選択用トランジスタ１０５を介してセンス線１１９まで流れる電流を検出し、参照セルの電流値と比較することにより行われる。上記のように、ＴＭＲ効果により、磁気抵抗素子１０の第２の磁性体層１３１における磁化方向に応じて当該磁気抵抗素子１０の電気抵抗が変化するため、検出された電流値の大きさに基づいて、１／０の情報を読み出すことができる。このとき、読み出し時の電流は、書き込み時に流れる電流に比べてずっと小さいため、読み出し時には第２の磁性体層１３１における磁化方向は変化しない。つまり、磁気抵抗素子１０では、非破壊での情報の読み出しが可能である。
　以上、第１の実施形態に係るメモリ素子１の概略構成について説明した。なお、第１の実施形態に係るメモリ素子１の構成は、以上説明したものに限定されない。第１の実施形態に係るメモリ素子１は、磁気抵抗素子１０の構造、特に記憶層として機能する第２の磁性体層１３１に対する無効化領域１３３にその特徴的な構成を有する。つまり、第１の実施形態では、磁気抵抗素子１０において無効化領域１３３が図３Ａ－図３Ｇを参照して後述するように形成されればよく、メモリ素子１のその他の構成は任意であってよい。例えば、メモリ素子１の磁気抵抗素子１０以外の構成としては、一般的なＳＴ－ＭＲＡＭに用いられている各種の公知の構成が適用されてよい。
　また、メモリ素子１は、記憶装置が搭載され得る各種の電気機器に実装されてよい。例えば、メモリ素子１は、各種のモバイル機器（スマートフォン、タブレットＰＣ（Ｐｅｒｓｏｎａｌ　Ｃｏｍｐｕｔｅｒ）等）、ノートＰＣ、ウェアラブルデバイス、ゲーム機器、音楽機器、ビデオ機器、又はデジタルカメラ等の、各種の電子機器に、一時記憶のためのメモリとして、あるいはストレージとして搭載されてよい。
　（１－２．メモリ素子の製造方法）
　図３Ａ－図３Ｇを参照して、図１に示すメモリ素子１の製造方法について説明する。図３Ａ－図３Ｇは、図１に示すメモリ素子１の製造方法について説明するための図である。図３Ａ－図３Ｇは、メモリ素子１の断面を、当該メモリ素子１の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。図３Ａ－図３Ｇでは、簡単のため、メモリ素子１のうち、１つの磁気抵抗素子１０に対応する部分を抜き出して図示している。なお、メモリ素子１では、第１の電極１２５よりも下に位置する構成（選択用トランジスタ１０５を含む）については、各種の公知の方法によって形成されてよい。従って、図３Ａ－図３Ｇにおいては、第１の電極１２５よりも下に位置する構成については、その図示を省略している。
　メモリ素子１の製造方法では、まず、基板２０１上に、図１に示す選択用トランジスタ１０５及びセンス線１１９等の構成を形成し、第２の絶縁層１２１の積層及び第２のコンタクト１２３の形成を行う。上記のように、図３Ａ－図３Ｇでは、これらの構成については図示を省略し、基板２０１のみを図示している。その第２の絶縁層１２１の上に、第１の電極２０３、第１の磁性体層２０５、非磁性体層２０７、第２の磁性体層２０９、キャップ層２５０及び接続層２６０を、例えばスパッタリング法を用いてこの順に全面に成膜する。これらの層の成膜は、例えば真空中で連続的に行われ得る。ここで、基板２０１、第１の電極２０３、第１の磁性体層２０５、非磁性体層２０７、第２の磁性体層２０９、キャップ層２５０及び接続層２６０は、それぞれ、図１に示す基板１０１、第１の電極１２５、第１の磁性体層１２７、非磁性体層１２９、第２の磁性体層１３１、キャップ層１３５及び接続層１３７に対応するものである。
　より具体的には、第１の磁性体層２０５としてはＣｏＦｅＢが約１ｎｍ成膜される。非磁性体層２０７としてはＭｇＯが約０．８ｎｍ成膜される。第２の磁性体層２０９としてはＣｏＦｅＢが約３．２ｎｍ成膜される。第１の磁性体層２０５（より詳細には、第１の磁性体層２０５の、後述する酸化相互拡散層２７５（すなわち、無効化領域）が形成されなかった部分）、非磁性体層２０７及び第２の磁性体層２０９の積層構造により、ＭＴＪ構造２４０が形成される。
　また、キャップ層２５０は、Ｔａ層２１１、Ｒｕ層２１３及びＴａ層２１５が、この順に積層されて構成される。Ｔａ層２１１の膜厚は約３ｎｍであり、Ｒｕ層２１３の膜厚は約５ｎｍであり、Ｔａ層２１５の膜厚は約５ｎｍである。
　また、接続層２６０は、Ｔｉ層２１７及びＴｉＮ層２１９が、この順に積層されて構成される。Ｔｉ層２１７の膜厚は約１０ｎｍであり、ＴｉＮ層２１９の膜厚は約１００ｎｍである。
　なお、以上で挙げた各層の膜厚はあくまで一例であり、各層の膜厚は、メモリ素子１が所望の特性を有するように適宜調整されてよい。
　これらの各層が積層された状態で、フォトリソグラフィ技術により、接続層２６０の上に所定の形状にパターニングされたレジスト層を形成する。その後、当該レジスト層をマスクとして、第２の磁性体層２０９の表面が露出するまでエッチングを行い、キャップ層２５０及び接続層２６０をパターニングする。その後、レジスト層をアッシングにより除去することにより、図３Ａに示す構造が得られる。
　ここで、後述するように、第１の実施形態では、第２の磁性体層２０９において、このキャップ層２５０及び接続層２６０がパターニングされた領域以外の領域に、無効化領域が形成される。逆に言えば、第２の磁性体層２０９において、キャップ層２５０及び接続層２６０がパターニングされた領域の直下の領域のみが、磁気抵抗素子１０において記憶層として機能することとなる。従って、このキャップ層２５０及び接続層２６０のパターニング処理では、磁気抵抗素子１０における反転電流等の特性を考慮して、第２の磁性体層２０９の記憶層として機能する領域が所望の面積を有するように、当該キャップ層２５０及び当該接続層２６０がパターニングされる。つまり、図３Ａに示す構造では、第２の磁性体層２０９の記憶層として機能する領域の上にのみキャップ層２５０及び接続層２６０が残存し、その他の領域においては第２の磁性体層２０９の表面が露出している。
　以下、図３Ｂ－図３Ｄを参照して説明する一連の処理が、第２の磁性体層２０９の一部に無効化領域（図１に示す無効化領域１３３に対応する）を形成し、当該第２の磁性体層２０９をパターニングする処理に対応する。具体的には、図３Ａに示す構造が得られたら、次に、Ｎｉを全面に成膜し、第２の磁性体層２０９及び接続層２６０の上にＮｉ層２２１を形成する（図３Ｂ）。Ｎｉ層２２１の膜厚は約１ｎｍ程度である。ただし、第１の実施形態はかかる例に限定されず、Ｎｉ層２２１の膜厚は、後述する第２の磁性体層２０９の磁性の無効化が適切に行われ得るように、第２の磁性体層２０９の材料等を考慮して適宜調整されてよい。
　次に、３００℃、１時間のアニールを行う。アニールを行うことにより、第２の磁性体層２０９を構成するＣｏ、Ｆｅ、ＢとＮｉ層２２１を構成するＮｉとが相互拡散し、第２の磁性体層２０９のＮｉ層２２１と接触していた部位において、Ｃｏ、Ｆｅ、Ｎｉ及びＢを含む合金からなる相互拡散層２７０が形成される（図３Ｃ）。
　なお、図３Ｃでは、簡単のため、第２の磁性体層２０９と、当該第２の磁性体層２０９の上に積層されていたＮｉ層２２１と、の厚み方向の全域に渡って相互拡散層２７０が形成されているように当該相互拡散層２７０を図示しているが、実際には、相互拡散層２７０は、元素の相互拡散により形成されるそうであるから、両者の境界から厚み方向に所定の距離の範囲に形成され得る。ただし、この際、第２の磁性体層２０９については、その磁性を無効化するために、下面までＮｉが拡散し、深さ方向の全域に渡って相互拡散層２７０が形成されている必要がある。一方、Ｎｉ層２２１については、その上面までＣｏ、Ｆｅ、Ｂが拡散する必要はなく、その上面から深さ方向に所定の距離の領域にＮｉのみからなる層が残存していてもよい。つまり、第１の実施形態では、少なくとも第２の磁性体層２０９の深さ方向の全域に渡って相互拡散層２７０が形成されればよく、形成された当該相互拡散層２７０の上にＮｉ層２２１が残存していてもよい。
　ここで、Ｆｅにおいては、ｂｃｃ（ｂｏｄｙ－ｃｅｎｔｅｒｅｄ　ｃｕｂｉｃ）構造では磁性を示すものの、Ｎｉを所定の割合以上含有することにより、ＦｅとＮｉからなる合金はｆｃｃ（ｆａｃｅ－ｃｅｎｔｅｒｅｄ　ｃｕｂｉｃ）構造を取り、磁性を示さなくなることが知られている（例えば、「鈴木達也他、「鉄・ニッケル積層膜の相互拡散と磁気特性」、東海大学紀要，工学部、東海大学、３０巻、１号、ｐ．６３－６９、１９９０年」を参照）。また、Ｃｏについても、同様に、ｈｃｐ（ｈｅｘａｇｏｎａｌ　ｃｌｏｓｅ－ｐａｃｋｅｄ）構造では磁性を示すものの、Ｎｉを所定の割合以上含有することにより、ＣｏとＮｉからなる合金はｆｃｃ構造を取り、磁性を示さなくなることが知られている。なお、Ｆｅ、Ｃｏそれぞれに対するｆｃｃ構造を取るために必要なＮｉの含有量は、各種の文献から、Ｆｅ－Ｎｉの状態図及びＣｏ－Ｎｉの状態図を参照することにより知ることができる。
　第１の実施形態では、この現象を利用して、アニールによる相互拡散によって、第２の磁性体層２０９のＮｉ層２２１と接触していた部位に、ｆｃｃ構造を有するＣｏ、Ｆｅ、Ｎｉ及びＢを含む合金によって構成される相互拡散層２７０を形成する。これにより、当該物質からなる相互拡散層２７０は、磁性が無効化された領域（以下、磁性無効化領域ともいう）として機能することとなる。なお、上述したアニールの条件はあくまで一例であり、当該アニールの条件は、相互拡散層２７０においてｆｃｃ構造を有する合金が得られるように、第２の磁性体層２０９を構成するＣｏＦｅＢの組成等を考慮して適宜設定され得る。
　相互拡散層２７０が形成されると、次に、当該相互拡散層２７０にＯ２プラズマを照射し、当該相互拡散層２７０を酸化する。酸化された相互拡散層２７５（以下、酸化相互拡散層２７５ともいう）は、導電性が劣化された電気的に高抵抗な層になる。つまり、酸化相互拡散層２７５は、導電性が劣化されるとともに磁性が無効化された無効化領域として振る舞う。以上説明した一連の処理により、第２の磁性体層２０９の、キャップ層２５０及び接続層２６０の直下以外の領域に無効化領域として機能する酸化相互拡散層２７５が形成され、第２の磁性体層２０９が当該酸化相互拡散層２７５によってパターニングされる（図３Ｄ）。このように、第１の実施形態では、無効化領域を形成する際に、キャップ層２５０及び接続層２６０は、第２の磁性体層２０９のうち無効化領域を形成したくない領域を覆い、アニールによるＮｉの当該領域への拡散を防止するマスクとして機能する。
　なお、相互拡散層２７０を酸化して酸化相互拡散層２７５を形成する方法はＯ２プラズマの照射に限定されず、当該酸化相互拡散層２７５の形成には各種の酸化プロセスが用いられてよい。また、酸化の条件は、磁気抵抗素子１０の特性を考慮して、酸化相互拡散層２７５の導電性が十分に劣化するように（具体的には、酸化相互拡散層２７５の導電性が、少なくとも第２の磁性体層２０９の記憶層として機能する領域の導電性よりも低下するように）、適宜設定されてよい。
　酸化相互拡散層２７５が形成されると、次に、ＳｉＯ２からなる酸化膜２２７が、キャップ層２５０及び接続層２６０を覆うように積層される（図３Ｅ）。次に、ＣＭＰにより接続層２６０の表面が露出するまで、当該酸化膜２２７の表面が平坦化される（図３Ｆ）。そして、露出した接続層２６０の表面に接触するように、平坦化された酸化膜２２７の上に、Ｃｕからなる第２の電極２２９が形成される（図３Ｇ）。以上の工程により、図１に示すメモリ素子１が作製される。なお、当該酸化膜２２７からなる絶縁層は、図１に示す第３の絶縁層１４１に対応するものである。また、第２の電極２２９は、図１に示す第２の電極１３９に対応するものである。
　なお、酸化膜２２７の積層、酸化膜２２７の平坦化、及び第２の電極２２９の形成は、各種の公知の方法によって行われてよい。例えば、酸化膜２２７は、ＣＶＤ法によって積層され得る。また、第２の電極２２９は、Ｃｕをスパッタリング法によって成膜した後に、フォトリソグラフィ技術及びエッチング技術を用いて適宜パターニングすることによって形成され得る。
　以上、第１の実施形態に係るメモリ素子１の製造方法について説明した。以上説明したように、第１の実施形態によれば、面内方向における一部領域に無効化領域を形成することにより、第２の磁性体層２０９をパターニングする。
　ここで、特許文献１に記載の技術でも、同様に、無効化領域を形成することにより、磁性体層をパターニングしていたが、かかる無効化領域を形成する方法は、磁性体層を厚み方向に途中までエッチングした後に、その磁性体層の表面を酸化する、というものであった。かかる方法では、磁性体層をエッチングする際のエッチング加工物が側壁に付着することに起因する、磁気抵抗素子間における特性のばらつきを引き起こす可能性があった。また、磁性体層の材料によっては、ある組成の酸化物では磁性が無効化されるものの、他の組成の酸化物では磁性が無効化されない場合もあり、酸化によって必ずしもその磁性を無効化できるとは限らない。例えば酸化し過ぎることにより、一旦無効化された磁性が復活することも考えられる。このように、特許文献１に記載の技術では、磁性無効化領域を確実に形成するための酸化処理の条件を適切に決定することが困難であった。更に、無効化領域を形成するためには、磁性を無効化しつつ、導電性も低下させる必要があるため、これら両方を実現するような酸化処理の条件を決定することは、より困難であると考えられる。
　一方、第１の実施形態では、第２の磁性体層２０９をエッチングすることなく、無効化領域を形成する。従って、エッチング加工物の付着による素子特性の変動の恐れが生じない。この際、具体的には、第１の実施形態では、第２の磁性体層２０９を構成する元素とＮｉとの合金が磁性を有しないｆｃｃ構造を取り得ることを利用して、第２の磁性体層２０９を構成する元素とＮｉとの相互拡散により、磁性無効化領域を形成する。従って、磁性体を単純に酸化する場合に比べて、より確実に磁性無効化領域を形成することができる。また、この第２の磁性体層２０９を構成する元素とＮｉとの合金がｆｃｃ構造を取り得る条件（例えば、Ｎｉの含有量、相互拡散時の温度等）は、既知の状態図から容易に把握することができるため、磁性無効化領域を形成するための熱処理の条件を決定することは比較的容易である。更に、磁性無効化領域を形成した後に、別途の酸化処理によって、当該磁性無効化領域の導電性を低下させているため、当該酸化処理の条件決めもさほど困難ではない。
　このように、第１の実施形態によれば、エッチング加工物に起因する磁気抵抗素子１０間の特性のばらつきを抑えることができる。また、第１の実施形態によれば、第２の磁性体層２０９において、無効化領域を、より確実に、より容易に形成することができる。当該無効化領域は、第２の磁性体層２０９において記憶層として機能する領域を規定し得るものであるから、当該無効化領域をより確実に形成することができることにより、磁気抵抗素子１０間の特性のばらつきを更に抑えることが可能になる。従って、第１の実施形態によれば、磁気抵抗素子１０間の特性のばらつきがより抑制された、より信頼性の高いメモリ素子１を実現することができる。
　なお、以上説明した構成例では、第２の電極２２９を形成する前に、接続層２６０の表面が露出するまで、酸化膜２２７の表面に対して平坦化処理を行っていたが（図３Ｆ参照）、第１の実施形態はかかる例に限定されない。例えば、当該平坦化処理では、接続層２６０の上部のＮｉ層２２１が所定の厚さ残存するように、酸化膜２２７の表面に対して平坦化処理を行ってもよい。この場合には、その後酸化膜２２７の上に形成される第２の電極２２９は、Ｎｉ層２２１を介して接続層２６０のＴｉＮ層２１９と接続されることとなる。
　このような構成を有するメモリ素子の断面図を図４に示す。図４は、第１の実施形態の一変形例である、第２の電極２２９がＮｉ層２２１を介して接続層２６０と接続される構成を有するメモリ素子の一構成例を示す断面図である。ＴｉＮ、Ｎｉ及びＣｕの結晶構造は近く、これらを積層した場合には高い接続性を得ることができるため、図４に示す構成によれば、第２の電極２２９と接続層２６０のＴｉＮ層２１９との接続強度（すなわち、第２の電極２２９と接続層２６０との接続強度）をより強化することができ、メモリ素子の信頼性をより向上させることが可能になる。
　（２．第２の実施形態）
　以上説明した第１の実施形態では、磁気抵抗素子１０において、ＭＴＪ構造を構成する２つの磁性体層のうち記憶層として機能する磁性体層が上層に配置されていた。ただし、本開示に係る技術はかかる例に限定されず、記憶層として機能する磁性体層が下層に配置された構成を有する磁気抵抗素子において、当該下層の磁性体層に対して、無効化領域を形成し、そのパターニングを行ってもよい。以下、本開示の第２の実施形態として、このような、記憶層として機能する磁性体層が下層に配置された磁気抵抗素子を有するメモリ素子の構成について説明する。
　なお、第２の実施形態に係るメモリ素子は、磁気抵抗素子における記憶層と固定層の配置が入れ替わっていること以外は、第１の実施形態と略同様の構成を有する。そこで、以下の第２の実施形態についての説明では、第１の実施形態と相違する事項について主に説明することとし、第１の実施形態と重複する事項についてはその詳細な説明を省略する。
　（２－１．メモリ素子の製造方法）
　第２の実施形態に係るメモリ素子は、上記のように磁気抵抗素子の構成が異なること以外は、図１に示す第１の実施形態に係るメモリ素子１と同様の構成を有する。従って、第２の実施形態については、メモリ素子の全体構成についての説明は省略し、以下、図５Ａ－図５Ｍを参照して、第２の実施形態に係るメモリ素子の製造方法について説明しつつ、当該メモリ素子の、特に磁気抵抗素子の構成について説明する。
　図５Ａ－図５Ｍは、第２の実施形態に係るメモリ素子の製造方法について説明するための図である。図５Ａ－図５Ｍは、第２の実施形態に係るメモリ素子の断面を、当該メモリ素子の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。図５Ａ－図５Ｍでは、簡単のため、メモリ素子のうち、約２つの磁気抵抗素子に対応する部分を抜き出して図示している。なお、第２の実施形態においても、第１の実施形態と同様に、メモリ素子において、磁気抵抗素子を構成する第１の電極（図１に示す第１の電極１２５に対応する）よりも下に位置する構成については、各種の公知の方法によって形成されてよい。従って、図５Ａ－図５Ｍにおいても、当該第１の電極よりも下に位置する構成については、その図示を省略している。
　第２の実施形態に係るメモリ素子の製造方法では、まず、基板３０１上に、図１に示す選択用トランジスタ１０５及びセンス線１１９等に対応する構成を形成し、第２の絶縁層１２１に対応する絶縁層の積層及び第２のコンタクト１２３に対応するコンタクトの形成を行う。上記のように、図５Ａ－図５Ｍでは、これらの構成については図示を省略し、基板３０１のみを図示している。当該第２の絶縁層１２１に対応する絶縁層の上に、第１の電極３０３及び第１の磁性体層３０５を、例えばスパッタリング法を用いてこの順に全面に成膜する。ここで、基板３０１及び第１の電極３０３は、それぞれ、第１の実施形態における基板２０１及び第１の電極２０３と同様のものである。
　第１の磁性体層３０５としては、ＣｏＦｅＢが約３．２ｎｍ成膜される。第１の磁性体層３０５は、第２の実施形態に係る磁気抵抗素子において記憶層として機能する磁性体層であり、例えば第１の実施形態における第２の磁性体層２０９と同様の構成を有する。
　第１の磁性体層３０５が形成された状態で、当該第１の磁性体層３０５の上に所定の形状にパターニングされたＳｉＯ２からなる酸化物層３０７を形成する。これにより、図５Ａに示す構造が得られる。当該酸化物層３０７は、第１の磁性体層３０５の上にＳｉＯ２膜を所定の膜厚だけ成膜した後で、フォトリソグラフィ技術及びエッチング技術により当該ＳｉＯ２膜をパターニングすることにより形成され得る。
　ここで、当該酸化物層３０７は、第１の実施形態に係る無効化処理におけるキャップ層２５０及び接続層２６０と同様に、無効化領域を形成する際のマスクとして機能する。つまり、第１の磁性体層３０５において、酸化物層３０７がパターニングされた領域以外の領域に無効化領域が形成され、酸化物層３０７がパターニングされた領域の直下の領域のみが磁気抵抗素子において記憶層として機能する。従って、この酸化物層３０７のパターニング処理では、磁気抵抗素子における反転電流等の特性を考慮して、第１の磁性体層３０５の記憶層として機能する領域が所望の面積を有するように、当該酸化物層３０７がパターニングされる。つまり、図５Ａに示す構造では、第１の磁性体層３０５の記憶層として機能する領域の上にのみ酸化物層３０７が残存し、その他の領域においては第１の磁性体層３０５の表面が露出している。
　なお、酸化物層３０７は、マスクとしての機能（すなわち、後述するアニールによるＮｉの第１の磁性体層３０５への拡散を防止する機能）を実現するように構成されればよい。従って、第２の実施形態では、酸化物層３０７の材料はＳｉＯ２に限定されず、他の物質であってもよい。
　以下、図５Ｂ－図５Ｄを参照して説明する一連の処理が、第１の磁性体層３０５の面内方向における一部に無効化領域を形成し、当該第１の磁性体層３０５をパターニングする処理に対応する。なお、当該処理では、無効化領域を形成する磁性体層が下層に配置される第１の磁性体層３０５であることを除けば、第１の実施形態と同様の処理が行われる。
　具体的には、図３Ａに示す構造が得られたら、次に、Ｎｉを全面に成膜し、第１の磁性体層３０５の上にＮｉ層３０９を形成する（図５Ｂ）。Ｎｉ層３０９の膜厚は約１ｎｍ程度である。ただし、第２の実施形態はかかる例に限定されず、Ｎｉ層３０９の膜厚は、第１の磁性体層３０５の磁性の無効化が適切に行われ得るように、第１の磁性体層３０５の材料等を考慮して適宜調整されてよい。
　次に、３００℃、１時間のアニールを行う。アニールを行うことにより、第１の磁性体層３０５を構成するＣｏ、Ｆｅ、ＢとＮｉ層３０９を構成するＮｉとが相互拡散し、第１の磁性体層３０５のＮｉ層３０９と接触していた部位において、Ｃｏ、Ｆｅ、Ｎｉ及びＢを含む合金からなる相互拡散層３７０が形成される（図５Ｃ）。相互拡散層３７０は、第１の実施形態に係る相互拡散層２７０と同様に、ｆｃｃ構造を有するＣｏ、Ｆｅ、Ｎｉ及びＢを含む合金によって形成される。これにより、当該合金からなる相互拡散層３７０は、磁性無効化領域として機能することとなる。なお、上述したアニールの条件はあくまで一例であり、当該アニールの条件は、相互拡散層３７０においてｆｃｃ構造を有する合金が得られるように、第１の磁性体層３０５を構成するＣｏＦｅＢの組成等を考慮して適宜設定され得る。
　なお、図５Ｃにおいても、図３Ｃと同様に、簡単のため、第１の磁性体層３０５と、当該第１の磁性体層３０５の上に積層されていたＮｉ層３０９と、の厚み方向の全域に渡って相互拡散層３７０が形成されているように、当該相互拡散層３７０を図示している。ただし、第１の実施形態と同様に、第２の実施形態においても、少なくとも第１の磁性体層３０５の深さ方向の全域に渡って相互拡散層３７０が形成されればよく、形成された当該相互拡散層３７０の上にＮｉ層３０９が残存していてもよい。
　相互拡散層３７０が形成されると、次に、当該相互拡散層３７０にＯ２プラズマを照射し、当該相互拡散層３７０を酸化する。酸化された相互拡散層３７５（以下、酸化相互拡散層３７５ともいう）は、導電性が劣化された電気的に高抵抗な層になる。つまり、第１の実施形態と同様に、酸化相互拡散層３７５は無効化領域として振る舞う。このように、第１の磁性体層３０５の、酸化物層３０７の直下以外の領域に無効化領域として機能する酸化相互拡散層３７５が形成されることにより、第１の磁性体層３０５が当該酸化相互拡散層３７５によってパターニングされる（図５Ｄ）。なお、酸化相互拡散層３７５を形成する方法はＯ２プラズマの照射に限定されず、当該酸化相互拡散層３７５の形成には各種の酸化プロセスが用いられてよい。また、酸化の条件は、磁気抵抗素子の特性を考慮して、酸化相互拡散層３７５の導電性が十分に劣化するように（具体的には、酸化相互拡散層３７５の導電性が、少なくとも第１の磁性体層３０５の記憶層として機能する領域の導電性よりも低下するように）、適宜設定されてよい。
　酸化相互拡散層３７５が形成されると、次に、酸化物層３０７、及び当該酸化物層３０７の上に形成されているＮｉ層３０９が除去される（図５Ｅ）。当該処理では、例えばＣＭＰにより、酸化物層３０７が除去されて第１の磁性体層３０５の表面が露出するまで、基板３０１の表面が平坦化される。
　酸化物層３０７が除去されると、次に、非磁性体層３１５及び第２の磁性体層３１７を、例えばスパッタリング法を用いてこの順に全面に成膜する（図５Ｆ）。非磁性体層３１５としてはＭｇＯが約０．８ｎｍ成膜される。第２の磁性体層３１７としてはＣｏＦｅＢが約１ｎｍ成膜される。非磁性体層３１５及び第２の磁性体層３１７は、第２の実施形態に係る磁気抵抗素子において、それぞれトンネルバリア層及び磁化固定層として機能する層であり、第１の実施形態における非磁性体層２０７及び第２の磁性体層２０９と同様の構成を有する。第１の磁性体層３０５（より詳細には、第１の磁性体層３０５の酸化相互拡散層３７５（すなわち、無効化領域）が形成されなかった領域）、非磁性体層３１５及び第２の磁性体層３１７の積層構造により、ＭＴＪ構造３４０が形成される。
　更に、第２の磁性体層３１７の上に、キャップ層３５０及び接続層３６０を、例えばスパッタリング法を用いてこの順に全面に成膜する。そして、第１の実施形態と同様に、フォトリソグラフィ技術及びエッチング技術を用いて、キャップ層３５０及び接続層３６０をパターニングする（図５Ｇ）。この際、キャップ層３５０及び接続層３６０は、第１の磁性体層３０５の酸化相互拡散層３７５が形成されなかった領域上、すなわち第１の磁性体層３０５の記憶層として機能する領域上にのみこれらの層が残存するように、パターニングされる。
　なお、キャップ層３５０及び接続層３６０は、第１の実施形態におけるキャップ層２５０及び接続層２６０と同様の構成を有する。具体的には、キャップ層３５０は、膜厚約３ｎｍのＴａ層３１９、膜厚約５ｎｍのＲｕ層３２１、及び膜厚約５ｎｍのＴａ層３２３が、この順に積層されて構成される。また、接続層３６０は、膜厚約１０ｎｍのＴｉ層３２５、及び膜厚約１００ｎｍのＴｉＮ層３２７が、この順に積層されて構成される。
　キャップ層３５０及び接続層３６０がパターニングされると、次に、ＳｉＯ２からなる酸化膜３２９が、キャップ層３５０及び接続層３６０を覆うように積層される（図５Ｈ）。次に、ＣＭＰにより、接続層３６０の表面が露出するまで酸化膜３２９の表面が平坦化される（図５Ｉ）。
　次に、パターニングされた互いに隣り合うキャップ層３５０及び接続層３６０同士の間にトレンチが形成される（図５Ｊ）。当該トレンチは、その底面が基板３０１の表面に達する深さを有するように形成される。次に、当該トレンチを埋めるように、ＳｉＯ２が成膜される（図５Ｋ）。これにより、互いに隣り合う磁気抵抗素子同士が、酸化膜３２９によって電気的に分離されることとなる。なお、第１の実施形態では図示及び説明を省略していたが、第１の実施形態においても、例えば、ＣＭＰによって接続層２６０の表面が露出するまで酸化膜２２７の表面が平坦化され、図３Ｆに示す構成が得られた後に、このような素子分離の工程（トレンチの形成及びトレンチのＳｉＯ２による埋め込み）が行われ得る。
　次に、ＣＭＰにより接続層３６０の表面が露出するまで、酸化膜３２９の表面が再び平坦化される（図５Ｌ）。そして、露出した接続層３６０の表面に接触するように、平坦化された酸化膜３２９の上に、Ｃｕからなる第２の電極３３１が形成される（図５Ｍ）。以上の工程により、第２の実施形態に係るメモリ素子が作製される。なお、酸化膜３２９は、第１の実施形態における酸化膜２２７に対応するものである。また、第２の電極３３１は、第１の実施形態における第２の電極２２９に対応するものである。
　以上、第２の実施形態に係るメモリ素子の製造方法について説明した。以上説明したように、第２の実施形態によれば、記憶層として機能する磁性体層が下層に配置されるＭＴＪ構造を有する磁気抵抗素子において、当該磁性体層のパターニングが、当該磁性体層を構成する元素とＮｉとの相互拡散によって無効化領域を形成することによって行われる。従って、このような記憶層として機能する磁性体層が下層に配置されるＭＴＪ構造を有する磁気抵抗素子であっても、第１の実施形態と同様の効果を得ることが可能になる。
　（３．変形例）
　（３－１．無効化領域の形成処理におけるＮｉ以外の元素の利用）
　以上説明した構成例では、磁性体層を構成する元素とＮｉとの相互拡散により無効化領域を形成していた。ただし、第１及び第２の実施形態はかかる例に限定されない。磁性体層を構成する磁性体がｆｃｃ構造を取れば、当該ｆｃｃ構造を有する領域においてその磁性が無効化され得る。従って、無効化領域の形成処理では、磁性体層を構成する元素との間でｆｃｃ構造の合金を形成し得る元素であれば、Ｎｉ以外の他の元素が用いられてもよい。
　例えば、Ｆｅと合金を形成した際にｆｃｃ構造を取り得る元素としては、Ｎｉ以外にも、Ａｌ、Ａｕ、Ｐｔ及びＭｎ等が考えられる。具体的には、Ｆｅとこれらの元素との合金である、ＦｅＡｌ、Ａｕ７８Ｆｅ２２、ＦｅＰｔ、ＦｅＭｎは、ｆｃｃ構造を有し、常磁性を有することが分かっている。従って、上述した第１及び第２の実施形態に係るメモリ素子の製造方法においては、Ｎｉの代わりにＡｌ、Ａｕ、Ｐｔ又はＭｎを磁性体層の上に成膜し、適切な条件でアニールを行うことにより、磁性体層を構成する元素とこれらの金属元素との相互拡散により無効化領域が形成されてもよい。
　（３－２．ＭＴＪ構造の構成）
　以上説明した構成例では、ＭＴＪ構造２４０、３４０は、いずれも、磁化固定層として機能する１層の磁性体層と、記憶層として機能する１層の磁性体層と、から構成されていた。ただし、第１及び第２の実施形態はかかる例に限定されない。第１及び第２の実施形態では、記憶層として機能する磁性体層のパターニングが、上述した方法によって無効化領域を形成することにより行われればよく、ＭＴＪ構造の構成は任意であってよい。
　例えば、第１及び第２の実施形態に係る磁気抵抗素子は、磁化固定層として機能する１層の磁性体層と、記憶層として機能する２層以上の磁性体層と、から構成されるＭＴＪ構造を有する磁気抵抗素子であってもよい。この場合には、当該ＭＴＪ構造は、非磁性体層をそれぞれ間に介して、記憶層として機能する複数の磁性体層が積層された構造を有する。当該構造に対する無効化領域の形成処理（すなわち、記憶層として機能する磁性体層のパターニング処理）は、例えば、以下の手順に従って行えばよい。
　すなわち、まず、記憶層として機能する磁性体層と非磁性体層とが交互に積層された積層構造を形成する。次に、最上層の磁性体層の上に、適当なマスクとして機能する層（例えば、第１の実施形態であればキャップ層２５０及び接続層２６０、第２の実施形態であれば酸化物層３０７）を適宜パターニングして形成する。次に、Ｎｉ層を積層する。次に、アニールを行い、磁性体層の元素とＮｉとを相互拡散させる。このとき、アニールの条件を適宜調整することにより、積層されている複数の磁性体層に対して、Ｎｉを拡散させ、磁性体層の元素とＮｉとからなるｆｃｃ構造を有する合金を形成することができる。つまり、Ｎｉの拡散により、積層されている複数の磁性体層に対して磁性無効化領域として機能する相互拡散層を形成し、これら複数の磁性体層をパターニングすることができる。そして、この形成された相互拡散層を、例えばＯ２プラズマの照射により酸化させ、その導電性を低下させることにより、無効化領域が形成され得る。この酸化工程においても、例えば酸化処理の条件を適宜設定することにより、積層されている複数の磁性体層を酸化することができ、これら複数の磁性体層に対して無効化領域を形成することが可能である。
　（４．補足）
　以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
　例えば、上記実施形態では、磁気抵抗素子をメモリ素子の記憶素子として用いていたが、本技術はかかる例に限定されない。第１及び第２の実施形態に係る磁気抵抗素子は、例えばＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）の磁気ヘッド等、一般的に磁気抵抗素子が適用され得る他の各種の装置に適用されてもよい。
　また、本明細書に記載された効果は、あくまで説明的又は例示的なものであって限定的なものではない。つまり、本開示に係る技術は、上記の効果とともに、又は上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏し得る。
　なお、以下のような構成も本開示の技術的範囲に属する。
（１）
　基板上に、ＭＴＪ構造を有する磁気抵抗素子が複数配列されて構成され、
　前記磁気抵抗素子において記憶層として機能する磁性体層の、前記磁気抵抗素子として機能する領域以外の領域には、磁性が無効化された領域が存在しており、
　前記磁性が無効化された領域は、前記磁性体層を構成する第１の元素と、前記第１の元素と合金を形成した際にｆｃｃ構造を取る第２の元素と、を含む合金によって構成される、
　メモリ素子。
（２）
　前記第２の元素は、Ｎｉ、Ａｌ、Ａｕ、Ｐｔ又はＭｎである、
　前記（１）に記載のメモリ素子。
（３）
　前記磁性体層の、直上にキャップ層が設けられる領域以外の領域に、前記磁性が無効化された領域が存在する、
　前記（１）又は（２）に記載のメモリ素子。
（４）
　前記磁性が無効化された領域の導電性は、前記磁性体層の他の領域の導電性よりも低い、
　前記（１）～（３）のいずれか１項に記載のメモリ素子。
（５）
　前記ＭＴＪ構造において、前記記憶層として機能する磁性体層が、磁化固定層として機能する磁性体層よりも上層に位置する、
　前記（１）～（４）のいずれか１項に記載のメモリ素子。
（６）
　前記ＭＴＪ構造において、前記記憶層として機能する磁性体層が、磁化固定層として機能する磁性体層よりも下層に位置する、
　前記（１）～（４）のいずれか１項に記載のメモリ素子。
（７）
　ＭＴＪ構造を有する磁気抵抗素子において記憶層として機能する磁性体層の、前記磁気抵抗素子として機能する領域以外の領域に、磁性が無効化された領域を形成する工程を含み、
　前記磁性が無効化された領域を形成する工程は、
　前記磁性体層の上の所定の領域に、前記磁性体層を構成する第１の元素と合金を形成した際にｆｃｃ構造を取る第２の元素からなる膜を成膜する工程と、
　熱処理を行い前記第１の元素と前記第２の元素とを相互拡散させ、前記所定の領域に前記第１の元素及び前記第２の元素とを含む合金を形成することにより、前記所定の領域に前記磁性が無効化された領域を形成する工程と、
　を含む、
　メモリ素子の製造方法。
（８）
　前記第２の元素は、Ｎｉ、Ａｌ、Ａｕ、Ｐｔ又はＭｎである、
　前記（７）に記載のメモリ素子の製造方法。
（９）
　前記磁性体層の上に前記第２の元素からなる膜を成膜する工程では、前記磁性体層の上の前記磁気抵抗素子として機能する領域にマスクとして機能する層を形成した後に、前記第２の元素からなる膜を成膜する、
　前記（７）又は（８）に記載のメモリ素子の製造方法。
（１０）
　前記ＭＴＪ構造において、前記記憶層として機能する磁性体層が、磁化固定層として機能する磁性体層よりも上層に位置し、
　前記マスクとして機能する層はキャップ層である、
　前記（９）に記載のメモリ素子の製造方法。
（１１）
　前記磁性が無効化された領域を形成する工程の後に、
　前記磁性が無効化された領域の導電性が、前記記憶層として機能する磁性体層の他の領域の導電性よりも低くなるように、前記磁性が無効化された領域を酸化する工程、を更に含む、
　前記（７）～（１０）のいずれか１項に記載のメモリ素子の製造方法。
（１２）
　前記ＭＴＪ構造において、前記記憶層として機能する磁性体層が、磁化固定層として機能する磁性体層よりも上層に位置する、
　前記（７）～（１１）のいずれか１項に記載のメモリ素子の製造方法。
（１３）
　前記ＭＴＪ構造において、前記記憶層として機能する磁性体層が、磁化固定層として機能する磁性体層よりも下層に位置する、
　前記（７）～（１１）のいずれか１項に記載のメモリ素子の製造方法。
　１　　メモリ素子
　１０磁気抵抗素子
　１０１、２０１、３０１　　基板
　１０３　　素子分離層
　１０５　　選択用トランジスタ
　１０７　　ゲート絶縁膜
　１０９　　ドレイン領域
　１１１　　ソース領域
　１１３　　ゲート電極
　１１５　　第１の絶縁層
　１１７　　第１のコンタクト
　１１９　　センス線
　１２１　　第２の絶縁層
　１２３　　第２のコンタクト
　１２５、２０３、３０３　　第１の電極
　１２７、２０５、３０５　　第１の磁性体層
　１２９、２０７、３１５　　非磁性体層
　１３１、２０９、３１７　　第２の磁性体層
　１３３　　無効化領域
　１３５、２５０、３５０　　キャップ層
　１３７、２６０、３６０　　接続層
　１３９、２２９、３３１　　第２の電極
　１４１　　第３の絶縁層
　２１１、２１５、３１９、３２３　　Ｔａ層
　２１３、３２１　　Ｒｕ層
　２１７、３２５　　Ｔｉ層
　２１９、３２７　　ＴｉＮ層
　２２１、３０９　　Ｎｉ層
　２７０、３７０　　相互拡散層
　２７５、３７５　　酸化相互拡散層
　２２７、３２９　　酸化膜
　３０７　　酸化物層

Claims (13)

  1. 　基板上に、ＭＴＪ構造を有する磁気抵抗素子が複数配列されて構成され、
    　前記磁気抵抗素子において記憶層として機能する磁性体層の、前記磁気抵抗素子として機能する領域以外の領域には、磁性が無効化された領域が存在しており、
    　前記磁性が無効化された領域は、前記磁性体層を構成する第１の元素と、前記第１の元素と合金を形成した際にｆｃｃ構造を取る第２の元素と、を含む合金によって構成される、
    　メモリ素子。
  2. 　前記第２の元素は、Ｎｉ、Ａｌ、Ａｕ、Ｐｔ又はＭｎである、
    　請求項１に記載のメモリ素子。
  3. 　前記磁性体層の、直上にキャップ層が設けられる領域以外の領域に、前記磁性が無効化された領域が存在する、
    　請求項１に記載のメモリ素子。
  4. 　前記磁性が無効化された領域の導電性は、前記磁性体層の他の領域の導電性よりも低い、
    　請求項１に記載のメモリ素子。
  5. 　前記ＭＴＪ構造において、前記記憶層として機能する磁性体層が、磁化固定層として機能する磁性体層よりも上層に位置する、
    　請求項１に記載のメモリ素子。
  6. 　前記ＭＴＪ構造において、前記記憶層として機能する磁性体層が、磁化固定層として機能する磁性体層よりも下層に位置する、
    　請求項１に記載のメモリ素子。
  7. 　ＭＴＪ構造を有する磁気抵抗素子において記憶層として機能する磁性体層の、前記磁気抵抗素子として機能する領域以外の領域に、磁性が無効化された領域を形成する工程を含み、
    　前記磁性が無効化された領域を形成する工程は、
    　前記磁性体層の上の所定の領域に、前記磁性体層を構成する第１の元素と合金を形成した際にｆｃｃ構造を取る第２の元素からなる膜を成膜する工程と、
    　熱処理を行い前記第１の元素と前記第２の元素とを相互拡散させ、前記所定の領域に前記第１の元素及び前記第２の元素とを含む合金を形成することにより、前記所定の領域に前記磁性が無効化された領域を形成する工程と、
    　を含む、
    　メモリ素子の製造方法。
  8. 　前記第２の元素は、Ｎｉ、Ａｌ、Ａｕ、Ｐｔ又はＭｎである、
    　請求項７に記載のメモリ素子の製造方法。
  9. 　前記磁性体層の上に前記第２の元素からなる膜を成膜する工程では、前記磁性体層の上の前記磁気抵抗素子として機能する領域にマスクとして機能する層を形成した後に、前記第２の元素からなる膜を成膜する、
    　請求項７に記載のメモリ素子の製造方法。
  10. 　前記ＭＴＪ構造において、前記記憶層として機能する磁性体層が、磁化固定層として機能する磁性体層よりも上層に位置し、
    　前記マスクとして機能する層はキャップ層である、
    　請求項９に記載のメモリ素子の製造方法。
  11. 　前記磁性が無効化された領域を形成する工程の後に、
    　前記磁性が無効化された領域の導電性が、前記記憶層として機能する磁性体層の他の領域の導電性よりも低くなるように、前記磁性が無効化された領域を酸化する工程、を更に含む、
    　請求項７に記載のメモリ素子の製造方法。
  12. 　前記ＭＴＪ構造において、前記記憶層として機能する磁性体層が、磁化固定層として機能する磁性体層よりも上層に位置する、
    　請求項７に記載のメモリ素子の製造方法。
  13. 　前記ＭＴＪ構造において、前記記憶層として機能する磁性体層が、磁化固定層として機能する磁性体層よりも下層に位置する、
    　請求項７に記載のメモリ素子の製造方法。
PCT/JP2017/008842 2016-03-31 2017-03-06 メモリ素子、及びメモリ素子の製造方法 WO2017169540A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201780019005.0A CN108886022B (zh) 2016-03-31 2017-03-06 存储元件和存储元件的制造方法
DE112017001604.5T DE112017001604T5 (de) 2016-03-31 2017-03-06 Speicherelement und Herstellungsverfahren für ein Speicherelement
US16/086,999 US10734386B2 (en) 2016-03-31 2017-03-06 Memory element and manufacturing method of memory element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-070034 2016-03-31
JP2016070034A JP2017183560A (ja) 2016-03-31 2016-03-31 メモリ素子、及びメモリ素子の製造方法

Publications (1)

Publication Number Publication Date
WO2017169540A1 true WO2017169540A1 (ja) 2017-10-05

Family

ID=59964201

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/008842 WO2017169540A1 (ja) 2016-03-31 2017-03-06 メモリ素子、及びメモリ素子の製造方法

Country Status (5)

Country Link
US (1) US10734386B2 (ja)
JP (1) JP2017183560A (ja)
CN (1) CN108886022B (ja)
DE (1) DE112017001604T5 (ja)
WO (1) WO2017169540A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114609B2 (en) 2017-11-08 2021-09-07 Tdk Corporation Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
JP7173614B2 (ja) * 2018-03-30 2022-11-16 国立大学法人東北大学 磁気トンネル接合素子、磁気トンネル接合素子の製造方法、及び、磁気メモリ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009007324A1 (fr) * 2007-07-10 2009-01-15 Commissariat A L'energie Atomique Capteur de champ magnétique à faible bruit utilisant un transfert de spin lateral
JP2010080496A (ja) * 2008-09-24 2010-04-08 Fujitsu Ltd トンネル磁気抵抗素子、磁気メモリ装置及びその製造方法
JP2011054873A (ja) * 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
JP2012064901A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 磁気メモリ及びその製造方法
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
JP2012199431A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 磁気メモリの製造方法
JP2013197397A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 磁気抵抗効果素子の製造方法
JP2014241428A (ja) * 2014-07-31 2014-12-25 株式会社東芝 磁気抵抗効果素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354505B2 (en) * 2004-08-25 2008-04-08 Board Of Trustees Of Michigan State University Epitaxial ferromagnetic Ni3FeN
US8223533B2 (en) * 2008-09-26 2012-07-17 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic memory
US8920947B2 (en) * 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
CN102347439A (zh) * 2010-07-30 2012-02-08 中芯国际集成电路制造(上海)有限公司 磁阻存储器的形成方法
JP2012235015A (ja) * 2011-05-06 2012-11-29 Sony Corp 記憶素子及び記憶装置
JP5722137B2 (ja) * 2011-06-30 2015-05-20 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5499264B2 (ja) * 2012-03-21 2014-05-21 株式会社東芝 磁気抵抗素子および磁気メモリ
US9082888B2 (en) * 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
JP6054326B2 (ja) * 2014-03-13 2016-12-27 株式会社東芝 磁気抵抗素子および磁気メモリ
JP6135018B2 (ja) * 2014-03-13 2017-05-31 株式会社東芝 磁気抵抗素子および磁気メモリ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009007324A1 (fr) * 2007-07-10 2009-01-15 Commissariat A L'energie Atomique Capteur de champ magnétique à faible bruit utilisant un transfert de spin lateral
JP2010080496A (ja) * 2008-09-24 2010-04-08 Fujitsu Ltd トンネル磁気抵抗素子、磁気メモリ装置及びその製造方法
JP2011054873A (ja) * 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
JP2012064901A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 磁気メモリ及びその製造方法
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
JP2012199431A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 磁気メモリの製造方法
JP2013197397A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 磁気抵抗効果素子の製造方法
JP2014241428A (ja) * 2014-07-31 2014-12-25 株式会社東芝 磁気抵抗効果素子の製造方法

Also Published As

Publication number Publication date
JP2017183560A (ja) 2017-10-05
US10734386B2 (en) 2020-08-04
CN108886022A (zh) 2018-11-23
US20190103404A1 (en) 2019-04-04
CN108886022B (zh) 2023-06-02
DE112017001604T5 (de) 2018-12-20

Similar Documents

Publication Publication Date Title
US8120127B2 (en) Magnetic random access memory and method of manufacturing the same
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
JP5623507B2 (ja) スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体
JP5542831B2 (ja) 磁気メモリ
US8592928B2 (en) Magnetic random access memory and method of manufacturing the same
JP2007059879A (ja) 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
JP2012019163A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP2008098365A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP2010135512A (ja) 抵抗変化型メモリデバイス
WO2017169147A1 (ja) 不揮発性メモリ素子および不揮発性メモリ素子の製造方法
JP2008098515A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP5686626B2 (ja) 磁気メモリ及びその製造方法
JP2010098259A (ja) メモリセル、ならびに、磁気メモリ素子
JP5691604B2 (ja) 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
WO2017169540A1 (ja) メモリ素子、及びメモリ素子の製造方法
US11957063B2 (en) Magnetoresistive element having a nano-current-channel structure
US11854589B2 (en) STT-SOT hybrid magnetoresistive element and manufacture thereof
US20220045267A1 (en) Magnetoresistive element having a sidewall-current-channel structure
JP2005203443A (ja) 磁気抵抗効果素子及び磁気メモリ装置
WO2018163575A1 (ja) 強磁性トンネル接合素子及びその製造方法
JP2009224477A (ja) 半導体記憶装置及びその製造方法
US10937958B2 (en) Magnetoresistive element having a novel cap multilayer
JP2005203701A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP5562946B2 (ja) トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
JP5591888B2 (ja) 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17774085

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17774085

Country of ref document: EP

Kind code of ref document: A1