CN108886022B - 存储元件和存储元件的制造方法 - Google Patents

存储元件和存储元件的制造方法 Download PDF

Info

Publication number
CN108886022B
CN108886022B CN201780019005.0A CN201780019005A CN108886022B CN 108886022 B CN108886022 B CN 108886022B CN 201780019005 A CN201780019005 A CN 201780019005A CN 108886022 B CN108886022 B CN 108886022B
Authority
CN
China
Prior art keywords
layer
magnetic material
material layer
region
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780019005.0A
Other languages
English (en)
Other versions
CN108886022A (zh
Inventor
伊藤琢哉
嵯峨幸一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN108886022A publication Critical patent/CN108886022A/zh
Application granted granted Critical
Publication of CN108886022B publication Critical patent/CN108886022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

[问题]为了提高存储元件的元件可靠性。[解决方案]提供了一种存储元件，其通过在基板上排列各自具有MTJ结构的多个磁阻元件而构成，其中，在每个磁阻元件中，在用作存储层的磁体层中的除了用作磁阻元件的区域之外的区域中存在去磁区域，并且该去磁区域包括合金，该合金包括：形成磁体层的第一化学元素；以及第二化学元素，其当与第一化学元素一起形成合金时具有fcc结构。

Description

存储元件和存储元件的制造方法
技术领域
本公开涉及存储元件，以及存储元件的制造方法。
背景技术
随着近年来信息社会的发展，各种电子装置所处理的信息量急剧增加。因此，要求在这些电子装置中使用的存储器件具有进一步提高的性能。
在这些器件中，作为要替代目前通常使用的NOR闪存、DRAM等的存储元件，磁性随机存取存储器(MRAM)，特别是使用自旋扭矩磁化反转(也称为自旋注入磁化反转)的磁性随机存取存储器(MRAM)(或者说自旋扭矩—磁性随机存取存储器(ST-MRAM))已获得关注。ST-MRAM被认为能够实现低功耗和大容量，同时保持MRAM的优点，MRAM的优点是高速操作和基本上无限数量的重写操作。
尽管ST-MRAM被配置成使得多个存储单元(各自包括用作存储1/0的信息的存储元件的磁阻元件)排列在其中，但是具有磁隧道结(MTJ)结构的元件已被用作磁阻元件。MTJ结构是其中非磁性材料层(隧道势垒层)夹在两个磁性材料层(磁化固定层和存储层)之间的结构。具有MTJ结构的磁阻元件在下文中也将被称为MTJ元件。在MTJ元件中，通过使用通过使电流在MTJ结构中流动而产生的存储层中的自旋扭矩磁化反转来记录1/0的信息。
这里，为了将具有MTJ结构的存储元件投入实际使用，将MTJ结构图案化的处理技术是必要的，以便不引起损坏、短路和电流泄漏。然而，难以通过蚀刻来将MTJ结构图案化。例如，由于在大多数情况下使用过渡金属作为形成磁性材料层的材料，因此在使用在硅基半导体器件的蚀刻处理中广泛使用的卤素基气体的金属蚀刻技术中，不可能容易地蚀刻磁性材料层。如果使用反应离子蚀刻(RIE)方法或离子束蚀刻方法，尽管可以容易地蚀刻磁性材料层，但是严重关切由于蚀刻产物粘附到隧道势垒层的侧壁而发生短路或电流泄漏。
因此，在MTJ结构的图案化中，已经提出了一种方法：其中，在中途停止对形成在比隧道势垒层更高的层中的磁性材料层(下面也将称为上部磁性材料层)的蚀刻，在上部磁性材料层留存的状态下使上部磁性材料层的一部分氧化，从而形成具有中和的磁性和劣化的导电性的区域(下面也将称为中和区域)。
在专利文献1中公开的技术中，例如，上部磁性材料层的图案化按以下步骤进行。即，首先，在基板上依次层叠第一磁性材料层、非磁性材料层、第二磁性材料层(其对应于上部磁性材料层)以及用于连接盖层和电极的连接层。接下来，在连接层上形成以预定形状图案化的掩膜层。接下来，将未被掩膜层覆盖的区域蚀刻至第二磁性材料层的厚度为大约一半处的深度。接下来，留在蚀刻区域中的第二磁性材料层被氧化，从而形成具有劣化的磁性性质和导电性的中和区域。然后，中和区域减少。
根据专利文献1中公开的技术，由于蚀刻表面未到达隧道势垒层，因此没有蚀刻产物粘附到隧道势垒层的侧壁，因此可以避免发生短路和电流泄漏。此外，由于在通过氧化形成中和区域之后中和区域减少，因此可以解决留在中和区域中的过量氧气由于接着的制造步骤中的热处理而膨胀并损坏中和区域的问题。
引用列表
专利文献
专利文献1：JP 2011-54873A
发明内容
技术问题
然而，在专利文献1中公开的技术中，当从连接层蚀刻至第二磁性材料层的中间时，蚀刻产物可能粘附到被掩膜层覆盖并且从而未被蚀刻的部分的侧壁(即，第二磁性材料层、盖层以及位于掩膜层正下方的连接层的层叠结构的侧壁)。蚀刻产物的这种粘附很可能导致MTJ元件之间的面积变化。担心MTJ元件之间的面积变化引起电阻值的变化，这可能是损害存储元件的可靠性的原因。
此外，存在在通过氧化形成中和区域的方法中不可能按预期形成中和区域的情况。例如，在氧化不充分的情况下，担心留存的磁性和/或导电性未降低到足够水平。此外，例如，一般的磁性材料层经常包含诸如Ni、Fe、Co等的元素，然而，作为上述元素的氧化物的γ-Fe2O3、Fe3O4、Co3O4等是铁磁性材料。也就是说，即使磁性材料层的材料被氧化，其磁性也不一定被中和。如果未按预期形成具有中和磁性的区域，则未获得每个MTJ元件的所需性质，这导致存储元件的可靠性恶化。
考虑到上述情况，需要一种用于具有MTJ结构的存储元件的技术，该技术可以在特别是形成具有中和磁性的区域的方法中进一步提高元件的可靠性。因此，本公开提出了一种新颖且改进的存储元件和存储元件的制造方法，其可以进一步提高存储元件的元件的可靠性。
问题的解决方案
根据本公开，提供了一种存储元件，其包括：排列在基板上的具有MTJ结构的多个磁阻元件。在所述磁阻元件中用作存储层的磁性材料层的、除了用作所述磁阻元件的区域之外的区域中存在磁性被中和的区域，并且所述磁性被中和的区域包括合金，该合金包含构成所述磁性材料层的第一元素以及当与第一元素形成合金时具有fcc结构的第二元素。
此外，根据本公开，提供了一种存储元件的制造方法，其包括：在具有MTJ结构的磁阻元件中用作存储层的磁性材料层的、除了用作所述磁阻元件的区域之外的区域中形成磁性被中和的区域的步骤。所述形成所述磁性被中和的区域的步骤包括：将包括第二元素的膜沉积在所述磁性材料层上的预定区域中的步骤，该第二元素当与构成所述磁性材料层的第一元素形成合金时具有fcc结构；以及通过执行热处理以使第一元素和第二元素相互扩散并在所述预定区域中形成包含第一元素和第二元素的合金来在所述预定区域中形成所述磁性被中和的区域的步骤。
根据本公开，当要在用作存储层的磁性材料层中形成磁性被中和的区域时，通过形成作为构成磁性材料层的第一元素和第二元素的合金的具有fcc结构的合金来形成磁性被中和的区域，而不对磁性材料层执行蚀刻。由于已知具有fcc结构的金属不具有磁性，因此通过在磁性材料层内形成这种包括具有fcc结构的合金的区域，该区域可以用作具有中和磁性的区域。根据该方法，不使用蚀刻，因此不会发生由蚀刻产物的粘附引起的元件特性的变化。此外，因为通过在磁性材料层内形成包括具有fcc结构的合金的区域来形成磁性被中和的区域，而不是通过简单地使磁性材料层氧化来形成磁性被中和的区域，所以可以更可靠地形成磁性被中和的区域。因此，根据本公开，对于存储元件，可以进一步提高元件的可靠性。
发明的有利效果
根据上述本公开，可以提高关于存储元件的元件可靠性。注意，上述效果不一定是限制性的。与上述效果一起或代替上述效果，可以实现本说明书中描述的任何一种效果或可以从本说明书中理解的其他效果。
附图说明
图1是示出根据第一实施例的存储元件的示意性结构的横截面图。
图2是用于描述磁阻元件的TMR效应的示图。
图3A是用于描述图1所示的存储元件的制造方法的示图。
图3B是用于描述图1所示的存储元件的制造方法的示图。
图3C是用于描述图1所示的存储元件的制造方法的示图。
图3D是用于描述图1所示的存储元件的制造方法的示图。
图3E是用于描述图1所示的存储元件的制造方法的示图。
图3F是用于描述图1所示的存储元件的制造方法的示图。
图3G是用于描述图1所示的存储元件的制造方法的示图。
图4是示出作为第一实施例的修改示例的具有电极经由Ni层而连接到连接层的结构的存储元件的配置示例的横截面图。
图5A是用于描述根据第二实施例的存储元件的制造方法的示图。
图5B是用于描述根据第二实施例的存储元件的制造方法的示图。
图5C是用于描述根据第二实施例的存储元件的制造方法的示图。
图5D是用于描述根据第二实施例的存储元件的制造方法的示图。
图5E是用于描述根据第二实施例的存储元件的制造方法的示图。
图5F是用于描述根据第二实施例的存储元件的制造方法的示图。
图5G是用于描述根据第二实施例的存储元件的制造方法的示图。
图5H是用于描述根据第二实施例的存储元件的制造方法的示图。
图5I是用于描述根据第二实施例的存储元件的制造方法的示图。
图5J是用于描述根据第二实施例的存储元件的制造方法的示图。
图5K是用于描述根据第二实施例的存储元件的制造方法的示图。
图5L是用于描述根据第二实施例的存储元件的制造方法的示图。
图5M是用于描述根据第二实施例的存储元件的制造方法的示图。
具体实施方式
在下文中，将参照附图详细描述本公开的一个或多个优选实施例。注意，在本说明书和附图中，具有基本相同的功能和结构的结构元件用相同的附图标记来表示，并且对这些结构元件的重复说明被省略。
注意，将按以下顺序提供描述。
1.第一实施例
1-1.存储元件的配置
1-2.存储元件的制造方法
2.第二实施例
2-1.存储元件的制造方法
3.修改示例
3-1.在中和区域形成处理中使用Ni以外的元素
3-2.MTJ结构的配置
4.补充
(1.第一实施例)
(1-1.存储元件的配置)
将参照图1描述根据本公开的第一实施例的存储元件的配置。图1是示出根据第一实施例的存储元件的示意性结构的横截面图。在图1中，示意性地示出了根据第一实施例的存储元件的一部分的横截面。
参考图1，根据第一实施例的存储元件1通过在基板101上形成磁阻元件10和用于选择磁阻元件10的选择晶体管105来构造。如将在下面描述的，磁阻元件10具有MTJ结构并且用作可以使用自旋扭矩磁化反转来记录1/0的信息的存储元件。也就是说，根据第一实施例的存储元件1是ST-MRAM。
在存储元件1中，利用一个磁阻元件10和一个选择晶体管105构成一个存储单元。也就是说，在图1中，提取并示出了存储元件1的与一个存储单元相对应的一部分的横截面。实际上，通过在基板101上布置多个存储单元来构造存储元件1。
基板101是Si基板，并且在基板101上设置用于将一个区域与另一区域电分离的元件分离层103。注意，基板101不限于Si基板，并且通常可以用作ST-MRAM的基板的各种公知的半导体基板中的任何半导体基板都可以用作基板101。此外，元件分离层103的具体结构不受限制，并且可以利用例如使用浅沟槽隔离(STI)等的各种公知的元件分离结构中的任何元件分离结构来构造元件分离层103。
在由元件分离层103隔开的基板101上的区域中形成选择晶体管105。选择晶体管105包括漏区109、源区111、栅极绝缘膜107和栅电极113。因为可以使用各种公知的MOSFET和MISFET中的任何一个作为选择晶体管105，因此省略其详细说明。这里，栅电极113被形成为在垂直于图的表面的方向上延伸，并且用作字线。
将包括SiO2的第一绝缘层115层叠在选择晶体管105上以覆盖选择晶体管105。用作感测线的布线119(感测线119)形成在第一绝缘层115上以在垂直于图的表面的方向上延伸。感测线119经由第一触点117而电连接到选择晶体管105的漏区109，第一触点117被设置为在深度方向上穿透第一绝缘层115。
将第二绝缘层121层叠在第一绝缘层115上以覆盖感测线119。构成磁阻元件10的第一电极125通过被图案化成预定形状而形成在第二绝缘层121上。第一电极125经由第二触点123而电连接到选择晶体管105的源区111，第二触点123被设置为在深度方向上穿透第二绝缘层121。
通过依次层叠第一电极125、第一磁性材料层127、非磁性材料层129、第二磁性材料层131、盖层135、连接层137和第二电极139来构造磁阻元件10。利用第一磁性材料层127、非磁性材料层129和第二磁性材料层131的层叠结构来形成MTJ结构。如上所述，磁阻元件10是具有MTJ结构的MTJ元件。
第一磁性材料层127具有磁各向异性，并且被配置为磁化固定层，其磁化方向由于高矫顽力而固定到一个方向。第一磁性材料层127是在关于磁阻元件10写入和读取信息时用作磁化方向的基准的层。第一磁性材料层127在下面也可以称为磁化固定层127。
在关于磁阻元件10写入和读取信息时，非磁性材料层129用作隧道势垒。非磁性材料层129也可以称为隧道势垒层129。在第一实施例中，MgO用作构成非磁性材料层129的非磁性材料。然而，第一实施例不限于此，并且作为非磁性材料层129，可以使用应用于在一般ST-MRAM中安装的具有MTJ结构的磁阻元件的任何材料和配置。例如，非磁性材料层129可包括各种绝缘体(诸如氧化铝、氮化铝、SiO2、Bi2O3、MgF2、CaF、SrTiO2、AlLaO3或Al-N-O合金)、电介质或半导体中的任何一种。
第二磁性材料层131在与第一磁性材料层127相同的方向上具有单轴磁各向异性，并且被配置为具有自由磁化方向的磁性材料层。第二磁性材料层131用作存储层，其中根据磁阻元件10中的第二磁性材料层131的磁化方向来存储1/0的信息。第二磁性材料层131在下面也将被称为存储层131。注意，下面将参考图2描述信息记录时的操作的细节以及磁阻元件10的信息存储功能。
这里，在第一实施例中，第一磁性材料层127和第二磁性材料层131的磁化方向可以是垂直于膜表面的方向或者平行于膜表面的方向。也就是说，磁阻元件10可被配置为垂直磁化类型的磁阻元件或者面内磁化类型的磁阻元件。然而，通常已知的是，与面内磁化类型的磁阻元件相比，垂直磁化类型的磁阻元件可以减小反向电流，即，可以降低功耗。因此，优选的是，磁阻元件10被配置为第一实施例中的垂直磁化类型的磁阻元件。
这里，在磁阻元件10中，第二磁性材料层131、盖层135和连接层137被图案化成预定形状。如下面将参考图2描述的，由于通过使第二磁性材料层131的磁化方向反转而在磁阻元件10中记录1/0的信息，所以第二磁性材料层131、盖层135和连接层137的形状(面积)是决定使磁化方向反转所需的电流(反向电流)的重要因素。也就是说，用作存储层的第二磁性材料层131的图案化可以是影响磁阻元件10的特性的特别重要的因素。
在第一实施例中，使用各种公知的光刻技术和蚀刻技术中的任何一种来图案化盖层135和连接层137。另一方面，第二磁性材料层131被图案化而不进行蚀刻。
具体而言，在第二磁性材料层131中的其上未层叠有盖层135和连接层137的区域中，形成了中和区域133，中和区域133是其中磁性被中和并且导电性比盖层135和连接层137正下方的区域更加劣化的区域。也就是说，在第二磁性材料层131中，仅盖层135和连接层137正下方的区域用作存储层。以这种方式，通过在第一实施例中在面内方向上在第二磁性材料层131的部分区域中形成中和区域，第二磁性材料层131被图案化，因此具有期望形状(面积)的存储层被形成。由于第二磁性材料层131可以在不以蚀刻处理第二磁性材料层131的情况下被图案化，因此根据该方法与在上述专利文献1中公开的传统技术不同，不发生由蚀刻产物的粘附引起的特性的变化，因此可以制造高度可靠的磁阻元件10，即存储元件1。注意，下面将参照图3A至图3G描述磁阻元件10的制造方法，特别是中和区域133的形成方法的细节。
在第一实施例中，Co-Fe-B合金用作构成第一磁性材料层127和第二磁性材料层131的磁性材料。然而，第一实施例不限于此，并且应用于在一般ST-MRAM中安装的具有MTJ结构的磁阻元件的任何材料和配置都可以用作第一磁性材料层127和第二磁性材料层131。第一磁性材料层127和第二磁性材料层131可以例如包括诸如Ni、Fe或Co的铁磁材料、这些铁磁材料的合金(例如，Co-Fe、Co-Fe-Ni、Fe-Pt、Ni-Fe等)、通过将非磁性元素(例如，Ta、B、Cr、Pt、Si、N等)与合金(例如，上述的Co-Fe-B等)混合而获得的合金、包含Co、Fe和Ni中的一种或多种的氧化物等。
盖层135起到以下作用：防止构成第二电极139和连接层137的元素和构成第二磁性材料层131的元素的相互扩散、降低接触电阻、防止第二磁性材料层131的氧化，等等。在第一实施例中，盖层135被配置为Ru膜和Ta膜的层叠结构。然而，第一实施例不限于此，并且应用于在一般ST-MRAM中安装的具有MTJ结构的磁阻元件的任何材料和配置都可以用作盖层135。例如，盖层135可以包括Ru，Pt，MgO等。
连接层137具有在下侧的盖层135与在其上形成的第二电极139之间实现优异连接和优异导电的功能。在第一实施例中，连接层137被配置为Ti和TiN的层叠结构。然而，第一实施例不限于此，并且应用于在一般ST-MRAM中安装的具有MTJ结构的磁阻元件的任何材料和配置都可以用作连接层137。
在形成连接层137之后，层叠第三绝缘层141以覆盖从第一电极125到连接层137的构造。使用例如CMP来处理第三绝缘层141的表面以使其平坦化，使得露出连接层137的表面。第二电极139形成在已经经历平坦化处理的第三绝缘层141上，以在图的表面的左右方向(即，与感测线119正交的方向)上延伸，使得第二电极被电连接到连接层137。第二电极139用作位线。
这里，在第一实施例中，感测线119、第一电极125和第二电极139包括Cu。此外，第一触点117和第二触点123包括W。此外，第一绝缘层115、第二绝缘层121和第三绝缘层141包括SiO2。
然而，每种配置的材料不限于此，并且上述每种配置可以包括通常用于半导体元件的各种材料中的任何材料。例如，感测线119、第一电极125和第二电极139可以包括Al、Au、Pt、Ti、Mo、Ta、W、TiN、TiW、WN、硅化物等。此外，例如，第一触点117和第二触点123可以包括Ti、Pt、Pd、Cu、TiW、TiNW、WSi2、MoSi2、掺杂有杂质的多晶硅、金属硅化物等。此外，例如，第一绝缘层115、第二绝缘层121和第三绝缘层141可以包括氮化硅(SiN)、SiON、SOG、NSG、BPSG、PSG、BSG、LTO等。此外，由于在一般半导体元件的制造方法中使用的各种公知方法中的任何方法都可以用作上述每种配置的具体形成方法，因此其详细描述将被省略。
在磁阻元件10中，通过经由第一电极125和第二电极139在层叠方向上向包括第一磁性材料层127、非磁性材料层129和第二磁性材料层131的MTJ结构施加电流并使用自旋扭矩磁化反转来反转第二磁性材料层131(即，存储层)的磁化方向，将1/0的信息记录到磁阻元件10中。
具体而言，在存储元件1中，提供可以向用作字线的栅电极113、用作位线的第二电极139以及感测线119施加期望电流的电源电路(未示出)。在信息写入时，电源电路给出与希望对其进行写入的期望磁阻元件10相对应的栅电极113和第二电极139之间的电位差，并使电流流入磁阻元件10。此时，适当地调节连接到漏区109的感测线119、第二电极139和栅电极113的电位，使得在磁阻元件10中流动的电流变得高于第二磁性材料层131的反向电流。因此，磁阻元件10的第二磁性材料层131的磁化方向反转，从而可以将信息写入磁阻元件10中。
注意，可以根据在MTJ结构中流动的电流的方向来控制第二磁性材料层131的磁化方向反转的方向。当在磁阻元件10中执行信息写入时，可以通过经由感测线119适当地调节漏区109的电位来控制在磁阻元件10中流动的电流的方向，并且可以控制第二磁性材料层131的磁化方向反转的方向。注意，此时，反向电流的大小根据第二磁性材料层131的磁化方向反转的方向(即，在状态从将在下面描述的平行状态转变为反平行状态的情况以及状态从反平行状态转变为平行状态的情况下)而变化，并且因此根据要写入的“1”或“0”的信息来适当地调节在信息写入时施加到磁阻元件10的电流的大小。
在磁阻元件10中，使用由第二磁性材料层131的磁化方向的差异引起的隧道磁阻(TMR)效应来存储1/0的信息。图2是用于描述磁阻元件10的TMR效应的图。在图2中，在图1所示的磁阻元件10的配置中，仅示出了第一磁性材料层127(磁化固定层)、非磁性材料层129(隧道势垒层)和第二磁性材料层131(存储层)，并且利用各层旁边的向上和向下箭头示意性地示出了第一磁性材料层127和第二磁性材料层131的磁化方向。
如图所示，在磁阻元件10中，非磁性材料层129的电阻在第一磁性材料层127和第二磁性材料层131的磁化方向相同的平行状态下比在这两层的磁化方向是相反方向的反平行状态下变得更高，因此整个元件的电阻增加。由于平行状态和反平行状态之间的这种电阻差异，存储1/0的信息。
通过由电源电路向与期望从中执行读取的期望磁阻元件10相对应的栅电极113施加电位、检测在通过磁阻元件10之后经由选择晶体管105从第二电极139流到感测线119的电流并将该电流与参考单元的电流值进行比较，来执行信息读取。如上所述，由于磁阻元件10的电阻由于TMR效应根据磁阻元件10的第二磁性材料层131的磁化方向而改变，因此可以基于检测到的电流值的大小来读取1/0的信息。在这种情况下，由于读取时的电流远低于在写入时流动的电流，因此在读取时第二磁性材料层131的磁化方向不会改变。也就是说，在磁阻元件10中，可以以非破坏性方式读取信息。
上面已经描述了根据第一实施例的存储元件1的示意性配置。注意，根据第一实施例的存储元件1的配置不限于以上描述。根据第一实施例的存储元件1具有磁阻元件10的结构中(特别是在相对于用作存储层的第二磁性材料层131的中和区域133中)的特征配置。也就是说，在第一实施例中，如在下面参照图3A至图3G所述可以在磁阻元件10中形成中和区域133，并且存储元件1的其他配置可以是任意的。作为除存储元件1的磁阻元件10之外的配置，例如，可以应用在一般ST-MRAM中使用的各种公知配置中的任何配置。
此外，可以将存储元件1安装在其中可以安装存储器件的各种电气装置中。可以将存储元件1安装在例如各种移动装置(智能电话、平板个人计算机(PC)等)、各种电气装置(诸如笔记本PC、可穿戴设备、游戏装置、音乐装置、视频装置或数码相机)中的任何一种中，作为用于临时存储的存储器或作为存储装置。
(1-2.存储元件的制造方法)
将参照图3A至图3G来描述图1所示的存储元件1的制造方法。图3A至图3G是用于描述图1所示的存储元件1的制造方法的示图。图3A至图3G按照存储元件1的制造方法的步骤的顺序示意性地示出了存储元件1的横截面，以示出制造方法的处理流程。为了简单起见，图3A至图3G示出了从存储元件1中提取的一个磁阻元件10的一部分。注意，在存储元件1中，可以使用各种公知方法中的任何一种来形成位于第一电极125下方的配置(包括选择晶体管105)。因此，在图3A至图3G中，将省略对位于第一电极125下方的配置的图示。
在存储元件1的制造方法中，首先，在基板201上形成图1所示的选择晶体管105、感测线119等的配置，然后执行第二绝缘层121的层叠和第二触点123的形成。在图3A至图3G中，省略了配置的图示，并且仅如上所述示出了基板201。使用例如溅射方法将第一电极203、第一磁性材料层205、非磁性材料层207、第二磁性材料层209、盖层250和连接层260依次沉积在第二绝缘层121的整个表面上。可以例如在真空中连续形成这些层。这里，基板201、第一电极203、第一磁性材料层205、非磁性材料层207、第二磁性材料层209、盖层250和连接层260分别对应于图1所示的基板101、第一电极125、第一磁性材料层127、非磁性材料层129、第二磁性材料层131、盖层135和连接层137。
更具体而言，作为第一磁性材料层205，将CoFeB膜沉积为约1nm。作为非磁性材料层207，将MgO沉积为约0.8nm。作为第二磁性材料层209，将CoFeB沉积为约3.2nm。利用第一磁性材料层205(更具体而言，第一磁性材料层205的其上未形成有氧化互扩散层275(即，中和区域)的部分)、非磁性材料层207和第二磁性材料层209的层叠结构来形成MTJ结构240。
此外，通过依次层叠Ta层211、Ru层213和Ta层215来构成盖层250。Ta层211的厚度约为3nm，Ru层213的厚度约为5nm，并且Ta层215的厚度约为5nm。
此外，通过依次层叠Ti层217和TiN层219来构成连接层260。Ti层217的厚度约为10nm，并且TiN层219的厚度约为100nm。
注意，上面例示的每个层的厚度仅是示例，并且可以适当地调节每个层的厚度以使得存储元件1具有期望的特性。
在层叠每个层的情况下，使用光刻技术在连接层260上形成图案化成预定形状的抗蚀剂层。然后，使用抗蚀剂层作为掩膜，执行蚀刻直到第二磁性材料层209的表面被暴露并且盖层250和连接层260被图案化为止。然后，通过经由灰化去除抗蚀剂层，获得图3A所示的结构。
这里，在第一实施例中，如将在下面描述的，在第二磁性材料层209的除了上面图案化有盖层250和连接层260的区域之外的区域中形成中和区域。换句话说，只有第二磁性材料层209的在上面图案化有盖层250和连接层260的区域正下方的区域用作磁阻元件10中的存储层。因此，在盖层250和连接层260的图案化处理中，考虑到诸如反向电流之类的磁阻元件10的特性来图案化盖层250和连接层260，使得第二磁性材料层209的用作存储层的区域具有期望的面积。也就是说，在图3A所示的结构中，盖层250和连接层260仅留存在第二磁性材料层209的用作存储层的区域上，并且第二磁性材料层209的表面在其他区域中被暴露。
下面要参照图3B至图3D描述的一系列处理对应于在第二磁性材料层209的一部分中形成中和区域(其对应于图1所示的中和区域133)以及图案化第二磁性材料层209的处理。具体而言，在获得图3A所示的结构之后，然后将Ni沉积在整个表面上，并在第二磁性材料层209和连接层260上形成Ni层221(图3B)。Ni层221的厚度约为1nm。然而，第一实施例不限于此，并且可以考虑到第二磁性材料层209的材料等来适当地调节Ni层221的厚度，使得第二磁性材料层209的磁性可以被适当地中和，这将在下面描述。
接下来，在300℃下进行退火1小时。通过进行退火，构成第二磁性材料层209的Co、Fe和B以及构成Ni层221的Ni相互扩散，从而在第二磁性材料层209的与Ni层221接触的部分处形成包括Co、Fe、Ni和B的合金的互扩散层270(图3C)。
注意，尽管为了简单起见在图3C中将互扩散层270示出为在第二磁性材料层209和层叠在第二磁性材料层209上的Ni层221的厚度方向上的整个区域上形成互扩散层270，但是实际上，因为已知互扩散层要通过元素的相互扩散而形成，所以在厚度方向上与两层的边界相距预定距离的范围内形成互扩散层270。此时，然而，为了使第二磁性材料层209的磁性无效，有必要使Ni扩散到第二磁性材料层的底表面，从而在深度方向上的整个区域上形成互扩散层270。同时，没有必要使Co、Fe和B扩散到Ni层221的上表面，并且仅包括Ni的层可以留存在在深度方向上与其上表面相距预定距离的区域中。也就是说，在第一实施例中，可以在深度方向上至少穿过第二磁性材料层209的整个区域来形成互扩散层270，并且Ni层221可以留存在形成的互扩散层270上。
这里，已知虽然Fe在体心立方(bcc)结构中表现出磁性，但是包括Fe和Ni的合金因为它包含预定比例或更大比例的Ni而具有面心立方(fcc)结构，并且没有表现出磁性(例如，参考“Tatsuya Suzuki等人，“Mutual Diffusion and Magnetic Properties of Iron-Nickel Laminated Film”，东海大学通报，工学院，东海大学，第30卷，第1期，第63至69页，1990年”)。此外，还已知虽然Co在六方密堆积(hcp)结构中同样表现出磁性，但是包括Co和Ni的合金因为它包含预定比例或更大比例的Ni而具有fcc结构，并且没有表现出磁性。注意，通过参考来自各种文献的Fe-Ni的状态图和Co-Ni的状态图，可以确定关于Fe和Co中的每一个具有fcc结构所需的Ni的含量。
在第一实施例中，利用上述现象，通过由退火引起的相互扩散在第二磁性材料层209的与Ni层221接触的部分中形成具有fcc结构的包含Co、Fe、Ni和B的合金的互扩散层270。因此，包括该物质的互扩散层270用作具有中和磁性的区域(其在下面也将被称为磁中和区域)。注意，上述退火条件仅仅是一个示例，并且可以考虑到构成第二磁性材料层209的Co-F-B组合物来适当地设置退火条件，使得在互扩散层270中获得具有fcc结构的合金。
在形成互扩散层270之后，用O2等离子体照射互扩散层270以使互扩散层270氧化。已经被氧化的互扩散层275(其在下面也将被称为氧化的互扩散层275)变成具有劣化导电性的电高阻层。也就是说，氧化的互扩散层275用作中和区域，其中导电性已经劣化并且磁性已被中和。通过上述一系列处理，在第二磁性材料层209的除了盖层250和连接层260正下方的区域之外的区域中形成用作中和区域的氧化互扩散层275，并且由于氧化的互扩散层275，第二磁性材料层209被图案化(图3D)。在第一实施例中，当要以这种方式形成中和区域时，盖层250和连接层260覆盖第二磁性材料层209的不希望形成中和区域的区域并且用作用于防止Ni通过退火扩散到该区域的掩膜。
注意，使互扩散层270氧化和形成氧化的互扩散层275的方法不限于用O2等离子体进行照射，并且可以在氧化的互扩散层275的形成中使用各种氧化处理中的任何氧化处理。此外，可以考虑到磁阻元件10的特性来适当地设置氧化条件，使得氧化的互扩散层275的导电性充分劣化(具体而言，氧化的互扩散层275的导电性至少低于第二磁性材料层209的用作存储层的区域的导电性)。
在形成氧化的互扩散层275之后，接下来，包括SiO2的氧化膜227被层叠以覆盖盖层250和连接层260(图3E)。接下来，使用CMP使氧化膜227的表面平坦化，直到露出连接层260的表面为止(图3F)。然后，在平坦化的氧化膜227上形成包括Cu的第二电极229，以便与连接层260的暴露表面接触(图3G)。通过上述步骤，图1所示的存储元件1被制造。注意，包括氧化膜227的绝缘层对应于图1所示的第三绝缘层141。此外，第二电极229对应于图1所示的第二电极139。
注意，可以使用各种公知方法来执行氧化膜227的层叠、氧化膜227的平坦化以及第二电极229的形成。例如，可以使用CVD方法来层叠氧化膜227。此外，可以通过使用溅射方法沉积Cu并使用光刻技术和蚀刻技术适当地图案化沉积物来形成第二电极229。
上面已经描述了根据第一实施例的存储元件1的制造方法。根据第一实施例，如上所述，通过在面内方向上在部分区域中形成中和区域来图案化第二磁性材料层209。
这里，在专利文献1中公开的技术中同样通过形成中和区域来图案化磁性材料层，然而，形成中和区域的方法是在厚度方向上将磁性材料层蚀刻一半并随后使磁性材料层的表面氧化。在该方法中，由于在磁性材料层的蚀刻期间生成的蚀刻产物粘附到侧壁，可能发生磁阻元件之间的特性的变化。此外，存在如下情况：虽然磁性在某一组成的氧化物中被中和，但是取决于磁性材料层的材料，磁性在另一组成的氧化物中未被中和，因此不一定可能一直通过氧化使磁性无效。还可以想到，例如，曾被中和的磁性由于过度氧化而恢复。像这样，在专利文献1中公开的技术中，难以适当地确定用于可靠地形成磁中和区域的氧化处理的条件。另外，由于为了形成中和区域有必要在使磁性无效的同时降低导电性，因此认为更加难以决定用来实现两种状态的氧化处理的条件。
同时，在第一实施例中，在不蚀刻第二磁性材料层209的情况下形成中和区域。因此，不担心由蚀刻产物的粘附引起的元件特性的变化。此时，具体而言，通过利用Ni和构成第二磁性材料层209的元素的合金可以具有fcc结构而没有磁性的事实，在第一实施例中通过Ni和构成第二磁性材料层209的元素的相互扩散来形成磁中和区域。因此，与简单地使磁性材料氧化的情况相比，可以更可靠地形成磁中和区域。此外，由于根据现有的状态图可以容易地确定Ni和构成第二磁性材料层209的元素的合金可以具有fcc结构的条件(例如，Ni的含量，相互扩散期间的温度，等等)，因此可以相对容易地确定用于形成磁中和区域的热处理条件。另外，在形成磁中和区域之后，使用单独的氧化处理来降低磁中和区域的导电性，因此并不难以确定氧化处理的条件。
如上所述，根据第一实施例，可以抑制由蚀刻产物引起的磁阻元件10之间的特性变化。此外，根据第一实施例，可以更可靠且容易地在第二磁性材料层209中形成中和区域。由于中和区域可以限定用作存储层的第二磁性材料层209的区域，因此可以更可靠地形成中和区域，并且因此可以进一步抑制磁阻元件10之间的特性变化。因此，根据第一实施例，可以实现具有磁阻元件10之间的抑制的特性变化的更可靠的存储元件1。
注意，尽管在上述配置示例中在形成第二电极229之前在氧化膜227的表面上执行平坦化处理直到露出连接层260的表面为止(参见图3F)，但是第一实施例不限于此。在平坦化处理中，例如，可以在氧化膜227的表面上执行平坦化处理，使得连接层260之上的Ni层221保持预定厚度。在这种情况下，之后在氧化膜227上形成的第二电极229经由Ni层221与连接层260的TiN层219接触。
在图4中示出了具有上述结构的存储元件的横截面图。图4是示出作为第一实施例的修改示例的具有其中第二电极229经由Ni层221而连接到连接层260的结构的存储元件的配置示例的横截面图。由于TiN、Ni和Cu具有紧密的晶体结构并且在这些被层叠的情况下可以具有高连接性，所以第二电极229与连接层260的TiN层219之间的连接强度(即，第二电极229与连接层260之间的连接强度)可以进一步加强，因此根据图4所示的配置可以进一步提高存储元件的可靠性。
(2.第二实施例)
在上述第一实施例中，构成MTJ结构的两个磁性材料层当中的用作存储层的磁性材料层布置在磁阻元件10中的较高层上。然而，本公开中公开的技术不限于此，并且在具有其中用作存储层的磁性材料层布置在较低层中的结构的磁阻元件中，可以在较低层的磁性材料层中形成中和区域并且可以执行对磁性材料层的图案化。作为本公开的第二实施例，下面将描述具有这种其中用作存储层的磁性材料层布置在较低层中的磁阻元件的存储元件的配置。
注意，除了切换磁阻元件中的存储层和固定层的布置之外，根据第二实施例的存储元件具有与第一实施例基本类似的配置。因此，将在以下关于第二实施例的描述中主要描述与第一实施例的差异，并且将不会详细描述与第一实施例的重叠点。
(2-1.存储元件的制造方法)
除了磁阻元件的配置如上所述为不同之外，根据第二实施例的存储元件具有与图1所示的根据第一实施例的存储元件1类似的配置。因此，在第二实施例中，将省略对存储元件的整体配置的描述，并且具体地，下面将参照图5A至图5M描述存储元件的磁阻元件的配置以及对根据第二实施例的存储元件的制造方法的描述。
图5A至图5M是用于描述根据第二实施例的存储元件的制造方法的示图。图5A至图5M按照存储元件的制造方法的步骤的顺序示意性地示出了根据第二实施例的存储元件的横截面，从而示出了制造方法的处理流程。为了简单起见，图5A至图5M示出了与从存储元件中提取的大约两个磁阻元件10相对应的部分。注意，在存储元件中，如在第一实施例中一样，在第二实施例中可以使用各种公知方法中的任何方法来形成位于构成磁阻元件的第一电极(对应于图1所示的第一电极125)下方的配置。因此，在图5A至图5M中也省略了对位于第一电极下方的配置的图示。
在根据第二实施例的存储元件的制造方法中，首先，在基板301上形成于图1所示的选择晶体管105、感测线119等相对应的配置，并且执行与第二绝缘层121相对应的绝缘层的层叠以及与第二触点123相对应的接触的形成。如上所述，在图5A至图5M中省略了对配置的图示，并且仅示出了基板301。使用例如溅射方法，将第一电极303和第一磁性材料层305依次沉积在与第二绝缘层121相对应的绝缘层的整个表面上。这里，基板301和第一电极303分别类似于第一实施例的基板201和第一电极203。
作为第一磁性材料层305，将CoFeB沉积为约3.2nm。第一磁性材料层305是根据第二实施例的磁阻元件中的用作存储层的磁性材料层，并且具有与例如第一实施例的第二磁性材料层209类似的配置。
在形成第一磁性材料层305的情况下，在第一磁性材料层305上形成图案化成预定形状的包括SiO2的氧化层307。因此，获得图5A所示的结构。通过在第一磁性材料层305上将SiO2膜沉积为具有预定厚度并使用光刻技术和蚀刻技术对SiO2膜进行图案化，可以获得氧化层307。
这里，与根据第一实施例的无效化处理中的盖层250和连接层260类似，氧化层307在形成中和区域时用作掩膜。也就是说，在除了氧化层307被图案化的区域之外的区域中形成第一磁性材料层305的中和区域，并且只有在氧化层307被图案化的区域正下方的区域用作磁阻元件中的存储层。因此，在氧化层307的图案化处理中，考虑到磁阻元件中的反向电流等特性来使氧化层307图案化，使得用作第一磁性材料层305的存储层的区域具有理想的面积。也就是说，在图5A所示的结构中，氧化层307仅留存在用作第一磁性材料层305的存储层的区域上，并且第一磁性材料层305的表面在其他区域中被暴露。
注意，氧化层307可被配置为实现作为掩膜的功能(即，下面要描述的防止Ni通过退火而扩散到第一磁性材料层305中的功能)。因此，在第二实施例中，氧化层307的材料不限于SiO2，并且可以使用其他物质。
下面参照图5B至图5D描述的一系列处理对应于在面内方向上在第一磁性材料层305的一部分中形成中和区域并对第一磁性材料层305进行图案化的处理。注意，在这些处理中，除了将形成中和区域的磁性材料层是布置在较低层中的第一磁性材料层305之外，执行与第一实施例类似的处理。
具体而言，在获得图3A所示的结构之后，接下来在第一磁性材料层305的整个表面上沉积Ni，以在其上形成Ni层309(图5B)。Ni层309的厚度约为1nm。然而，第二实施例不限于此，并且可以考虑到第一磁性材料层305的材料等来适当地调节Ni层309的厚度，使得第一磁性材料层305的磁性可以被适当地中和。
接下来，在300℃下进行退火1小时。通过进行退火，构成第一磁性材料层305的Co、Fe和B以及构成Ni层309的Ni相互扩散，从而在第一磁性材料层305的与Ni层309接触的部分处形成包括含有Co、Fe、Ni和B的合金的互扩散层370(图5C)。像根据第一实施例的互扩散层270一样，互扩散层370包括具有fcc结构的含有Co、Fe、Ni和B的合金。因此，包括合金的互扩散层370用作磁中和区域。注意，上述退火条件仅是示例，并且可以考虑到构成第一磁性材料层305等的Co-Fe-B组合物来适当地设置退火条件，使得在互扩散层370中获得具有fcc结构的合金。
注意，同样在图5C中，如在图3C中一样为了简单起见将互扩散层370示出为使得在厚度方向上的整个区域上由第一磁性材料层305以及层叠在第一磁性材料层305上的Ni层309形成互扩散层370。然而，同样在第二实施例中，如在第一实施例中一样，可以在深度方向上至少穿过第一磁性材料层305的整个区域形成互扩散层370，并且Ni层309可以留存在形成的互扩散层370上。
在形成互扩散层370之后，用O2等离子体照射互扩散层370以使互扩散层370氧化。已被氧化的互扩散层375(其在下面也将被称为氧化的互扩散层375)变成具有劣化导电性的电高阻层。也就是说，如在第一实施例中一样，氧化的互扩散层375用作中和区域。通过如上所述在第一磁性材料层305的除了氧化层307正下方的区域之外的区域中形成用作中和区域的氧化的互扩散层375，通过氧化的互扩散层375来图案化第一磁性材料层305(图5D)。注意，形成氧化的互扩散层375的方法不限于用O2等离子体进行照射，并且可以在氧化的互扩散层375的形成中使用各种氧化处理中的任何氧化处理。此外，可以考虑到磁阻元件的特性来适当地设置氧化条件，使得氧化的互扩散层375的导电性充分劣化(具体而言，氧化的互扩散层375的导电性至少低于用作存储层的第一磁性材料层305的区域的导电性)。
在形成氧化的互扩散层375之后，接下来，去除氧化层307以及在氧化层307上形成的Ni层309(图5E)。使用例如CMP使基板301的表面平坦化，直到露出已去除氧化层307的第一磁性材料层305的表面为止。
在去除氧化层307之后，接下来使用例如溅射方法将非磁性材料层315和第二磁性材料层317依次沉积在整个表面上(图5F)。作为非磁性材料层315，将MgO沉积为约0.8nm。作为第二磁性材料层317，将CoFeB沉积为约1nm。非磁性材料层315和第二磁性材料层317是在根据第二实施例的磁阻元件中分别用作隧道势垒层和磁化固定层的层，并且具有与第一实施例的非磁性材料层207和第二磁性材料层209类似的配置。利用第一磁性材料层305(更具体而言，第一磁性材料层305中的未形成有氧化的互扩散层375(即，中和区域)的区域)、非磁性材料层315和第二磁性材料层317的层叠结构来形成MTJ结构340。
另外，使用例如溅射方法将盖层350和连接层360沉积在第二磁性材料层317的整个表面上。然后，如在第一实施例中一样，使用光刻技术和蚀刻技术来图案化盖层350和连接层360(图5G)。此时，盖层350和连接层360被图案化，使得这些层仅留存在第一磁性材料层305中的未形成有氧化的互扩散层375的区域(即，第一磁性材料层305中的用作存储层的区域)上。
注意，盖层350和连接层360具有与第一实施例的盖层250和连接层260类似的配置。具体而言，盖层350被配置为使得具有约3nm的厚度的Ta层319、具有约5nm的厚度的Fu层321和具有约5nm的厚度的Ta层323被依次层叠。此外，连接层360被配置为使得具有约10nm厚度的Ti层325和具有约100nm厚度的TiN层327被依次层叠。
在盖层350和连接层360被图案化之后，包括SiO2的氧化膜329接下来被层叠，以覆盖盖层350和连接层360(图5H)。接下来，使用CMP来图案化氧化膜329的表面，直到露出连接层360的表面为止(图5I)。
接下来，在图案化的盖层350和连接层360的彼此相邻的部分之间形成沟槽(图5J)。将沟槽形成为具有到达基板301的表面的深度。接下来，沉积SiO2以填充沟槽(图5K)。因此，彼此相邻的磁阻元件通过氧化膜329而被电分离。注意，尽管在第一实施例中省略了图示和描述，但是例如可以使用CMP使氧化膜227的表面平坦化直到露出连接层260的表面为止，并且在得到图3F所示的配置之后，在第一实施例中也可以执行分离元件的步骤(形成沟槽和用SiO2填充沟槽)。
接下来，再次使用CMP使氧化膜329的表面平坦化，直到露出连接层360的表面为止(图5L)。然后，在平坦化的氧化膜329上形成包括Cu的第二电极331，以便与连接层360的暴露表面接触(图5M)。通过上述步骤，根据第二实施例的存储元件被制造。注意，氧化膜329对应于第一实施例的氧化膜227。此外，第二电极331对应于第一实施例的第二电极229。
上面已经描述了根据第二实施例的存储元件的制造方法。根据第二实施例，在具有其中用作存储层的磁性材料层布置在较低层中的MTJ结构的磁阻元件中，如上所述通过在Ni和构成磁性材料层的元素之间的相互扩散形成中和区域来执行磁性材料层的图案化。因此，从具有其中用作存储层的磁性材料层布置在较低层中的MTJ结构的磁阻元件也可以获得与第一实施例类似的效果。
(3.修改示例)
(3-1.在中和区域形成处理中使用除Ni之外的元素)
在上述配置示例中，通过Ni和构成磁性材料层的元素之间的相互扩散来形成中和区域。然而，第一和第二实施例不限于此。如果构成磁性材料层的磁性材料具有fcc结构，则可以在具有fcc结构的区域中中和磁性。因此，在中和区域形成处理中，可以使用除Ni之外的任何元素，只要它是可以与构成磁性材料层的元素形成fcc结构的合金的元素即可。
作为当与Fe形成合金时可以具有fcc结构的元素，例如，除了Ni之外还考虑Al、Au、Pt、Mn等。具体而言，已知作为FE和这些元素的合金的FeAl、Au78Fe22、FePt和FeMn具有fcc结构和顺磁性。因此，在根据第一和第二实施例的存储元件的上述制造方法中，通过在磁性材料层上沉积Al、Au、Pt或Mn而不是Ni，并在适当的条件下对其进行退火，可以通过这些金属元素与构成磁性材料层的元素之间的相互扩散来形成中和区域。
(3-2.MTJ结构的配置)
在上述配置示例中，MTJ结构240和340中的每一个包括用作磁化固定层的一个磁性材料层以及用作存储层的一个磁性材料层。然而，第一和第二实施例不限于此。在第一和第二实施例中，可以通过使用上述方法形成中和区域来执行用作存储层的磁性材料层的图案化，并且MTJ结构的配置可以是任意的。
例如，根据第一和第二实施例的磁阻元件可以是具有如下MTJ结构的磁阻元件，该MTJ结构包括用作磁化固定层的一个磁性材料层以及用作存储层的两个或更多个磁性材料层。在这种情况下，MTJ结构具有如下结构：其中用作存储层的多个磁性材料层被层叠，其间插入有非磁性材料层。可以例如根据以下过程来执行用于该结构的中和区域形成处理(即，用作存储层的磁性材料层的图案化处理)。
也就是说，首先，形成其中使非磁性材料层和用作存储层的磁性材料层交替层叠的层叠结构。接下来，使用作适当掩膜的层(例如，第一实施例中的盖层250和连接层260，以及第二实施例中的氧化层307)适当地图案化并将其形成在作为顶层的磁性材料层上。接下来，层叠Ni层。接下来，进行退火以使Ni和磁性材料层的元素相互扩散。此时，通过适当地调节退火条件，可以使Ni扩散到多个层叠的磁性材料层，因此可以形成具有fcc结构的包括Ni和磁性材料层的元素的合金。也就是说，由于Ni的扩散，可以形成相对于多个层叠的磁性材料层用作磁中和区域的互扩散层，并且可以图案化多个磁性材料层。此外，通过例如用O2等离子体进行照射来氧化该形成的互扩散层并降低其导电性，可以形成中和区域。同样在该氧化步骤中，通过适当地调节氧化处理的条件，例如，可以氧化多个层叠的磁性材料层，并且可以相对于多个磁性材料层形成中和区域。
(4.补充)
上面已经参照附图描述了本公开的一个或多个优选实施例，而本公开不限于上述示例。本领域技术人员可以在所附权利要求的范围内找到各种变更和修改，并且应该理解，它们将自然地落入本公开的技术范围。
例如，尽管在上述实施例中将磁阻元件用作存储元件的存储器元件，但是本技术不限于此。根据第一和第二实施例的磁阻元件可以应用于一般磁阻元件所可以应用于的其他各种器件，例如，硬盘驱动器(HDD)的磁头等。
另外，本说明书中描述的效果仅仅是说明性的或示例性的效果，并不是限制性的。也就是说，与上述效果一起或代替上述效果，根据本公开的技术可以实现本领域技术人员从本说明书的描述中清楚的其他效果。
此外，本技术也可被配置如下。
(1)一种存储元件，包括：
排列在基板上的具有MTJ结构的多个磁阻元件，
其中，在所述磁阻元件中用作存储层的磁性材料层的、除了用作所述磁阻元件的区域之外的区域中存在磁性被中和的区域，并且
所述磁性被中和的区域包括合金，所述合金包含构成所述磁性材料层的第一元素以及当与第一元素形成合金时具有fcc结构的第二元素。
(2)根据(1)所述的存储元件，
其中，第二元素是Ni、Al、Au、Pt或Mn。
(3)根据(1)或(2)所述的存储元件，
其中，在所述磁性材料层的除了正上方设置有盖层的区域之外的区域中存在所述磁性被中和的区域。
(4)根据(1)至(3)中任一项所述的存储元件，
其中，所述磁性被中和的区域的导电性低于所述磁性材料层的另一区域的导电性。
(5)根据(1)至(4)中任一项所述的存储元件，
其中，在MTJ结构中，用作存储层的磁性材料层位于比用作磁化固定层的磁性材料层更高的层中。
(6)根据(1)至(4)中任一项所述的存储元件，
其中，在MTJ结构中，用作存储层的磁性材料层位于比用作磁化固定层的磁性材料层更低的层中。
(7)一种存储元件的制造方法，包括：
在具有MTJ结构的磁阻元件中用作存储层的磁性材料层的、除了用作所述磁阻元件的区域之外的区域中形成磁性被中和的区域的步骤，
其中形成所述磁性被中和的区域的步骤包括：
将包括第二元素的膜沉积在所述磁性材料层上的预定区域中的步骤，该第二元素当与构成所述磁性材料层的第一元素形成合金时具有fcc结构，以及
通过执行热处理以使第一元素和第二元素相互扩散并在所述预定区域中形成包含第一元素和第二元素的合金来在所述预定区域中形成所述磁性被中和的区域的步骤。
(8)根据(7)所述的存储元件的制造方法，
其中，第二元素是Ni、Al、Au、Pt或Mn。
(9)根据(7)或(8)所述的存储元件的制造方法，
其中，在将包括第二元素的膜沉积在所述磁性材料层上的步骤中，在将用作掩膜的层形成在所述磁性材料层上用作所述磁阻元件的区域中之后，沉积包括第二元素的膜。
(10)根据(9)所述的存储元件的制造方法，
其中，在MTJ结构中，用作存储层的磁性材料层位于比用作磁化固定层的磁性材料层更高的层中，并且
用作掩膜的层是盖层。
(11)根据(7)至(10)中任一项所述的存储元件的制造方法，在形成所述磁性被中和的区域的步骤之后还包括：
使所述磁性被中和的区域氧化以使得所述磁性被中和的区域的导电性低于所述磁性材料层的用作存储层的另一区域的导电性的步骤。
(12)根据(7)至(11)中任一项所述的存储元件的制造方法，
其中，在MTJ结构中，用作存储层的磁性材料层位于比用作磁化固定层的磁性材料层更高的层中。
(13)根据(7)至(11)中任一项所述的存储元件的制造方法，
其中，在MTJ结构中，用作存储层的磁性材料层位于比用作磁化固定层的磁性材料层更低的层中。
附图标记列表
1 存储元件
10 磁阻元件
101、201、301 基板
103 元件分离层
105 选择晶体管
107 栅极绝缘膜
109 漏区
111 源区
113 栅电极
115 第一绝缘层
117 第一触点
119 感测线
121 第二绝缘层
123 第二触点
125、203、303 第一电极
127、205、305 第一磁性材料层
129、207、315 非磁性材料层
131、209、317 第二磁性材料层
133 中和区域
135、250、350 盖层
137、260、360 连接层
139、229、331 第二电极
141 第三绝缘层
211、215、319、323 Ta层
213、321 Ru层
217、325 Ti层
219、327 TiN层
221、309 Ni层
270、370 互扩散层
275、375 氧化的互扩散层
227、329 氧化膜
307 氧化层

Claims (13)

1.一种存储元件，包括：
排列在基板上的多个磁阻元件，所述多个磁阻元件具有MTJ结构，
其中，在所述磁阻元件中用作存储层的磁性材料层的、除了用作所述磁阻元件的区域之外的区域中存在磁性被中和的区域，并且
所述磁性被中和的区域包括合金，所述合金包含构成所述磁性材料层的第一元素以及当与第一元素形成合金时具有fcc结构的第二元素。
2.根据权利要求1所述的存储元件，
其中，第二元素是Ni、Al、Au、Pt或Mn。
3.根据权利要求1所述的存储元件，
其中，在所述磁性材料层的除了正上方设置有盖层的区域之外的区域中存在所述磁性被中和的区域。
4.根据权利要求1所述的存储元件，
其中，所述磁性被中和的区域的导电性低于所述磁性材料层的另一区域的导电性。
5.根据权利要求1所述的存储元件，
其中，在MTJ结构中，用作存储层的磁性材料层位于比用作磁化固定层的磁性材料层更高的层中。
6.根据权利要求1所述的存储元件，
其中，在MTJ结构中，用作存储层的磁性材料层位于比用作磁化固定层的磁性材料层更低的层中。
7.一种存储元件的制造方法，包括：
在具有MTJ结构的磁阻元件中用作存储层的磁性材料层的、除了用作所述磁阻元件的区域之外的区域中形成磁性被中和的区域的步骤，
其中形成所述磁性被中和的区域的步骤包括：
将包括第二元素的膜沉积在所述磁性材料层上的预定区域中的步骤，所述第二元素当与构成所述磁性材料层的第一元素形成合金时具有fcc结构，以及
通过进行热处理以使第一元素和第二元素相互扩散并在所述预定区域中形成包含第一元素和第二元素的合金来在所述预定区域中形成所述磁性被中和的区域的步骤。
8.根据权利要求7所述的存储元件的制造方法，
其中，第二元素是Ni、Al、Au、Pt或Mn。
9.根据权利要求7所述的存储元件的制造方法，
其中，在将包括第二元素的膜沉积在所述磁性材料层上的步骤中，在将用作掩膜的层形成在所述磁性材料层上用作所述磁阻元件的区域中之后，沉积包括第二元素的膜。
10.根据权利要求9所述的存储元件的制造方法，
其中，在MTJ结构中，用作存储层的磁性材料层位于比用作磁化固定层的磁性材料层更高的层中，并且
用作掩膜的层是盖层。
11.根据权利要求7所述的存储元件的制造方法，在形成所述磁性被中和的区域的步骤之后还包括：
使所述磁性被中和的区域氧化以使得所述磁性被中和的区域的导电性低于所述磁性材料层的用作存储层的另一区域的导电性的步骤。
12.根据权利要求7所述的存储元件的制造方法，
其中，在MTJ结构中，用作存储层的磁性材料层位于比用作磁化固定层的磁性材料层更高的层中。
13.根据权利要求7所述的存储元件的制造方法，
其中，在MTJ结构中，用作存储层的磁性材料层位于比用作磁化固定层的磁性材料层更低的层中。
CN201780019005.0A 2016-03-31 2017-03-06 存储元件和存储元件的制造方法 Active CN108886022B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-070034 2016-03-31
JP2016070034A JP2017183560A (ja) 2016-03-31 2016-03-31 メモリ素子、及びメモリ素子の製造方法
PCT/JP2017/008842 WO2017169540A1 (ja) 2016-03-31 2017-03-06 メモリ素子、及びメモリ素子の製造方法

Publications (2)

Publication Number Publication Date
CN108886022A CN108886022A (zh) 2018-11-23
CN108886022B true CN108886022B (zh) 2023-06-02

Family

ID=59964201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780019005.0A Active CN108886022B (zh) 2016-03-31 2017-03-06 存储元件和存储元件的制造方法

Country Status (5)

Country Link
US (1) US10734386B2 (zh)
JP (1) JP2017183560A (zh)
CN (1) CN108886022B (zh)
DE (1) DE112017001604T5 (zh)
WO (1) WO2017169540A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019092817A1 (ja) * 2017-11-08 2019-05-16 Tdk株式会社 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
WO2019188203A1 (ja) * 2018-03-30 2019-10-03 国立大学法人東北大学 磁気トンネル接合素子、磁気トンネル接合素子の製造方法、及び、磁気メモリ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347439A (zh) * 2010-07-30 2012-02-08 中芯国际集成电路制造(上海)有限公司 磁阻存储器的形成方法
JP2012199431A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 磁気メモリの製造方法
CN102769100A (zh) * 2011-05-06 2012-11-07 索尼公司 存储元件和存储装置
CN105051822A (zh) * 2012-10-17 2015-11-11 纽约大学 倒置正交自旋转移叠层

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354505B2 (en) * 2004-08-25 2008-04-08 Board Of Trustees Of Michigan State University Epitaxial ferromagnetic Ni3FeN
FR2918762B1 (fr) 2007-07-10 2010-03-19 Commissariat Energie Atomique Capteur de champ magnetique a faible bruit utilisant un transfert de spin lateral.
JP2010080496A (ja) * 2008-09-24 2010-04-08 Fujitsu Ltd トンネル磁気抵抗素子、磁気メモリ装置及びその製造方法
US8223533B2 (en) * 2008-09-26 2012-07-17 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic memory
JP2011054873A (ja) 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
US8920947B2 (en) * 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
JP5722137B2 (ja) * 2011-06-30 2015-05-20 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5499264B2 (ja) * 2012-03-21 2014-05-21 株式会社東芝 磁気抵抗素子および磁気メモリ
JP5659181B2 (ja) 2012-03-21 2015-01-28 株式会社東芝 磁気抵抗効果素子の製造方法
JP6135018B2 (ja) * 2014-03-13 2017-05-31 株式会社東芝 磁気抵抗素子および磁気メモリ
JP6054326B2 (ja) * 2014-03-13 2016-12-27 株式会社東芝 磁気抵抗素子および磁気メモリ
JP5833198B2 (ja) * 2014-07-31 2015-12-16 株式会社東芝 磁気抵抗効果素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347439A (zh) * 2010-07-30 2012-02-08 中芯国际集成电路制造(上海)有限公司 磁阻存储器的形成方法
JP2012199431A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 磁気メモリの製造方法
CN102769100A (zh) * 2011-05-06 2012-11-07 索尼公司 存储元件和存储装置
CN105051822A (zh) * 2012-10-17 2015-11-11 纽约大学 倒置正交自旋转移叠层

Also Published As

Publication number Publication date
US10734386B2 (en) 2020-08-04
CN108886022A (zh) 2018-11-23
US20190103404A1 (en) 2019-04-04
JP2017183560A (ja) 2017-10-05
WO2017169540A1 (ja) 2017-10-05
DE112017001604T5 (de) 2018-12-20

Similar Documents

Publication Publication Date Title
KR101708844B1 (ko) 안정성이 향상된 수직 스핀 전달 토크 메모리(sttm) 디바이스 및 그의 형성 방법
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
US8072789B2 (en) Resistance-change memory device
US20140329337A1 (en) Perpendicular spin transfer torque memory (sttm) device having offset cells and method to form same
KR101624815B1 (ko) 반금속을 갖는 스핀 전달 토크 메모리(sttm) 장치, 및 장치 기록 및 판독 방법
US8592928B2 (en) Magnetic random access memory and method of manufacturing the same
JP2007081280A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2004128015A (ja) 磁気抵抗効果素子および磁気メモリ装置
KR102338319B1 (ko) 자기 메모리 장치 및 그 제조 방법
JP2008098365A (ja) 磁気ランダムアクセスメモリ及びその製造方法
KR20090095503A (ko) 비휘발성 자기 메모리 장치
KR102482372B1 (ko) 자기 저항 메모리 소자 및 그 제조 방법
CN107924992B (zh) 应变垂直磁隧道结器件
TW202018934A (zh) 磁性隨機存取記憶體輔助的非揮發性裝置和其製造方法
JP5686626B2 (ja) 磁気メモリ及びその製造方法
JP5691604B2 (ja) 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
JP2009081390A (ja) 磁壁移動型ｍｒａｍ及びその製造方法
CN108886022B (zh) 存储元件和存储元件的制造方法
TWI552398B (zh) 具有地形平滑電極的自旋轉移扭矩記憶體（ｓｔｔｍ）裝置及其形成方法
US20220285609A1 (en) Memory device
JP2005203443A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2004022599A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP2009224477A (ja) 半導体記憶装置及びその製造方法
CN112863565B (zh) 基于自旋轨道矩的差分存储单元及其制备方法
JP2013055088A (ja) 磁気抵抗素子及び磁気記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant