KR101624815B1 - 반금속을 갖는 스핀 전달 토크 메모리(sttm) 장치, 및 장치 기록 및 판독 방법 - Google Patents
반금속을 갖는 스핀 전달 토크 메모리(sttm) 장치, 및 장치 기록 및 판독 방법 Download PDFInfo
- Publication number
- KR101624815B1 KR101624815B1 KR1020147016514A KR20147016514A KR101624815B1 KR 101624815 B1 KR101624815 B1 KR 101624815B1 KR 1020147016514 A KR1020147016514 A KR 1020147016514A KR 20147016514 A KR20147016514 A KR 20147016514A KR 101624815 B1 KR101624815 B1 KR 101624815B1
- Authority
- KR
- South Korea
- Prior art keywords
- magnetic layer
- layer
- free magnetic
- electrode
- fixed magnetic
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000012546 transfer Methods 0.000 title abstract description 32
- 229910052751 metal Inorganic materials 0.000 title abstract description 9
- 239000002184 metal Substances 0.000 title abstract description 9
- 230000005291 magnetic effect Effects 0.000 claims abstract description 249
- 239000007769 metal material Substances 0.000 claims abstract description 45
- 230000005641 tunneling Effects 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 45
- 239000003302 ferromagnetic material Substances 0.000 claims description 22
- 230000005294 ferromagnetic effect Effects 0.000 claims description 11
- 229910016583 MnAl Inorganic materials 0.000 claims description 10
- 229910017034 MnSn Inorganic materials 0.000 claims description 9
- 229910016964 MnSb Inorganic materials 0.000 claims description 8
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 7
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 291
- 230000005415 magnetization Effects 0.000 description 16
- 238000004891 communication Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 8
- 239000000696 magnetic material Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000010287 polarization Effects 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 7
- 239000000395 magnesium oxide Substances 0.000 description 7
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 7
- FQMNUIZEFUVPNU-UHFFFAOYSA-N cobalt iron Chemical compound [Fe].[Co].[Co] FQMNUIZEFUVPNU-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004377 microelectronic Methods 0.000 description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- SHMWNGFNWYELHA-UHFFFAOYSA-N iridium manganese Chemical compound [Mn].[Ir] SHMWNGFNWYELHA-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000952 Be alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005347 FeSi Inorganic materials 0.000 description 1
- 229910017028 MnSi Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910001437 manganese ion Inorganic materials 0.000 description 1
- IGOJMROYPFZEOR-UHFFFAOYSA-N manganese platinum Chemical compound [Mn].[Pt] IGOJMROYPFZEOR-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
반금속을 갖는 스핀 전달 토크 메모리(STTM) 장치들, 및 장치 기록 및 판독 방법들이 설명된다. 예를 들어, 자기 터널링 접합은 자유 자기층, 고정 자기층, 및 자유 자기층과 고정 자기층 사이에 배치된 유전층을 포함한다. 자유 자기층 및 고정 자기층 중 하나 또는 양자는 유전층과의 계면에 반금속 재료를 포함한다.
Description
본 발명의 실시예들은 메모리 장치 분야에 관한 것으로서, 구체적으로는 반금속을 갖는 스핀 전달 토크 메모리(STTM) 장치, 및 장치 기록 및 판독 방법에 관한 것이다.
지난 수십 년 동안, 집적 회로들 내의 피쳐들의 축소는 계속 성장하는 반도체 산업의 원동력이었다. 점점 더 작은 피쳐들로의 축소는 반도체 칩들의 제한된 면적에서의 기능 유닛들의 밀도 증가를 가능하게 한다. 예를 들어, 트랜지스터 크기를 줄이는 것은 칩 상의 증가된 수의 메모리 장치들의 통합을 가능하게 하여, 증가된 용량을 갖는 제품들의 제조를 유도한다. 그러나, 훨씬 더 큰 용량에 대한 추구는 문제가 없는 것은 아니다. 각각의 장치의 성능 최적화의 필요성은 점점 커지고 있다.
스핀 토크 장치들의 동작은 스핀 전달 토크의 현상에 기초한다. 전류가 고정 자기층이라고 하는 자화층을 통과하는 경우, 이것은 스핀 분극될 것이다. 각각의 전자의 통과시에, 그의 스핀(전자의 각운동량)은 자유 자기층이라고 하는 다음 자기층에서의 자화에 더해질 것이며, 그의 작은 변화를 유발할 것이다. 이것은 사실상 자화의 토크 유발 세차이다. 전자들의 반사로 인해, 관련 고정 자기층의 자화에도 토크가 가해진다. 결국, 전류가 (자기 재료 및 그의 환경에 의해 유발되는 감쇠에 의해 주어지는) 소정의 임계치를 초과하는 경우, 자유 자기층의 자화는 통상적으로 약 1 나노초 내에 전류의 펄스에 의해 스위칭될 것이다. 고정 자기층의 자화는 변경 없이 유지될 수 있는데, 그 이유는 기하 구조로 인해 또는 인접하는 반강자성 층으로 인해 관련 전류가 그의 임계치 아래에 있기 때문이다.
스핀 전달 토크는 자기 랜덤 액세스 메모리 내의 액티브 요소들을 플립핑(flipping)하는 데 사용될 수 있다. 스핀 전달 토크 메모리, 즉 STTM은 액티브 요소들을 플립핑하기 위해 자장을 사용하는 전통적인 자기 랜덤 액세스 메모리(MRAM)보다 더 낮은 전력 소비 및 더 양호한 스케일러빌리티의 장점들을 갖는다. 그러나, STTM 장치 제조 및 사용의 분야에서는 여전히 상당한 개량이 필요하다.
본 발명의 실시예들은 반금속을 갖는 스핀 전달 토크 메모리(STTM) 장치들, 및 장치 기록 및 판독 방법들을 포함한다.
일 실시예에서, 자기 터널링 접합은 자유 자기층, 고정 자기층, 및 자유 자기층과 고정 자기층 사이에 배치된 유전층을 포함한다. 자유 자기층 및 고정 자기층 중 하나 또는 양자는 유전층과의 계면에 반금속 재료를 포함한다.
다른 실시예에서, 비휘발성 메모리 장치는 제1 전극 및 제1 전극 위에 배치된 고정 자기층을 포함한다. 자유 자기층이 고정 자기층 위에 배치되고, 제2 전극이 자유 자기층 위에 배치된다. 유전층이 자유 자기층과 고정 자기층 사이에 배치된다. 자유 자기층 및 고정 자기층 중 하나 또는 양자는 유전층과의 계면에 반금속 재료를 포함한다. 비휘발성 메모리 장치는 또한 제1 또는 제2 전극, 소스 라인 및 워드 라인에 전기적으로 접속되는 트랜지스터를 포함한다.
다른 실시예에서, 비휘발성 메모리 장치를 판독하는 방법은 고정 자기층, 고정 자기층 위에 배치된 자유 자기층 및 자유 자기층과 고정 자기층 사이에 배치된 유전층이 상부에 배치된 제1 전극을 접지시키는 단계를 포함한다. 고정 자기층은 유전층과의 계면에 반금속 재료를 포함한다. 이 방법은 자유 자기층 위에 배치된 제2 전극을 음으로 바이어싱하는 단계를 더 포함한다. 이어서, 제2 전극을 음으로 바이어싱할 때 자유 자기층, 유전층 및 고정 자기층을 통과하는 전류의 저항이 측정된다.
도 1은 본 발명의 일 실시예에 따른, 스핀 전달 토크 메모리(STTM) 장치를 위한 재료층 스택의 단면도 및 STTM 장치의 자기 터널링 접합(MTJ)의 3개 층의 확대도를 함께 도시한다.
도 2a는 반금속 재료를 포함하지 않는 자기층에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프를 도시한다.
도 2b는 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 반금속 재료를 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들 및 층들을 포함하는 MTJ의 판독 동작을 도시한다.
도 3은 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 반금속 재료를 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들 및 층들을 포함하는 MTJ의 기록 동작을 도시한다.
도 4는 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 반금속 재료를 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들 및 층들을 포함하는 MTJ의 스위칭 동작을 도시한다.
도 5는 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 전통적인 강자성 재료만을 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들 및 층들을 포함하는 MTJ의 스위칭 동작을 도시한다.
도 6은 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 전통적인 강자성 재료만을 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들 및 층들을 포함하는 MTJ의 기록 동작을 도시한다.
도 7은 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 전통적인 강자성 재료만을 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들 및 층들을 포함하는 MTJ의 판독 동작을 도시한다.
도 8은 본 발명의 일 실시예에 따른, 스핀 전달 토크 요소를 포함하는 스핀 전달 토크 메모리 비트 셀의 개략도를 도시한다.
도 9는 본 발명의 일 실시예에 따른 전자 시스템의 블록도를 도시한다.
도 10은 본 발명의 일 구현에 따른 컴퓨팅 장치를 도시한다.
도 2a는 반금속 재료를 포함하지 않는 자기층에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프를 도시한다.
도 2b는 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 반금속 재료를 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들 및 층들을 포함하는 MTJ의 판독 동작을 도시한다.
도 3은 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 반금속 재료를 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들 및 층들을 포함하는 MTJ의 기록 동작을 도시한다.
도 4는 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 반금속 재료를 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들 및 층들을 포함하는 MTJ의 스위칭 동작을 도시한다.
도 5는 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 전통적인 강자성 재료만을 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들 및 층들을 포함하는 MTJ의 스위칭 동작을 도시한다.
도 6은 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 전통적인 강자성 재료만을 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들 및 층들을 포함하는 MTJ의 기록 동작을 도시한다.
도 7은 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 전통적인 강자성 재료만을 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들 및 층들을 포함하는 MTJ의 판독 동작을 도시한다.
도 8은 본 발명의 일 실시예에 따른, 스핀 전달 토크 요소를 포함하는 스핀 전달 토크 메모리 비트 셀의 개략도를 도시한다.
도 9는 본 발명의 일 실시예에 따른 전자 시스템의 블록도를 도시한다.
도 10은 본 발명의 일 구현에 따른 컴퓨팅 장치를 도시한다.
반금속 재료를 갖는 스핀 전달 토크 메모리(STTM) 장치들, 장치 기록 및 판독 방법들이 설명된다. 아래의 설명에서는 본 발명의 실시예들의 충분한 이해를 제공하기 위하여 특정 자기층 통합 및 재료 양태들과 같은 다양한 특정 상세들이 설명된다. 본 발명의 실시예들은 이러한 특정 상세 없이도 실시될 수 있다는 것이 이 분야의 기술자에게 명백할 것이다. 다른 예들에서는 본 발명의 실시예들을 불필요하게 불명료하게 하지 않기 위해 집적 회로 설계 레이아웃과 같은 공지된 특징들은 상세히 설명되지 않는다. 더구나, 도면들에 도시된 다양한 실시예들은 예시적인 표현들이며, 반드시 축척으로 도시된 것은 아니라는 것을 이해해야 한다.
본 명세서에서 설명되는 하나 이상의 실시예는 스핀 전달 토크 내장 메모리에 관한 것이다. 반금속 휴슬러(Heusler) 강자성체를 포함하는 하나 이상의 재료층이 그러한 메모리 장치 내에 포함될 수 있다. 스핀 전달 토크를 이용하여 장치 내의 반금속들을 기록 및 판독하기 위한 방법들도 설명된다. 예컨대, 자기 터널링 접합(MTJ) 장치들에서 반평행(anti-parallel) 저항(RAP)과 평행 저항(RP) 간의 차이(즉, △R)를 증가시키기 위해 반금속들(예로서, 휴슬러 합금들)이 포함될 수 있다. 그러나, 그러한 반금속들을 사용하는 나노스케일 MTJ 장치들에서는 전류에 의한 기록이 어려울 수 있다. 본 명세서에서 설명되는 하나 이상의 실시예는 반금속 시스템들에서 큰 △R로부터 이익을 얻는 능력을 유지하면서 그러한 장치들의 기록을 수용하기 위한 방법들을 포함한다.
특정 실시예에서, MTJ 장치들은 고정 자기층과 유전체 계면에 반금속을 포함한다. 전통적인 강자성체가 자유 자기층과 유전체 계면에 포함될 수 있다. 따라서, 장치는 자유 자기층 내에 전통적인 강자성층 및 고정 자기층 내에 반금속을 포함할 수 있다. 장치는 -V 하에 판독될 수 있으며, 따라서 전자들은 전통적인 강자성 재료로부터 반금속 기반 재료로 이동한다. 그러한 접근법은 반금속들을 이용하여 MTJ 스택들에 대한 전류 유도 스위칭의 문제들을 해결할 수 있다. 판독은 -V 하에 수행될 수 있으며, 따라서 전자들은 자유 자기층으로부터 고정 자기층으로 이동한다. 그러나, 다른 특정 실시예에서, MTJ 장치들은 자유 자기층과 유전체 계면에 또는 양 유전체 계면들에 반금속을 포함한다.
일 양태에서는, 반금속층이 예를 들어 메모리 장치에서의 사용을 위해 MTJ 내에 포함될 수 있다. 예를 들어, 도 1은 본 발명의 일 실시예에 따른, STTM 장치를 위한 재료층 스택의 단면도 및 STTM 장치의 MTJ의 3개 층의 확대도를 함께 도시한다.
도 1을 참조하면, STTM 장치를 위한 재료층 스택(100)은 하부 전극(102), 반강자성층(104), 고정 자기층(106), 유전층(108), 자유 자기층(110) 및 상부 전극(112)을 포함한다. 도 1의 우측에 도시된 바와 같이, 재료층 스택(100)의 MTJ 부분(120)은 고정 자기층(106), 유전층(108) 및 자유 자기층(110)을 포함한다.
일 실시예에서, 하부 전극(102)은 STTM 장치의 고정 자기층 측과 전기적으로 접촉하는 데 적합한 재료 또는 재료들의 스택으로 구성된다. 일 실시예에서, 도 1에 도시된 바와 같이, 하부 전극(102)은 탄탈(Ta) 층(102A), 루테늄(Ru) 층(102B), 탄탈(Ta) 층(102C) 스택으로 구성된다.
일 실시예에서, 반강자성층(104)은 고정 자기층(106)과 같은 인접하는 고정 자기층에서 스핀들의 잠금을 용이하게 하는 데 적합한 재료로 구성된다. 일 실시예에서, 반강자성층(104)은 이리듐 망간(IrMn) 또는 백금 망간(PtMn)과 같은, 그러나 이에 한정되지 않는 재료로 구성된다.
일 실시예에서, 고정 자기층(106)은 고정 다수 스핀을 유지하는 데 적합한 재료 또는 재료들의 스택으로 구성된다. 따라서, 고정 자기층(106)(또는 기준층)은 강자성층으로 지칭될 수 있다. 일 실시예에서, 고정 자기층(106)은 코발트 철 붕화물(CoFeB)의 단일 층으로 구성된다. 그러나, 다른 실시예에서, 도 1에 도시된 바와 같이, 고정 자기층(106)은 코발트 철 붕화물(CoFeB) 층(106A), 루테늄(Ru) 층(106B), 코발트 철 붕화물(CoFeB) 층(106C) 스택으로 구성된다.
일 실시예에서, 유전층(108)은 다수 스핀의 전류가 층을 통과하는 것을 허락하는 반면에 소수 스핀의 전류가 층을 통과하는 것을 적어도 어느 정도 차단하는 데 적합한 재료로 구성된다. 따라서, 유전층(108)(또는 스핀 필터층)은 터널링 층으로 지칭될 수 있다. 일 실시예에서, 유전층(108)은 마그네슘 산화물(MgO) 또는 알루미늄 산화물(Al2O3)과 같은, 그러나 이에 한정되지 않는 재료로 구성된다.
일 실시예에서, 자유 자기층(110)은 응용에 따라 다수 스핀과 소수 스핀 사이에서 전이하는 데 적합한 재료로 구성된다. 따라서, 자유 자기층(110)(또는 메모리층)은 강자성 메모리 층으로 지칭될 수 있다. 일 실시예에서, 자유 자기층(110)은 코발트 철 붕화물(CoFeB)의 층으로 구성된다.
일 실시예에서, 상부 전극(112)은 STTM 장치의 자유 자기층 측과 전기적으로 접촉하는 데 적합한 재료 또는 재료들의 스택으로 구성된다. 일 실시예에서, 도 1에 도시된 바와 같이, 상부 전극(112)은 루테늄(Ru) 층(112A), 접촉 금속층(112B) 스택으로 구성된다. 루테늄 층(112A)은 자유 자기층(110) 내로의 산소 이동을 방지하기 위해 포함될 수 있다. 금속 접촉층은 전류의 전도를 위한 저저항 경로를 제공할 수 있으며, 구리, 알루미늄, 니켈 및 코발트와 같은, 그러나 이에 한정되지 않는 재료로 구성될 수 있다.
본 발명의 일 실시예에 따르면, 고정 자기층(106) 및 자유 자기층(110) 중 하나 또는 양자는 반금속 재료층을 포함한다. 제1 예에서, 일 실시예에서, 반금속 재료층은 고정 자기층(106)과 유전층(108) 계면에 포함된다. 그러한 특정 실시예에서, 고정 자기층(106)은 반금속 재료로 구성되는 단일 층이다. 그러나, 다른 특정 실시예에서는, 고정 자기층(106)의 일부만이 예를 들어 전술한 코발트 철 붕화물(CoFeB) 층(106C) 대신에 반금속 재료로 구성된다. 제2 예에서, 다른 실시예에서, 반금속 재료층이 자유 자기층(110)과 유전층(108) 계면에 포함된다. 그러한 특정 실시예에서, 자유 자기층(110)은 반금속 재료로 구성되는 단일 층이다. 그러나, 다른 특정 실시예에서는, 자유 자기층(110)의 일부만이 예를 들어 유전층(108)과의 계면에서의 하위 층으로서 반금속 재료로 구성된다. 제3 예에서, 또 다른 실시예에서, 제1 반금속 재료층이 고정 자기층(106)과 유전층(108) 계면에 포함되고, 제2 반금속 재료층이 자유 자기층(110)과 유전층(108) 계면에 포함된다.
자기 터널링 접합 내의 반금속 재료에 대해 다양한 전략적 위치들이 선택될 수 있다. 예를 들어, 일 실시예에서, 고정 자기층은 (MgO 유전체와 고정 자기층의 계면에서의) 얇은 반금속 및 반금속에 인접하는 (예를 들어, 1보다 작은 분극률을 갖는) 전통적인 강자성 재료의 결합이다. 다른 실시예에서, 자유 자기층은 예를 들어 MgO 유전체와 자유 자기층의 계면에서의 (예로서, 1보다 작은 분극률을 갖는) 전통적인 강자성 재료 및 인접하는 반금속 재료의 결합으로 구성된다. 일 실시예에서, 아래에 더 상세히 설명되는 바와 같이, 반금속과 유전체(예로서, MgO) 계면은 고정 자기층 상에 위치하는 반면, MgO와 전통적인 강자성 재료의 계면은 자유 자기층 단부 상에 위치한다. 전통적인 강자성 재료는 전술한 바와 같은 재료, 예로서 CoFeB일 수 있다. 전통적인 강자성 재료에 대한 반금속 재료의 타겟 위치는 일 실시예에서 아래의 도 2b-7의 설명에 기초하여 선택될 수 있다.
일 실시예에서, 전술한 반금속 재료층들은 휴슬러 위상에 기초하는 강자성 금속 합금인 휴슬러 합금으로 지칭된다. 휴슬러 위상들은 특정 조성 및 면심 입방 결정 구조를 갖는 합금들일 수 있다. 재료들은, 구성 요소들은 그렇지 않지만, 이웃하는 자기 이온들 사이의 이중 교환 메커니즘의 결과로서 강자성체이다. 재료들은 통상적으로 망간 이온들을 포함하며, 이들은 입방 구조의 체심들에 위치하고, 합금의 자기 모멘트의 대부분을 갖는다. 특정 실시예에서, 고정 자기층(106), 자유 자기층(110) 또는 이들 양자 내에 포함되는 반금속 재료층은 Cu2MnAl, Cu2MnIn, Cu2MnSn, Ni2MnAl, Ni2MnIn, Ni2MnSn, Ni2MnSb, Ni2MnGa, Co2MnAl, Co2MnSi, Co2MnGa, Co2MnGe, Pd2MnAl, Pd2MnIn, Pd2MnSn, Pd2MnSb, Co2FeSi, Fe3Si, Fe2Val, Mn2VGa 또는 Co2FeGe와 같은, 그러나 이에 한정되지 않는 재료층들이다.
따라서, 자기 터널링 접합은 자유 자기층, 고정 자기층, 및 자유 자기층과 고정 자기층 사이에 배치된 유전층을 포함할 수 있다. 자유 자기층 및 고정 자기층 중 하나 또는 양자는 유전층과의 계면에 반금속 재료를 포함한다. 일 실시예에서는, 고정 자기층만이 유전층과의 계면에 반금속 재료를 포함한다. 그러한 특정 실시예에서, 고정 자기층은 고정 자기층과 유전층의 계면으로부터 원위에서 반금속 재료에 인접하는 강자성 재료를 더 포함한다. 그러한 다른 특정 실시예에서, 자유 자기층은 강자성 재료를 포함한다. 그러한 특정 실시예에서, 자유 자기층은 자유 자기층과 유전층의 계면으로부터 원위에서 강자성 재료와 인접하는 반금속 재료를 더 포함한다. 일 실시예에서, 자기 터널링 접합은 고정 자기층과 유전층의 계면으로부터 원위에서 고정 자기층에 인접하는 반강자성층을 더 포함한다.
일 실시예에서, 도 8과 관련하여 아래에 더 상세히 설명되는 바와 같이, 비휘발성 메모리 장치는 제1 전극 및 제1 전극 위에 배치된 고정 자기층을 포함한다. 자유 자기층이 고정 자기층 위에 배치되고, 제2 전극이 자유 자기층 위에 배치된다. 유전층이 자유 자기층과 고정 자기층 사이에 배치된다. 자유 자기층 및 고정 자기층 중 하나 또는 양자는 유전층과의 계면에 반금속 재료를 포함한다. 비휘발성 메모리 장치는 또한 자유 자기층 전극, 소스 라인 및 워드 라인에 전기적으로 접속되는 트랜지스터를 포함한다. 일 실시예에서, 비휘발성 메모리 장치는 고정 자기층과 제1 전극 사이에 배치된 반강자성층을 더 포함한다.
본 발명의 소정 양태들 및 적어도 일부 실시예들에서, 소정의 용어들은 소정의 정의 가능한 의미들을 갖는다. 예를 들어, "자유" 자기층은 계산 변수를 저장하는 자기층이다. "고정" 자기층은 영구 자화를 갖는 자기층이다. 터널링 유전체 또는 터널링 산화물과 같은 터널링 장벽은 자유 및 고정 자기층들 사이에 위치하는 장벽이다. 고정 자기층은 관련 회로에 대한 입력들 및 출력들을 생성하도록 패턴화될 수 있다. 자화는 입력 전극들을 통해 전류를 통과시키는 동안 스핀 전달 토크 효과에 의해 기록될 수 있다. 자화는 출력 전극들에 전압을 인가하는 동안 터널링 자기-저항 효과를 통해 판독될 수 있다. 일 실시예에서, 유전층(108)의 역할은 큰 자기-저항을 유도하는 것이다. 자기-저항은 2개의 강자성층이 반평행 및 평행 자화를 가질 때의 저항들 간의 차이와 평행 자화를 갖는 상태의 저항의 비율이다.
도 1의 우측을 다시 참조하면, 자유 자기층(110), 터널링 장벽층(108) 및 고정 자기층(106)을 포함하는 스핀 전달 토크 요소(100)의 부분(120)은 자기 터널링 접합으로 알려져 있다. 자유 자기층(110) 및 고정 자기층(106)은 자장 또는 분극을 유지할 수 있는 강자성층들일 수 있다. 그러나, 고정 자기층(106)은 (예를 들어, 평면 스핀 상태의 경우에 우측 스핀으로 또는 수직 스핀 상태의 경우에 상향 스핀으로 도시되는) 다수 스핀 상태를 유지하도록 구성된다. 자유 자기층(110)과 고정 자기층(106)을 분리하는 터널링 장벽층(108)은 약 1 나노미터 이하의 두께, 예를 들어 자유 자기층(110)과 고정 자기층(106) 사이의 거리를 가질 수 있으며, 따라서 자유 자기층 전극(112)과 고정 자기층 전극(102) 사이에 바이어스 전압이 인가되는 경우에 전자들이 터널링 장벽층을 통해 터널링할 수 있다.
일 실시예에서, MTJ(120)는 본질적으로 저항기로서 기능하며, MTJ(120)를 통하는 전기 경로의 저항은 자유 자기층(110)에서 그리고 고정 자기층(106)에서 자화의 방향 또는 배향에 따라 2개의 저항 상태, 즉 "하이" 또는 "로우" 상태에 있을 수 있다. 도 1을 참조하면, 스핀 방향이 자유 자기층(110)에서 좌측(소수)을 향하는 경우, 하이 저항 상태가 존재하며, 자유 자기층(110) 및 고정 자기층(106)에서의 자화의 방향은 서로 실질적으로 반대이거나 반평행하다. 이것은 자유 자기층(110)에서 좌측을 가리키고 고정 자기층(106)에서 우측을 가리키는 화살표들로 도시된다. 도 1을 다시 참조하면, 스핀 방향이 자유 자기층(110)에서 우측(다수)을 향하는 경우, 로우 저항 상태가 존재하며, 자유 자기층(110) 및 고정 자기층(106)에서의 자화의 방향은 서로 실질적으로 정렬되거나 평행하다. 이것은 자유 자기층(110)에서 우측을 가리키고 고정 자기층(106)에서 우측을 가리키는 화살표들로 도시된다. MTJ(120)의 저항 상태와 관련된 용어 "로우" 및 "하이"는 서로 상대적이라는 것을 이해한다. 즉, 하이 저항 상태는 로우 저항 상태보다 단지 감지 가능할 만큼 더 높은 저항이고, 그 반대이기도 하다. 따라서, 감지 가능한 저항 차이를 이용하여, 로우 및 하이 저항 상태들은 상이한 정보 비트들(즉, "0" 또는 "1")을 표현할 수 있다.
자유 자기층(110)에서의 자화의 방향은 스핀 분극 전류를 이용하는 스핀 전달 토크("STT")라고 하는 프로세스를 통해 스위칭될 수 있다. 전류는 일반적으로 분극되지 않는다(예를 들어, 약 50% 스핀 업 및 약 50% 스핀 다운 전자들로 구성된다). 스핀 분극 전류는 더 많은 수의 스핀 업 또는 스핀 다운 전자들 갖는 전류이며, 이들은 전류를 고정 자기층(106)을 통해 통과시킴으로써 생성될 수 있다. 고정 자기층(106)으로부터의 스핀 분극 전류의 전자들은 터널링 장벽 또는 유전층(108)을 통해 터널링하여, 그의 스핀 각운동량을 자유 자기층(110)에 전달하며, 자유 자기층(110)은 그의 자기 방향을 반평행으로부터 고정 자기층(106)의 방향 또는 평행으로 배향시킬 것이다. 자유 자기층(110)은 전류를 반전시킴으로써 그의 오리지널 배향으로 복귀할 수 있다.
따라서, MTJ(120)는 그의 자화 상태에 의해 단일 정보 비트("0" 또는 "1")를 저장할 수 있다. MTJ(120)에 저장된 정보는 MTJ(120)를 통해 전류를 구동함으로써 감지된다. 자유 자기층(110)은 그의 자기 배향들을 유지하기 위해 전력을 필요로 하지 않는다. 따라서, MTJ(120)의 상태는 장치에 대한 전력이 제거될 때에 유지된다. 따라서, 도 1의 스택(100)으로 구성되는 스핀 전달 토크 메모리 비트 셀은 일 실시예에서 비휘발성이다.
예를 들어 스핀 전달 토크 메모리 비트 셀을 위한 층들의 스택(100)을 제조하는 방법은 본 명세서에서 설명되지 않았지만, 제조 단계들은 리소그라피, 에치, 박막 침적, (화학 기계 연마(CMP)와 같은) 평탄화, 확산, 도량형, 희생층들의 사용, 에치 정지층들의 사용, 평탄화 정지층들의 사용 및/또는 마이크로일렉트로닉 컴포넌트 제조와 관련된 임의의 다른 액션과 같은 표준 마이크로일렉트로닉 제조 프로세스들을 포함할 수 있다는 것을 이해한다.
다른 양태에서, 판독 또는 기록 동작이 반금속층을 갖는 MTJ를 포함하는 메모리 요소에 대해 수행될 수 있다. 도 2a는 반금속 재료를 포함하지 않는 자기층에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프(200A)를 도시한다. 도 2b는 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 반금속 재료를 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들(200B, 200C) 및 층들을 포함하는 MTJ의 판독 동작을 도시한다.
도 2a를 참조하면, 페르미 에너지 레벨(EF)에서, 반금속 재료를 포함하지 않는 자기층은 다수 스핀(스핀 업) 및 소수 스핀(스핀 다운) 상태들 양자를 포함한다. 이와 달리, 도 2b를 참조하면, 반금속 재료를 포함하는 고정 자기 재료 및 반금속 재료를 포함하는 자유 자기 재료 양자에서, 페르미 에너지 레벨에서 스핀 상태들 중 일부만이 (또는 적어도 본질적으로 전부가) 다수(스핀 업) 스핀 상태들이다.
MTJ들에서는, 자유 및 고정 자기층들에서의 스핀들이 반평행 및 평행할 때 각각 하이 및 로우 저항 상태들이 발생한다. 하이 저항은 RAP로서 지칭될 수 있고, 로우 저항은 RP로서 지칭될 수 있다. 도 2b를 다시 참조하면, 고정 자기 재료가 반금속 재료를 포함할 뿐만 아니라 자유 자기 재료도 반금속 재료를 포함하는 MTJ의 판독과 관련하여, 반금속들은 업 및 다운 스핀들 사이에서 전도 대역들의 분할을 갖는다. 따라서, 페르미 레벨에서 하나의 스핀 배향만을 갖는 전자들이 존재한다. 이상적으로는 터널링할 이용 가능 상태가 존재하지 않으므로 RAP가 증가한다. RAP의 증가는 (예를 들어, △R = RAP - RP이므로) 반평행 및 평행 상태들 간의 더 큰 저항 차이(△R)를 유발한다. 이러한 △R의 증가는 MTJ의 판독(202)을 향상시킬 수 있다.
그러나, 도 3은 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 반금속 재료를 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들(300A, 300B) 및 층들을 포함하는 MTJ의 기록 동작을 도시한다. 도 3을 참조하면, 반금속과 관련된 문제는 고정 자기 재료가 반금속 재료를 포함할 뿐만 아니라 자유 자기 재료도 반금속 재료를 포함하는 MTJ에 기록(302)할 때 발생할 수 있다. 반평행 저항으로부터 평행 저항으로 스위칭할 때, MTJ는 도 3에 도시된 바와 같이 바이어싱된다. 문제는 이상적인 반금속들(예로서, 휴슬러 합금들)에서의 하이 저항이 기록 동안 큰 전압들을 유발하며, 이들이 중간 유전층(예로서, 중간 MgO 층)의 파괴 기준을 초과할 수 있다는 점일 수 있다.
더구나, 도 4는 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 반금속 재료를 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들(400A, 400B) 및 층들을 포함하는 MTJ의 스위칭 동작을 도시한다. 도 4를 참조하면, 평행 저항으로부터 반평행 저항으로의 스위칭(402)과 관련된 문제가 존재할 수 있다. 예를 들어, 평행 저항으로부터 반평행 저항으로의 스위칭은 중간 유전층으로부터 자유 자기층으로의 소수 스핀의 역반사를 필요로 한다. 이상적으로는 진정한 반금속 재료 내에 소수 스핀이 존재하지 않으므로, 관련 스핀 전달 토크 효과가 억제된다. 그러한 문제들은 전도 대역의 분할이 더 적은 "덜 이상적인" 반금속들과도 관련될 수 있다. 트랩들 및 열 활성화가 터널링할 일부 상태들은 물론, 스위칭을 위한 소수 스핀의 존재를 유발할 수 있다. 그러나, 반금속 재료가 고정 자기층 및 자유 자기층 양자에 포함될 때, 더 높은 기록 전압 및 전류의 경향이 여전히 지속될 수 있다.
전술한 잠재적 문제들을 해결하기 위하여, 도 5는 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 전통적인 강자성 재료만을 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들(500A, 500B) 및 층들을 포함하는 MTJ의 스위칭 동작을 도시한다. 도 5를 참조하면, 자유 자기층 내의 반금속이 1보다 작은 분극률을 갖는 전통적인 강자성체로 대체된다. 반평행 저항으로부터 평행 저항으로 스위칭(502)하기 위한 결과적인 에너지 대역 도면이 도시된다. 강자성체들 내의 빈 상태들은 기록 동안 RAP의 감소를 가능하게 하며, 도 5의 MTJ의 배열에서 더 낮은 기록 전압들을 수용한다.
따라서, 도 6은 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 전통적인 강자성 재료만을 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들(600A, 600B) 및 층들을 포함하는 MTJ의 기록 동작을 도시한다. 도 6을 참조하면, 평행 저항으로부터 반평행 저항으로의 기록(602)을 위해, (분극률이 1보다 작으므로) 강자성 자유 자기층에는 소수 스핀들이 존재한다. 그러한 스핀들의 존재는 도 6에 도시된 바와 같이 스위칭을 위해 자유 자기층 내로 역반사되는 소수 스핀들을 공급한다.
도 7은 본 발명의 일 실시예에 따른, 반금속 재료를 포함하는 고정 자기층 및 전통적인 강자성 재료만을 포함하는 자유 자기층 각각에 대한 상태 밀도(DOS)의 함수로서의 에너지(E)의 그래프들(700A, 700B) 및 층들을 포함하는 MTJ의 판독 동작을 도시한다. 도 7을 참조하면, 위의 접근법들은 자유 및 고정 자기층들 양자가 이상적인 반금속들을 포함하는 경우에 비해 적당한 전류 및 전압에서의 기록을 가능하게 할 수 있다. 더구나, 더 큰 △R의 장점이 여전히 -V 하의 판독(702)에 의해 실현될 수 있다.
따라서, 일 실시예에서, 예를 들어 비휘발성 메모리 장치 내에 포함되는 바와 같은 MTJ를 판독하는 방법은, 고정 자기층 상에 배치된 제1 전극을 접지시키는 단계 - 상기 고정 자기층 위에 자유 자기층이 배치되고, 상기 자유 자기층과 상기 고정 자기층 사이에 유전층이 배치됨 - 를 포함한다. 고정 자기층은 유전층과의 계면에 반금속 재료를 포함한다. 이 방법은 자유 자기층 상에 배치된 제2 전극을 음으로 바이어싱하는 단계를 더 포함한다. 이어서, 제2 전극을 음으로 바이어싱할 때 자유 자기층, 유전층 및 고정 자기층을 통과하는 전류의 저항이 측정된다. 하나의 그러한 실시예에서, 제2 전극을 음으로 바이어싱하는 단계는 제2 전극에 결합된 트랜지스터를 이용하여 바이어싱하는 단계를 포함한다. 다른 실시예에서, 전류의 저항을 측정하는 단계는 휴슬러 위상에 기초하여 강자성 금속 합금을 통과하는 전류의 저항을 측정하는 단계를 포함한다.
전술한 바와 같이, 예를 들어 자기 터널링 접합을 형성하는 자기 재료층들 및 반금속 재료층들을 포함하는 층들의 스택이 메모리 비트 셀을 제조하는 데 사용될 수 있다. 예를 들어, 도 8은 본 발명의 일 실시예에 따른, 스핀 전달 토크 요소(810)를 포함하는 스핀 전달 토크 메모리 비트 셀(800)의 개략도를 도시한다.
도 8을 참조하면, 스핀 전달 토크 요소(810)는 자유 자기층 전극(812)에 인접하는 자유 자기층(814)을 갖는 자유 자기층 전극(812), 고정 자기층(818)에 인접하는 고정 자기층 전극(816), 및 자유 자기층(814)과 고정 자기층(818) 사이에 배치된 터널링 장벽 또는 유전층(822)을 포함할 수 있다. 일 실시예에서, 자유 자기층(814) 및 고정 자기층(818) 중 하나 또는 양자는 반금속 재료를 포함한다.
제1 유전성 요소(823) 및 제2 유전성 요소(824)가 고정 자기층 전극(816), 고정 자기층(818) 및 터널링 장벽 또는 유전층(822)에 인접하게 형성될 수 있다. 고정 자기층 전극(816)은 비트 라인(832)에 전기적으로 접속될 수 있다. 자유 자기층 전극(812)은 트랜지스터(834)에 접속될 수 있다. 트랜지스터(834)는 이 분야의 기술자들이 이해하는 방식으로 워드 라인(836) 및 소스 라인(838)에 접속될 수 있다. 스핀 전달 토크 메모리 비트 셀(800)은 이 분야의 기술자들이 이해하듯이 스핀 전달 토크 메모리 비트 셀(800)의 동작을 위해 추가적인 판독 및 기록 회로(도시되지 않음), 감지 증폭기(도시되지 않음), 비트 라인 기준(도시되지 않음) 등을 더 포함할 수 있다. 메모리 어레이(도시되지 않음)를 형성하기 위해 복수의 스핀 전달 토크 메모리 비트 셀(800)이 서로 동작 가능하게 접속될 수 있으며, 메모리 어레이는 비휘발성 메모리 장치 내에 통합될 수 있다는 것을 이해해야 한다. 트랜지스터(834)는 고정 자기층 전극(816) 또는 자유 자기층 전극(812)에 접속될 수 있지만, 후자만이 도시된다는 것을 이해해야 한다.
도 9는 본 발명의 일 실시예에 따른 전자 시스템(900)의 블록도를 도시한다. 전자 시스템(900)은 예를 들어 휴대용 시스템, 컴퓨터 시스템, 프로세스 제어 시스템, 또는 프로세서 및 관련 메모리를 사용하는 임의의 다른 시스템에 대응할 수 있다. 전자 시스템(900)은 (프로세서(904) 및 제어 유닛(906)을 갖는) 마이크로프로세서(902), 메모리 장치(908) 및 입출력 장치(910)를 포함할 수 있다(전자 시스템(900)은 다양한 실시예들에서 복수의 프로세서, 제어 유닛, 메모리 장치 유닛 및/또는 입출력 장치를 가질 수 있다는 것을 이해해야 한다). 일 실시예에서, 전자 시스템(900)은 프로세서(904)에 의해 데이터에 대해 수행될 동작들은 물론, 프로세서(904), 메모리 장치(908) 및 입출력 장치(910) 사이의 다른 트랜잭션들도 정의하는 명령어들의 세트를 갖는다. 제어 유닛(906)은 명령어들이 메모리 장치(908)로부터 검색되어 실행되게 하는 동작들의 세트를 통해 순환함으로써 프로세서(904), 메모리 장치(908) 및 입출력 장치(910)의 동작들을 조정한다. 메모리 장치(908)는 본 명세서에서 설명되는 바와 같은 스핀 전달 토크 요소를 포함할 수 있다. 일 실시예에서, 메모리 장치(908)는 도 9에 도시된 바와 같이 마이크로프로세서(902)에 내장된다.
도 10은 본 발명의 일 구현에 따른 컴퓨팅 장치(1000)를 도시한다. 컴퓨팅 장치(1000)는 보드(1002)를 수용한다. 보드(1002)는 프로세서(1004) 및 적어도 하나의 통신 칩(1006)을 포함하지만 이에 한정되지 않는 다수의 컴포넌트를 포함할 수 있다. 프로세서(1004)는 보드(1002)에 물리적으로, 전기적으로 결합된다. 일부 구현들에서, 적어도 하나의 통신 칩(1006)도 보드(1002)에 물리적으로, 전기적으로 결합된다. 추가적인 구현들에서, 통신 칩(1006)은 프로세서(1004)의 일부이다.
컴퓨팅 장치(1000)는 그의 응용들에 따라 보드(1002)에 물리적으로, 전기적으로 결합될 수 있거나 결합되지 않을 수 있는 다른 컴포넌트들을 포함할 수 있다. 이러한 다른 컴포넌트들은 휘발성 메모리(예로서, DRAM), 비휘발성 메모리(예로서, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, 글로벌 포지셔닝 시스템(GPS) 장치, 컴퍼스, 가속도계, 자이로스코프, 스피커, 카메라 및 대용량 저장 장치(예로서, 하드 디스크 드라이브, 컴팩트 디스크(CD), 디지털 다기능 디스크(DVD) 등)를 포함하지만 이에 한정되지 않는다.
통신 칩(1006)은 컴퓨팅 장치(1000)로의 그리고 그로부터의 데이터의 전송을 위한 무선 통신을 가능하게 한다. 용어 "무선" 및 그의 파생어들은 무형 매체를 통해 피변조 전자기 복사선의 사용을 통해 데이터를 통신할 수 있는 회로, 장치, 시스템, 방법, 기술, 통신 채널 등을 설명하는 데 사용될 수 있다. 이 용어는 관련 장치들이 어떠한 유선도 포함하지 않는다는 것을 시사하지 않지만, 일부 실시예들에서는 포함하지 않을 수 있다. 통신 칩(1006)은 Wi-Fi(IEEE 802.11 패밀리), WiMAX(IEEE 802.16 패밀리), IEEE 802.20, 롱텀 에볼루션(LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 이들의 파생물들은 물론, 3G, 4G, 5G 및 그 이상으로 지시되는 임의의 다른 무선 프로토콜들을 포함하지만 이에 한정되지 않는 임의의 다양한 무선 표준들 또는 프로토콜들을 구현할 수 있다. 컴퓨팅 장치(1000)는 복수의 통신 칩(1006)을 포함할 수 있다. 예를 들어, 제1 통신 칩(1006)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용화될 수 있고, 제2 통신 칩(1006)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 장거리 무선 통신에 전용화될 수 있다.
컴퓨팅 장치(1000)의 프로세서(1004)는 프로세서(1004) 내에 패키징되는 집적 회로 다이를 포함한다. 본 발명의 일부 구현들에서, 프로세서의 집적 회로 다이는 본 발명의 구현들에 따라 내장되는 스핀 전달 토크 메모리와 같은 하나 이상의 장치들을 포함한다. 용어 "프로세서"는 레지스터들 및/또는 메모리로부터의 전자 데이터를 처리하여 그러한 전자 데이터를 레지스터들 및/또는 메모리 내에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 장치 또는 장치의 부분을 지칭할 수 있다.
통신 칩(1006)은 또한 통신 칩(1006) 내에 패키징되는 집적 회로 다이를 포함한다. 본 발명의 다른 구현에 따르면, 통신 칩의 집적 회로 다이는 본 발명의 구현들에 따라 내장되는 스핀 전달 토크 메모리와 같은 하나 이상의 장치를 포함한다.
추가적인 구현들에서, 컴퓨팅 장치(1000) 내에 수용되는 다른 컴포넌트는 본 발명의 구현들에 따라 내장되는 스핀 전달 토크 메모리와 같은 하나 이상의 장치를 포함하는 집적 회로 다이를 포함할 수 있다.
다양한 구현들에서, 컴퓨팅 장치(1000)는 랩탑, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, 개인 휴대 단말기(PDA), 울트라 모바일 PC, 모바일 폰, 데스크탑 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 뮤직 플레이어 또는 디지털 비디오 레코더일 수 있다. 추가적인 구현들에서, 컴퓨팅 장치(1000)는 데이터를 처리하는 임의의 다른 전자 장치일 수 있다.
따라서, 본 발명의 하나 이상의 실시예는 일반적으로 마이크로일렉트로닉 메모리의 제조와 관련된다. 마이크로일렉트로닉 메모리는 비휘발성일 수 있으며, 이 메모리는 급전 받지 않을 때에도 저장된 정보를 유지할 수 있다. 본 발명의 하나 이상의 실시예는 비휘발성 마이크로일렉트로닉 메모리 장치들을 위한 스핀 전달 토크 메모리 요소의 제조와 관련된다. 그러한 요소는 내장된 비휘발성 메모리 내에서, 예를 들어 그의 비휘발성을 위해 또는 내장된 동적 랜덤 액세스 메모리(eDRAM)에 대한 대체물로서 사용될 수 있다. 예를 들어, 그러한 요소는 주어진 기술 노드 내의 경쟁적인 셀 크기들의 1T-1X 메모리(X = 커패시터 또는 저항기)를 위해 사용될 수 있다.
따라서, 반금속들을 갖는 STTM 장치들 및 장치들의 기록 및 판독 방법들이 개시되었다. 일 실시예에서, 자기 터널링 접합은 자유 자기층, 고정 자기층 및 자유 자기층과 고정 자기층 사이에 배치된 유전층을 포함한다. 자유 자기층 및 고정 자기층 중 하나 또는 양자는 유전층과의 계면에 반금속 재료를 포함한다. 그러나, 일 실시예에서는, 고정 자기층만이 유전층과의 계면에 반금속 재료를 포함한다.
Claims (22)
- 자기 터널링 접합으로서,
자유 자기층;
고정 자기층; 및
상기 자유 자기층과 상기 고정 자기층 사이에 배치된 유전층
을 포함하고,
상기 자유 자기층 및 상기 고정 자기층 중 하나 또는 양자는 상기 유전층과의 계면에 반금속 재료(half-metal material)를 포함하고, 상기 반금속 재료는 Ni2MnAl, Ni2MnIn, Ni2MnSn, Ni2MnSb, Ni2MnGa, Pd2MnAl, Pd2MnIn, Pd2MnSn, Pd2MnSb, Fe3Si, Fe2VAl, Mn2VGa 및 Co2FeGe를 포함하는 그룹으로부터 선택되는 자기 터널링 접합. - 제1항에 있어서,
상기 고정 자기층만이 상기 유전층과의 상기 계면에 반금속 재료를 포함하는 자기 터널링 접합. - 제2항에 있어서,
상기 고정 자기층은 상기 고정 자기층과 상기 유전층의 상기 계면으로부터 원위에서(distal) 상기 반금속 재료에 인접하는 강자성 재료를 더 포함하는 자기 터널링 접합. - 제2항에 있어서,
상기 자유 자기층은 강자성 재료를 포함하는 자기 터널링 접합. - 제4항에 있어서,
상기 자유 자기층은 상기 자유 자기층과 상기 유전층의 상기 계면으로부터 원위에서 상기 강자성 재료에 인접하는 반금속 재료를 더 포함하는 자기 터널링 접합. - 제1항에 있어서,
상기 반금속 재료는 휴슬러 위상(Heusler phase)에 기초하는 강자성 금속 합금인 자기 터널링 접합. - 삭제
- 제1항에 있어서,
상기 고정 자기층과 상기 유전층의 상기 계면으로부터 원위에서 상기 고정 자기층에 인접하는 반강자성층을 더 포함하는 자기 터널링 접합. - 비휘발성 메모리 장치로서,
제1 전극;
상기 제1 전극 위에 배치된 고정 자기층;
상기 고정 자기층 위에 배치된 자유 자기층;
상기 자유 자기층 위에 배치된 제2 전극;
상기 자유 자기층과 상기 고정 자기층 사이에 배치된 유전층 - 상기 자유 자기층 및 상기 고정 자기층 중 하나 또는 양자는 상기 유전층과의 계면에 반금속 재료를 포함하고, 상기 반금속 재료는 Ni2MnAl, Ni2MnIn, Ni2MnSn, Ni2MnSb, Ni2MnGa, Pd2MnAl, Pd2MnIn, Pd2MnSn, Pd2MnSb, Fe3Si, Fe2VAl, Mn2VGa 및 Co2FeGe를 포함하는 그룹으로부터 선택됨 -; 및
상기 제1 또는 제2 전극, 소스 라인 및 워드 라인에 전기적으로 접속된 트랜지스터
를 포함하는 비휘발성 메모리 장치. - 제9항에 있어서,
상기 트랜지스터는 상기 소스 라인, 상기 워드 라인, 및 상기 제1 전극 또는 상기 제2 전극에 전기적으로 접속되는 비휘발성 메모리 장치. - 제9항에 있어서,
상기 고정 자기층만이 상기 유전층과의 상기 계면에 반금속 재료를 포함하는 비휘발성 메모리 장치. - 제11항에 있어서,
상기 고정 자기층은 상기 고정 자기층과 상기 유전층의 상기 계면으로부터 원위에서 상기 반금속 재료와 상기 제1 전극 사이에 배치된 강자성 재료를 더 포함하는 비휘발성 메모리 장치. - 비휘발성 메모리 장치를 판독하는 방법으로서,
고정 자기층 상에 배치된 제1 전극을 접지시키는 단계 - 상기 고정 자기층 위에 자유 자기층이 배치되고, 상기 자유 자기층과 상기 고정 자기층 사이에 유전층이 배치되고, 상기 고정 자기층은 상기 유전층과의 계면에 반금속 재료를 포함하고, 상기 반금속 재료는 Ni2MnAl, Ni2MnIn, Ni2MnSn, Ni2MnSb, Ni2MnGa, Pd2MnAl, Pd2MnIn, Pd2MnSn, Pd2MnSb, Fe3Si, Fe2VAl, Mn2VGa 및 Co2FeGe를 포함하는 그룹으로부터 선택됨 -;
상기 자유 자기층 상에 배치된 제2 전극을 음으로 바이어싱하는 단계; 및
상기 제2 전극을 음으로 바이어싱할 때 상기 자유 자기층, 상기 유전층 및 상기 고정 자기층을 통과하는 전류의 저항을 측정하는 단계
를 포함하는 방법. - 제13항에 있어서,
상기 제2 전극을 음으로 바이어싱하는 단계는 상기 제2 전극에 결합된 트랜지스터를 이용하여 바이어싱하는 단계를 포함하는 방법. - 제13항에 있어서,
상기 전류의 저항을 측정하는 단계는 휴슬러 위상에 기초하는 강자성 금속 합금을 통과하는 전류의 저항을 측정하는 단계를 포함하는 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2011/065882 WO2013095336A1 (en) | 2011-12-19 | 2011-12-19 | Spin transfer torque memory (sttm) device with half-metal and method to write and read the device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140101811A KR20140101811A (ko) | 2014-08-20 |
| KR101624815B1 true KR101624815B1 (ko) | 2016-05-26 |
Family
ID=48669003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020147016514A KR101624815B1 (ko) | 2011-12-19 | 2011-12-19 | 반금속을 갖는 스핀 전달 토크 메모리(sttm) 장치, 및 장치 기록 및 판독 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9728238B2 (ko) |
| KR (1) | KR101624815B1 (ko) |
| CN (1) | CN103999219A (ko) |
| TW (1) | TWI529708B (ko) |
| WO (1) | WO2013095336A1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015147813A1 (en) * | 2014-03-26 | 2015-10-01 | Intel Corporation | Techniques for forming spin-transfer torque memory (sttm) elements having annular contacts |
| US10263036B2 (en) * | 2014-09-25 | 2019-04-16 | Intel Corporation | Strain assisted spin torque switching spin transfer torque memory |
| US10522739B2 (en) | 2015-06-26 | 2019-12-31 | Intel Corporation | Perpendicular magnetic memory with reduced switching current |
| US10891974B1 (en) | 2017-06-07 | 2021-01-12 | Sandisk Technologies Llc | Magnetic head with current assisted magnetic recording and method of making thereof |
| US10896690B1 (en) * | 2017-06-07 | 2021-01-19 | Sandisk Technologies Llc | Magnetic head with current assisted magnetic recording and method of making thereof |
| US10381548B1 (en) | 2018-02-08 | 2019-08-13 | Sandisk Technologies Llc | Multi-resistance MRAM |
| US10374148B1 (en) * | 2018-02-08 | 2019-08-06 | Sandisk Technologies Llc | Multi-resistance MRAM |
| US11502188B2 (en) | 2018-06-14 | 2022-11-15 | Intel Corporation | Apparatus and method for boosting signal in magnetoelectric spin orbit logic |
| US11411173B2 (en) * | 2018-06-15 | 2022-08-09 | Intel Corporation | Perpendicular spin transfer torque devices with improved retention and thermal stability |
| US11476412B2 (en) | 2018-06-19 | 2022-10-18 | Intel Corporation | Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory |
| US11616192B2 (en) | 2018-06-29 | 2023-03-28 | Intel Corporation | Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication |
| US10891975B1 (en) | 2018-10-09 | 2021-01-12 | SanDiskTechnologies LLC. | Magnetic head with assisted magnetic recording and method of making thereof |
| US11017801B1 (en) | 2018-10-09 | 2021-05-25 | Western Digital Technologies, Inc. | Magnetic head with assisted magnetic recording and method of making thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120068139A1 (en) | 2010-09-16 | 2012-03-22 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793279A (en) * | 1996-08-26 | 1998-08-11 | Read-Rite Corporation | Methods and compositions for optimizing interfacial properties of magnetoresistive sensors |
| US6958927B1 (en) | 2002-10-09 | 2005-10-25 | Grandis Inc. | Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element |
| US7190611B2 (en) | 2003-01-07 | 2007-03-13 | Grandis, Inc. | Spin-transfer multilayer stack containing magnetic layers with resettable magnetization |
| US6977801B2 (en) * | 2003-02-24 | 2005-12-20 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetoresistive device with exchange-coupled structure having half-metallic ferromagnetic Heusler alloy in the pinned layer |
| KR100624417B1 (ko) | 2004-01-31 | 2006-09-18 | 삼성전자주식회사 | 터널링 자기 저항 소자 |
| JP2005228998A (ja) * | 2004-02-13 | 2005-08-25 | Japan Science & Technology Agency | 磁性薄膜及びそれを用いた磁気抵抗効果素子並びに磁気デバイス |
| US7489541B2 (en) * | 2005-08-23 | 2009-02-10 | Grandis, Inc. | Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements |
| WO2007126071A1 (ja) * | 2006-04-27 | 2007-11-08 | Japan Science And Technology Agency | 磁性薄膜及びそれを用いた磁気抵抗効果素子並びに磁気デバイス |
| US7672088B2 (en) * | 2006-06-21 | 2010-03-02 | Headway Technologies, Inc. | Heusler alloy with insertion layer to reduce the ordering temperature for CPP, TMR, MRAM, and other spintronics applications |
| US20090168269A1 (en) * | 2007-12-28 | 2009-07-02 | Matthew Joseph Carey | Current perpendicular to plane spin valve with high-polarization material in ap1 layer for reduced spin torque |
| US8057925B2 (en) * | 2008-03-27 | 2011-11-15 | Magic Technologies, Inc. | Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same |
| US20100103565A1 (en) * | 2008-10-27 | 2010-04-29 | Seagate Technology Llc | St-ram employing heusler alloys |
| JP5661995B2 (ja) * | 2008-12-15 | 2015-01-28 | エイチジーエスティーネザーランドビーブイ | 磁気抵抗効果型磁気ヘッド |
| WO2010134435A1 (ja) * | 2009-05-22 | 2010-11-25 | 独立行政法人物質・材料研究機構 | 強磁性トンネル接合体およびそれを用いた磁気抵抗効果素子 |
| FR2946183B1 (fr) * | 2009-05-27 | 2011-12-23 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin. |
| US8796794B2 (en) | 2010-12-17 | 2014-08-05 | Intel Corporation | Write current reduction in spin transfer torque memory devices |
-
2011
- 2011-12-19 US US13/996,500 patent/US9728238B2/en active Active
- 2011-12-19 WO PCT/US2011/065882 patent/WO2013095336A1/en active Application Filing
- 2011-12-19 CN CN201180075623.XA patent/CN103999219A/zh active Pending
- 2011-12-19 KR KR1020147016514A patent/KR101624815B1/ko active IP Right Grant
-
2012
- 2012-11-15 TW TW101142604A patent/TWI529708B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120068139A1 (en) | 2010-09-16 | 2012-03-22 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory |
| JP2012064776A (ja) | 2010-09-16 | 2012-03-29 | Toshiba Corp | 磁気抵抗素子及び磁気メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201329973A (zh) | 2013-07-16 |
| US20130336045A1 (en) | 2013-12-19 |
| US9728238B2 (en) | 2017-08-08 |
| KR20140101811A (ko) | 2014-08-20 |
| TWI529708B (zh) | 2016-04-11 |
| CN103999219A (zh) | 2014-08-20 |
| WO2013095336A1 (en) | 2013-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101624815B1 (ko) | 반금속을 갖는 스핀 전달 토크 메모리(sttm) 장치, 및 장치 기록 및 판독 방법 | |
| US9882123B2 (en) | Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same | |
| US9496486B2 (en) | Perpendicular spin transfer torque memory (STTM) device having offset cells and method to form same | |
| JP6176882B2 (ja) | スピンホールｍｔｊデバイスを有するクロスポイントアレイのｍｒａｍ | |
| TWI590242B (zh) | 具有耦合的自由磁性層之垂直自旋轉移力矩記憶體（ｓｔｔｍ）裝置 | |
| CN106953005B (zh) | 磁性元件和存储装置 | |
| US20140217487A1 (en) | Stt-mram and method of manufacturing the same | |
| US9741929B2 (en) | Method of making a spin-transfer-torque magnetoresistive random access memory (STT-MRAM) | |
| TW201532040A (zh) | 儲存元件、儲存裝置及磁頭 | |
| TWI552398B (zh) | 具有地形平滑電極的自旋轉移扭矩記憶體（ｓｔｔｍ）裝置及其形成方法 | |
| KR20120023560A (ko) | 기억 소자 및 기억 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 4 |