KR20090095503A - 비휘발성 자기 메모리 장치 - Google Patents

비휘발성 자기 메모리 장치 Download PDF

Info

Publication number
KR20090095503A
KR20090095503A KR1020090018491A KR20090018491A KR20090095503A KR 20090095503 A KR20090095503 A KR 20090095503A KR 1020090018491 A KR1020090018491 A KR 1020090018491A KR 20090018491 A KR20090018491 A KR 20090018491A KR 20090095503 A KR20090095503 A KR 20090095503A
Authority
KR
South Korea
Prior art keywords
recording layer
modulus
shape
young
axis
Prior art date
Application number
KR1020090018491A
Other languages
English (en)
Inventor
하지메 야마기시
쇼지 이치카와
다카시 기노시타
마사노리 호소미
미쓰하루 쇼지
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20090095503A publication Critical patent/KR20090095503A/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

비휘발성 자기 메모리 장치는, 기록층을 가지는 적층 구조체, 적층 구조체의 하부에 전기적으로 접속된 제1 배선, 적층 구조체의 상부에 전기적으로 접속된 제2 배선, 및 적층 구조체를 둘러싸는 층간 절연층을 포함하는 자기저항 효과 소자를 구비한다. 자기저항 효과 소자는, 층간 절연층을 구성하는 재료의 영률(Young modulus)보다 낮은 영률을 가지는 저영률 영역을 더 포함한다. 기록층은 자화 용이축 및 자화 용이축과 직교하는 자화 곤란축을 갖는다. 기록층을 구성하는 재료의 자왜 상수 λ가 양의 값이거나 또는 음의 값 일때에, 저영률 영역은 각각 기록층의 자화 용이축의 연재 영역 또는 자화 곤란축의 연재 영역에 배치된다.
층간 절연층, 자화 용이축, 자화 곤란축, 영률, 자왜 상수

Description

비휘발성 자기 메모리 장치{NONVOLATILE MAGNETIC MEMORY DEVICE}
본 발명은 2008년 3월 5일자로 일본 특허청에 출원된 일본 특허 출원 번호 JP2008-0543641호에 관련된 기술 요지를 포함하고 있으며, 상기 특허 출원은 그 전체 내용이 발명의 일부로서 본 명세서에 원용되어 있다.
본 발명은 비휘발성 자기 메모리 장치에 관한 것이다.
정보 통신 기기, 특히 휴대 단말기 등의 개인용 소형 기기의 비약적인 보급에 따라, 이들을 구성하는 메모리 소자 또는 로직 소자 등의 각종 반도체 장치에는 고집적화, 고속화, 저전력화 등의 보다 높은 고성능화가 요구되고 있다. 특히, 비휘발성 메모리는 유비쿼터스 시대에 필요 불가결한 것으로 고려되고 있다. 전원의 소모 또는 트러블의 경우, 또는 서버와 네트워크가 어떠한 장해에 의해 단절된 경우에도, 비휘발성 메모리에 의해 중요한 정보를 보존 및 보호할 수 있다. 또한, 최근의 휴대 기기는 불필요한 회로 블록을 스탠바이 상태로 하여 가능한 한 소비 전력을 억제하도록 설계되어 있지만, 고속의 공작물 메모리와 대용량 스토리지 메모리를 겸할 수 있는 비휘발성 메모리가 실현될 수 있으면, 소비 전력과 메모리의 낭비를 없앨 수 있다. 또한, 전원을 투입하는 순간에 기동할 수 있는 "인스턴트- 온" 기능도 고속의 대용량의 비휘발성 메모리가 실현될 수 있으면 가능하게 된다.
비휘발성 메모리로서, 반도체 재료를 사용한 플래시 메모리 및 강유전체 재료를 사용한 강유전체형 비휘발성 반도체 메모리(FERAM, Ferroelectric Random Access Memory) 등을 들 수 있다. 그러나, 플래시 메모리는 기입 속도가 마이크로초의 오더이어서, 기입 속도가 늦다는 문제점이 있다. 한편, FERAM은 재기입 가능 횟수가 1012∼1014이며, SRAM 또는 DRAM 대신에 FERAM을 사용하기에는 FERAM의 재기입 가능 횟수가 충분하지 못하고, 또한 강유전체층의 미세 가공이 어렵다는 문제가 지적되고 있다.
이러한 문제점을 갖지 않는 비휘발성 메모리로서, MRAM(Magnetic Random Access Memory)이라는 비휘발성 자기 메모리 소자가 주목되고 있다. 이 MRAM 중에서, TMR(Tunnel Magnetoresistance) 효과를 사용한 MRAM은, 최근의 TMR 재료의 특성 향상에 의해 주목을 받고 있다(예를 들면, 비특허 문헌 1참조). TMR 타입의 MRAM은 구조가 단순하고, 스케일링(scaling)도 용이하며, 또한 자기 모멘트의 회전에 의해 기록을 행하기 때문에 재기입 가능 횟수가 크다. 또한, 매우 짧은 액세스 시간이 예상되고, 이미 100 MHz로 동작 가능한 것으로 언급되고 있다(예를 들면, 비특허 문헌 2참조).
TMR 타입의 MRAM(이하, 단지, MRAM이라고 함)의 모식적인 일부 단면도를 도 18에 나타낸다. 이 MRAM은 MOSFET로 이루어지는 선택용 트랜지스터(TR)에 접속된 자기 터널 접합(Magnetic Tunneling Junction) 소자(MTJ 소자로 지칭하기도 함)를 포함한다.
MTJ 소자는, 제1 강자성체층(2051), 터널 절연막(2052), 제2 강자성체층의 적층 구조를 가진다. 제1 강자성체층(2051)은, 보다 구체적으로, 예를 들면 아래로부터 반강자성체층(2051A)과 강자성체층(고착층 또는 자화 고정층(2051B)이라고도 함)의 2층 구성을 가지고, 이들 2개의 층의 사이에 발생하는 교환 상호작용에 의해 강한 일방향의 자기적 이방성을 가진다. 자화 방향이 비교적 용이하게 회전하는 제2 강자성체층은 자유층 또는 기록층으로도 지칭된다. 그리고, 이하의 설명에서, 제2 강자성체층을 기록층(2053)이라고 하는 경우도 있다. 터널 절연막(2052)은, 기록층(2053)과 자화 고정층(2051B) 사이의 자기적 결합을 차단하는 동시에, 터널 전류를 흐르게 하는 역할을 담당한다. MRAM과 MRAM을 접속시키는 비트 라인(BL)(제2 배선)은 층간 절연층(26) 상에 형성되어 있다. 비트 라인(BL)과 기록층(2053) 사이에 설치된 캡층(2061)은 비트 라인(BL)을 구성하는 원자와 기록층(2053)을 구성하는 원자의 상호 확산의 방지, 접촉 저항의 저감, 및 기록층(2053)의 산화 방지를 담당하고 있다. 도면 중, 참조 번호 "2041"은 반강자성체층(2051A)의 하면에 접속된 제1 배선을 나타낸다.
또한, MTJ 소자의 아래쪽에는 제2 하층 절연층(24)을 사이에 두고 기입 워드 라인(WWL)이 배치되어 있다. 그리고, 기입 워드 라인(WWL)의 연장 방향(제1 방향)과 비트 라인(BL)(제2 배선)의 연장 방향(제2 방향)은 통상적으로 서로 직교하고 있다.
한편, 선택용 트랜지스터(TR)는 소자 분리 영역(11)에 의해 에워싸인 실리콘 반도체 기판(10)의 부분에 형성되어 있고, 제1 하층 절연층(21)에 의해 덮혀져 있다. 그리고, 한쪽의 소스/드레인 영역(14B)은, 텅스텐 플러그를 포함하는 접속 구멍(22), 랜딩 패드부(23), 및 텅스텐 플러그를 포함하는 접속 구멍(25)을 통하여 MTJ 소자의 제1 배선(2041)에 접속되어 있다. 또한, 다른 쪽의 소스/드레인 영역(14A)은 텅스텐 플러그(15)를 통하여 감지 라인(16)에 접속되어 있다. 도면 중, 참조 번호 "12"는 게이트 전극(이른바 워드 라인으로서 기능하는)을 나타내고, 참조 번호 "13"은 게이트 절연막을 나타낸다. 그리고, MRAM 어레이에서, 비트 라인(BL) 및 기입 워드 라인(WWL)을 포함하는 격자의 교점(중첩 영역)의 각각에 MRAM이 배치되어 있다.
이와 같은 구성의 MRAM에의 데이터의 기입에서는, 비트 라인(BL)에 정방향 또는 부방향의 전류를 흐르게 하고, 또한 기입 워드 라인(WWL)에 일정 방향의 전류를 흐르게 하여, 그 결과 생성되는 합성 자계에 의해 기록층(2053)의 자화의 방향을 변경한다. 그러므로, 기록층(2053)에 "1" 또는 "0"이 기록된다.
한편, 데이터의 판독은, 선택용 트랜지스터(TR)를 온 상태로 하고, 비트 라인(BL)에 전류를 흘려, 자기저항 효과에 의한 터널 전류의 변화를 감지 라인(16)에 의해 검출함으로써 행한다. 기록층(2053)과 자화 고정층(2051B)의 자화 방향이 같은 경우에는 저저항으로 되고(이 상태를 예를 들면 "0"으로 함), 기록층(2053)과 자화 고정층(2051B)의 자화 방향이 반평행(anti-parallel)인 경우에는 고저항으로 된다(이 상태를 예를 들면 "1"로 함).
이와 같이, MRAM에서, 기록한 정보를 안정적으로 유지하기 위해서는, 정보가 기록되는 기록층(2053)이 일정한 보자력을 가지고 있는 것이 필요하다. 한편, 기록된 정보를 재기입하기 위해서는, 비트 라인(BL)에 어느 정도의 전류가 흐르게 할 필요가 있다. 그러나, MRAM의 미세화에 따라 비트 라인(BL)도 가늘어지므로, 충분한 전류를 흐르게 하는 것이 곤란해지고 있다. 이러한 이유로, 보다 적은 전류로 자화 반전이 가능한 구성으로서, 스핀 주입에 의한 자화 반전을 응용한 스핀 주입형 자기저항 효과 소자가 주목되고 있다(예를 들면, 일본 특허출원 공개번호 2003-17782를 참조). 여기서, 스핀 주입에 의한 자화 반전이란, 자성체 내를 통과하여 스핀 편극된 전자가 다른 자성체에 주입되는 것에 의해, 다른 자성체에서 자화 반전이 발생하는 현상이다.
스핀 주입형 자기저항 효과 소자의 개념도를 도 2의 (a)에 나타낸다. 이 스핀 주입형 자기저항 효과 소자는 GMR(Giant Magnetoresistance, 거대 자기저항) 효과를 가지는 적층막 또는 TMR 효과를 가지는 적층막을 포함하는 자기저항 효과 적층막을 포함한다. 자기저항 효과 적층막은 2개의 배선(41, 42) 사이에 협지된 구조를 가진다. 구체적으로, 자기저항 효과 적층막은, 정보를 기록하는 기능을 담당하는 기록층(자화 반전층 또는 자유층이라고도 함)(53)과 자화 방향이 고정되어 있고 스핀 필터로서 기능하는 자화 참조층(고착층이라고도 함)(51)이, 비자성체막(52)을 사이에 두고 적층된 구조를 갖는다. 전류는 막 표면에 수직 방향으로 흐른다(도 2의 (a)를 참조). 기록층(53)의 개략 평면도가 도 2의 (b)에 도시되어 있다. 기록층(53)의 크기는 기록층(53)을 구성하는 자성 재료의 종류 또는 막두께에 좌우되며, 단일 자기 도메인을 촉진하고 또한 스핀 주입 자화 반전의 임계 전류 Ic 를 저감하기 위해 대체로 200 nm 이하로 된다. 기록층(53)은 적당한 자기 이방성에 의해 2개 이상의 복수의 자화 방향(예를 들면, 도 2의 (a)에서 수평 방향의 화살표에 의해 나타낸 2개의 방향인 제1 방향 및 제2 방향)을 취할 수 있으며, 각각의 자화 방향은 기록되는 정보에 대응한다. 도 2의 (b)의 예에서는, 기록층(53)의 평면 형상을 긴 타원형 상태로 함으로써 자기 형상 이방성을 부여한 예를 나타낸다. 즉, 기록층(53)은, 제1 방향 및 제2 방향에 평행한 자화 용이축과, 이 자화 용이축에 직교하는 자화 곤란축을 가지고 있다. 자화 용이축을 따른 기록층(53)의 길이는 자화 곤란축을 따른 기록층(53)의 길이보다 길다.
도 19는 메모리 셀 사이즈와 기입 전류 간의 관계를 나타낸다. 도 19의 우측 세로축은 메모리 셀 사이즈(F2)를 나타내고, 좌측 세로축은 기입 전류를 나타내고, 가로축은 MTJ 소자의 단변(short side)의 사이즈를 나타낸다. 도 19로부터 명백한 바와 같이, 스핀 주입 자화 반전형은 소자 사이즈가 축소될 때에 기입 전류도 감소된다. 또한, 셀 사이즈가 임베디드 DRAM과 동일할 때에, 기입 전류는 100 ㎂로 작아지게 된다. 한편, 종래형의 MRAM은 소자 사이즈의 축소화에 따라 기입 전류가 대폭 증가한다. 또한, 6-트랜지스터형의 SRAM(6-TSRAM)과 동일한 셀 사이즈의 경우, 기입 전류가 1 ㎃로 된다.
이와 같은 스핀 주입형 자기저항 효과 소자에서는, MRAM과 비교하여 디바이스 구조를 단순화할 수 있다. 또한, 스핀 주입에 의한 자화 반전을 이용함으로써, 외부 자계에 의해 자화 반전이 발생되는 MRAM과 비교하여, 소자의 미세화가 진행되 어도, 전술한 바와 같이, 기입 전류가 증가하지 않게 되는 이점이 있다.
(비특허 문헌 1) Wang et al., "Feasibility of Ultra-Dense Spin-Tunneling Random Access Memory", IEEE Transactions on Magnetics, Vol.33, November(1997), pp.4498-4512
(비특허 문헌 2) R. Scheuerlein et al., "A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell", 2000 IEEE International Solid-State Circuits Conference Digest of Technical Papers, Feb. 2000, pp.128-129
그런데, MRAM, 또는 스핀 주입형 자기저항 효과 소자와 같은 자기저항 효과 소자로서의 특성을 유지하기 위해서는, 열에 의한 자화의 반전이 발생되지 않도록 열안정성 지표 Δ를 일정한 값 이상으로 확보할 필요가 있다. 일반적으로, 열안정성 지표 Δ는 60 이상 필요한 것으로 알려져 있다. 이 열안정성 지표 Δ는 다음의 식 1에 의해 나타내는 것이 가능하다.
Δ = (MsㆍVㆍHk)/(2ㆍkBㆍT)
여기서, Ms는 기록층의 포화 자화 레벨이고, V는 기록층의 체적이며, Hk는 기록층의 이방성 자계이고, kB는 볼츠만 상수이며, T는 기록층의 절대 온도이다.
식 1로부터, 열안정성 지표 Δ는, 포화 자화 레벨 Ms의 증가, 체적 V의 증가, 이방성 자계 Hk의 증가와 함께 증가하는 것을 알 수 있다. 여기서, 기록층의 이방성 자계 Hk는, 결정 내에서 스핀을 소정 방향으로 향하게 하는 이방성 에너지(결정 자기 이방성 에너지)에 대응하는 양이다. 결정 자기 이방성 에너지는, 결정의 구조 및 배향에 의존하여 정해지는 스핀의 방향을 고정하기 위해 필요한 에너지이다.
한편, 자성이 각종의 자화 과정 후에도 대체로 제로로 될 때의 자화된 방향과는 반대 방향의 자장의 강도인 보자력(항자력) Hc가, 자화 반전의 용이함을 추측하는 값으로서 이용된다. 이방성 자계 Hk와 보자력 Hc는 재료 개발 또는 디바이스 개발에 필요한 파라미터로서 구분하여 사용할 수 있으며, 양자는 대응 관계에 있으므로, 보자력 Hc의 증가는 이방성 자계 Hk의 증가로 연결되어, 그 결과, 식 1로부터 알 수 있는 바와 같이 열안정성 지표 Δ를 향상시킬 수 있다. 여기서, 보자력 Hc는 다음의 식 2에 나타낸 바와 같이 기록층을 구성하는 재료가 가지는 고유치(식 2의 우변의 첫 번째 항), 기록층의 형상에 따른 값(식 2의 우변의 두 번째 항), 기록층의 내부 응력에 따른 값(식 2의 우변의 세 번째 항) 등의 합계에 의해 표현된다.
Hc = Hc-film + (1/4π)ㆍ{(Msㆍt)/W}ㆍf(r) + 3(λ/Ms)ㆍσ + A
여기서, Hc-film는 박막 상태에 있는 기록층의 보자력이고, t는 기록층의 막두께이며, W는 기록층의 자화 곤란축을 따른 길이이고, f(r)은 기록층에서의 형상 이방성의 함수이며, r은 기록층의 애즈펙트비(자화 용이축을 따른 길이/자화 곤란축을 따른 길이)이고, λ는 기록층을 구성하는 재료의 자왜 상수(magnetostriction constant)이며, σ는 자화 용이축에 따른 기록층에서의 응력(양의 값은 인장 응력이며, 음의 값은 압축력이다)이며, A는 상수이다.
그런데, 상기한 식 2의 우변의 첫 번째 항은 기록층을 구성하는 재료가 가지는 고유의 값이므로, 우변의 첫 번째 항의 값은 기록층을 구성하는 재료에 따라 일의적으로 결정된다. 식 2의 우변 두 번째 항은 기록층의 형상에 따른 값이며, 기록층의 애즈펙트비를 크게 하고, 형상 이방성을 증대시킴으로써, 우변의 두 번째 항의 값을 증대시킬 수 있지만, 기록층의 애즈펙트비는 셀 사이즈 등에 의해 제한 된다.
따라서, 식 2로부터, 보자력 Hc의 값을 증가시키기 위해서는, 식 2의 우변의 세 번째 항의 값을 증가시키는 것이 가장 효과적이다. 여기서, 식 2의 우변의 세 번째 항에서의 포화 자화 레벨 Ms의 값 및 자왜 상수 λ의 값은 기록층을 구성하는 재료에 따라 일의적으로 결정된다. 이러한 이유로, 식 2의 우변의 세 번째 항의 값을 증가시키기 위해서는, 자화 용이축에 따른 응력 σ의 절대값을 증가시키는 것이 바람직하다.
따라서, 본 발명의 목적은, 보자력 Hc를 증대시킴으로써 기록층의 열안정성을 향상시킬 수 있는 구성 및 구조를 가지는 자기저항 효과 소자를 포함하는 비휘발성 자기 메모리 장치를 제공하는 것에 있다.
상기한 목적을 달성하기 위한 본 발명의 제1 양태, 제2 양태 또는 제3 양태에 따른 비휘발성 자기 메모리 장치는, (A) 기록층을 가지는 적층 구조체, (B) 적층 구조체의 하부에 전기적으로 접속된 제1 배선, (C) 적층 구조체의 상부에 전기적으로 접속된 제2 배선, 및 (D) 적층 구조체를 둘러싸는 층간 절연층을 포함하는 자기저항 효과 소자를 구비한다.
본 발명의 제1 양태에 따른 비휘발성 자기 메모리 장치에서, 상기 자기저항 효과 소자는, 상기 층간 절연층을 구성하는 재료의 영률(Young modulus)보다 낮은 영률을 가지는 저영률 영역을 더 포함하며, 상기 기록층은 자화 용이축 및 상기 자화 용이축과 직교하는 자화 곤란축을 갖는다. 상기 기록층을 구성하는 재료의 자 왜 상수 λ의 값이 양의 값일 때에, 상기 저영률 영역은 상기 기록층의 상기 자화 용이축의 연재 영역에 배치되고, 상기 기록층을 구성하는 재료의 자왜 상수 λ의 값이 음의 값일 때에, 상기 저영률 영역은 상기 기록층의 상기 자화 곤란축의 연재 영역에 배치되는 것을 특징으로 한다.
또한, 본 발명의 제2 양태에 따른 비휘발성 자기 메모리 장치에서, 상기 자기저항 효과 소자는, 상기 간 절연층을 구성하는 재료의 영률보다 높은 영률을 가지는 고영률 영역을 더 포함하며, 상기 기록층은 자화 용이축 및 상기 자화 용이축과 직교하는 자화 곤란축을 갖는다. 상기 기록층을 구성하는 재료의 자왜 상수 λ의 값이 양의 값일 때에, 상기 고영률 영역은 상기 기록층의 상기 자화 곤란축의 연재 영역에 배치되고, 상기 기록층을 구성하는 재료의 자왜 상수 λ의 값이 음의 값일 때에, 상기 고영률 영역은 상기 기록층의 자화 용이축의 연재 영역에 배치되는 것을 특징으로 한다.
또한, 본 발명의 제3 양태에 따른 비휘발성 자기 메모리 장치에서, 상기 자기저항 효과 소자는, 고영률 영역 및 상기 고영률 영역의 영률보다 낮은 영률을 가지는 저영률 영역을 더 포함하며, 상기 기록층은 자화 용이축 및 상기 자화 용이축과 직교하는 자화 곤란축을 갖는다. 상기 기록층을 구성하는 재료의 자왜 상수 λ의 값이 양의 값일 때에, 상기 고영률 영역은 상기 기록층의 상기 자화 곤란축의 연재 영역에 배치되고, 상기 저영률 영역은 상기 기록층의 상기 자화 용이축의 연재 영역에 배치된다. 상기 기록층을 구성하는 재료의 자왜 상수 λ의 값이 음의 값일 때에, 상기 고영률 영역은 상기 기록층의 상기 자화 용이축의 연재 영역에 배 치되고, 상기 저영률 영역은 상기 기록층의 상기 자화 곤란축의 연재 영역에 배치되는 것을 특징으로 한다.
본 발명의 제1 양태에 따른 비휘발성 자기 메모리 장치에서의 자기저항 효과 소자에서, 저영률 영역은 제2 배선의 연재부에 의해 형성되는 구성으로 할 수 있다. 또는, 저영률 영역은 제2 배선을 둘러싸는 상층 절연층의 연재부에 의해 형성되는 구성으로 할 수 있다.
한편, 본 발명의 제2 양태에 따른 비휘발성 자기 메모리 장치에서의 자기저항 효과 소자에서, 고영률 영역은 제2 배선의 연재부에 의해 형성되는 구성으로 할 수 있다. 또는, 고영률 영역은 제2 배선을 둘러싸는 상층 절연층의 연재부에 의해 형성되는 구성으로 할 수 있다.
이상에서 설명한 바람직한 구성을 포함하는 본 발명의 제1 양태, 제2 양태 또는 제3 양태에 따른 비휘발성 자기 메모리 장치(이하, 이들 비휘발성 자기 메모리 장치를 통칭하여, 단지 "본 발명의 비휘발성 자기 메모리 장치"라고 할 수도 있다)에서, 자기저항 효과 소자를 TMR 효과를 사용한 터널 자기저항 효과 소자로 구성할 수도 있지만, 스핀 주입에 의한 자화 반전을 응용한 스핀 주입형 자기저항 효과 소자로 구성하는 것이 보다 바람직하다. 이 경우, 적층 구조체의 아래쪽에 전계 효과 트랜지스터를 포함하는 선택용 트랜지스터가 제공될 수도 있으며, 제2 배선(예를 들면, 비트 라인)의 연장 방향은 전계 효과 트랜지스터를 구성하는 게이트 전극의 연장 방향과 평행인 형태로 하는 것이 바람직하지만, 이에 한정되지 않고, 제2 배선의 연장 방향의 투영 영상이 전계 효과 트랜지스터를 구성하는 게이트 전 극의 연장 방향의 투영 영상과 직교하는 형태로 할 수도 있다. 또한, 경우에 따라서는, 선택용 트랜지스터가 필요하지 않게 될 수도 있다.
또한, 이상에서 설명한 구성을 갖는 본 발명의 비휘발성 자기 메모리 장치에서의 자기저항 효과 소자에서, 적층 구조체의 상부와 제2 배선 사이에 접속부가 형성되어 있어도 되고, 접속부를 구성하는 재료의 영률은 층간 절연층을 구성하는 재료의 영률보다 높은 구성으로 할 수 있다. 그리고, 이와 같은 구성을 편의상 "제1 구성"으로 지칭하기도 한다. 또는, 제1 배선을 구성하는 재료의 영률이 층간 절연층을 구성하는 재료의 영률보다 높은 구성으로 할 수도 있다. 그리고, 이와 같은 구성을 편의상 "제2 구성"으로 지칭하기도 한다. 또한, 적층 구조체의 상부와 제2 배선 사이에는 접속부가 형성되어 있어도 되고, 접속부를 구성하는 재료의 영률이 층간 절연층을 구성하는 재료의 영률보다 높고, 제1 배선을 구성하는 재료의 영률이 층간 절연층을 구성하는 재료의 영률보다 높은 구성으로 할 수도 있다. 그리고, 이와 같은 구성을 편의상 "제3 구성"으로 지칭하기도 한다.
이하의 설명에서, 저영률 영역의 영률을 EL로 지칭하고, 고영률 영역을 구성하는 재료의 영률을 EH로 지칭하며, 층간 절연층을 구성하는 재료의 영률을 E0로 지칭하고, 제1 배선을 구성하는 재료의 영률을 E1으로 지칭하고, 제2 배선을 구성하는 재료의 영률을 E2로 지칭하며, 상층 절연층을 구성하는 재료의 영률을 EU로 지칭하고, 접속부를 구성하는 재료의 영률을 EC로 지칭한다.
본 발명의 제1 양태 또는 제3 양태에 따른 비휘발성 자기 메모리 장치에서의 자기저항 효과 소자에서는, 저영률 영역을 구성하는 재료로서, 도전 재료 또는 절연 재료가 이용될 수 있다. 이와 달리, 저영률 영역이 공동(cavity)에 의해 구성될 수도 있다. 여기서, 저영률 영역을 도전 재료로 구성하는 경우, 도전 재료의 예로는 현재 반도체의 배선으로서 널리 사용되고 있는 Cu, Al, Cu계 합금, 및 Al계 합금이 있다. 또한, 도전 재료의 다른 예로는 Au, Pt, Ta, Sn, In, Ag, Pb, Nb, Zn, Ni, Co, Fe, V, Cr, Ti 및 Mg를 들 수 있고, 또한 이들을 주성분으로 하는 합금 및 이들의 질화물 등이 있다. 또한, 저영률 영역을 절연 재료로 구성하는 경우, 관계되는 절연 재료로서 SiOC, SiO, SiCN, 저유전율을 가지는 절연 재료인 유기 SOG, 폴리이미드계 수지 및 불소계 수지와 같은 저유전율 절연 재료(예를 들면, 탄화불소, 비정질 테트라플루오르에틸렌, 폴리테트라플루오르에틸렌, 폴리아릴에테르, 불화 아릴에테르, 불화 폴리이미드, 파릴렌, 벤조시크로부텐, 비정질 카본, 시클로퍼플루오로카본 폴리머, 불화 플러렌), Silk(The Dow Chemical Co.의 상표이며, 도포형 저유전율 층간 절연막 재료), Flare(Honeywell Electronic Materials Co.의 상표이며, 폴리아릴에테르(PAE)계 재료)가 있다. 저영률 영역을 구성하는 재료를, 예를 들면, E0 - EL ≥ 1×1010 Pa(10 GPa), 바람직하게는, E0 - EL ≥ 5×1010 Pa(50 GPa)를 충족시키는 재료로부터 적당히 선택하면 된다.
한편, 본 발명의 제2 양태 또는 제3 양태에 따른 비휘발성 자기 메모리 장치에서의 자기저항 효과 소자에서는, 고영률 영역을 구성하는 재료로서, 도전 재료 또는 절연 재료를 들 수 있다. 여기서, 고영률 영역을 도전 재료로 구성하는 경우, 도전 재료의 예로는, 반도체의 배선으로서 널리 사용되고 있는 Cu, Al, Cu계 합금 및 Al계 합금이 있다. 도전 재료의 다른 예로는 Ir, W, Rh, Ru 및 Mo과, 이들 재료로 이루어지는 층의 적층 구조와, 이들을 주성분으로 하는 합금이 있다. 또한, 고영률 영역을 절연 재료로 구성하는 경우, 절연 재료의 예로는, SiN계(Si3N4)가 대표적이지만, SiOC, SiO, SiCN, 저유전율을 가지는 절연 재료인 유기 SOG, 및 폴리이미드계 수지와 불소계 수지와 같은 저유전율 절연 재료가 있다. 일반적으로, 저유전율 절연 재료는 저영률의 재료로 되어 있지만, 성막 방법 또는 적층 구조에 의해 고영률화시키는 것이 가능하므로, 특별히 한정되지는 않는다. 그리고, 고영률 영역을 구성하는 재료를, 예를 들면, EH - E0 ≥ 1×1010 Pa(10 GPa), 바람직하게는, EH - E0 ≥ 5×1010 Pa를 충족시키는 재료로부터 적당히 선택하면 된다.
또한, 이상에서 설명한 바람직한 구성을 포함하는 본 발명의 비휘발성 자기 메모리 장치에서의 자기저항 효과 소자에서, 제1 배선을 구성하는 재료의 예로는, Ir, Re, Rh, Ru, Mo, W, TiN, TiB2, ZrB2, ZrN, VB2, NbB2, NbC, TaB2, TaC, CrB2, Mo2B5, W2B5, 및 WC가 있다. 제1 배선을 구성하는 재료의 영률 E1이 층간 절연층을 구성하는 재료의 영률 E0보다 높은 구성으로 하는 경우, 스트레스 인가 소스로서의 제1 배선을 구성하는 재료를, 예를 들면, E1 - E0 ≥ 1×1010 Pa(10 GPa), 바람직하게는 E1 - E0 ≥ 5×1010 Pa를 충족시키는 재료로부터 적당히 선택하면 된다. 구체적으로는, 전술한 Ir, Re, Rh, Ru, Mo, W, TiN, TiB2, ZrB2, ZrN, VB2, NbB2, NbC, TaB2, TaC, CrB2, Mo2B5, W2B5, 및 WC가 사용될 수도 있다. 또는, 예를 들면, 4×1011 Pa 이상의 영률 E1를 가지는 재료로부터 적당히 선택하면 되거나, 또는 기록층에 1×108 Pa 내지 5×109 Pa의 압축 응력을 가할 수 있는 재료로부터 적당히 선택하면 된다. 또한, 제2 배선(예를 들면, 이른바 비트 라인으로서 기능하는)을 구성하는 재료로서, 전술한 각종의 재료가 이용될 수도 있다. 저영률 영역을 제2 배선의 연재부로 구성하는 경우, 제2 배선을 구성하는 재료를, 예를 들면, E0 - E2 ≥ 1×1010 Pa(10 GPa), 바람직하게는 E0 - E2 ≥ 5×1010 Pa를 충족시키는 재료로부터 적당히 선택하면 된다. 한편, 고영률 영역을 제2 배선의 연재부로 구성하는 경우, 제2 배선을 구성하는 재료를, 예를 들면, E2 - E0 ≥ 1×1010 Pa(10 GPa), 바람직하게는 E2 - E0 ≥ 5×1010 Pa를 충족시키는 재료로부터 적당히 선택하면 된다. 또한, 층간 절연층을 구성하는 재료로서, SiN계(Si3N4)가 대표적이지만, SiOC, SiO, SiCN, 저유전율을 가지는 절연 재료인 유기 SOG, 또는 폴리이미드계 수지 혹은 불소계 수지와 같은 저유전율 절연 재료를 사용할 수도 있다. 일반적으로, 저유전율 절연 재료는 저영률의 재료이지만, 성막 방법 또는 적층 구조에 의해 고영률화시키는 것이 가능하므로, 특별히 한정되는 것은 아니다.
저영률 영역을 제2 배선을 둘러싸는 상층 절연층의 연재부로 구성하는 경우, 상층 절연층을 구성하는 재료의 예로는, SiOC, SiO, SiCN, 저유전율을 가지는 절연 재료인 유기 SOG, 폴리이미드계 수지 및 불소계 수지와 같은 저유전율 절연 재료(예를 들면, 탄화불소, 비정질 테트라플루오르에틸렌, 폴리테트라플루오르에틸렌, 폴리아릴에테르, 불화 아릴에테르, 불화 폴리이미드, 파릴렌, 벤조시크로부텐, 비정질 카본, 시클로퍼플루오로카본폴리머, 및 불화 플러렌), Silk, 및 Flare가 있다. 이와 달리, 상층 절연층을 구성하는 재료를, 예를 들면, E0 - EU ≥ 1×1010 Pa(10 GPa), 바람직하게는 E0 - EU ≥ 5×1010 Pa를 충족시키는 재료로부터 적당히 선택하면 된다. 한편, 고영률 영역을 제2 배선을 둘러싸는 상층 절연층의 연재부로 구성하는 경우, 상층 절연층을 구성하는 재료의 예로는, SiN계(Si3N4)가 대표적이지만, SiOC, SiO, SiCN, 저유전율을 가지는 절연 재료인 유기 SOG, 및 폴리이미드계 수지와 불소계 수지 등의 저유전율 절연 재료가 있다. 일반적으로, 저유전율 절연 재료는 저영률의 재료이지만, 성막 방법 또는 적층 구조에 의해 고영률화시키는 것이 가능하므로, 특별히 한정되는 것은 아니다. 이와 달리, 상층 절연층을 구 성하는 재료를, 예를 들면, EU - E0 ≥ 1×1010 Pa(10 GPa), 바람직하게는, EU - E0 ≥ 5×1010 Pa를 충족시키는 재료로부터 적당히 선택하면 된다.
또한, 접속부를 구성하는 재료의 예로는, Ir, Re, Rh, Ru, Mo, W, TiN, TiB2, ZrB2, ZrN, VB2, NbB2, NbC, TaB2, TaC, CrB2, Mo2B5, W2B5, WC, Ta, TaN, WN, Al계 합금, 및 Cu계 합금이 있지만, 특히, 이 접속부에서는 일부만을 고영률의 막으로 협지하는 것만으로도 마찬가지의 효과가 얻어진다. 접속부를 구성하는 재료의 영률 EC가 층간 절연층을 구성하는 재료의 영률 E0보다 높은 구성으로 하는 경우, 스트레스 인가 소스로서의 접속부를 구성하는 재료를, 예를 들면, EC - E0 ≥ 1×1010 Pa(10 GPa), 바람직하게는, EC - E0 ≥ 5×1010 Pa를 충족시키는 재료로부터 적당히 선택하면 되거나, 또는 예를 들면, 4×1011 Pa 이상의 영률 EC를 가지는 재료로부터 적당히 선택하면 되거나, 또는 기록층에 1×108 Pa 내지 5×109 Pa의 압축 응력을 가할 수 있는 재료로부터 적당히 선택하면 된다.
각종 금속 재료 및 합금 재료의 영률의 값을 이하의 표 1에 나타낸다.
[표 1]
Figure 112009013346707-PAT00001
저영률 영역 또는 고영률 영역이 기록층의 자화 용이축의 연재 영역에 배치되어 있거나 또는 자화 곤란축의 연재 영역에 배치되어 있다는 사실은, 저영률 영역 또는 고영률 영역이 기록층의 말단과 접한 상태로 배치되어 있는 상태 또는 기록층의 말단과 이격되어 배치되어 있는 상태를 의미한다. 단, 전자의 경우, 저영률 영역 또는 고영률 영역을 구성하는 재료는 절연 재료일 필요가 있고, 또는 저영률 영역은 공동에 의해 형성되어도 된다. 후자의 경우, 저영률 영역 또는 고영률 영역으로부터 기록층의 말단까지의 거리는 본질적으로 임의로 정해진다. 기록층의 자화 용이축의 연재 영역은, 기록층의 자화 곤란축을 따라 기록층을 절단했을 때의 기록층 최대폭, 즉 기록층의 자화 용이축에 평행하게 연장하는 층간 절연층의 띠 형상의 영역을 나타낸다. 저영률 영역 또는 고영률 영역이 기록층의 자화 용이축의 연재 영역에 배치되어 있다는 사실은, 저영률 영역 또는 고영률 영역의 전부 또는 일부가 이 띠 형상의 영역 내에 존재한다는 것을 의미한다. 한편, 기록층의 자 화 곤란축의 연재 영역은, 기록층의 자화 용이축을 따라 기록층을 절단했을 때의 기록층 최대폭, 즉 기록층의 자화 곤란축에 평행하게 연장하는 층간 절연층의 띠 형상의 영역을 나타낸다. 저영률 영역 또는 고영률 영역이 기록층의 자화 곤란축의 연재 영역에 배치되어 있다는 사실은, 저영률 영역 또는 고영률 영역의 전부 또는 일부가 이 띠 형상의 영역 내에 존재한다는 것을 의미한다. 저영률 영역 또는 고영률 영역의 평면 형상은 예를 들면 원형, 타원형, 평탄한 타원형, 삼각형, 직사각형, 다각형, 꼭지점이 둥그스름한 삼각형, 꼭지점이 둥그스름한 직사각형, 꼭지점이 둥그스름한 다각형 형상을 포함하는 임의의 단면 형상으로 할 수 있다. 저영률 영역 또는 고영률 영역은 1개의 기록층의 양측에 배치되어 있어도 되고, 인접하는 2개의 기록층의 사이에 1개의 저영률 영역 또는 고영률 영역이 배치되어 있어도 된다.
기록층 또는 적층 구조체의 평면 형상의 예로는, 타원형, 평평한 타원형(2개의 반원과 2개의 선분이 조합된 도형), 포물선 또는 쌍곡선에 의해 에워싸인 형상, 넓게는 2차 함수 또는 3차 이상의 함수로 표현되는 도형으로 구성된 형상, 정다각형(직사각형, 정오각형 이상의 정다각형, 꼭지점이 둥그스름한 직사각형, 꼭지점이 둥그스름한 정오각형 이상의 정다각형을 포함하는), 편평한 원형(원형을 한 방향으로부터 눌러서 얻은 도형)이 있다. 기록층 또는 적층 구조체의 평면 형상의 예로는, 타원형과 선분의 조합, 포물선과 선분의 조합, 쌍곡선과 선분의 조합, 또는 넓게는 2차 함수와 1차 함수의 조합 또는 3차 이상의 함수와 1차 함수의 조합을 포함할 수 있다. 또는, 후술하는 바와 같은 만곡된 형상으로 하는 것이 한층 더 바람 직할 수도 있다.
여기서, 스핀 주입형 자기저항 효과 소자에서는, 자화 참조층(고착층이라고도 함), 비자성체막, 및 정보를 기억하는 기록층(자화 반전층 또는 자유층이라고도 함)에 의해, TMR 효과 또는 GMR 효과를 가지는 적층 구조체가 구성되어 있는 구조로 할 수 있다. 자화 참조층, 비자성체막 및 기록층에 의해, TMR 효과를 가지는 적층 구조체가 구성된다는 사실은, 자성 재료로 이루어지는 자화 참조층과 자성 재료로 이루어지는 기록층 사이에 터널 절연막으로서 기능하는 비자성체막이 협지된 구조를 나타낸다. 그리고, 자화 참조층과 제1 배선(또는 제2 배선)의 전기적인 접속 상태로서, 제1 배선(또는 제2 배선)이 직접 자화 참조층에 접속될 수도 있거나, 또는 제1 배선(또는 제2 배선)이 반강자성체층을 통하여 자화 참조층에 접속될 수도 있다. 자화 참조층이 제1 배선에 접속되어 있는 경우, 편극 스핀 전류를 제1 배선으로부터 자화 참조층을 통하여 기록층 내에 주입하고, 또한 자화 참조층이 제2 배선에 접속되어 있는 경우, 편극 스핀 전류를 제2 배선으로부터 자화 참조층을 통하여 기록층 내에 주입하며, 또한 기록층에서의 자화의 방향을 제1 방향(자화 용이축과 평행한 방향) 또는 제2 방향(제1 방향과는 반대의 방향)으로 함으로써, 기록층에 정보가 기입된다. 자화 참조층은 적층 페리 구조(layered ferri structure)(반강자성적 결합을 가지는 적층 구조)를 가지는 구성으로 할 수 있거나, 또는 자화 참조층은 정자결합 구조(magnetostatic structure)를 가지는 구성으로 할 수 있다. 적층 페리 구조는, 예를 들면, 자성 재료층/루테늄(Ru)층/자성 재료층의 3층 구조(구체적으로는, 예를 들면, CoFe/Ru/CoFe의 3층 구조, 또는 CoFeB/Ru/CoFeB의 3층 구조)를 갖는 구조를 나타내며, 루테늄층의 두께에 따라 2개의 자성 재료층의 층간 교환 결합이 반강자성적 또는 강자성적으로 되는 구조를 나타낸다. 그리고, 2개의 자성 재료층의 층간 교환 결합이 강자성적으로 되는 구조를 적층 페로 구조(layered ferro structure)로 지칭한다. 또한, 2개의 자성 재료층에서, 자성 재료층의 말단면으로부터의 누출 자계에 의해 반강자성적 결합을 얻을 수 있는 구조를 정자결합 구조로 지칭한다. 반강자성체층을 구성하는 재료로서, 철-망간 합금, 니켈-망간 합금, 백금-망간 합금, 이리듐-망간 합금, 로듐-망간 합금, 코발트 산화물, 니켈 산화물을 들 수 있다. 제1 배선(또는 제2 배선)과 반강자성체층 사이에는, 반강자성체층의 결정성 향상을 위해, Ta, Cr, Ru 또는 Ti 등으로 이루어지는 베이스부 막을 형성해도 된다.
스핀 주입형 자기저항 효과 소자에서, 기록층(자화 반전층) 및 자화 참조층을 구성하는 재료로서는, 니켈(Ni), 철(Fe), 코발트(Co) 등의 강자성 재료와, 이들 강자성 재료의 합금(예를 들면, Co-Fe, Co-Fe-Ni, Ni-Fe 등)과, 이들 합금에 비자성 원소(예를 들면, 탄탈, 붕소, 크롬, 백금, 실리콘, 탄소, 질소 등)를 혼합한 합금(예를 들면, Co-Fe-B 등)과, Co, Fe, Ni 중의 1종류 이상을 포함하는 산화물(예를 들면, 페라이트: Fe-MnO 등)과, 하프메탈릭 강자성 재료로 지칭되는 일군의 금속간 화합물(호이슬러 합금: NiMnSb, Co2MnGe, Co2MnSi, 및 Co2CrAl), 산화물(예를 들면, (La, Sr)MnO3, CrO2, Fe3O4 등)을 들 수 있다. 기록층 또는 자화 참조층의 결정성은 본질적으로 임의적이며, 다결정이어도 되고, 단결정이어도 되며, 비정질이 어도 된다. 또한, 각종 자성 반도체의 사용도 가능하고, 연자성(소프트 막)이어도 되고, 경자성(하드 막)이어도 된다.
스핀 주입형 자기저항 효과 소자에서, TMR 효과를 가지는 적층 구조체를 구성하는 비자성체막을 구성하는 재료로서, 알루미늄 산화물(AlOX), 알루미늄 질화물(AlN), 마그네슘 산화물(MgO), 마그네슘 질화물, 실리콘 산화물, 실리콘 질화물, TiO2 또는 Cr2O3, Ge, NiO, CdOX, HfO2, Ta2O5, BN, 및 ZnS 등의 절연 재료를 들 수 있다. GMR 효과를 가지는 적층 구조체를 구성하는 비자성체막을 구성하는 재료로서, Cu, Ru, Cr, Au, Ag, Pt, Ta, 및 이들의 합금 등의 도전성 재료를 들 수 있다. 도전성이 높으면(저항율이 수백 μΩㆍcm 이하), 임의의 비금속 재료가 사용될 수도 있지만, 기록층 또는 자화 참조층과 계면 반응을 쉽게 발생시키지 않는 재료를 적당히 선택하는 것이 바람직하다.
이들 층은, 예를 들면, 스퍼터링법, 이온 빔 증착법, 진공 증착법으로 예시되는 물리적 기상 성장법(PVD법), 또는 ALD(Atomic Layer Deposition)법으로 대표되는 화학적 기상 성장법(CVD법)에 의해 형성할 수 있다.
또한, 비자성체막은 예를 들면 스퍼터링법에 의해 형성된 금속막을 산화 또는 질화함으로써 얻을 수 있다. 보다 구체적으로는, 비자성체막을 구성하는 절연 재료로서 알루미늄 산화물(AlOX)을 사용하는 경우, 예를 들면 스퍼터링법에 의해 형성된 알루미늄을 대기 중에서 산화하는 방법, 스퍼터링법에 의해 형성된 알루미늄을 플라즈마 산화하는 방법, 스퍼터링법에 의해 형성된 알루미늄을 ICP 플라즈마를 이용하여 산화하는 방법, 스퍼터링법에 의해 형성된 알루미늄을 산소 분위기 하에서 자연 산화하는 방법, 스퍼터링법에 의해 형성된 알루미늄을 산소 래디컬(oxygen radicals)을 이용하여 산화하는 방법, 스퍼터링법에 의해 형성된 알루미늄을 산소 분위기 하에서 자연 산화시킬 때 자외선을 조사하는 방법, 알루미늄막을 반응성 스퍼터링법에 의해 성막하는 방법, 또는 알루미늄 산화물(AlOX)막을 스퍼터링법에 의해 성막하는 방법이 이용될 있다.
한편, 자기저항 효과 소자를 TMR 효과를 이용하는 터널 자기저항 효과 소자에 의해 형성하는 경우, 적층 구조체는 제1 강자성체층, 터널 절연막 및 기록층(제2 강자성체층 또는 자유층이라고도 함)을 포함한다. 보다 구체적으로, 제1 강자성체층은 예를 들면 반강자성체층과 강자성체층(고착층 또는 자화 고정층이라고도 함)의 2층 구성을 가지고 있는 것이 바람직하다. 따라서, 제1 강자성체층은 이들 2개의 층 간의 교환 상호작용에 의해 강한 일방향의 자기적 이방성을 가질 수 있다. 그리고, 자화 고정층이 터널 절연막과 접한다. 또는, 자화 고정층은 예를 들면 합성 반강자성(SAF: Synthetic Antiferromagnetic) 결합을 가지는 다층 구조(예를 들면, 강자성체 재료층/금속층/강자성체 재료층)를 가질 수도 있다. 합성 반강자성 결합에 관하여는, 예를 들면, S. S. Parkin et. al, Physical Review Letters, 7 May, pp 2304-2307(1990)에 의해 보고되어 있다. 기록층에서는 자화 방향이 비교적 용이하게 회전한다. 터널 절연막은 기록층과 자화 고정층 사이의 자기적 결합을 차단하는 동시에 터널 전류를 흐르게 하기 위한 역할을 담당한다.
터널 자기저항 효과 소자에서, 제1 강자성체층(고착층 또는 자화 고정층) 및 기록층(제2 강자성체층 또는 자유층)은, 예를 들면 천이 금속 자성 원소, 구체적으로는 니켈(Ni), 철(Fe) 또는 코발트(Co)를 포함하는 강자성체, 또는 이들의 합금(예를 들면, Co-Fe, Co-Fe-Ni, Ni-Fe 등)을 주성분으로 하는 강자성체로 구성할 수 있다. 또한, 이른바 하프메탈릭 강자성체 재료 또는 CoFe-B 등의 비정질 강자성체 재료를 사용할 수도 있다. 반강자성체층을 구성하는 재료로서, 예를 들면 철-망간 합금, 니켈-망간 합금, 백금-망간 합금, 이리듐-망간 합금, 로듐-망간 합금, 코발트 산화물, 니켈 산화물을 들 수 있다. 이들 층은 예를 들면 스퍼터링법, 이온 빔 적층법, 진공 증착법으로 예시되는 PVD법에 의해 형성될 수 있다.
터널 자기저항 효과 소자에서, 터널 절연막을 구성하는 절연 재료로서, 알루미늄 산화물(AlOX), 알루미늄 질화물(AlN), 마그네슘 산화물(MgO), 마그네슘 질화물, 실리콘 산화물, 실리콘 질화물을 들 수 있고, 또한 Ge, NiO, CdOX, HfO2, Ta2O5, BN, ZnS가 이용될 수 있다. 터널 절연막은 예를 들면 스퍼터링법에 의해 형성된 금속막을 산화 또는 질화함으로써 얻을 수 있다. 보다 구체적으로, 터널 절연막을 구성하는 절연 재료로서 알루미늄 산화물(AlOX)을 사용하는 경우, 예를 들면 스퍼터링법에 의해 형성된 알루미늄을 대기 중에서 산화하는 방법, 스퍼터링법에 의해 형성된 알루미늄을 플라즈마를 이용하여 산화하는 방법, 스퍼터링법에 의해 형성된 알루미늄을 ICP 플라즈마를 이용하여 산화하는 방법, 스퍼터링법에 의해 형성된 알루미늄을 산소 분위기 하에서 자연 산화하는 방법, 스퍼터링법에 의해 형성된 알루 미늄을 산소 래디컬(oxygen radicals)을 이용하여 산화하는 방법, 스퍼터링법에 의해 형성된 알루미늄을 산소 분위기 하에서 자연 산화시킬 때 자외선을 조사하는 방법, 알루미늄막을 반응성 스퍼터링법에 의해 성막하는 방법, 또는 알루미늄 산화물(AlOX)막을 스퍼터링법에 의해 성막하는 방법이 이용될 있다. 또는, 터널 절연막을 ALD법에 따라 형성할 수 있다.
자기저항 효과 소자에서의 적층 구조체는 예를 들면 반응성 이온 에칭(RIE)법 또는 이온 밀링법(이온 빔 에칭법)에 의해 패터닝될 수 있다. 또한, 경우에 따라서는, 이른바 리프트 오프법(lift-off method)에 의해 패터닝을 행할 수도 있다.
비휘발성 자기 메모리 장치에서, 적층 구조체의 아래쪽에, 전계 효과 트랜지스터를 포함하는 선택용 트랜지스터가 추가로 제공될 수도 있다. 보다 구체적으로, 예를 들면, 이러한 것으로 한정하는 것은 아니지만, 반도체 기판에 형성된 선택용 트랜지스터, 및 선택용 트랜지스터를 덮는 하층 절연층이 제공될 수도 있다. 하층 절연층 상에 제1 배선이 형성되고, 제1 배선이 하층 절연층에 설치된 접속 구멍(또는 접속 구멍과 랜딩 패드부 또는 하층 배선)을 통하여 선택용 트랜지스터에 전기적으로 접속될 수 있다. 층간 절연층은 하층 절연층 및 제1 배선을 덮도록 적층 구조체를 둘러싸고 있고, 제2 배선은 층간 절연층 상에 형성될 수 있다.
그리고, 터널 자기저항 효과 소자(MRAM)에서, 하층 절연층은 제1 하층 절연층과 제2 하층 절연층이 적층된 구조를 가지며, 기입 워드 라인이 제1 하층 절연층 상에 형성되어 있고, 제2 하층 절연층은 기입 워드 라인 및 제1 하층 절연층을 덮 고 있는 구성을 가진다.
선택용 트랜지스터는, 예를 들면 공지의 MISFET 또는 MOSFET로 구성할 수 있다. 제1 배선과 선택용 트랜지스터를 전기적으로 접속시키는 접속 구멍은, 불순물이 도핑된 폴리실리콘, 또는 텅스텐, Ti, Pt, Pd, Cu, TiW, TiNW, WSi2, MoSi2 등의 고융점 금속, 또는 금속 실리사이드로 구성될 수 있고, CVD 법 또는 스퍼터링법 등의 PVD법에 의해 형성될 수 있다. 또한, 하층 절연층을 구성하는 재료의 예로는, 산화 실리콘(SiO2), 질화 실리콘(SiN), SiON, SOG, NSG, BPSG, PSG, BSG 또는 LTO가 있다. 또한, 하층 배선 또는 터널 자기저항 효과 소자에서의 기입 워드 라인은, 예를 들면, 알루미늄, Al-Cu 등의 알루미늄계 합금, 또는 구리(Cu)로 이루어지고, 예를 들면, 스퍼터링법 등의 PVD법에 의해 형성될 수 있다.
본 발명의 비휘발성 자기 메모리 장치에서는, 기록층을 구성하는 재료의 자왜 상수 λ의 값이 양의 값인 경우, (1-A) 저영률 영역이 기록층의 자화 용이축의 연재 영역에 배치되거나(본 발명의 제1 양태에 따른 비휘발성 자기 메모리 장치), 또는 (1-B) 고영률 영역이 기록층의 자화 곤란축의 연재 영역에 배치되거나(본 발명의 제2 양태에 따른 비휘발성 자기 메모리 장치), 또는 (1-C) 고영률 영역이 기록층의 자화 곤란축의 연재 영역에 배치되고, 저영률 영역이 기록층의 자화 용이축의 연재 영역에 배치된다(본 발명의 제3 양태에 따른 비휘발성 자기 메모리 장치). 따라서, 기록층을 구성하는 재료의 자왜 상수 λ의 값이 양의 값인 경우, 기록층의 자화 용이축에 따라 기록층에 큰 인장 응력(σ)을 가할 수 있다.
또한, 기록층을 구성하는 재료의 자왜 상수 λ의 값이 음의 값인 경우, (2-A) 저영률 영역이 기록층의 자화 곤란축의 연재 영역에 배치되거나(본 발명의 제1 양태에 따른 비휘발성 자기 메모리 장치), 또는 (2-B) 고영률 영역이 기록층의 자화 용이축의 연재 영역에 배치되거나(본 발명의 제2 양태에 따른 비휘발성 자기 메모리 장치), 또는 (2-C) 고영률 영역이 기록층의 자화 용이축의 연재 영역에 배치되고, 저영률 영역이 기록층의 자화 곤란축의 연재 영역에 배치된다(본 발명의 제3 양태에 따른 비휘발성 자기 메모리 장치). 따라서, 기록층을 구성하는 재료의 자왜 상수 λ의 값이 음의 값인 경우, 기록층의 자화 용이축에 따라 기록층에 큰 압축 응력(σ)을 가할 수 있다.
그리고, 기록층의 자화 용이축을 따라 기록층에 큰 인장 응력 또는 압축 응력을 가할 수 있으므로, 전술한 식 2의 우변의 세 번째 항 [(3)(λ/Ms)ㆍσ]의 값을 증가시키고 것이 가능하다. 그 결과, 역자왜 효과로도 지칭되는 비라리 효과(Villari Effect)에 의해 보자력 Hc를 증대시키는 것이 가능하므로, 이방성 자계 Hk를 증대 시킬 수 있다. 따라서, 식 1에서의 열안정성 지표 Δ를 향상시킬 수 있다. 그러므로, 기록층의 열안정성 및 데이터 유지 특성을 향상시킬 수 있는 신뢰성이 높은 자기저항 효과 소자를 구비한 비휘발성 자기 메모리 장치를 제공할 수 있다. 또한, 응력(σ)의 크기는 기록층을 구성하는 재료에는 좌우되지 않는다. 따라서, 기록층을 구성하는 재료를 적절히 선택함으로써, 예를 들면 스핀 주입 자화 반전의 임계 전류(기입 전류) Ic의 저감을 도모하는 것이 가능하며, 비휘발성 자기 메모리 장치의 저소비 전력화를 달성할 수 있다.
이하, 도면을 참조하여 실시예에 따라서 본 발명을 설명한다.
실시예 1
실시예 1은 본 발명의 제1 양태 및 제3 양태에 따른 비휘발성 자기 메모리 장치에 관한 것이며, 보다 구체적으로는 제1 구성에 관한 것이다. 실시예 1 또는 후술하는 실시예 3의 비휘발성 자기 메모리 장치의 모식적인 부분 단면도가 도 1a에 도시되어 있고, 도 1b에 제2 배선 등의 모식적인 배치가 도시되어 있다. 도 2의 (a)는 적층 구조체의 개념도를 나타내고, 도 2의 (b)는 기록층의 모식적인 평면도를 나타내고 있다. 도면에 나타낸 바와 같이, 비휘발성 자기 메모리 장치는, (A) 기록층(53)을 가지는 적층 구조체(50), (B) 적층 구조체(50)의 하부에 전기적으로 접속된 제1 배선(41), (C) 적층 구조체(50)의 상부에 전기적으로 접속된 제2 배선(42), 및 (D) 적층 구조체(50)를 둘러싸는 층간 절연층(26)을 포함하는 자기저항 효과 소자(30)를 구비하고 있다. 그리고, 실시예 1 내지 실시예 10에서, 자기저항 효과 소자(30)는 스핀 주입에 의한 자화 반전을 응용한 스핀 주입형 자기저항 효과 소자를 포함한다.
도 1a의 모식적인 부분 단면도를 참조하면, 일점 쇄선의 위쪽의 "A" 영역과, 아래쪽의 "B" 영역에서는, 비휘발성 자기 메모리 장치의 단면을 바라보는 방향을 90도 상이하게 하고 있다. 즉, "A" 영역은 비휘발성 자기 메모리 장치의 단면을 자화 곤란축과 평행한 방향으로부터 바라보고 있고, "B" 영역은 비휘발성 자기 메 모리 장치의 단면을 자화 용이축과 평행한 방향으로부터 바라보고 있다. 따라서, 도 1a에서, 제2 배선(실시예 1에서는 비트 라인)(42)의 연장 방향의 투영 이미지가 전계 효과 트랜지스터를 구성하는 게이트 전극(12)의 연장 방향의 투영 이미지와 직교하고 있는 상태가 도시되어 있지만, 이들은 실제로는 서로 평행을 이루고 있다.
여기서, 적층 구조체(50)를 구성하는 기록층(53)은 자화 용이축 및 상기 자화 용이축과 직교하는 자화 곤란축을 가지고 있다. 실시예 1에서, 자화 용이축은 제2 배선(42)과 평행하다. 그리고, 실시예 1의 비휘발성 자기 메모리 장치에서, 자기저항 효과 소자(30)는 층간 절연층(26)을 구성하는 재료의 영률(E0)보다 낮은 영률(EL)를 가지는 저영률 영역(71)을 추가로 포함하고 있다. 실시예 1에서, 기록층(53)을 구성하는 재료의 자왜 상수 λ는 양의 값이며, 저영률 영역(71)은 기록층(53)의 자화 용이축의 연재 영역에 배치되어 있다. 구체적으로는, 실시예 1에서, 저영률 영역(71)은 제2 배선(42)의 연재부(43)로 이루어지고, 도 1b의 점선으로 나타낸 바와 같이 저영률 영역(71)의 평면 형상은 원형이다.
또는, 자기저항 효과 소자(30)는 고영률 영역(72) 및 이 고영률 영역(72)의 가지는 영률보다 낮은 영률을 가지는 저영률 영역(71)을 구비하고 있고, 이 경우 고영률 영역(72)이 기록층(53)의 자화 곤란축의 연재 영역에 배치되고, 저영률 영역(71)이 기록층(53)의 자화 용이축의 연재 영역에 배치될 수도 수 있다. 실시예 1에서, 고영률 영역(72)은 보다 구체적으로는 기록층(53)의 자화 곤란축의 연재 영 역에 존재하는 층간 절연층(26)의 일부분에 해당한다. 그리고, 도 1b에서, 고영률 영역(72)을 일점 쇄선으로 나타내지만, 고영률 영역(72)은 이와 같이 층간 절연층(26) 자체에 의해 형성된다.
또한, 적층 구조체(50)의 상부와 제2 배선(42) 사이에는 접속부(62)가 형성되어 있고, 스트레스 인가 소스로서의 접속부(62)를 구성하는 재료의 영률(EC)은 층간 절연층(26)을 구성하는 재료의 영률(E0)보다 높다. 접속부(62)는, 구체적으로는, 두께 100 nm의 TiN층으로 이루어지고, 스퍼터링법에 의해 형성되어 있다. 그리고, 스퍼터링 시에, 반도체 기판을 기울이면서 접속부(62)를 성막함으로써, 기록층의 자화 용이축을 따르는 응력이 증가될 수 있다.
또한, 적층 구조체(50)와 접속부(62) 사이에는, 두께 약 5 nm의 Ta층으로 이루어지는 캡층(61)이 스퍼터링법에 의해 형성되어 있다. 캡층(61)은 배선 또는 접속부(62)를 구성하는 원자와 기록층(53)을 구성하는 원자의 상호 확산의 방지, 접촉 저항의 저감, 및 기록층(53)의 산화 방지를 담당하고 있다. 그리고, 캡층으로서 그 외에 Ru층, Pt층, MgO층, Ru막/Ta막의 적층 구조를 들 수 있다.
또한, 적층 구조체(50)의 하방(보다 구체적으로는, 제1 배선(41)의 하방)에 전계 효과 트랜지스터로 이루어지는 선택용 트랜지스터(TR)가 설치되어 있다. 그리고, 제2 배선(비트 라인)(42)의 연장 방향은 전계 효과 트랜지스터를 구성하는 게이트 전극(12)의 연장 방향과 평행을 이룬다. 구체적으로, 선택용 트랜지스터(TR)는 소자 분리 영역(11)에 의해 에워싸인 실리콘 반도체 기판(10)의 부분에 형성되어 있고, 하층 절연층(21, 24)에 의해 덮혀져 있다. 그리고, 한쪽의 소스/드레인 영역(14B)은 텅스텐 플러그를 포함하는 접속 구멍(22)을 통하여 제1 배선(41)에 접속되어 있다. 또한, 다른 쪽의 소스/드레인 영역(14A)은 텅스텐 플러그(15)를 통하여 감지 라인(16)에 접속되어 있다. 도면 중, 참조 번호 "12"는 게이트 전극(이른바 워드 라인으로서 기능하는)을 나타내고, 참조 번호 "13"은 게이트 절연막을 나타낸다.
도 2의 (a)의 개념도에 나타낸 바와 같이, 적층 구조체(50)는 이하의 구성 및 구조를 가지고 있고, 스퍼터링법에 의해 형성되어 있다. 그리고, 자화 고정층에서는, 상위 보텀층을 구성하는 반강자성체층의 Pt-Mn과의 교환 결합에 의해 자화의 방향이 피닝(pinning)된다. 또한, 기록층(53)에서는, 전류가 흐르는 방향에 따라 그 자화의 방향이 자화 고정에 대하여 평행 또는 반평행으로 변경될 수 있다.
구체적으로는, 실시예 1에서의 스핀 주입형 자기저항 효과 소자는 GMR(Giant Magnetoresistance, 거대 자기저항) 효과를 가지는 적층막 또는 TMR 효과를 가지는 적층막을 포함하는 자기저항 효과 적층막이 2개의 배선(41, 42) 사이에 협지된 구조를 갖는다. 즉, 정보를 기록하는 기능을 담당하는 기록층(자화 반전층 또는 자유층이라고도 함)(53)과, 자화 방향이 고정되어 있고 스핀 필터로서 기능하는 자화 참조층(고착층이라고도 함)(51)이, 비자성체막(52)을 사이에 두고 적층된다. 전류는 막의 표면에 수직으로 흐른다(도 2의 (a)를 참조). 기록층(53)의 모식적인 평면도가 도 2의 (b)에 도시되어 있다. 기록층(53)의 크기는 기록층(53)을 구성하는 자성 재료의 종류나 막두께에 좌우되며, 단일 자기 도메인 형성을 촉진하고, 또한 스핀 주입 자화 반전의 임계 전류 Ic를 저감하므로 대체로 200 nm 이하이다. 기록층(53)은 적당한 자기 이방성에 의해 2개 이상의 복수의 자화 방향(예를 들면, 도 2의 (a)에 수평 방향의 화살표에 의해 나타낸 2개의 방향인 제1 방향 및 제2 방향)을 취할 수 있으며, 각각의 자화 방향은 기록되는 정보에 대응한다. 도 2의 (b)의 예에서, 기록층(53)은 평면 형상을 긴 타원형 상태로 함으로써 형상 자기 이방성이 제공되고 있다. 즉, 기록층(53)은 제1 방향 및 제2 방향에 평행한 자화 용이축과 자화 곤란축을 가지고 있고, 자화 용이축을 따르는 기록층(53)의 길이는 자화 곤란축을 따르는 기록층(53)의 길이보다 길다.
자화 참조층(51)은 통례 반강자성체층(54)과의 교환 결합에 의해 그 자화 방향이 고정되어 있다(도 2의 (c)를 참조). 자화 참조층(51A, 51B)을 기록층(53)의 상하에 비자성체막(52A, 52B)을 사이에 두고 배치하여, 스핀 주입 자화 반전의 효율을 향상시킨 더블 스핀 필터 구조도 알려져 있다(도 2의 (d)를 참조). 여기서, 참조 번호 "54A" 및 "54B"는 반강자성체층이다. 그리고, 도 2의 (a), 도 2의 (c) 및 도 2의 (d)에 나타낸 예에서, 기록층(53) 및 자화 참조층(51)(자화 참조층이 2개의 층(51A, 51B)을 포함하는 경우에는, 어느 한쪽의 층)을 적층 페리 구조로 해도 된다. 비자성체막(52, 52A, 52B)은 금속 재료 또는 절연 재료로 구성되어 있다. 도 2의 (a) 또는 도 2의 (c)에 나타낸 구조에서, 자화 참조층(51)으로부터 기록층(53)으로의 누출 자계를 억제하기 위해, 즉 자화 참조층(51)과 기록층(53)의 정자기적 결합(magnetostatic coupling)을 방지하기 위해, 자화 참조층(51)을 기록층(53)에 비하여 충분히 크게 하는 구조도 채용되고 있다. 어느 것으로 해도, 스 핀 주입 자화 반전을 적용한 비휘발성 자기 메모리 소자(스핀 주입형 자기저항 효과 소자)는, 자기저항 효과 적층막이 배선 사이에 협지되는 2단자 스핀 트랜스퍼 소자 구조를 가진다.
(적층 구조체(50))
기록층(53)
두께 약 3nm의 Co-Fe-B층
비자성체막(터널 절연막)(52)
두께 1.0nm의 MgO막
자화 참조층(SAF를 가지는 다층막(51))(도면에서는 1층으로 도시됨)
상층 : Co-Fe-B층
중층 : Ru층
하층 : Co-Fe층
제2 배선(42) 및 제2 배선의 연재부(43)로 이루어지는 저영률 영역(71)은 구리(Cu)로 구성되어 있고, 저영률 영역(71)은 층간 절연층(26)에 설치된 구멍부(27)에 구리가 충전되어 이루어진다. 한편, 층간 절연층(26)은 플라즈마 CVD법에 의해 성막된 SiN층으로 구성되어 있다. 또한, 접속부(62)는 전술한 바와 같이 TiN층으로 이루어지고, 접속부(62)를 구성하는 재료의 영률(EC)은 층간 절연층(26)을 구성하는 재료의 영률(E0)보다 크다. 이들의 영률의 값을 이하에 나타낸다. 제1 배선(41)은 Pt-Mn 합금으로 이루어지는 20nm 두께의 반강자성체층을 포함하는 상층과 10nm 두께의 Ta층으로 이루어지는 하층의 2층 구조를 가진다. 그리고, 도면에서는 제1 배선(41)이 단일 층으로 도시되어 있다.
저영률 영역(71)의 영률(EL) : 약 1.5×1011 Pa
층간 절연층(26)의 영률(E0) : 약 2.2×1011 Pa
접속부(62)를 구성하는 재료의 영률(EC) : 약 5.9×1011 Pa
이하, 실시예 1의 비휘발성 자기 메모리 장치의 제조 방법의 개요를 설명하지만, 다른 실시예의 비휘발성 자기 메모리 장치도, 특별한 언급이 없다면, 기본적으로는 동일한 방법으로 제조할 수 있다.
(공정-100)
먼저, 주지의 방법에 따라, 실리콘 반도체 기판(10)에 소자 분리 영역(11)을 형성하고, 소자 분리 영역(11)에 의해 에워싸인 실리콘 반도체 기판(10)의 부분에, 게이트 산화막(13), 게이트 전극(12), 및 소스/드레인 영역(14A, 14B)을 포함하는 선택용 트랜지스터(TR)를 형성한다. 이어서, 제1 하층 절연층(21)을 형성하고, 소스/드레인 영역(14A)의 위쪽의 제1 하층 절연층(21)의 부분에 텅스텐 플러그(15)를 형성하고, 또한 제1 하층 절연층(21) 상에 감지 라인(16)을 형성한다. 그 후, 전체 면에 제2 하층 절연층(24)를 형성하고, 소스/드레인 영역(14B)의 위쪽의 하층 절연층(21, 24)에 텅스텐 플러그를 포함하는 접속 구멍(22)을 형성한다. 이같이 하여, 하층 절연층(21, 24)으로 덮힌 선택용 트랜지스터(TR)를 얻을 수 있다.
(공정-110)
그 후, 스퍼터링법에 의해, 진공 중의 연속 성막에 의해, 전체 면에 2층 구조의 제1 배선(41), 적층 구조체(50), 캡층(61) 및 접속부(62)를 형성한다. 그리고, 스퍼터링 시에, 반도체 기판을 기울이면서 접속부(62)를 성막함으로써, 기록층의 자화 용이축을 따라 응력을 증가시키는 것이 바람직하다.
(2층 구조의 제1 배선(41))
프로세스 가스 : 아르곤 = 100 sccm
성막 분위기 압력 : 0.6 Pa
DC 파워 : 200 W
(자화 참조층(51))
하층
프로세스 가스 : 아르곤 = 50 sccm
성막 분위기 압력 : 0.3 Pa
DC 파워 : 100 W
중층
프로세스 가스 : 아르곤 = 50 sccm
성막 분위기 압력 : 0.3 Pa
DC 파워 : 50 W
상층
프로세스 가스 : 아르곤 = 50 sccm
성막 분위기 압력 : 0.3 Pa
DC 파워 : 100 W
(비자성체막(52))
프로세스 가스 : 아르곤 = 100 sccm
성막 분위기 압력 : 1.0 Pa
RF 파워 : 500 W
(기록층(53))
프로세스 가스 : 아르곤 = 50 sccm
성막 분위기 압력 : 0.3 Pa
DC 파워 : 200 W
(캡층(61))
프로세스 가스 : 아르곤 = 100 sccm
성막 분위기 압력 : 0.6 Pa
DC 파워 : 200 W
(접속부(62))
프로세스 가스 : 아르곤 = 30 sccm
반응성 가스 : N2 = 70 sccm
성막 분위기 압력 : 0.7 Pa
DC 파워 : 10 kW
(공정-120)
그 후, 얻어진 제1 배선(41), 적층 구조체(50), 캡층(61) 및 접속부(62) 상에 SiO2로 이루어지는 하드 마스크 층(도시하지 않음)을 바이어스 고밀도 플라즈마 CVD(HDP-CVD)법에 의해 형성하고, 하드 마스크 층 상에 패터닝된 레지스트층을 형성하여, 드라이 에칭법에 의해 하드 마스크 층을 에칭하고, 레지스트층을 애싱(aching) 처리에 의해 제거한다. 그 후, 하드 마스크 층을 에칭용 마스크로 하여, 접속부(62), 캡층(61) 및 적층 구조체(50)를 반응성 이온 에칭 법(RIE법)에 의해 에칭하여, 도 1b에 점선으로 모식적인 평면도에 나타낸 바와 같은 타원 형상의 적층 구조체(50)를 설치한다. 그리고, 경우에 따라서는, 적층 구조체(50) 중의 기록층(53)까지 에칭을 행하고, 이 시점에서는 비자성체막(터널 절연막)(52) 및 자화 참조층(51)의 에칭을 실시하지 않아도 된다. 또한, 접속부(62), 캡층(61) 및 기록층(53)을 RIE법에 따라 패터닝하는 대신에, 이온 밀링 법(이온 빔 에칭법)에 따라 패터닝할 수도 있다. 그 후, 에칭용 마스크를 형성하여, 제1 배선(41)의 패터닝을 행한다. 비자성체막(52) 및 자화 참조층(51)의 에칭을 행하지 않은 경우에는, 이 시점에서 비자성체막(52) 및 자화 참조층(51)의 에칭을 행하면 된다.
(공정-130)
이어서, 전체 면에, 플라즈마 CVD법에 의해 SiN층으로 이루어지는 층간 절연층(26)을 성막한 후, 층간 절연층(26) 및 하드 마스크 층을 화학적 기계적 연마법(CMP법)에 의해 평탄화하고, 접속부(62)를 노출시킨다.
(공정-140)
그 후, 전체 면에, 플라즈마 CVD법에 의해 형성된 실리콘 산화막(P-SiO)으로 이루어지는 상층 절연층(28)(도 1b를 참조)을 형성하고, 포토리소그래피 기술 및 드라이 에칭 기술에 의해 이 상층 절연층(28)에 제2 배선(42)을 형성하기 위한 요부(홈부)를 형성하고, 또한 홈부의 저부에 저영률 영역(71)을 형성하기 위한 구멍부(27)를 층간 절연층(26)에 설치한다.
(공정-150)
이어서, 예를 들면, 도금법에 의해, 상층 절연층(28) 상에, 홈부의 내부에, 층간 절연층(26)에 설치된 구멍부(27)의 내부에, 구리층, 구리로 이루어지는 제2 배선(42) 및 제2 배선(42)의 연재부(43)로 이루어지는 저영률 영역(71)을 형성한다. 그 후, CMP법에 의해 상층 절연층(28) 상의 구리층을 제거한다. 이같이 하여, 도 1a 및 도 1b에 나타낸 구조의 비휘발성 자기 메모리 장치를 얻을 수 있다.
실시예 1의 비휘발성 자기 메모리 장치에서, 접속부(62)는 스트레스 인가 소스의 역할도 겸하고 있다. 그리고, 이와 같은 접속부(62)를 설치함으로써, 기록층(53)의 외형 형상에도 좌우되기는 하지만, 기록층(53)에는 0.1×109 Pa 내지 5×109 Pa 정도의 압축 응력(기록층(53)을 누르는 힘)이 가해진다. 그 결과, 기록층(53)이 자화 용이축의 방향 및 자화 곤란축의 방향을 따라 확장하려고 변위하지만, 기록층(53)의 자화 용이축의 연재 영역에 저영률 영역(71)이 배치된다. 따라서, 기록층(53)은 기록층(53)의 자화 용이축을 따라 확장하도록 변위하는 상태로 된다. 그러나, 실제로는, 기록층(53)은 층간 절연층(26)에 의해 둘러싸여 있으므 로 변위하지 못하며, 기록층(53)에는 인장 응력이 가해지게 된다. 이러한 이유로, 전술한 식 2에서의 우변의 세 번째 항의 값이 증가될 수 있고, 그에 따라 보자력 Hc를 증대시킬 수 있고, 또한 이방성 자계 Hk를 증대시킬 수 있다. 그 결과, 식 1에서의 열안정성 지표 Δ를 향상시킬 수 있다. 그러므로, 기록층(53)의 열안정성을 향상키고 보자력 Hc를 증대시켜 데이터 유지 특성의 향상을 도모할 수 있는, 신뢰성이 높은 자기저항 효과 소자를 구비한 비휘발성 자기 메모리 장치를 제공할 수 있다. 또한, 응력(σ)의 크기가 기록층(53)을 구성하는 재료에 좌우되지 않게 된다. 따라서, 기록층(53)을 구성하는 재료를 적절히 선택함으로써, 예를 들면 스핀 주입 자화 반전의 임계 전류(기입 전류) Ic의 저감을 도모하는 것이 가능하며, 비휘발성 자기 메모리 장치의 저소비 전력화를 달성할 수 있다.
접속부(62)의 재질 및 두께와 보자력 Hc와의 관계를 조사하였다. 기록층(53)을 두께 2nm의 Co-Fe-B 층으로 구성하였다. 편의상, 샘플에서는, 접속부(62)를 Ta(영률: 186 GPa)로 구성하였다. 두께 10nm의 Ta의 기록층(53)에 미치는 압축 응력은 약 2 GPa이며, 두께 20nm의 Ta의 기록층(53)에 미치는 압축 응력은 약 3 GPa이다. 보자력 Hc를 측정한 결과, 두께 10nm의 접속부(62)의 경우에는 보자력 Hc는 40(Oe)이며, 두께 20nm의 접속부(62)의 경우에는 보자력 Hc는 50(Oe)이다. 즉, 보자력 Hc가 10(Oe) 증가하였다. 또한, Ta에 비해 영률이 약 2.2배(414 GPa)인 Ru(두께 10nm)로부터 접속부(62)를 구성한 때에, 보자력 Hc는 70(Oe)으로 되고, 보자력 Hc는 접속부(62)를 구성하는 재료의 영률에 대체로 비례하는 것으로 판명되었다.
또한, 공정-140 및 공정-150을 실행하는 대신에, 포토리소그래피 기술 및 드라이 에칭 기술에 따라 저영률 영역(71)을 형성하기 위한 구멍부(27)를 층간 절연층(26)에 설치한 후, 이 구멍부(27)를 포함하는 층간 절연층(26) 상에 스퍼터링법에 의해 알루미늄층 또는 알루미늄 합금층을 형성하고, 이어서 알루미늄층 또는 알루미늄 합금층을 포토리소그래피 기술 및 에칭 기술에 의해 패터닝함으로써 제2 배선(42) 및 저영률 영역(71)을 얻어도 된다. 그리고, 알루미늄층 또는 알루미늄 합금층의 성막 전에, 배리어층(barrier layer)으로서 기능하는 Ti층 및 TiN층을 차례로 전체 면에 성막하여도 된다.
이같이 하여 얻어진 알루미늄으로 이루어지는 제2 배선(42) 및 저영률 영역(71)을 구비한 실시예 샘플에서의 인가 자장과 TMR 효과의 관계를 측정한 결과가 도 3a에 도시되어 있다. 비교를 위해, 저영률 영역(71)을 구비하고 있지 않은 비교예 샘플에서의 인가 자장과 TMR 효과의 관계를 측정한 결과가 도 3b에 도시되어 있다. 도 3a 및 도 3b로부터, 실시예 샘플이 비교예 샘플에 비해 약 1.5배 정도 보자력 Hc가 증가되어 있다는 것을 알 수 있다. 그리고, 이 결과를 기초로 구한 열안정성 지표 Δ의 값은 다음과 같으며, 높은 열안정성 지표 Δ가 달성될 수 있었다.
실시예 샘플 : Δ=82 [보자력 Hc: 약 150(Oe)]
비교예 샘플 : Δ=63 [보자력 Hc: 약 100(Oe)]
실시예 2
실시예 2는 실시예 1의 변형이다. 실시예 2의 비휘발성 자기 메모리 장치의 모식적인 부분 단면도가 도 4a에 도시되어 있고, 제2 배선 등의 모식적인 배치도가 도 4b에 도시되어 있다. 그리고, 도 4a는, 도 1a와 달리, 비휘발성 자기 메모리 장치의 모든 단면을 자화 곤란축과 평행한 방향으로부터 바라보고 있다. 제2 배선(비트 라인)(242)의 연장 방향에서의 투영 이미지와 전계 효과 트랜지스터를 구성하는 게이트 전극(12)의 연장 방향에서의 투영 이미지는 평행이다.
실시예 1에서는, 자기저항 효과 소자(30)를 구성하는 저영률 영역(71)을 제2 배선(42)의 연재부(43)로 구성하였다. 한편, 실시예 2에서는, 자기저항 효과 소자(230)를 구성하는 저영률 영역(271)은 제2 배선(242)를 둘러싸는 상층 절연층(228)의 연재부(229)로 이루어진다. 이 저영률 영역(271)은 도 4b에서 점선으로 나타낸 바와 같이, 제2 배선(242)과 평행하게 되도록 연장되는 밴드형의 평면 형상을 가지고 있다. 단, 실시예 1과 마찬가지로, 그 평면 형상을 원형으로 하여도 된다.
실시예 2에서는, 상층 절연층(228)을 플라즈마 CVD법에 의해 형성된 실리콘 산화막(P-SiO)으로 구성하였다. 이 상층 절연층(228)의 영률(EU)는 5×1010 Pa(50 GPa)이다.
이상의 구성 및 구조를 제외하고, 실시예 2의 비휘발성 자기 메모리 장치의 구성 및 구조는, 실시예 1의 비휘발성 자기 메모리 장치의 구성 및 구조와 동일하게 할 수 있으므로, 그에 대한 상세한 설명은 생략한다.
실시예 2의 비휘발성 자기 메모리 장치는 이하의 방법으로 제조될 수 있다.
(공정-200)
먼저, 실시예 1의 공정-100 내지 공정-130과 동일한 공정을 실행한다.
(공정-210)
그 후, 저영률 영역(271)을 형성하기 위한 홈부(227)를 포토리소그래피 기술 및 드라이 에칭 기술에 의해 층간 절연층(26)에 설치한다. 다음에, 전체 면에 상층 절연층(228)을 형성하여 홈부(227)를 매립하고, 제2 배선(242)이 형성되어야 할 부분의 상층 절연층(228)에, 포토리소그래피 기술 및 드라이 에칭 기술에 의해 홈부(오목부)를 형성한다.
(공정-220)
이어서, 예를 들면, 도금법에 의해, 상층 절연층(228) 상에 및 홈부의 내부에, 구리층 및 구리로 이루어지는 제2 배선(242)을 형성한다. 그 후, CMP법에 의해, 상층 절연층(228) 상의 구리층을 제거한다. 이같이 하여, 도 4a 및 도 4b에 나타낸 구조의 비휘발성 자기 메모리 장치를 얻을 수 있다.
실시예 3
실시예 3 또한 실시예 1의 변형이지만, 제2 구성에 관한 것이다. 실시예 3에서는, 제1 배선을 구성하는 재료의 영률(E1)이 층간 절연층(26)을 구성하는 재료의 영률(E0)보다 높다. 구체적으로, 제1 배선을 구성하는 재료는 루테늄(Ru, 영률 E1 : 4.1×1011 Pa)이다. 그리고, 제1 배선을 구성하는 재료로서, 그 외에 예를 들 면 텅스텐(W, 영률 E1: 3.5×1011 Pa)을 사용해도 된다. 또한, 실시예 3에서는, 접속부를 구성하는 재료는 TiN(영률: 1.1×1011 Pa)이며, 스트레스 인가 소스로서의 기능은 가지고 있지 않다.
이상의 점을 제외하고, 실시예 3의 비휘발성 자기 메모리 장치의 구성 및 구조는 실시예 1의 비휘발성 자기 메모리 장치의 구성 및 구조와 동일하게 될 수 있으므로, 상세한 설명은 생략한다. 실시예 3에서도, 실시예 2에서 설명한 저영률 영역(271)의 구성 및 구조를 채용해도 된다.
실시예 3의 비휘발성 자기 메모리 장치에서, 제1 배선은 스트레스 인가 소스의 역할도 겸하고 있다. 이와 같은 구성의 제1 배선을 설치함으로써, 기록층(53)의 외형 형상으로도 좌우되지만, 기록층(53)에는, 10 GPa 이상의 압축 응력(기록층(53)을 누르는 힘)이 가해진다. 그 결과, 실시예 1에서 설명한 것과 동일한 현상이 발생되므로, 기록층(53)에는 인장 응력이 가해지게 된다. 그러므로, 실시예 1에서 설명한 것과 동일한 효과를 얻을 수 있다.
실시예 4
실시예 4는 실시예 1 및 실시예 3의 변형이지만 제3 구성에 관한 것이다. 실시예 4에서는, 실시예 1과 마찬가지로, 적층 구조체(50)의 상부와 제2 배선(42) 사이에는 접속부(62)가 형성되어 있고, 접속부(62)를 구성하는 재료의 영률(EC)은 층간 절연층(26)을 구성하는 재료의 영률(E0)보다 높다. 또한, 실시예 3과 마찬가 지로, 제1 배선을 구성하는 재료의 영률(E1)은 층간 절연층(26)을 구성하는 재료의 영률(E0)보다 높다.
이상의 구성 및 구조를 제외하고, 실시예 4의 비휘발성 자기 메모리 장치의 구성 및 구조는 실시예 1 및 실시예 3의 비휘발성 자기 메모리 장치의 구성 및 구조와 동일하게 될 수 있으므로, 상세한 설명은 생략한다. 그리고, 실시예 4에서도, 실시예 2에서 설명한 저영률 영역(271)의 구성 및 구조를 채용해도 된다.
실시예 5
실시예 5도 실시예 1의 변형이지만, 기록층을 구성하는 재료로서, 자왜 상수 λ의 값이 음의 값인 재료(구체적으로는, Ne90Fe10 [Ne와 Fe의 조성비가 90/10인 재료]이며, λ = -2.0×10-5)를 사용하였다. 제2 배선 등의 모식적인 배치도가 도 5a에 도시되어 있다. 또한, 도 5a에 나타낸 바와 같이, 저영률 영역(571)은 기록층의 자화 곤란축의 연재 영역에 배치되어 있다. 그리고, 실선과 일점 쇄선으로 에워싸인 저영률 영역의 부분(571A)은 층간 절연층(26)까지 연장되어 있다.
또한, 고영률 영역(572)은 기록층(53)의 자화 용이축의 연재 영역에 배치되어 있는 것으로 간주된다. 구체적으로, 실시예 5에서, 고영률 영역(572)은 기록층(53)의 자화 용이축의 연재 영역에 존재하는 층간 절연층(26)의 부분에 해당한다. 도 5a에서, 고영률 영역(572)이 일점 쇄선으로 나타내어져 있으며, 고영률 영역(572)은 층간 절연층(26) 그 자체이다.
이상 설명한 구성 및 구조를 제외하고, 실시예 5의 비휘발성 자기 메모리 장 치의 구성 및 구조는 실시예 1의 비휘발성 자기 메모리 장치의 구성 및 구조와 동일하게 될 수 있으므로, 상세한 설명은 생략한다. 그리고, 실시예 5에서도, 실시예 2에서 설명한 저영률 영역(271)의 구성 및 구조를 채용해도 된다(도 5b의 제2 배선 등의 모식적인 배치도를 참조). 또한, 실시예 3 및 실시예 4에서 설명한 제1 배선 또는 접속부의 구성 및 구조를 채용해도 된다.
실시예 6
실시예 6은 본 발명의 제2 양태 및 제3 양태에 따른 비휘발성 자기 메모리 장치에 관한 것이며, 보다 구체적으로는 제1 구성에 관한 것이다. 그리고, 실시예 6의 비휘발성 자기 메모리 장치의 모식적인 일부 단면도는 도 1a 및 도 1b에 나타낸 것과 기본적으로 동일하다.
실시예 6에서도, 적층 구조체(50)을 구성하는 기록층(53)은 자화 용이축 및 상기 자화 용이축에 직교하는 자화 곤란축을 가지고 있다. 실시예 6에서도, 자화 용이축은 제2 배선(642)과 평행을 이룬다. 그리고, 실시예 6의 비휘발성 자기 메모리 장치에서의 제2 배선 등의 모식적인 배치도가 도 6a에 도시되어 있다. 자기저항 효과 소자는 층간 절연층을 구성하는 재료의 영률(E0)보다 높은 영률(EH)을 갖는 고영률 영역(672)을 추가로 포함하고 있다. 실시예 6에서는, 기록층(53)을 구성하는 재료의 자왜 상수 λ의 값은 양의 값이며, 고영률 영역(672)은 기록층(53)의 자화 곤란축의 연재 영역에 배치되어 있다. 구체적으로, 실시예 6에서, 고영률 영역(672)은 제2 배선(642)의 연재부(643)로 이루어지고, 도 6a에서 실선과 점선으 로 에워싸인 영역으로 나타내지만, 그 평면 형상은 직사각형이다. 그리고, 고영률 영역의 부분(672A)은 층간 절연층(26)까지 연장되어 있다. 제2 배선(642) 및 그 연재부(643)인 고영률 영역(672)은 실시예 6에서는 루테늄(Ru, 영률 EH: 4.1×1011 Pa) 또는 텅스텐(W, 영률 EH: 3.5×1011 Pa)으로 이루어진다. 경우에 따라서는, 제2 배선(642) 및 그 연재부(643)인 고영률 영역(672)을 루테늄(Ru)이나 텅스텐(W)으로 이루어지는 하층과 알루미늄(Al)이나 구리(Cu)로 이루어지는 상층의 2층 구조로 해도 된다.
또한, 저영률 영역(671)이 기록층(53)의 자화 용이축의 연재 영역에 배치되어 있는 것으로 고려주할 수도 있다. 구체적으로, 실시예 6에서, 저영률 영역(671)은 기록층(53)의 자화 용이축의 연재 영역에 존재하는 층간 절연층(26)의 부분에 해당한다. 그리고, 도 6a에서, 저영률 영역(671)이 일점 쇄선으로 나타내어져 있으며, 저영률 영역(671)은 층간 절연층 그 자체이다.
이상의 구성 및 구조를 제외하고, 실시예 6의 비휘발성 자기 메모리 장치의 구성 및 구조는 실시예 1의 비휘발성 자기 메모리 장치의 구성 및 구조와 동일하게 될 수 있으므로, 상세한 설명은 생략한다.
실시예 6의 비휘발성 자기 메모리 장치에서, 접속부(62)는 스트레스 인가 소스의 역할도 겸하고 있다. 그리고, 이와 같은 접속부(62)를 설치함으로써, 기록층(53)의 외형 형상에도 좌우되지만, 기록층(53)에는 10 GPa 이상의 압축 응력(기록층(53)을 누르는 힘)이 가해진다. 그 결과, 기록층(53)이 자화 용이축을 따르는 방향 및 자화 곤란축을 따라는 방향으로 확장하도록 변위하지만, 기록층(53)은 기록층(53)의 자화 곤란축의 연재 영역에 고영률 영역(672)이 배치되어 있으므로, 기록층(53)은 기록층(53)의 자화 용이축을 따라 확장하도록 변위된다. 그러나, 실제로는, 기록층(53)은 층간 절연층(26)에 의해 둘러싸여 있으므로 변위되지 못하고, 기록층(53)에는 인장 응력이 가해지게 된다. 이러한 이유로, 전술한 식 2에서의 우변의 세 번째 항의 값을 증가시키고 것이 가능하게 되고, 보자력 Hc를 증대시킬 수 있고, 또한 이방성 자계 Hk를 증대시킬 수 있다. 결과, 식 1에서의 열안정성 지표 Δ를 향상시킬 수 있다. 이러한 이유로, 기록층(53)의 열안정성을 향상시키고 보자력 Hc를 증대시켜 데이터 유지 특성의 향상을 도모할 수 있으므로, 신뢰성이 높은 자기저항 효과 소자를 구비한 비휘발성 자기 메모리 장치를 제공할 수 있다. 또한, 응력(σ)의 크기는 기록층(53)을 구성하는 재료에 좌우되지 않는다. 따라서, 기록층(53)을 구성하는 재료를 적절히 선택함으로써, 예를 들면 스핀 주입 자화 반전의 임계 전류(기입 전류) Ic의 저감을 도모하는 것이 가능하며, 비휘발성 자기 메모리 장치의 저소비 전력화를 달성할 수 있다.
실시예 7
실시예 7은 실시예 6의 변형이다. 실시예 7의 비휘발성 자기 메모리 장치의 제2 배선 등의 모식적인 배치도가 도 6b에 도시되어 있다. 실시예 6에서, 자기저항 효과 소자를 구성하는 고영률 영역(672)은 제2 배선(642)의 연재부(643)로 구성된다. 한편, 실시예 7에서, 자기저항 효과 소자를 구성하는 고영률 영역(772)은 제2 배선(742)를 둘러싸는 상층 절연층(728)의 연재부(729)로 이루어진다. 이 고영률 영역(772)은 도 6b에서 점선으로 나타내어져 있으며, 제2 배선(742)에 평행하게 연장되는 밴드형의 평면 형상을 가지고 있다. 실시예 6과 마찬가지로, 고영률 영역(772)의 평면 형상을 원형으로 하여도 된다.
실시예 7에서는 상층 절연층(728)을 SiN(영률 EU: 약 2.2×1011 Pa)으로 구성하고, 층간 절연층(26)을 플라즈마 CVD법에 의해 형성된 실리콘 산화막(P-SiO, 영률 E0: 5×1010 Pa)으로 구성한다.
이상의 구성 및 구조를 제외하고, 실시예 7의 비휘발성 자기 메모리 장치의 구성 및 구조는 실시예 6의 비휘발성 자기 메모리 장치의 구성 및 구조와 동일하다 할 수 있으므로, 상세한 설명은 생략한다. 또한, 실시예 7의 비휘발성 자기 메모리 장치는 실질적으로 실시예 2와 동일한 방법으로 제작할 수 있으므로, 상세한 설명은 생략한다.
실시예 8
실시예 8 또한 실시예 6의 변형이지만, 제2 구성에 관한 것이다. 실시예 8에서는, 제1 배선을 구성하는 재료의 영률(E1)이 층간 절연층을 구성하는 재료의 영률(E0)보다 높다. 구체적으로는, 제1 배선을 구성하는 재료는 실시예 3에서 설명한 것과 동일한 재료로 구성되어 있다.
이상의 구성 및 구조를 제외하고, 실시예 8의 비휘발성 자기 메모리 장치의 구성 및 구조는, 실시예 6의 비휘발성 자기 메모리 장치의 구성 및 구조와 동일하게 될 수 있으므로, 상세한 설명은 생략한다. 실시예 8에서도, 실시예 7에서 설명한 고영률 영역(772)의 구성 및 구조를 채용해도 된다.
실시예 8의 비휘발성 자기 메모리 장치에서, 제1 배선은 스트레스 인가 소스의 역할도 겸하고 있다. 그리고, 이와 같은 구성의 제1 배선을 설치함으로써, 기록층(53)의 외형 형상에도 좌우되지만, 기록층(53)에는 10 GPa 이상의 압축 응력(기록층(53)을 누르는 힘)이 가해진다. 그 결과, 실시예 1에서 설명한 것과 마찬가지의 현상이 발생되므로, 기록층(53)에는 인장 응력이 가해지는 것으로 된다. 그러므로, 실시예 1에서 설명한 것과 마찬가지의 효과를 얻을 수 있다.
실시예 9
실시예 9는 실시예 6 및 실시예 8의 변형이지만, 제3 구성에 관한 것이다. 실시예 9에서는, 실시예 6과 마찬가지로, 적층 구조체(50)의 상부와 제2 배선 사이에 접속부(62)가 형성되어 있고, 접속부(62)를 구성하는 재료의 영률(EC)는 층간 절연층(26)을 구성하는 재료의 영률(E0)보다 높고, 또한 실시예 8과 마찬가지로 제1 배선을 구성하는 재료의 영률(E1)은 층간 절연층(26)을 구성하는 재료의 영률(E0)보다 높다.
이상의 구성 및 구조를 제외하고, 실시예 9의 비휘발성 자기 메모리 장치의 구성 및 구조는 실시예 6 및 실시예 8의 비휘발성 자기 메모리 장치의 구성 및 구조와 동일하게 될 수 있으므로, 상세한 설명은 생략한다. 실시예 9에서도, 실시예 7에서 설명한 고영률 영역(772)의 구성 및 구조를 채용해도 된다.
실시예 10
실시예 10도 실시예 6의 변형이지만, 기록층을 구성하는 재료로서, 실시예 5와 마찬가지로, 자왜 상수 λ의 값이 음의 값인 재료를 사용하였다. 제2 배선 등의 모식적인 배치도가 도 6c에 도시되어 있다. 도 6c에 도시된 바와 같이, 고영률 영역(1072)은 기록층(53)의 자화 용이축의 연재 영역에 배치되어 있다. 그리고, 점선으로 에워싸인 고영률 영역(1072)의 부분은 층간 절연층(26)까지 연장되어 있다.
또한, 저영률 영역(1071)이 기록층(53)의 자화 곤란축의 연재 영역에 배치되어 있는 것으로 간주할 수 있다. 구체적으로, 실시예 10에서, 저영률 영역(1071)은 기록층(53)의 자화 곤란축의 연재 영역에 존재하는 층간 절연층의 부분에 해당한다. 도 6c에서, 저영률 영역(1071)을 일점 쇄선으로 나타내지만, 저영률 영역은 층간 절연층 그 자체이다.
이상의 구성 및 구조를 제외하고, 실시예 10의 비휘발성 자기 메모리 장치의 구성 및 구조는 실시예 6의 비휘발성 자기 메모리 장치의 구성 및 구조와 동일하게 될 수 있으므로, 상세한 설명은 생략한다. 그리고, 실시예 10에서도, 실시예 7에서 설명한 고영률 영역의 구성 및 구조를 채용해도 된다. 또한, 실시예 8 및 실시예 9에서 설명한 제1 배선 또는 접속부의 구성 및 구조를 채용해도 된다.
이상, 본 발명을 바람직한 실시예에 기초하여 설명하였으나, 본 발명은 이들의 실시예로 한정되는 것은 아니다. 실시예에서 설명한 각종의 적층 구조 및 사용 된 재료 등은 예시일뿐으로, 적당히 변경될 수 있다. 실시예에서, 기록층이 적층 구조체의 최상층에 위치하는 구조를 가지는 스핀 주입형 자기저항 효과 소자를 설명하였으나, 각각의 층의 적층 순서를 역으로 하고, 기록층이 최하층에 위치하는 구조를 가지는 스핀 주입형 자기저항 효과 소자로 할 수도 있다. 또한, 적층 구조체를 구성하는 자화 참조층(51), 비자성체막(52) 및 기록층(53)을 동일한 형상 및 크기로 하지 않고, 자화 참조층(51) 및 비자성체막(52)를 제1 배선(41) 상에 연재 시켜도 된다.
또한, 실시예에서 설명한 스핀 주입형 자기저항 효과 소자 이외에도, 예를 들면 도 7에 나타낸 바와 같이, 도 18에 나타낸 종래의 TMR 효과를 사용한 터널 자기저항 효과 소자와, 예를 들면 실시예 1에서 설명한 저영률 영역(71)을 조합한 비휘발성 자기 메모리 장치, 또는 도시는 생략하였지만 도 18에 나타낸 종래의 TMR 효과를 사용한 터널 자기저항 효과 소자와, 실시예 2 내지 실시예 10에서 설명한 저영률 영역 또는 고영률 영역을 조합한 비휘발성 자기 메모리 장치로 할 수도 있다. 그리고, 도 7에서는, 도 18에 도시한 기입 워드 라인(WWL), 제2 하층 절연층(24), 랜딩 패드부(23), 및 접속 구멍(25)이 도시되어 있지 않다. 또한, 실시예에서는, 적층 구조체의 하부와 선택용 트랜지스터(TR)의 소스/드레인 영역(14B)을 제1 배선(41) 및 접속 구멍(22)을 통하여 접속하였으나, 경우에 따라서는 제1 배선(41)을 생략해도 되고, 이 경우에는 접속 구멍(22)이 제1 배선에 상당한다.
터널 자기저항 효과 소자에서, 종래 기술에서 설명한 데이터 기입 방식은, 기입 워드 라인(WWL)을 통해 한쪽 방향의 전류가 흐르게 하고, 기입해야 할 데이터 에 따라 비트 라인에 정방향 또는 부방향의 전류를 흐르게 하는 다이렉트 모드뿐만 아니라, 미국 특허 공보 6545906 B1 또는 미국 특허 공보 6633498 B1에 기재된 토글 모드를 채용할 수 있다. 여기서, 토글 모드는 기입 워드 라인(WWL)에 한쪽 방향의 전류가 흐르게 하고, 기입해야 할 데이터에 상관없이 비트 라인에도 한쪽 방향의 전류가 흐르게 하여, 자기저항 효과 소자에 기록된 데이터가 기입해야 할 데이터와 상이한 경우에만, 자기저항 효과 소자에 데이터를 기입하는 방식이다. 또한, 데이터 판독이 비트 라인을 이용하지 않고 데이터 판독 라인을 이용하여 수행될 수도 있다. 이 경우에는, 비트 라인을, 기록층(제2 강자성체층)의 위쪽에, 상부의 층간 절연층을 통하여 기록층(제2 강자성체층)과는 전기적으로 절연된 상태로 형성한다. 그리고, 기록층(제2 강자성체층)과 전기적으로 접속된 데이터 판독 라인을 별도로 설치해도 된다.
실시예 1, 실시예 3 및 실시예 4에서, 저영률 영역을 제2 배선을 구성하는 재료와는 다른 재료로 구성할 수도 있다. 이 경우에는, 실시예 1의 공정-140에서, 저영률 영역을 형성하기 위한 구멍부를 층간 절연층에 설치한 후, 관계되는 구멍부를 적절한 재료로 매립하면 된다. 또한, 마찬가지로, 실시예 6, 실시예 8, 실시예 9에서, 고영률 영역을 제2 배선을 구성하는 재료와는 다른 재료로 구성할 수도 있다. 제2 배선(비트 라인)의 연장 방향의 투영 이미지는, 선택용 트랜지스터(TR)를 구성하는 게이트 전극(12)의 연장 방향의 투영 이미지와 직교하는 형태로 할 수도 있다.
실시예에서, 기록층의 평면 형상을 타원형으로 하였으나, 그 대신에 기록층 의 평면 형상은 마름모꼴 유사 형상으로 될 수도 있다. 마름모꼴 유사 형상을 구성하는 4개의 변 중의 적어도 2개의 변의 각각은 마름모꼴 유사 형상의 중심 방향을 향하여 그 중앙부가 만곡된 매끄러운 곡선으로 이루어지고, 기록층의 자화 용이축은 마름모꼴 유사 형상의 장축과 대략 평행이며, 기록층의 자화 곤란축은 마름모꼴 유사 형상의 단축과 대략 평행이며, 기록층의 평면 형상을 구성하는 변은 서로 매끄럽게 연결되어 있는 구성으로 할 수 있다. 그리고, 기록층의 이와 같은 평면 형상을 편의상 "제1 평면 형상"이라고 한다.
여기서, "마름모꼴 유사 형상"이란, 거시적으로 기록층을 바라보았을 경우 기록층의 평면 형상이 이하의 형상을 가지는 것을 의미한다. 즉, 4개의 변을 반시계 방향으로 변 A, 변 B, 변 C, 변 D로 나타낸 때에, 4개의 변 A, B, C, D를 선분으로 근사시키고, 변 A에 대향하는 선분의 길이를 La, 변 B에 대향하는 선분의 길이를 Lb, 변 C에 대향하는 선분의 길이를 Lc, 변 D에 대향하는 선분의 길이를 Ld로했을 때, La=Lb=Lc=Ld를 충족시키거나, La≒Lb≒Lc≒Ld를 충족시키거나, La=Lb≠Lc=Ld를 충족시키거나, 또는 La≒Lb≠Lc≒Ld를 충족시키는 형상이다. 미시적으로 기록층을 바라보았을 경우에는, 기록층의 평면 형상을 구성하는 4변 중의 적어도 2변(최대, 4변)이 각각 곡선을 포함하는 도형을 의미한다.
일반적으로, 실변수 함수(real variable function) F(X)가 구간 a<X<b의 각각의 지점에서 연속 미분 계수를 가지는 경우에, F(X)는 그 구간에서 "매끄럽게(smooth)" 되거나 또는 "연속적 미분 가능"한 것이라 한다. 또한, "대략 평행"이라는 표현은, 2개의 선분 또는 직선이 서로 교차하고 있지 않거나, 또는 교차 각 도가 ±20°의 범위 내에 있는 것을 의미한다. 또한, "대략 직교"라는 표현은, 2개의 선분 또는 직선이 직교하고 있거나, 또는 교차 각도가 90°± 20°의 범위 내에 있는 것을 의미한다. 또한, "대략 선대칭"이라는 표현은, 기록층을 대칭축에 따라 절곡했을 때, 절곡된 기록층의 2개의 부분이 완전히 겹쳐지는 경우뿐만 아니라, 기록층의 제조 프로세스에서의 불균일에 기인하여 절곡된 기록층의 2개의 부분이 완전하게 겹쳐지지 않는 경우도 포함한다. 또한, "중심점"이라는 표현은 도형의 중심점을 의미한다. 이하의 설명에 있어서도, "매끄러운", "대략 평행", "대략 선대칭", "중심점"을 이와 같은 의미로 사용한다.
제1 평면 형상에서, 마름모꼴 유사 형상의 장축의 길이를 2LL로 하고, 단축의 길이를 2LS로 했을 때, 1.0<LL/LS ≤ 10, 바람직하게는 1.2≤LL/LS≤ 3.0을 충족시키는 것이 바람직하다. 또한, 마름모꼴 유사 형상의 장축과 기록층의 평면 형상과의 교점에서의 기록층의 평면 형상의 곡률 반경을 rL, 마름모꼴 유사 형상의 단축과 기록층의 평면 형상과의 교점에서의 기록층의 평면 형상의 곡률 반경을 rS로 했을 때, 0.1≤rL/LS<1.0, 바람직하게는 0.2≤rL/LS≤0.8을 충족시키는 것이 바람직하고, 또한 0.1≤rS/LL≤10, 바람직하게는 0.2≤rS/LL≤(5)를 충족시키는 것이 바람직하다.
제1 평면 형상에서, 중앙부가 만곡된 매끄러운 곡선으로 구성된 변의 각각에는 적어도 2개의 변곡점이 존재하는 형태로 하는 것이 바람직하다.
전술한 구성을 포함하는 제1 평면 형상에서는, 마름모꼴 유사 형상의 장축에 의해 마름모꼴 유사 형상을 2개의 영역으로 분할했을 때, 중앙부가 만곡된 매끄러운 곡선으로 구성된 2개의 변은 한쪽의 영역에 속하는 구성으로 하는 것이 바람직하다. 또는, 이와 같은 바람직한 구성을 포함하는 제1 평면 형상에서는, 4개의 변의 각각은 마름모꼴 유사 형상의 중심 방향을 향하여 그 중앙부가 만곡된 매끄러운 곡선으로 이루어지는 구성으로 하는 것이 바람직하다. 또는, 이와 같은 바람직한 구성을 포함하는 제1 평면 형상에서는, 기록층의 평면 형상은 마름모꼴 유사 형상의 단축에 관하여 대략 선대칭인 구성으로 하는 것이 바람직하다. 그리고, 이와 같은 구성에는, 마름모꼴 유사 형상을 구성하는 4개의 변 중의 2개의 변의 각각 이, 마름모꼴 유사 형상의 중심 방향을 향하여, 그 중앙부가 만곡된 매끄러운 곡선으로 이루어지는 경우, 및 마름모꼴 유사 형상을 구성하는 4개의 변의 각각이, 마름모꼴 유사 형상의 중심 방향을 향하여, 그 중앙부가 만곡된 매끄러운 곡선으로 이루어지는 경우가 포함된다. 또한, 기록층의 평면 형상은 마름모꼴 유사 형상의 장축에 관하여 대략 선대칭인 구성으로 하는 것이 바람직하다.
또는, 기록층의 평면 형상은 4개의 변으로 구성되어 있고, 4개의 변 중의 적어도 2개의 변은 매끄러운 곡선으로 구성되어 있다. 기록층의 평면 형상은, 장축 및 장축의 이등분 점에서 장축과 직교하는 단축을 가지고, 장축이 기록층의 자화 용이축과 대략 평행이며, 단축이 기록층의 자화 곤란축과 대략 평행인 가상 마름모꼴에 내접하고 있다. 매끄러운 곡선으로 구성된 변은 가상 마름모꼴의 대응하는 변과 적어도 2개의 점에서 접하고 있고, 기록층의 평면 형상을 구성하는 각 변은 서로 매끄럽게 연결되어 있는 구성으로 할 수 있다. 기록층의 이와 같은 평면 형상을 편의상 "제2 평면 형상"으로 지칭한다.
여기서, "가상 마름모꼴"에서는, 가상 마름모꼴의 4개의 변을 반시계 방향으로 변 A(길이 La), 변 B(길이 Lb), 변 C(길이 Lc), 변 D(길이 Ld)로 나타낼 때, La=Lb=Lc=Ld의 관계를 충족시키거나, La≒Lb≒Lc≒Ld의 관계를 충족시키거나, La=Lb≠Lc=Ld를 충족시키거나, 또는 La≒Lb≠Lc≒Ld를 충족시키고 있다.
제2 평면 형상에서는, 장축의 길이를 2Li-L, 단축의 길이를 2Li-S로 했을 때, 1.0<Li-L/Li-S≤10, 바람직하게는 1.2≤Li-L/Li-S≤3.0을 충족시키는 것이 바람직하다. 또한, 가상 마름모꼴의 장축과 기록층의 평면 형상의 교점에서의 기록층의 평면 형상의 곡률 반경을 rL, 가상 마름모꼴의 단축과 기록층의 평면 형상의 교점에서의 기록층의 평면 형상의 곡률 반경을 rS로 했을 때, 0.1≤rL/Li-S<1.0, 바람직하게는 0.2≤rL/Li-S≤0.8을 충족시키는 것이 바람직하고, 또한, 0.1≤rS/Li-L≤10, 바람직하게는 0.2≤rS/Li-L≤5를 충족시키는 것이 바람직하다. 또한, 매끄러운 곡선으로 구성된 변의 구간 0<X<X1(다음에, 설명하는)에서, 매끄러운 곡선으로 구성된 변과 이 변에 대응하는 가상 마름모꼴의 변 사이의 최대 거리를 DMAX로 했을 때, 0<DMAX≤X1/2, 바람직하게는 X1/30≤DMAX≤X1/3을 충족시키는 것이 바람직하다.
제2 평면 형상에서는, 기록층의 평면 형상을 구성하는 매끄러운 곡선으로 구성된 각 변에서, (a) 가상 마름모꼴의 변에 접하는 적어도 2개의 점 중 가상 마름모꼴의 단축에 가장 가까운 곳에 위치하는 점을 가우스 좌표계의 원점(0, 0)으로 하고, b) 가상 마름모꼴의 변에 접하는 적어도 2개의 점 중, 가상 마름모꼴의 장축에 가장 가까운 곳에 위치하는 점을 (X1, 0)[여기서, X1>0]으로 하고, (c) 가상 마름모꼴의 단축과의 교점을 (XS, YS)[여기서, XS<0, S<0]으로 하고, (d) 가상 마름모꼴의 장축과의 교점을 (XL, YL)[여기서, XL>0, YL<0]로 했을 때에, 변을 실변수 함수 F(X)로 표현하고, 가상 마름모꼴에서의 장축과 단축의 교점이 3사분면 또는 4사분면에 위치하면, 실변수 함수 F(X)는 구간 XS<X<XL의 각각의 점에서 연속 미분 계수를 가지며, 실변수 함수 F(X)는 구간 0<X<X1에서 적어도 2개소의 변곡점을 가지는 형태로 하는 것이 바람직하다.
이와 같은 바람직한 구성을 포함하는 제2 평면 형상에서, 기록층의 평면 형상은 가상 마름모꼴의 단축에 관하여 대략 선대칭인 구성으로 하는 것이 바람직하다. 그리고, 이와 같은 구성에는, 기록층의 평면 형상을 구성하는 4개의 변 중의 2개가 매끄러운 곡선으로 이루어지는 경우, 및 4개의 변의 모두가 매끄러운 곡선으로 이루어지는 경우가 포함된다. 또는, 기록층의 평면 형상에서 4개의 변은 매끄러운 곡선으로 구성되어 있고, 기록층의 평면 형상은 가상 마름모꼴의 단축에 관하여 대략 선대칭이며, 또한 가상 마름모꼴의 장축에 관해서도 대략 선대칭인 구성으 로 하는 것이 바람직하다.
기록층의 평면 형상은, 제1 형상 및 제1 형상으로부터 서로 마주보고 돌출된 2개의 돌출부를 포함하며, 2개의 돌출부는 돌출부 축 상에 위치하고 있다. 돌출부 축은 제1 형상의 중심점을 통과하고, 또한 제1 형상의 중심점을 통과하는 제1 형상 축과 직교하고 있다. 제1 형상은, 타원형, 긴 원형 및 편평한 원형으로 이루어지는 군으로부터 선택된 1종류의 형상을 포함하며, 돌출부는 원형의 일부, 타원형의 일부, 긴 원형의 일부 및 편평한 원형의 일부로 이루어지는 군으로부터 선택된 1종류의 형상을 포함한다. 기록층의 자화 용이축은 제1 형상 축과 대략 평행을 이루며, 기록층의 자화 곤란축은 돌출부 축과 대략 평행을 이룬다. 제1 형상 축에 따른 제1 형상의 길이를 2LL, 돌출부 축에 따른 2개의 돌출부의 선단부 사이의 거리를 2LS로 했을 때, LL>LS의 관계를 충족시킬 것이다. 제1 형상의 외형선과 각각의 돌출부의 외형선이 교차하는 부분은 매끄러운 곡선을 포함하는 구성으로 할 수 있다. 그리고, 기록층의 이와 같은 평면 형상을 편의상 "제3 평면 형상"으로 지칭한다.
제3 평면 형상에서, [제1 형상, 돌출부]의 조합으로서는 [타원형, 원형의 일부], [타원형, 타원형의 일부], [타원형, 긴 원형의 일부], [타원형, 편평한 원형의 일부], [긴 원형, 원형의 일부], [긴 원형, 타원형의 일부], [긴 원형, 긴 원형의 일부], [긴 원형, 편평한 원형의 일부], [편평한 원형, 원형의 일부], [편평한 원형, 타원형의 일부], [편평한 원형, 긴 원형의 일부], [편평한 원형, 편평한 원형의 일부]를 들 수 있다.
제3 평면 형상에서는, 1.0<LL/LS≤10, 바람직하게는 1.2≤LL/LS≤3.0을 충족시키는 것이 바람직하다. 또한, 제1 형상 축과 기록층의 평면 형상과의 교점에서의 기록층의 평면 형상의 곡률 반경을 rL, 돌출부 축과 기록층의 평면 형상과의 교점에서의 기록층의 평면 형상의 곡률 반경을 rS이라 했을 때, 0.1≤rL/LS<1.0, 바람직하게는 0.2≤rL/LS≤0.8을 충족시키는 것이 바람직하고, 또한, 0.1≤rS/LL≤10, 바람직하게는 0.2≤rS/LL≤5를 충족시키는 것이 바람직하다.
제3 평면 형상에서는, 기록층의 평면 형상은 돌출부 축에 관하여 대략 선대칭인 구성으로 할 수 있다. 그리고, 이와 같은 구성에는, 2개의 돌출부가 제1 형상 축에 관하여 대략 선대칭인 경우 및 선대칭이 아닌 경우가 포함된다. 기록층의 평면 형상은 돌출부 축에 관하여 대략 선대칭이며, 또한 제1 형상 축에 관하여 대략 선대칭인 구성으로 하는 것이 바람직하다.
또는, 기록층의 평면 형상은, 제1 형상으로부터 제2 형상이 2개소에서 돌출되도록, 제1 형상과 제1 형상의 중심점과 중심점이 일치하는 제2 형상이 서로 중첩되는 중첩 형상을 가질 수도 있다. 제1 형상의 중심점을 통과하는 제1 형상 축과 제2 형상의 중심점을 통과하는 제2 형상 축은 서로 직교하게 될 수도 있다. 제1 형상은, 타원형, 긴 원형 및 편평한 원형으로 이루어지는 군으로부터 선택된 1종류의 형상으로 이루어지고, 제2 형상은, 원형, 타원형, 긴 원형 및 편평한 원형으로 이루어지는 군으로부터 선택된 1종류의 형상으로 이루어질 수 있다. 기록층의 자 화 용이축은 제1 형상 축과 대략 평행을 이루며, 기록층의 자화 곤란축은 제2 형상 축과 대략 평행을 이룬다. 제1 형상 축을 따른 제1 형상의 길이를 2LL, 제2 형상 축을 따른 제2 형상의 길이를 2LS이라 했을 때, LL>LS의 관계가 충족될 것이다. 제1 형상의 외형선과 제2 형상의 외형선이 교차하는 부분은 매끄러운 곡선으로 구성되어 있는 구성으로 할 수 있다. 그리고, 기록층의 이와 같은 평면 형상을 편의상 "제4 평면 형상"이라고 한다.
제4 평면 형상에서, [제1 형상, 제2 형상]의 조합으로서 [타원형, 원형], [타원형, 타원형], [타원형, 긴 원형], [타원형, 편평한 원형], [긴 원형, 원형], [긴 원형, 타원형], [긴 원형, 긴 원형], [긴 원형, 편평한 원형], [편평한 원형, 원형], [편평한 원형, 타원형], [편평한 원형, 긴 원형], [편평한 원형, 편평한 원형]을 들 수 있다.
제4 평면 형상에서는, 1.0<LL/LS≤10, 바람직하게는 1.2≤LL/LS≤3.0을 충족시키는 것이 바람직하다. 또한, 제1 형상 축과 기록층의 평면 형상과의 교점에서의 기록층의 평면 형상의 곡률 반경을 rL, 제2 형상 축과 기록층의 평면 형상과의 교점에서의 기록층의 평면 형상의 곡률 반경을 rS라 했을 때, 0.1≤rL/LS<1.0, 바람직하게는 0.2≤rL/LS≤0.8을 충족시키는 것이 바람직하고, 또한, 0.1≤rS/LL≤10, 바람직하게는 0.2≤rS/LL≤5를 충족시키는 것이 바람직하다.
제4 평면 형상에서, 기록층의 평면 형상은 제2 형상 축에 관하여 대략 선대 칭인 구성으로 할 수 있다. 그리고, 이와 같은 구성에는, 제2 형상의 2개의 돌출 영역이 제1 형상 축에 관하여 대략 선대칭인 경우 및 선대칭이 아닌 경우가 포함된다. 또는, 기록층의 평면 형상은 제2 형상 축에 관하여 대략 선대칭이며, 또한 제1 형상 축에 관하여 대략 선대칭인 구성으로 하는 것이 바람직하다.
또는, 기록층의 평면 형상은 이등변 삼각형 유사 형상으로 이루어지고, 이등변 삼각형 유사 형상의 경사변은 원형으로 유사 형상의 중심 방향을 향하여 그 중앙부가 만곡된 매끄러운 곡선으로 이루어지고, 이등변 삼각형 유사 형상의 가상 저변의 길이는 이등변 삼각형 유사 형상의 가상 높이보다 길게 될 수 있다. 기록층의 자화 용이축은 이등변 삼각형 유사 형상의 저변과 대략 평행이며, 기록층의 자화 곤란축은 이등변 삼각형 유사 형상의 저변과 대략 직교하고 있고, 기록층의 평면 형상을 구성하는 각 변은 서로 매끄럽게 연결되어 있는 구성으로 할 수 있다. 그리고, 기록층의 이와 같은 평면 형상을 편의상 "제5 평면 형상"으로 지칭한다.
여기서, "이등변 삼각형 유사 형상"이라 함은, 거시적으로 기록층을 바라보았을 경우 기록층의 평면 형상이 이하의 형상을 가지는 것을 의미한다. 즉, 2개의 경사변 A, B를 선분으로 근사시키고, 경사변 A에 대향하는 선분의 길이를 La, 경사변 B에 대향하는 선분의 길이를 Lb로 했을 때, La=Lb를 충족시키거나, 또는 La≒Lb를 충족시키는 형상이지만, 미시적으로 기록층을 바라보았을 경우, 기록층의 평면 형상을 구성하는 2개의 경사변은 곡선으로 구성되어 있는 도형이라는 것을 의미한다.
제5 평면 형상에서, 이등변 삼각형 유사 형상의 가상 저변의 길이를 2LB, 가 상 높이를 H, 이등변 삼각형 유사 형상의 경사변과 저변이 매끄럽게 연결되어 있는 부분에서의 기록층의 평면 형상의 평균 곡률 반경을 rL, 이등변 삼각형 유사 형상의 2개의 경사변의 교점에서의 기록층의 평면 형상의 곡률 반경을 rS로 한다. 여기서, 이등변 삼각형 유사 형상의 2개의 경사변의 교점은, 가상 저변의 수직 이등분선이 이등변 삼각형 유사 형상의 2개의 경사변을 1개의 선으로 연결함으로써 얻어지는 곡선을 교차하는 점을 의미한다. 또한, 이등변 삼각형 유사 형상의 가상 저변은, 이등변 삼각형 유사 형상의 저변을 직선으로 근사했을 때(이 직선을 저변 근사 직선이라고 함), 이등변 삼각형 유사 형상의 2개의 경사변의 교점측에 있고 또한 이 저변 근사 직선으로부터 거리 rL 만큼 이격된 점을 통과하는 저변 근사 직선과 평행한 가상선을 의미한다. 또한, 가상 저변의 길이 2LB는, 이등변 삼각형 유사 형상의 경사변과 저변이 매끄럽게 연결되어 있는 부분에서의 기록층의 평면 형상과 그 가상 저변과의 교점의 사이의 거리로 정의된다. 또한, 가상 높이 H는, 이등변 삼각형 유사 형상의 2개의 경사변의 교점으로부터 가상 저변까지의 거리로 정의된다. 그리고, 이 경우, 1.0<LB/H≤10, 바람직하게는 1.2≤LB/H≤3.0을 충족시키는 것이 바람직하다. 또한, 0.1≤rL/H≤1.0, 바람직하게는 0.2≤rL/H≤0.8을 충족시키는 것이 바람직하고, 또한, 0.1≤rS/LB≤10, 바람직하게는 0.2≤rS/LB≤5를 충족시키는 것이 바람직하다.
제5 평면 형상에서는, 이등변 삼각형 유사 형상의 경사변에 적어도 2개의 변 곡점이 존재하는 형태로 하는 것이 바람직하다. 또는, 기록층의 평면 형상은 이등변 삼각형 유사 형상의 가상 저변의 수직 이등분선에 관하여 대략 선대칭인 구성으로 하는 것이 바람직하다.
또는, 기록층의 평면 형상은 3개의 변으로 구성되어 있고, 3개의 변 중의 적어도 2개의 변은 매끄러운 곡선을 포함할 수 있다. 가상 저변의 길이가 2Li-B이며, 가상 높이가 Hi(여기서, Hi<Li-B)이며, 저변이 기록층의 자화 용이축과 대략 평행이며, 저변에 대한 수직선이 기록층의 자화 곤란축과 대략 평행한 가상 이등변 삼각형에, 기록층의 평면 형상은 내접하고 있다. 매끄러운 곡선을 포함하는 변은 가상 이등변 삼각형의 대응하는 경사변과 적어도 2개의 점에서 접하고 있으며, 기록층의 평면 형상을 구성하는 각각의 변은 서로 매끄럽게 연결되어 있는 구성으로 할 수 있다. 그리고, 기록층의 이와 같은 평면 형상을 편의상 "제6 평면 형상"으로 지칭한다.
제6 평면 형상에서, 가상 이등변 삼각형의 저변에 대응하는 기록층의 평면 형상을 구성하는 변이 가상 이등변 삼각형의 경사변에 대응하는 기록층의 평면 형상을 구성하는 변에 매끄럽게 연결되는 부분에서의 기록층의 평면 형상의 평균 곡률 반경을 rL이라 했을 때, 가상 이등변 삼각형의 가상 저변은, 가상 이등변 삼각형으로의 저변으로부터, 가상 이등변 삼각형의 2개의 경사변의 교점측에서, 가상 이등변 삼각형의 저변으로부터 거리 rL 만큼 이격된 점을 통과하는 가상 이등변 삼각 형의 저변과 평행한 가상선을 의미한다. 또한, 가상 저변의 길이 2Li-B는, 이 가상 저변과 가상 이등변 삼각형의 2개의 경사변의 교점의 사이의 거리로 정의된다. 또한, 가상 높이 Hi는 가상 이등변 삼각형의 2개의 경사변의 교점으로부터 가상 저변까지의 거리로 정의된다. 그리고, 제6 평면 형상에서는, 1.0<Li-B/Hi≤10, 바람직하게는 1.2≤Li-B/Hi≤3.0을 충족시키는 것이 바람직하다. 또한, 가상 이등변 삼각형의 2개의 경사변의 교점에서의 각각의 이등분선과 기록층의 평면 형상과의 교점에서의 기록층의 평면 형상의 곡률 반경을 rS이라 했을 때, 0.1≤rL/Hi≤1.0, 바람직하게는 0.2≤rL/Hi≤0.8을 충족시키는 것이 바람직하고, 또한, 0.1≤rS/Li-B≤10, 바람직하게는 0.2≤rS/Li-B≤5를 충족시키는 것이 바람직하다. 또한, 매끄러운 곡선으로 구성된 변의 구간 0<X<X1(다음에 설명하는)에서, 매끄러운 곡선으로 구성된 변과 이 변에 대응하는 가상 이등변 삼각형의 경사변 사이의 최대 거리를 DMAX라고 했을 때, 0<DMAX≤X1/2, 바람직하게는 X1/30≤DMAX≤X1/3을 충족시키는 것이 바람직하다.
제6 평면 형상에서는, 기록층의 평면 형상을 구성하는 매끄러운 곡선으로 구성된 각각의 변에서, (a) 가상 이등변 삼각형의 경사변에 접하는 적어도 2개의 점 중 2개의 경사변의 교점에 가장 가까운 곳에 위치하는 점을 가우스 좌표의 원점(0, 0)으로 하고, b) 가상 이등변 삼각형의 경사변에 접하는 적어도 2개의 점 중 경사 변과 저변의 교점에 가장 가까운 곳에 위치하는 점을 (X1, 0)[단, X1>0]으로 하고, (c) 가상 이등변 삼각형의 저변의 수직 이등분선과의 교점을 (XS, YS)[단, XS<0, YS<0]으로 하고, (d) 가상 이등변 삼각형의 가상 저변과의 교점을 (XL, YL)[단, XL>0, YL<0]으로 했을 때에, 변을 실변수 함수 F(X)로 표현하고, 가상 이등변 삼각형의 저변의 수직 이등분선과 저변과의 교점이 제3 사분면 또는 제4 사분면에 위치하면, 실변수 함수 F(X)는 구간 XS<X<XL의 각각의 점에서 연속 미분 계수를 가지고, 실변수 함수 F(X)는 구간 0<X<X1에서 적어도 2개소의 변곡점을 가지는 형태로 하는 것이 바람직하다.
이와 같은 바람직한 구성을 포함하는 제6 평면 형상에서는, 기록층의 평면 형상은 가상 이등변 삼각형의 저변의 수직 이등분선에 관하여 대략 선대칭인 구성으로 하는 것이 바람직하다.
또는, 기록층의 평면 형상은 제1 형상 및 제1 형상으로부터 돌출된 1개의 돌출부를 포함할 수도 있다. 돌출부는 돌출부 축 상에 위치하고 있고, 돌출부 축은 제1 형상의 중심점을 통과하고, 또한 돌출부 축은 제1 형상의 중심점을 통과하는 제1 형상 축과 직교하게 될 수 있다. 제1 형상은, 타원형, 긴 원형 및 편평한 원형으로 이루어지는 군으로부터 선택된 1종류의 형상으로 이루어지고, 돌출부는 원형의 일부, 타원형의 일부, 긴 원형의 일부 및 편평한 원형의 일부로 이루어지는 군으로부터 선택된 1종류의 형상으로 이루어질 수 있다. 기록층의 자화 용이축은 제1 형상 축과 대략 평행을 이루며, 기록층의 자화 곤란축은 돌출부 축과 대략 평행을 이룬다. 제1 형상 축을 따른 제1 형상의 길이를 2LL, 돌출부 축을 따른 돌출부의 선단부로부터 제1 형상의 중심점까지의 거리를 LS라고 했을 때, LL>LS의 관계가 충족될 수 있다. 제1 형상의 외형선과 돌출부의 외형선이 교차하는 부분은 매끄러운 곡선으로 구성되어 있는 구성으로 할 수 있다. 그리고, 기록층의 이와 같은 평면 형상을 편의상 "제7 평면 형상"으로 지칭한다.
제7 평면 형상에서, [제1 형상, 돌출부]의 조합으로서 [타원형, 원형의 일부], [타원형, 타원형의 일부], [타원형, 긴 원형의 일부], [타원형, 편평한 원형의 일부], [긴 원형, 원형의 일부], [긴 원형, 타원형의 일부], [긴 원형, 긴 원형의 일부], [긴 원형, 편평한 원형의 일부], [편평한 원형, 원형의 일부], [편평한 원형, 타원형의 일부], [편평한 원형, 긴 원형의 일부], [편평한 원형, 편평한 원형의 일부]를 들 수 있다.
제7 평면 형상에서는, 1.0<LL/LS≤10, 바람직하게는 1.2≤LL/LS≤3.0을 충족시키는 것이 바람직하다. 또한, 제1 형상 축과 기록층의 평면 형상과의 교점에서의 기록층의 평면 형상의 곡률 반경을 rL, 돌출부 축과 기록층의 평면 형상과의 교점에서의 기록층의 평면 형상의 곡률 반경을 rS라고 했을 때, 0.1≤rL/LS≤1.0, 바람직하게는 0.2≤rL/LS≤0.8을 충족시키는 것이 바람직하고, 또한, 0.1≤rS/LL≤10, 바람직하게는 0.2≤rS/LL≤5를 충족시키는 것이 바람직하다.
제7 평면 형상에서는, 기록층의 평면 형상은 돌출부 축에 관하여 대략 선대칭인 구성으로 하는 것이 바람직하다.
또는, 기록층의 평면 형상은, 제2 형상이 제1 형상으로부터 1개소에서 돌출되도록 제1 형상과 제2 형상이 중첩되는 중첩 형상을 가지고 있다. 제2 형상은 제2 형상 축 상에 위치하고 있고, 제2 형상 축은 제1 형상의 중심점을 통과하고, 또한 제2 형상 축은 제1 형상의 중심점을 통과하는 제1 형상 축과 직교하고 있다. 제1 형상은, 타원형, 긴 원형 및 편평한 원형으로 이루어지는 군으로부터 선택된 1종류의 형상으로 이루어지고, 제2 형상은, 원형, 타원형, 긴 원형 및 편평한 원형으로 이루어지는 군으로부터 선택된 1종류의 형상으로 이루어지고, 기록층의 자화 용이축은 제1 형상 축과 대략 평행을 이루며, 기록층의 자화 곤란축은 제2 형상 축과 대략 평행을 이룬다. 제1 형상 축을 따른 제1 형상의 길이를 2LL, 제2 형상 축을 따른 제2 형상의 선단부로부터 제1 형상의 중심점까지의 거리를 LS라고 했을 때, LL>LS의 관계가 충족될 것이다. 제1 형상의 외형선과 제2 형상의 외형선이 교차하는 부분은 매끄러운 곡선으로 구성되어 있는 구성으로 할 수 있다. 그리고, 기록층의 이와 같은 평면 형상을 편의상 "제8 평면 형상"으로 지칭한다.
제8 평면 형상에서, [제1 형상, 제2 형상]의 조합으로서 [타원형, 원형], [타원형, 타원형], [타원형, 긴 원형], [타원형, 편평한 원형], [긴 원형, 원형], [긴 원형, 타원형], [긴 원형, 긴 원형], [긴 원형, 편평한 원형], [편평한 원형, 원형], [편평한 원형, 타원형], [편평한 원형, 긴 원형], [편평한 원형, 편평한 원 형]을 들 수 있다.
제8 평면 형상에서는 1.0<LL/LS≤10, 바람직하게는 1.2≤LL/LS≤3.0을 충족시키는 것이 바람직하다. 또한, 제1 형상 축과 기록층의 평면 형상과의 교점에서의 기록층의 평면 형상의 곡률 반경을 rL, 제2 형상 축과 기록층의 평면 형상과의 교점에서의 기록층의 평면 형상의 곡률 반경을 rS라고 했을 때, 0.1≤rL/LS≤1.0, 바람직하게는 0.2≤rL/LS≤0.8을 충족시키는 것이 바람직하고, 또한, 0.1≤rS/LL≤10, 바람직하게는 0.2≤rS/LL≤5를 충족시키는 것이 바람직하다.
제8 평면 형상에서는, 기록층의 평면 형상은 제2 형상 축에 관하여 대략 선대칭인 구성으로 하는 것이 바람직하다.
제1 평면 형상에서는, 도 8에 기록층(53)의 모식적인 평면도를 나타낸 바와 같이, 기록층(53)의 평면 형상(실선으로 나타내는)은, 4변(SRm, 여기서 "m"은 1, 2, 3, 4 중 어느 하나)을 가지는 마름모꼴 유사 형상으로 이루어진다. 그리고, 변 SRm은, 기록층(53)의 평면 형상과 마름모꼴 유사 형상의 장축 LX(길이 2LL)와의 교점 BC와 AD의 사이, 및 기록층(53)의 평면 형상과 마름모꼴 유사 형상의 단축 SX(길이 2LS)와의 교점 AB와 CD 사이에 협지된 기록층(53)의 평면 형상의 부분을 가리킨다. 그리고, 마름모꼴 유사 형상을 구성하는 4개의 변 중의 적어도 2개의 변(도 8에 나타낸 예에 있어서는, 4변 SRm 모두)의 각각은, 마름모꼴 유사 형상의 중심 방향을 향하여, 그 중앙부 CT가 만곡된 매끄러운 곡선으로 이루어진다. 기록층(53)의 자화 용이축(EA)은 마름모꼴 유사 형상의 장축 LX(일점 쇄선으로 나타내는)와 대략 평행을 이루며, 기록층(53)의 자화 곤란축(HA)은 마름모꼴 유사 형상의 단축 SX(일점 쇄선으로 나타내는)와 대략 평행을 이룬다. 또한, 기록층(53)의 평면 형상을 구성하는 변 SRm은 서로 매끄럽게 연결되어 있다.
그리고, 중앙부 CT가 만곡된 매끄러운 곡선으로 구성된 변 SRm의 각각에는 적어도 2개의 변곡점이 존재한다. 즉, 변 SR1에는 2개의 변곡점(A3, A4)이 존재하고, 변 SR2에는 2개의 변곡점(B3, B4)이 존재한다. 또한, 변 SR3에는 2개의 변곡점(C3, C4)이 존재하고, 변 SR4에는 2개의 변곡점(D3, D4)이 존재한다. 그리고, 도면에서는 변곡점을 검은 원으로 나타내고 있다.
여기서, 도 8에 나타낸 바와 같이, 기록층(53)의 평면 형상은 마름모꼴 유사 형상의 단축 SX에 관하여 대략 선대칭이며, 또한 마름모꼴 유사 형상의 장축 LX에 관해서도 대략 선대칭이다.
또는, 제2 평면 형상에서는, 도 9에 기록층(53)의 모식적인 평면도를 나타낸 바와 같이, 기록층(53)의 평면 형상(실선으로 나타내는)은 4개의 변 SRm로 구성되어 있고, 또한 4개의 변 중의 적어도 2개의 변(도 9에 나타낸 예에 있어서는, 4변 SRm 모두)은 매끄러운 곡선으로 구성되어 있다. 또한, 기록층(53)의 평면 형상은 가상 마름모꼴(2점 쇄선으로 나타내는)에 내접한다. 그리고, 도 9에서는 내접하는 점을 "x" 표시로 나타내고 있다. 여기서, 가상 마름모꼴은 길이(점 AD로부터 점 BC까지의 거리) 2Li-L의 장축 LX, 및 장축 LX의 이등분점 O에서 장축 LX와 직교하는 길이(점 AB로부터 점 CD까지의 거리) 2Li-S(여기서, Li-S<Li-L)의 단축 SX를 가지며, 장축 LX가 기록층(53)의 자화 용이축(EA)과 대략 평행을 이루고, 단축 SX가 기록층(53)의 자화 곤란축(HA)과 대략 평행을 이룬다. 또한, 매끄러운 곡선으로 구성된 변 SRm는 가상 마름모꼴의 대응하는 변 TLm와 적어도 2개의 점(도 9에 나타낸 예에서는 2개의 점)에서 접한다. 그리고, 도 9에서는 접하는 점을 "x" 표시로 나타내고 있다. 또한, 기록층(53)의 평면 형상을 구성하는 변 SRm는 서로 매끄럽게 연결되어 있다.
기록층(53)의 평면 형상을 구성하는 매끄러운 곡선으로 구성된 변 SR1에서, (a) 가상 마름모꼴의 변 TL1에 접하는 2개의 점 중 가상 마름모꼴의 단축 SX에 가장 가까운 곳에 위치하는 점을 가우스 좌표의 원점 A0(0, 0)으로 하고, b) 가상 마름모꼴의 변 TL1에 접하는 2개의 점 중 가상 마름모꼴의 장축 LX에 가장 가까운 곳에 위치하는 점을 A1(X1, 0)[단, X1>0]으로 하고, (c) 가상 마름모꼴의 단축 SX와의 교점을 AB2(XS, YS)[단, XS<0, YS<0]으로 하고, (d) 가상 마름모꼴의 장축 LX와의 교점을 AD5(XL, YL)[단, XL>0, YL<0]으로 한다.
또한, 변 SR1를 실변수 함수 F(X)로 표현하고, 가상 마름모꼴에서의 장축 LX와 단축 SX의 교점 O가 제3 사분면 또는 제4 사분면(도시한 예에서는 제4 사분면)에 위치하는 것으로 한다.
이상의 경우에서, 실변수 함수 F(X)는 구간 XS<X<XL의 각각의 점에서 연속 미분 계수를 가지고, 실변수 함수 F(X)는 구간 0<X<X1에서 2개소의 변곡점(A3, A4)을 가진다.
보다 구체적으로는, 구간 XS<X≤XA3(XA3: 변곡점 A3의 X 좌표)에서는, 실변수 함수 F(X)는 반경 rS의 원에 의해 표현된다. 또한, 구간 XA3≤X≤XA4(XA4: 변곡점 A4의 X 좌표)에서는, 실변수 함수 F(X)는 반경 rSR의 원에 의해 표현된다. 또한, 구간 XA4<X≤XL에서는, 실변수 함수 F(X)는 반경 rL의 원에 의해 표현된다.
또한, 기록층(53)의 평면 형상을 구성하는 매끄러운 곡선으로 구성된 변 SR2에서, (a) 가상 마름모꼴의 변 TL2에 접하는 2개의 점 중 가상 마름모꼴의 단축 SX에 가장 가까운 곳에 위치하는 점을 가우스 좌표의 원점 B0(0, 0)으로 하고, b) 가상 마름모꼴의 변 TL2에 접하는 2개의 점 중 가상 마름모꼴의 장축 LX에 가장 가까운 곳에 위치하는 점을 B1(X1, 0)[단, X1>0]으로 하고, (c) 가상 마름모꼴의 단축 SX와의 교점을 AB2(XS, YS)[단, XS<0, YS<0]으로 하고, (d) 가상 마름모꼴의 장축 LX와의 교점을 BC5(XL, YL)[단, XL>0, YL<0]으로 한다.
또한, 변 SR2를 실변수 함수 F(X)로 표현하고, 가상 마름모꼴에서의 장축 LX와 단축 SX의 교점 O가 제3 사분면 또는 제4 사분면(도시한 예에서는 제4 사분면)에 위치하는 것으로 한다.
이상의 경우에서, 실변수 함수 F(X)는 구간 XS<X<XL의 각각의 점에서 연속 미분 계수를 가지고, 실변수 함수 F(X)는 구간 0<X<X1에서 2개소의 변곡점(B3, B4)을 가진다.
보다 구체적으로는, 구간 XS<X≤XB3(XB3: 변곡점 B3의 X 좌표)에서는, 실변수 함수 F(X)는 반경 rS의 원에 의해 표현된다. 또한, 구간 XB3≤X≤XB4(XB4: 변곡점 B4의 X 좌표)에서는, 실변수 함수 F(X)는 반경 rSR의 원에 의해 표현된다. 또한, 구간 XB4<X≤XL에서는, 실변수 함수 F(X)는 반경 rL의 원에 의해 표현된다.
또한, 기록층(53)의 평면 형상을 구성하는 매끄러운 곡선으로 구성된 변 SR3에서, (a) 가상 마름모꼴의 변 TL3에 접하는 2개의 점 중 가상 마름모꼴의 단축 SX에 가장 가까운 곳에 위치하는 점을 가우스 좌표의 원점 C0(0, 0)으로 하고, b) 가상 마름모꼴의 변 TL3에 접하는 2개의 점 중 가상 마름모꼴의 장축 LX에 가장 가까운 곳에 위치하는 점을 C1(X1, 0)[단, X1>0]으로 하고, (c) 가상 마름모꼴의 단축 SX와의 교점을 CD2(XS, YS)[단, XS<0, YS<0]으로 하고, (d) 가상 마름모꼴의 장축 LX와의 교점을 BC5(XL, YL)[단, XL>0, YL<0]으로 한다.
또한, 변 SR3를 실변수 함수 F(X)로 표현하고, 가상 마름모꼴에서의 장축 LX와 단축 SX의 교점 O가 제3 사분면 또는 제4 사분면(도시한 예에서는 제4 사분면)에 위치하는 것으로 한다.
이상의 경우에서, 실변수 함수 F(X)는 구간 XS<X<XL의 각각의 점에서 연속 미분 계수를 가지고, 실변수 함수 F(X)는 구간 0<X<X1에서 2개소의 변곡점(C3, C4)을 가진다.
보다 구체적으로는, 구간 XS<X≤XC3(XC3: 변곡점 C3의 X 좌표)에서는, 실변수 함수 F(X)는 반경 rS의 원에 의해 표현된다. 또한, 구간 XC3≤X≤XC4(XC4: 변곡점 C4의 X 좌표)에서는, 실변수 함수 F(X)는 반경 rSR의 원에 의해 표현된다. 또한, 구간 XC4<X≤XL에서는, 실변수 함수 F(X)는 반경 rL의 원에 의해 표현된다.
또한, 기록층(53)의 평면 형상을 구성하는 매끄러운 곡선으로 구성된 변 SR4에서, (a) 가상 마름모꼴의 변 TL4에 접하는 2개의 점 중 가상 마름모꼴의 단축 SX에 가장 가까운 곳에 위치하는 점을 가우스 좌표의 원점 D0(0, 0)으로 하고, (b) 가상 마름모꼴의 변 TL4에 접하는 2개의 점 중 가상 마름모꼴의 장축 LX에 가장 가까 운 곳에 위치하는 점을 D1(X1, 0) [단, X1>0]으로 하고, (c) 가상 마름모꼴의 단축 SX와의 교점을 CD2(XS, YS) [단, XS<0, YS<0]으로 하고, (d) 가상 마름모꼴의 장축 LX와의 교점을 AD5(XL, YL) [단, XL>0, YL<0]으로 한다.
또한, 변 SR4를 실변수 함수 F(X)로 표현하고, 가상 마름모꼴에서의 장축 LX와 단축 SX의 교점 O가 제3 사분면 또는 제4 사분면(도시한 예에서는 제4 사분면)에로 위치하는 것으로 한다.
이상의 경우에서, 실변수 함수 F(X)는 구간 XS<X<XL의 각각의 점에서 연속 미분 계수를 가지고, 실변수 함수 F(X)는 구간 0<X<X1에서 2개소의 변곡점(D3, D4)을 가진다.
보다 구체적으로는, 구간 XS<X≤XD3(XD3: 변곡점 D3의 X 좌표)에서는, 실변수 함수 F(X)는 반경 rS의 원에 의해 표현된다. 또한, 구간 XD3≤X≤XD4(XD4: 변곡점 D4의 X 좌표)에서는, 실변수 함수 F(X)는 반경 rSR의 원에 의해 표현된다. 또한, 구간 XD4<X≤XL에서는, 실변수 함수 F(X)는 반경 rL의 원에 의해 표현된다.
그리고, 구간 XS<X<0에서는, 실변수 함수 F(X)의 1차 미분 계수는 양의 값이며, X=0에서는, 실변수 함수 F(X)의 1차 미분 계수는 0이며, 구간 0<X<X1에서는, 실변수 함수 F(X)의 1차 미분 계수는 음의 값으로부터 0로 되고, 또한 양의 값 으로 변하게 된다. 또한, X=X1에서는, 실변수 함수 F(X)의 1차 미분 계수는 0이며, 구간 X1<X<XL에서는, 실변수 함수 F(X)의 1차 미분 계수는 음의 값으로 된다.
또한, 구간 XS<X<XA3(또는, XB3, XC3, XD3)에서는, 실변수 함수 F(X)의 2차 미분 계수는 음의 값이며, X=XA3(또는, XB3, XC3, XD3)에서는, 실변수 함수 F(X)의 2차 미분 계수는 0이며, 구간 XA3(또는, XB3, XC3, XD3)<X<XA4(또는, XB4, XC4, XD4)에서는, 실변수 함수 F(X)의 2차 미분 계수는 양의 값이며, X=XA4(또는, XB4, XC4, XD4)에서는, 실변수 함수 F(X)의 2차 미분 계수는 0이며, 구간 X<XA4(또는, XB4, XC4, XD4)에서는, 실변수 함수 F(X)의 2차 미분 계수는 음의 값으로 된다.
또한, 가상 마름모꼴의 장축 LX를 x축, 단축 SX를 y축으로 하는 가우스 좌표를 가정하면, 변 SR1와 변 SR2를 모아 실변수 함수 f(x)로 나타내고, 변 SR3와 변 SR4를 모아 실변수 함수 f(x)로 나타낼 때, 실변수 함수 f(x)는 구간 a<x<b(단, a는 실변수 함수 f(x)에서의 x의 값이 취할 수 있는 최소값이며, b는 실변수 함수 f(x)에서의 x의 값이 취할 수 있는 최대값)의 각각의 점에서 연속 미분 계수를 가진다. 그리고, x=0에서의 실변수 함수 f(x)의 1차 미분 계수는 0이며, y=0에서의 실변수 함수 f(x)의 1차 미분 계수는 무한대(∞)이다.
도 9에 나타낸 기록층(53)에서도, 평면 형상은 가상 마름모꼴의 단축 SX에 관하여 대략 선대칭이며, 또한 가상 마름모꼴의 장축 LX에 관해서도 대략 선대칭이 다.
또는, 제3 평면 형상에서는, 도 10에 기록층(53)의 모식적인 평면도를 나타낸 바와 같이, 기록층(53)의 평면 형상은, 제1 형상(53A)(도 10에는 실선으로 나타내는), 및 제1 형상(53A)으로부터 서로 마주보고 돌출된 2개의 돌출부(53B, 53C)(도 10에는 실선으로 나타내는)로 구성되어 있다. 그리고, 2개의 돌출부(53B, 53C)는 돌출부 축(도 10에는 일점 쇄선으로 나타내는) 상에 위치한다. 여기서, 돌출부 축은 제1 형상(53A)의 중심점 O를 통과하며, 또한 돌출부 축은 제1 형상(53A)의 중심점 O를 통과하는 제1 형상 축(도 10에는 일점 쇄선으로 나타내는)과 직교하고 있다. 또한, 기록층(53)의 자화 용이축(EA)은 제1 형상 축과 대략 평행을 이루며, 자화 곤란축(HA)은 돌출부 축과 대략 평행을 이룬다. 또한, 제1 형상 축을 따른 제1 형상(53A)의 길이를 2LL, 돌출부 축을 따른 2개의 돌출부(53B, 53C)의 선단부 사이의 거리를 2LS로 했을 때, LL>LS의 관계가 충족된다. 또한, 제1 형상(53A)의 외형선과 돌출부(53B, 53C)의 외형선이 교차하는 부분은, 제1 형상(53A)의 중심점 O의 방향을 향해 만곡된 매끄러운 곡선(도 10에는 점선으로 나타내는)으로 구성되어 있다.
제1 형상(53A)은 긴 원형이다. 즉, 2개의 반원(반경: rL)과 2개의 선분의 조합으로 이루어지는 도형이다. 또한, 돌출부(53B, 53C)는 원형(반경: rS)의 일부로 이루어지는 도형이다.
그리고, 기록층(53)의 평면 형상은 돌출부 축에 관하여 대략 선대칭이며, 또 한 제1 형상 축에 관하여 대략 선대칭이다.
또는, 제4 평면 형상에서는, 도 11에 기록층(53)의 모식적인 평면도를 나타낸 바와 같이, 기록층(53)의 평면 형상은, 제2 형상(53E)이 2개소에서 제1 형상(53D)으로부터 돌출되도록 제1 형상(53D)과 제1 형상(53D)의 중심점 O와 중심점 O가 일치한 제2 형상(53E)이 서로 중첩되는 중첩 형상을 가진다. 그리고, 제1 형상(53D)의 중심점 O를 통과하는 제1 형상 축과 제2 형상(53E)의 중심점 O를 통과하는 제2 형상 축은 서로 직교하고 있다. 또한, 기록층(53)의 자화 용이축(EA)은 제1 형상 축과 대략 평행이며, 자화 곤란축(HA)은 제2 형상 축과 대략 평행이다. 또한, 제1 형상 축을 따른 제1 형상(53D)의 길이를 2LL, 제2 형상 축을 따른 제2 형상(53E)의 길이를 2LS로 했을 때, LL>LS의 관계가 충족된다. 또한, 제1 형상(53D)의 외형선과 제2 형상(53E)의 외형선이 교차하는 부분은 제1 형상(53D)의 중심점 O의 방향을 향해 만곡된 매끄러운 곡선(도 11에는 점선으로 나타내는)으로 구성되어 있다.
제1 형상(53D)은 긴 원형이다. 즉, 2개의 반원(반경: rL)과 2개의 선분의 조합으로 이루어지는 도형이다. 또한, 제2 형상(53E)도 긴 원형이다. 즉, 2개의 반원(반경: rS)과 2개의 선분의 조합으로 이루어지는 도형이다.
그리고, 기록층(53)의 평면 형상은 제2 형상 축에 관하여 대략 선대칭이며, 또한 제1 형상 축에 관하여 대략 선대칭이다.
그리고, 이상의 설명에서, 4개의 변 SRm의 각각이 마름모꼴 유사 형상의 중심 방향을 향하여 그 중앙부가 만곡된 매끄러운 곡선으로 이루어지는 구성으로 하였으나, 그 대신에, 2개의 변 SR1 및 SR2의 각각이 마름모꼴 유사 형상의 중심 방향을 향하여 그 중앙부가 만곡된 매끄러운 곡선으로 이루어지는 구성으로 할 수도 있다. 이와 같은 기록층의 평면 형상을 도 12에 나타낸다. 이 예에서는, 마름모꼴 유사 형상의 장축 LX에 의해 마름모꼴 유사 형상을 2개의 영역으로 분할했을 때, 중앙부가 만곡된 매끄러운 곡선으로 구성된 2개의 변 SR1 및 SR2는 한쪽의 영역에 속한다. 또한, 기록층(53)의 평면 형상은 마름모꼴 유사 형상의 단축 SX에 관하여 대략 선대칭이다.
또한, 4개의 변 SRm의 각각이 마름모꼴 유사 형상의 중심 방향을 향하여 그 중앙부가 만곡된 매끄러운 곡선으로 이루어지고, 또한 기록층(53)의 평면 형상은 마름모꼴 유사 형상의 단축 SX에 관하여 대략 선대칭이며, 또한 마름모꼴 유사 형상의 장축 LX에 관해서도 대략 선대칭인 구성으로 하였으나, 그 대신에, 마름모꼴 유사 형상의 단축 SX에 대해서만 대략 선대칭인 구성으로 할 수도 있다. 이와 같은 기록층의 평면 형상을 도 13에 나타낸다.
또는, 제5 평면 형상에서는, 도 14에 기록층(53)의 모식적인 평면도를 나타낸 바와 같이, 기록층(53)의 평면 형상(실선으로 나타내는)은, 3변(SRn, 여기서 n은 1, 2, 3 중 어느 하나)을 가지는 이등변 삼각형 유사 형상으로 이루어진다. 그리 고, 이등변 삼각형 유사 형상의 경사변 SR1 및 SR2의 각각은, 이등변 삼각형 유사 형상의 중심 방향을 향하여 그 중앙부 CT가 만곡된 매끄러운 곡선으로 이루어진다. 기록층(53)의 자화 용이축(EA)은 이등변 삼각형 유사 형상의 저변 SR3와 대략 평행이며, 기록층(53)의 자화 곤란축(HA)은 이등변 삼각형 유사 형상의 저변 SR3와 대략 직교하고 있다. 또한, 기록층(53)의 평면 형상을 구성하는 변 SRn는 서로 매끄럽게 연결되어 있다.
그리고, 이등변 삼각형 유사 형상의 경사변의 각각에는 적어도 2개의 변곡점이 존재한다. 즉, 경사변 SR1에는 2개의 변곡점(A3, A4)이 존재하고, 경사변 SR2에는 2개의 변곡점(B3, B4)이 존재한다.
여기서, 도 14에 나타낸 바와 같이, 기록층(53)의 평면 형상은 이등변 삼각형 유사 형상의 저변의 수직 이등분선에 관하여 대략 선대칭이다.
도 14에 나타낸 이등변 삼각형 유사 형상의 가상 저변 IB의 길이를 2LB, 가상 높이를 H, 이등변 삼각형 유사 형상의 경사변 SR1 및 SR2와 저변 SR3가 매끄럽게 연결되어 있는 부분에서의 기록층(53)의 평면 형상의 평균 곡률 반경을 rL, 이등변 삼각형 유사 형상의 2개의 경사변 SR1 및 SR2의 교점 AB에서의 기록층(53)의 평면 형상의 곡률 반경을 rS로 한다. 여기서, 이등변 삼각형 유사 형상의 2개의 경사변 SR1 및 SR2의 교점은, 가상 저변 IB의 수직 이등분선 IH와 이등변 삼각형 유사 형상 의 2개의 경사변 SR1 및 SR2가 하나의 선으로 연결된 곡선이 교차하는 점 AB를 가리킨다. 또한, 이등변 삼각형 유사 형상의 가상 저변 IB는, 이등변 삼각형 유사 형상의 저변 SR3이 직선(저변 근사 직선)으로 근사되는 때에, 이등변 삼각형 유사 형상의 2개의 경사변 SR1 및 SR2의 교점측에 있고 또한 저변 근사 직선으로부터 거리 rL 만큼 이격된 점을 통과하는, 저변 근사 직선과 평행한 가상선을 가리킨다. 또한, 가상 저변의 길이 2LB는, 이등변 삼각형 유사 형상의 경사변 SR1 및 SR2가 저변 SR3에 매끄럽게 연결되어 있는 부분에서의 기록층(53)의 평면 형상과 가상 저변 IB와의 교점의 사이의 거리(점 BC와 점 AC 사이의 거리)로 정의된다. 또한, 가상 높이 H는, 이등변 삼각형 유사 형상의 2개의 경사변 SR1 및 SR2의 교점 AB로부터 가상 저변 IB까지의 거리로 정의된다. 가상 저변 IB의 길이 2LB와 가상 높이는 H<LB의 관계를 만족시키고 있다.
또는, 제6 평면 형상에서는, 도 15에 기록층(53)의 모식적인 평면도를 나타낸 바와 같이, 기록층(53)의 평면 형상(실선으로 나타내는)은 3개의 변 SRn으로 구성되어 있고, 또한 3개의 변 중의 적어도 2개의 변(도 15에 나타낸 예에 있어서는, 2변 SR1, SR2)은 매끄러운 곡선으로 구성되어 있다. 또한, 기록층(53)의 평면 형상은 가상 이등변 삼각형(2점 쇄선으로 나타내는)에 내접한다. 그리고, 도 15에서는 내접하는 점을 "x" 표시로 나타낸다. 여기서, 가상 이등변 삼각형은, 길이 2Li-B의 가상 저변 IB(일점 쇄선으로 나타내는)를 가지고, 가상 높이(점 O로부터 점 AB까지의 거리)는 Hi(단, Hi<Li-B)이다. 그리고, 가상 이등변 삼각형의 가상 저변 IB는, 가상 이등변 삼각형의 저변 TL3에 대응하는 기록층(53)의 평면 형상을 구성하는 변 SR3와 가상 이등변 삼각형의 경사변 TL1, TL2에 대응하는 기록층(53)의 평면 형상을 구성하는 변 SR1, SR2가 매끄럽게 연결되는 부분에서의 기록층(53)의 평면 형상의 평균 곡률 반경을 rL로 했을 때, 가상 이등변 삼각형의 저변 TL3로부터 가상 이등변 삼각형의 2개의 경사변 TL1, TL2의 교점 측에서, 가상 이등변 삼각형의 저변 TL3로부터 거리 rL 만큼 이격된 점을 통과하는, 가상 이등변 삼각형의 저변 TL3와 평행한 가상선을 가리킨다. 또한, 가상 저변 IB의 길이 2Li-B는, 가상 저변 IB와 가상 이등변 삼각형의 2개의 경사변 TL1, TL2의 교점 BC, AC의 사이의 거리이다. 또한, 가상 높이 Hi는, 가상 이등변 삼각형의 2개의 경사변 TL1, TL2의 교점 AB로부터 가상 저변 IB까지의 거리이다. 또한, 저변 SR3가 기록층(53)의 자화 용이축(EA)과 대략 평행을 이루며, 저변 SR3에 대한 수직선이 기록층(53)의 자화 곤란축(HA)과 대략 평행을 이룬다. 또한, 매끄러운 곡선으로 구성된 변 SR1, SR2는 가상 이등변 삼각형의 대응하는 변 TL1, TL2와 적어도 2개의 점(도 15에 나타낸 예에서는 2개의 점)에서 접한다. 그리고, 도 15에는 접하는 점을 "x" 표시로 나타낸다. 또한, 기록 층(53)의 평면 형상을 구성하는 각변 SRn은 서로 매끄럽게 연결되어 있다.
기록층(53)의 평면 형상을 구성하는 매끄러운 곡선으로 구성된 경사변 SR1에서, (a) 가상 이등변 삼각형의 경사변 TL1에 접하는 2개의 점 중 2개의 경사변 TL1, TL2의 교점 AB에 가장 가까운 곳에 위치하는 점을 가우스 좌표의 원점 A0(0, 0)으로 하고, b) 가상 이등변 삼각형의 경사변 TL1에 접하는 2개의 점 중 경사변 TL1와 저변 TL3와의 교점 AC에 가장 가까운 곳에 위치하는 점을 A1(X1, 0)[단, X1>0]으로 하고, (c) 가상 이등변 삼각형의 저변 TL3의 수직 이등분선과의 교점을 AB2(XS, YS)[단, XS<0, YS<0]으로 하고, (d) 가상 이등변 삼각형의 가상 저변 IB와의 교점을 A5(XL, YL)[단, XL>0, YL<0]으로 한다.
또한, 경사변 SR1를 실변수 함수 F(X)로 표현하고, 가상 이등변 삼각형의 저변의 수직 이등분선과 저변과의 교점이 제3 사분면 또는 제4 사분면(도시한 예에서는 제4 사분면)에 위치하는 것으로 한다.
이상의 경우에서, 실변수 함수 F(X)는 구간 XS<X<XL의 각각의 점에서 연속 미분 계수를 가지고, 실변수 함수 F(X)는 구간 0<X<X1에서 2개소의 변곡점(A3, A4)을 가진다.
보다 구체적으로, 구간 XS<X≤XA3(XA3: 변곡점 A3의 X 좌표)에서는, 실변수 함수 F(X)는 반경 rS의 원에 의해 표현된다. 또한, 구간 XA3≤X≤XA4(XA4: 변곡점 A4의 X 좌표)에서는, 실변수 함수 F(X)는 반경 rSR의 원에 의해 표현된다. 또한, 구간 XA4<X≤XL에서는, 실변수 함수 F(X)는 반경 rL의 원에 의해 표현된다.
또한, 기록층(53)의 평면 형상을 구성하는 매끄러운 곡선으로 구성된 경사변 SR2에서, (a) 가상 이등변 삼각형의 경사변 TL2에 접하는 2개의 점 중 2개의 경사변 TL1, TL2의 교점 AB에 가장 가까운 곳에 위치하는 점을 가우스 좌표의 원점 B0(0, 0)으로 하고, b) 가상 이등변 삼각형의 경사변 TL2에 접하는 2개의 점 중 경사변 TL2와 저변 TL3와의 교점 BC에 가장 가까운 곳에 위치하는 점을 B1(X1, 0)[단, X1>0]으로 하고, (c) 가상 이등변 삼각형의 저변 TL3의 수직 이등분선의 교점을 AB2(XS, YS)[단, XS<0, YS<0]으로 하고, (d) 가상 이등변 삼각형의 가상 저변 IB와의 교점을 B5(XL, YL)[단, XL>0, YL<0]으로 한다.
또한, 경사변 SR2를 실변수 함수 F(X)로 표현하고, 가상 이등변 삼각형의 저변의 수직 이등분선과 저변과의 교점이 제3 사분면 또는 제4 사분면(도시한 예에서는 제4 사분면)에 위치하는 것으로 한다.
이상의 경우에서, 실변수 함수 F(X)는 구간 XS<X<XL의 각각의 점에서 연속 미분 계수를 가지고, 실변수 함수 F(X)는 구간 0<X<X1에서 2개소의 변곡점(B3, B4)을 가진다.
보다 구체적으로, 구간 XS<X≤XB3(XB3: 변곡점 B3의 X 좌표)에서, 실변수 함수 F(X)는 반경 rS의 원에 의해 표현된다. 또한, 구간 XB3≤X≤XB4(XB4: 변곡점 B4의 X 좌표)에서는, 실변수 함수 F(X)는 반경 rSR의 원에 의해 표현된다. 또한, 구간 XB4<X≤XL에서는, 실변수 함수 F(X)는 반경 rL의 원에 의해 표현된다.
그리고, 구간 XS<X<0에서는 실변수 함수 F(X)의 1차 미분 계수는 양의 값이며, X=0에서는 실변수 함수 F(X)의 1차 미분 계수는 0이며, 구간 0<X<X1에서는 실변수 함수 F(X)의 1차 미분 계수는 음의 값으로부터 0로 되고, 또한 양의 값으로 된다. 또한, X=X1에서는, 실변수 함수 F(X)의 1차 미분 계수는 0이며, X가 X1를 초과하면, 실변수 함수 F(X)의 1차 미분 계수는 음의 값으로 된다.
또한, 구간 XS<X<XA3(또는 XB3)에서는, 실변수 함수 F(X)의 2차 미분 계수는 음의 값이며, X=XA3(또는 XB3)에서는, 실변수 함수 F(X)의 2차 미분 계수는 0이며, 구간 XA3(또는 XB3)<X<XA4(또는, XB4)에서는, 실변수 함수 F(X)의 2차 미분 계수는 양의 값이며, X=XA4(또는 XB4)에서는, 실변수 함수 F(X)의 2차 미분 계수는 0이며, 구간 X<XA4(또는 XB4)에서는, 실변수 함수 F(X)의 2차 미분 계수는 음의 값으로 된다.
또한, 가상 이등변 삼각형의 가상 저변 IB를 x축, 가상 저변 IB의 수직 이등분선을 y축으로 하는 가우스 좌표를 상정했을 때, 경사변 SR1와 경사변 SR2를 모아 실변수 함수 f(x)로 나타내면, 실변수 함수 f(x)는 구간 a<x<b(단, a는 실변수 함수 f(x)에서의 x의 값이 취할 수 있는 최소값이며, b는 실변수 함수 f(x)에서의 x의 값이 취할 수 있는 최대값)의 각각의 점에서 연속 미분 계수를 가진다. 그리고, x=0에서의 실변수 함수 f(x)의 1차 미분 계수는 0이며, y=0에서의 실변수 함수 f(x)의 1차 미분 계수는 무한대(∞)이다.
도 15에 나타낸 기록층(53)에서도, 평면 형상은 가상 이등변 삼각형의 저변의 수직 이등분선에 관하여 대략 선대칭이다.
제7 평면 형상에서는, 도 16에 기록층(53)의 모식적인 평면도를 나타낸 바와 같이, 기록층(53)의 평면 형상은 제1 형상(53A)(도 16에는 실선으로 나타내는) 및 제1 형상(53A)으로부터 돌출된 1개의 돌출부(53B)(도 16에는 실선으로 나타내는)를 포함한다. 그리고, 돌출부(53B)는 돌출부 축(도 16에는 일점 쇄선으로 나타내는) 상에 위치한다. 여기서, 돌출부 축은 제1 형상(53A)의 중심점 O를 통과하고, 또한 돌출부 축은 제1 형상(53A)의 중심점 O를 통과하는 제1 형상 축(도 16에는 일점 쇄선으로 나타내는)과 직교하고 있다. 또한, 기록층(53)의 자화 용이축(EA)은 제1 형상 축과 대략 평행을 이루며, 자화 곤란축(HA)은 돌출부 축과 대략 평행을 이룬다. 또한, 제1 형상 축을 따른 제1 형상(53A)의 길이를 2LL, 돌출부 축을 따른 돌출부(53B)의 선단부로부터 제1 형상(53A)의 중심점 O까지의 거리를 LS로 했을 때, LL>LS의 관계가 충족된다. 또한, 제1 형상(53A)의 외형선과 돌출부(53B)의 외형선이 교차하는 부분은, 제1 형상(53A)의 중심점 O의 방향을 향해 만곡된 매끄러운 곡선(도 16에는 점선으로 나타내는)으로 구성되어 있다.
제1 형상(53A)은 긴 원형이다. 즉, 2개의 반원(반경: rL)과 2개의 선분의 조합으로 이루어지는 도형이다. 또한, 돌출부(53B)는 원형(반경: rS)의 일부로 이루어지는 도형이다.
그리고, 기록층(53)의 평면 형상은 돌출부 축에 관하여 대략 선대칭이다.
제8 평면 형상에서는, 도 17에 기록층(53)의 모식적인 평면도를 나타낸 바와 같이, 기록층(53)의 평면 형상은, 제2 형상(53E)이 제1 형상(53D)으로부터 1개소에서 돌출되도록 제1 형상(53D)과 제2 형상(53E)이 서로 중첩되는 중첩 형상을 가지고 있다. 그리고, 제2 형상(53E)은 제2 형상 축 상에 위치하고 있고, 제2 형상 축은 제1 형상(53D)의 중심점 O를 통과하고, 또한 제2 형상 축은 제1 형상(53D)의 중심점 O를 통과하는 제1 형상 축과 직교하고 있다. 또한, 기록층(53)의 자화 용이축(EA)은 제1 형상 축과 대략 평행을 이루며, 자화 곤란축(HA)은 제2 형상 축과 대략 평행을 이룬다. 제1 형상 축을 따른 제1 형상(53D)의 길이를 2LL, 제2 형상 축을 따른 제2 형상(53E)의 선단부로부터 제1 형상(53D)의 중심점 O까지의 거리를 LS로 했을 때, LL>LS의 관계가 충족된다. 또한, 제1 형상(53D)의 외형선과 제2 형상(53E)의 외형선이 교차하는 부분은 제1 형상(53D)의 중심점 O의 방향을 향해 만 곡된 매끄러운 곡선(도 17에는 점선으로 나타내는)으로 구성되어 있다.
제1 형상(53D)은 긴 원형이다. 즉, 2개의 반원(반경: rL)과 2개의 선분의 조합으로 이루어지는 도형이다. 또한, 제2 형상(53E)은 반원(반경: rS)과 2개의 선분의 조합으로 이루어지는 도형이다.
그리고, 기록층(53)의 평면 형상은 제2 형상 축에 관하여 대략 선대칭이다.
이상에서 설명한 제1 평면 형상 내지 제8 평면 형상의 자세한 것은 일본 특허출원 공개번호 2005-353788(특허 출원 번호 2004-172122)에 개시되어 있다.
본 발명은 첨부된 청구범위 또는 그 등가물의 범위 내에 있는 한 설계 조건 및 기타 요인에 따라 다양한 수정, 조합, 부분 조합 및 변경이 이루어질 수도 있다.
도 1a 및 도 1b는 각각 실시예 1의 비휘발성 자기 메모리 장치의 모식적인 부분 단면도와 제2 배선 등의 모식적인 배치도이다.
도 2의 (a)와 (b)는 각각 스핀 주입 자화 반전을 적용한 스핀 주입형 자기저항 효과 소자의 개념도와 자화 반전층의 모식적인 평면도이며, (c)는 스핀 주입형 자기저항 효과 소자에서 자화 참조층의 자화 방향이 반강자성체층과의 교환 결합에 의해 고정되어 있는 상태를 나타낸 모식도이며, (d)는 더블ㆍ스핀 필터 구조를 가지는 스핀 주입형 자기저항 효과 소자의 개념도이다.
도 3a와 도 3b는 각각 실시예에 따른 샘플과 비교예에 따른 샘플에서의 인가 자장과 TMR 효과의 관계를 측정한 결과를 나타낸 그래프이다.
도 4a와 도 4b는 각각 실시예 2의 비휘발성 자기 메모리 장치의 모식적인 부분 단면도와 제2 배선 등의 모식적인 배치도이다.
도 5a와 도 5b는 실시예 5의 비휘발성 자기 메모리 장치에서의 제2 배선 등의 모식적인 배치도이다.
도 6a, 도 6b, 및 도 6c는 각각 실시예 6, 실시예 7 및 실시예 10의 비휘발성 자기 메모리 장치에서의 제2 배선 등의 모식적인 배치도이다.
도 7은 실시예 1의 비휘발성 자기 메모리 장치의 변형예(TMR 효과를 사용한 터널 자기저항 효과 소자)의 모식적인 일부 단면도이다.
도 8은 제1 평면 형상을 가지는 기록층의 모식적인 평면도이다.
도 9는 제2 평면 형상을 가지는 기록층의 모식적인 평면도이다.
도 10은 제3 평면 형상을 가지는 기록층의 모식적인 평면도이다.
도 11은 제4 평면 형상을 가지는 기록층의 모식적인 평면도이다.
도 12는 제1 평면 형상 내지 제4 평면 형상을 가지는 기록층의 변형예의 모식적인 평면도이다.
도 13은 제1 평면 형상 내지 제4 평면 형상을 가지는 기록층의 다른 변형예의 모식적인 평면도이다.
도 14는 제5 평면 형상을 가지는 기록층의 모식적인 평면도이다.
도 15는 제6 평면 형상을 가지는 기록층의 모식적인 평면도이다.
도 16은 제7 평면 형상을 가지는 기록층의 모식적인 평면도이다.
도 17은 제8 평면 형상을 가지는 기록층의 모식적인 평면도이다.
도 18은 종래의 TMR 타입의 비휘발성 자기 메모리 장치의 모식적인 부분 단면도이다.
도 19는 메모리 셀 사이즈와 기입 전류의 관계를 나타낸 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
MTJ : 자기 터널 접합 소자
TR : 선택용 트랜지스터
BL : 비트 라인
WWL : 기입 워드 라인
10 : 반도체 기판
11 : 소자 분리 영역
12 : 게이트 전극
13 : 게이트 절연막
14A, 14B : 소스/드레인 영역
15 : 컨택트 홀
16 : 감지 라인
21, 24 : 하층 절연층
22, 25 : 접속 구멍
23 : 랜딩 패드부
26 : 층간 절연층
27 : 구멍부
227 : 홈부
28, 228, 728, 1028 : 상층 절연층
229, 729, 1029 : 상층 절연층의 연재부
30, 230 : 자기저항 효과 소자(스핀 주입형 자기저항 효과 소자)
41 : 제1 배선
42, 242, 642, 742, 1042 : 제2 배선
50 : 적층 구조체
51, 51A, 51B : 자화 참조층
52, 52A, 52B : 비자성체막(터널 절연막)
53 : 기록층
54, 54A, 54B : 반강자성체층
61, 2061 : 캡층
62 : 접속부
71, 271, 571, 571A, 671, 771, 1071 : 저영률 영역
72, 272, 572, 672, 672A, 772, 1072 : 고영률 영역
2051 : 제1 강자성체층
2051A : 반강자성체층
2051B : 자화 고정층
2052 : 터널 절연막
2053 : 제2 강자성체층

Claims (20)

  1. 비휘발성 자기 메모리 장치에 있어서,
    (A) 기록층을 가지는 적층 구조체,
    (B) 상기 적층 구조체의 하부에 전기적으로 접속된 제1 배선,
    (C) 상기 적층 구조체의 상부에 전기적으로 접속된 제2 배선, 및
    (D) 상기 적층 구조체를 둘러싸는 층간 절연층
    을 포함하는 자기저항 효과 소자를 포함하며,
    상기 자기저항 효과 소자는, 상기 층간 절연층을 구성하는 재료의 영률(Young modulus)보다 낮은 영률을 가지는 저영률 영역을 더 포함하며,
    상기 기록층은 자화 용이축 및 상기 자화 용이축과 직교하는 자화 곤란축을 가지며,
    상기 기록층을 구성하는 재료의 자왜 상수(magnetostriction constant) λ가 양의 값일 때에, 상기 저영률 영역은 상기 기록층의 상기 자화 용이축의 연재 영역에 배치되고,
    상기 기록층을 구성하는 재료의 자왜 상수 λ가 음의 값일 때에, 상기 저영률 영역은 상기 기록층의 상기 자화 곤란축의 연재 영역에 배치되는,
    비휘발성 자기 메모리 장치.
  2. 제1항에 있어서,
    상기 저영률 영역은 상기 제2 배선의 연재부에 의해 형성되는, 비휘발성 자기 메모리 장치.
  3. 제1항에 있어서,
    상기 저영률 영역은 상기 제2 배선을 둘러싸는 상층 절연층의 연재부에 의해 형성되는, 비휘발성 자기 메모리 장치.
  4. 제1항에 있어서,
    상기 자기저항 효과 소자는 스핀 주입형 자기저항 효과 소자를 포함하는, 비휘발성 자기 메모리 장치.
  5. 제4항에 있어서,
    상기 적층 구조체의 아래 쪽에, 전계 효과 트랜지스터로 이루어지는 선택용 트랜지스터를 더 포함하며,
    상기 제2 배선의 연장 방향은 상기 전계 효과 트랜지스터를 구성하는 게이트 전극의 연장 방향과 평행을 이루는,
    비휘발성 자기 메모리 장치.
  6. 제1항에 있어서,
    상기 적층 구조체의 상부와 상기 제2 배선 사이에 접속부가 형성되어 있고, 상기 접속부를 구성하는 재료의 영률은 상기 층간 절연층을 구성하는 재료의 영률보다 높은, 비휘발성 자기 메모리 장치.
  7. 제1항에 있어서,
    상기 제1 배선을 구성하는 재료의 영률은 상기 층간 절연층을 구성하는 재료의 영률보다 높은, 비휘발성 자기 메모리 장치.
  8. 제1항에 있어서,
    상기 적층 구조체의 상부와 상기 제2 배선 사이에 접속부가 형성되어 있고, 상기 접속부를 구성하는 재료의 영률은 상기 층간 절연층을 구성하는 재료의 영률보다 높으며, 상기 제1 배선을 구성하는 재료의 영률은 상기 층간 절연층을 구성하는 재료의 영률보다 높은, 비휘발성 자기 메모리 장치.
  9. 비휘발성 자기 메모리 장치에 있어서,
    (A) 기록층을 가지는 적층 구조체,
    (B) 상기 적층 구조체의 하부에 전기적으로 접속된 제1 배선,
    (C) 상기 적층 구조체의 상부에 전기적으로 접속된 제2 배선, 및
    (D) 상기 적층 구조체를 둘러싸는 층간 절연층
    을 포함하는 자기저항 효과 소자를 포함하며,
    상기 자기저항 효과 소자는, 상기 간 절연층을 구성하는 재료의 영률보다 높 은 영률을 가지는 고영률 영역을 더 포함하고,
    상기 기록층은 자화 용이축 및 상기 자화 용이축과 직교하는 자화 곤란축을 가지며,
    상기 기록층을 구성하는 재료의 자왜 상수 λ가 양의 값일 때에, 상기 고영률 영역은 상기 기록층의 상기 자화 곤란축의 연재 영역에 배치되고,
    상기 기록층을 구성하는 재료의 자왜 상수 λ가 음의 값일 때에, 상기 고영률 영역은 상기 기록층의 자화 용이축의 연재 영역에 배치되는,
    비휘발성 자기 메모리 장치.
  10. 제9항에 있어서,
    상기 고영률 영역은 상기 제2 배선의 연재부에 의해 형성되는, 비휘발성 자기 메모리 장치.
  11. 제9항에 있어서,
    상기 고영률 영역은 상기 제2 배선을 둘러싸는 상층 절연층의 연재부에 의해 형성되는, 비휘발성 자기 메모리 장치.
  12. 제9항에 있어서,
    상기 자기저항 효과 소자는 스핀 주입형 자기저항 효과 소자를 포함하는, 비휘발성 자기 메모리 장치.
  13. 제12항에 있어서,
    상기 적층 구조체의 아래쪽에, 전계 효과 트랜지스터에 의해 형성되는 선택용 트랜지스터를 더 포함하며,
    상기 제2 배선의 연장 방향은 상기 전계 효과 트랜지스터를 구성하는 게이트 전극의 연장 방향과 평행을 이루는,
    비휘발성 자기 메모리 장치.
  14. 제9항에 있어서,
    상기 적층 구조체의 상부와 상기 제2 배선 사이에는 접속부가 형성되어 있고, 상기 접속부를 구성하는 재료의 영률은 상기 층간 절연층을 구성하는 재료의 영률보다 높은, 비휘발성 자기 메모리 장치.
  15. 제9항에 있어서,
    상기 제1 배선을 구성하는 재료의 영률은 상기 층간 절연층을 구성하는 재료의 영률보다 높은, 비휘발성 자기 메모리 장치.
  16. 제9항에 있어서,
    상기 적층 구조체의 상부와 상기 제2 배선 사이에 접속부가 형성되어 있고, 상기 접속부를 구성하는 재료의 영률은 상기 층간 절연층을 구성하는 재료의 영률 보다 높으며, 상기 제1 배선을 구성하는 재료의 영률은 상기 층간 절연층을 구성하는 재료의 영률보다 높은, 비휘발성 자기 메모리 장치.
  17. 비휘발성 자기 메모리 장치에 있어서,
    (A) 기록층을 가지는 적층 구조체,
    (B) 상기 적층 구조체의 하부에 전기적으로 접속된 제1 배선,
    (C) 상기 적층 구조체의 상부에 전기적으로 접속된 제2 배선, 및
    (D) 상기 적층 구조체를 둘러싸는 층간 절연층
    을 포함하는 자기저항 효과 소자를 포함하며,
    상기 자기저항 효과 소자는, 고영률 영역 및 상기 고영률 영역의 영률보다 낮은 영률을 가지는 저영률 영역을 더 포함하며,
    상기 기록층은 자화 용이축 및 상기 자화 용이축과 직교하는 자화 곤란축을 가지며,
    상기 기록층을 구성하는 재료의 자왜 상수 λ가 양의 값일 때에, 상기 고영률 영역은 상기 기록층의 상기 자화 곤란축의 연재 영역에 배치되고, 상기 저영률 영역은 상기 기록층의 상기 자화 용이축의 연재 영역에 배치되며,
    상기 기록층을 구성하는 재료의 자왜 상수 λ가 음의 값일 때에, 상기 고영률 영역은 상기 기록층의 상기 자화 용이축의 연재 영역에 배치되고, 상기 저영률 영역은 상기 기록층의 상기 자화 곤란축의 연재 영역에 배치되는,
    비휘발성 자기 메모리 장치.
  18. 제1항에 있어서,
    상기 기록층의 평면 형상은 마름모꼴 유사 형상(pseudo rhombic shape)을 가지며,
    상기 마름모꼴 유사 형상을 구성하는 4개의 변 중의 적어도 2개의 변의 각각은, 상기 마름모꼴 유사 형상의 중심 방향을 향하여, 그 중앙부가 만곡된 매끄러운 곡선을 포함하며,
    상기 기록층의 상기 자화 용이축은, 상기 마름모꼴 유사 형상의 장축과 대략 평행을 이루며,
    상기 기록층의 상기 자화 곤란축은, 상기 마름모꼴 유사 형상의 단축과 대략 평행을 이루며,
    상기 기록층의 평면 형상을 구성하는 변은 서로 매끄럽게 연결되어 있는,
    비휘발성 자기 메모리 장치.
  19. 제9항에 있어서,
    상기 기록층의 평면 형상은 마름모꼴 유사 형상을 가지며,
    상기 마름모꼴 유사 형상을 구성하는 4개의 변 중의 적어도 2개의 변의 각각은, 상기 마름모꼴 유사 형상의 중심 방향을 향하여, 그 중앙부가 만곡된 매끄러운 곡선을 포함하며,
    상기 기록층의 상기 자화 용이축은, 상기 마름모꼴 유사 형상의 장축과 대략 평행을 이루며,
    상기 기록층의 상기 자화 곤란축은, 상기 마름모꼴 유사 형상의 단축과 대략 평행을 이루며,
    상기 기록층의 평면 형상을 구성하는 변은 서로 매끄럽게 연결되어 있는,
    비휘발성 자기 메모리 장치.
  20. 제17항에 있어서,
    상기 기록층의 평면 형상은 마름모꼴 유사 형상을 가지며,
    상기 마름모꼴 유사 형상을 구성하는 4개의 변 중의 적어도 2개의 변의 각각은, 상기 마름모꼴 유사 형상의 중심 방향을 향하여, 그 중앙부가 만곡된 매끄러운 곡선을 포함하며,
    상기 기록층의 상기 자화 용이축은, 상기 마름모꼴 유사 형상의 장축과 대략 평행을 이루며,
    상기 기록층의 상기 자화 곤란축은, 상기 마름모꼴 유사 형상의 단축과 대략 평행을 이루며,
    상기 기록층의 평면 형상을 구성하는 변은 서로 매끄럽게 연결되어 있는,
    비휘발성 자기 메모리 장치.
KR1020090018491A 2008-03-05 2009-03-04 비휘발성 자기 메모리 장치 KR20090095503A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008054364A JP4835614B2 (ja) 2008-03-05 2008-03-05 不揮発性磁気メモリ装置
JPJP-P-2008-054364 2008-03-05

Publications (1)

Publication Number Publication Date
KR20090095503A true KR20090095503A (ko) 2009-09-09

Family

ID=41052698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090018491A KR20090095503A (ko) 2008-03-05 2009-03-04 비휘발성 자기 메모리 장치

Country Status (5)

Country Link
US (1) US7933145B2 (ko)
JP (1) JP4835614B2 (ko)
KR (1) KR20090095503A (ko)
CN (1) CN101527166B (ko)
TW (1) TWI380488B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4952725B2 (ja) 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
US8519495B2 (en) * 2009-02-17 2013-08-27 Seagate Technology Llc Single line MRAM
JP5703641B2 (ja) * 2010-09-09 2015-04-22 ソニー株式会社 記憶素子及びメモリ
US9300301B2 (en) 2010-10-05 2016-03-29 Carnegie Mellon University Nonvolatile magnetic logic device
KR101463948B1 (ko) * 2010-11-08 2014-11-27 삼성전자주식회사 자기 기억 소자
JP5691551B2 (ja) * 2011-01-24 2015-04-01 富士通セミコンダクター株式会社 磁気抵抗素子、その製造方法、及び、半導体記憶装置
US20150021724A1 (en) * 2011-04-11 2015-01-22 Magsil Corporation Self contacting bit line to mram cell
KR20130069099A (ko) * 2011-12-16 2013-06-26 에스케이하이닉스 주식회사 반도체 장치의 제조방법
US8796797B2 (en) 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
US8889433B2 (en) * 2013-03-15 2014-11-18 International Business Machines Corporation Spin hall effect assisted spin transfer torque magnetic random access memory
CN103427018B (zh) * 2013-07-10 2016-01-27 北京师范大学 一种具有磁畴壁可调控锰氧化物薄膜的器件及磁畴壁调控方法
CN103560071A (zh) * 2013-10-09 2014-02-05 中国科学院大连化学物理研究所 一种双阀激光溅射反应源
KR102264601B1 (ko) 2014-07-21 2021-06-14 삼성전자주식회사 자기 메모리 소자 및 이의 제조 방법
EP3314672A4 (en) 2015-06-24 2019-03-06 INTEL Corporation SPIN LOGIC DEVICE WITH HIGH SPIN INJECTION EFFICIENCY FROM A SPIN SPIN TRANSFER LAYER
KR102551980B1 (ko) * 2016-03-30 2023-07-05 타호 리서치 리미티드 수직 자기 터널 접합(pmtjs)의 변형 엔지니어링에 대한 접근법 및 결과적 구조체
JP6297104B2 (ja) 2016-08-04 2018-03-20 株式会社東芝 磁気記憶装置及びその製造方法
US10121960B2 (en) 2016-10-17 2018-11-06 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions usable in spin transfer torque applications utilizing interstitial glass-forming agent(s)
US11024344B2 (en) * 2018-10-09 2021-06-01 International Business Machines Corporation Landing pad in interconnect and memory stacks: structure and formation of the same
JP6970076B2 (ja) 2018-11-16 2021-11-24 株式会社東芝 磁気記憶装置
JP2020150217A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 磁気記憶装置および磁気記憶装置の製造方法
US20220336734A1 (en) * 2021-04-16 2022-10-20 Everspin Technologies, Inc. Methods of manufacturing integrated circuit devices
US20230062967A1 (en) * 2021-08-31 2023-03-02 Nanya Technology Corporation Semiconductor device with contacts having different dimensions and method for fabricating the same
CN118541012A (zh) * 2024-07-26 2024-08-23 青岛海存微电子有限公司 一种磁存储器及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP2005285932A (ja) * 2004-03-29 2005-10-13 Sony Corp 磁気記憶装置及びその製造方法
JP4337641B2 (ja) * 2004-06-10 2009-09-30 ソニー株式会社 不揮発性磁気メモリ装置及びフォトマスク
JP2006128565A (ja) * 2004-11-01 2006-05-18 Toshiba Corp 磁気記憶装置
JP5093747B2 (ja) * 2004-11-16 2012-12-12 日本電気株式会社 磁気メモリ
JP2006156608A (ja) * 2004-11-29 2006-06-15 Hitachi Ltd 磁気メモリおよびその製造方法
JP2007004901A (ja) * 2005-06-23 2007-01-11 Tdk Corp 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置及び磁気ディスク装置

Also Published As

Publication number Publication date
JP2009212323A (ja) 2009-09-17
US20090224300A1 (en) 2009-09-10
JP4835614B2 (ja) 2011-12-14
TWI380488B (en) 2012-12-21
US7933145B2 (en) 2011-04-26
TW200947777A (en) 2009-11-16
CN101527166B (zh) 2012-06-13
CN101527166A (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
US7933145B2 (en) Nonvolatile magnetic memory device
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
JP3906139B2 (ja) 磁気ランダムアクセスメモリ
JP4952725B2 (ja) 不揮発性磁気メモリ装置
US8039913B2 (en) Magnetic stack with laminated layer
US20080185670A1 (en) Magnetic random access memory and method of manufacturing the same
US8072789B2 (en) Resistance-change memory device
CN109564896B (zh) 磁阻元件和电子设备
US20080135958A1 (en) Magnetic random access memory and manufacturing method of the same
US8592928B2 (en) Magnetic random access memory and method of manufacturing the same
JP2002319664A (ja) 半導体記憶装置及びその製造方法
JP2007081280A (ja) 磁気抵抗効果素子及び磁気メモリ装置
US9305576B2 (en) Magnetoresistive element
JP2008098515A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP2008159613A (ja) 磁気ランダムアクセスメモリ及びその書き込み方法
JP2009081390A (ja) 磁壁移動型mram及びその製造方法
JP2010016148A (ja) 磁気抵抗効果素子及びその製造方法
JP5277629B2 (ja) 磁気抵抗効果を有するメモリ素子及びその製造方法、並びに、不揮発性磁気メモリ装置
CN108886022B (zh) 存储元件和存储元件的制造方法
JP2013041961A (ja) 抵抗変化メモリ及びその製造方法
JP7211564B1 (ja) 磁壁移動素子、磁気アレイ及び磁壁移動素子の製造方法
JP2006179701A (ja) 磁気ランダムアクセスメモリ
JP2009224477A (ja) 半導体記憶装置及びその製造方法
JP5327293B2 (ja) 不揮発性磁気メモリ装置
JP2015146370A (ja) 磁気抵抗素子

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid