JP2007027415A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2007027415A
JP2007027415A JP2005207500A JP2005207500A JP2007027415A JP 2007027415 A JP2007027415 A JP 2007027415A JP 2005207500 A JP2005207500 A JP 2005207500A JP 2005207500 A JP2005207500 A JP 2005207500A JP 2007027415 A JP2007027415 A JP 2007027415A
Authority
JP
Japan
Prior art keywords
mtj element
layer
recording layer
storage device
magnetic storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005207500A
Other languages
English (en)
Inventor
Masahiko Nakayama
昌彦 中山
Tadashi Kai
正 甲斐
Sumio Ikegawa
純夫 池川
Yoshiaki Fukuzumi
嘉晃 福住
Tatsuya Kishi
達也 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005207500A priority Critical patent/JP2007027415A/ja
Priority to US11/389,110 priority patent/US7411263B2/en
Publication of JP2007027415A publication Critical patent/JP2007027415A/ja
Priority to US12/037,726 priority patent/US7875903B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】誤書き込みを低減し、かつ熱安定性を向上する。
【解決手段】磁気記憶装置は、固定層11と、記録層13と、非磁性層12とを含む磁気抵抗効果素子10と、第1の方向に延在し、かつ磁気抵抗効果素子10の記録層13に情報を記録するための磁場を発生する第1の配線15とを具備し、記録層13は、第1の方向に対して0度より大きく20度以下である角度を成すように回転した第2の方向に延在し、かつ互いに対向しかつ第2の方向にそれぞれ延在する第1及び第2の側面と互いに対向する第3及び第4の側面とを備えた延在部10aと、第1及び第2の側面から第2の方向に対して垂直な第3の方向にそれぞれ突出する第1及び第2の突出部10b,10cとを有し、第3及び第4の側面は、第3の方向に対して延在部10aが回転する回転方向にそれぞれ傾いている。
【選択図】図5

Description

本発明は、磁気記憶装置に係り、特に磁気抵抗効果素子をメモリセルに用いた磁気記憶装置に関する。
磁気メモリは、従来から様々のタイプのものが提案されている。近年では、巨大磁気抵抗(GMR:Giant Magneto Resistive)効果を示す磁気抵抗素子を用いた磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)が提案されており、特に、強磁性トンネル接合を用いた磁気ランダムアクセスメモリに注目が集まっている。
強磁性トンネル接合は,例えば第1の強磁性層、絶縁層、及び第2の強磁性層の3層で構成され、絶縁層をトンネルして電流が流れる。この場合、接合抵抗値は、第1及び第2の強磁性層の磁化方向の相対角の余弦に応じて変化する。したがって、接合抵抗値は、第1及び第2の強磁性層の磁化方向が平行のときに極小値、反平行のときに極大値をとる。これはトンネル磁気抵抗(TMR:Tunneling Magneto Resistive)効果と呼ばれており、このTMR効果による接合抵抗値の変化は室温において70%を超える場合もある。
強磁性トンネル接合を含むメモリセルにおいては、少なくとも1つの強磁性層を基準層とみなしてその磁化方向を固定し、他の強磁性層を記録層とする。このメモリセルにおいて、基準層と記録層との磁化方向が平行或いは反平行に対し2進情報(“0”、“1”)を対応づけることで情報が記録される。メモリセルへの記録情報の書き込みは、このメモリセルに対して別に設けられた書き込み配線に電流を流して発生する磁場により記録層の磁化方向を反転させる。
また,メモリセルからの記録情報の読み出しは、強磁性トンネル接合に電流を流し、TMR効果による抵抗値の変化を検出することで行われる。このようなメモリセルを多数配置することで磁気メモリが構成される。実際の構成については、任意のセルを選択できるように、例えばDRAM(Dynamic Random Access Memory)と同様に各セルに対してスイッチングトランジスタを配置し、周辺回路を組み込んで構成される。また、ワード線とビット線とが交差する位置にダイオードとあわせて強磁性トンネル接合を組み込む方式も提案されている(特許文献1及び特許文献2参照)。
強磁性トンネル接合を含むメモリセルを用いるMRAMを動作させるには、非選択セルへの誤書き込みをなくすことが必要不可欠である。MRAMでは、選択メモリセルに対して、磁化容易軸方向の磁場Hxと磁化困難軸方向の磁場Hyとによる合成磁場を印加することで、記録層に情報を書き込む。このとき、非選択のメモリセルには、全く磁場が印加されないか、単一方向のみの磁場が印加される。ここで、単一方向に磁場が印加されたメモリセルを半選択メモリセルと呼ぶ。
ここで、一斉回転モデルにおける磁化反転特性は、アステロイド曲線であらわされる。このアステロイド曲線において、磁化容易軸方向及び磁化困難軸方向に磁場を印加した場合の磁化反転に必要なスイッチング磁場Hswは、容易軸方向のみに磁場を加えた場合の容易軸スイッチング磁場Hcよりも小さくなる。このとき、選択メモリセルに情報を書き込むために必要な単一方向の磁場HxはHcよりも小さく設定できるので、理想的には半選択メモリセルへの誤書き込みは起こらない。しかしながら、現実のメモリセルには反転磁場のばらつきが存在するため、HswをHcよりも十分に小さくしなければ、半選択メモリセルへの誤書き込みが起こる可能性がある。
一方、磁気ランダムアクセスメモリは不揮発メモリとして動作するため、安定に記録情報を保持できなければならない。情報を安定に長時間記録するための目安として熱揺らぎ定数といわれるパラメータが存在し、この熱揺らぎ定数は記録層の体積とHswに比例することが一般的に言われている。従って、誤書き込みを低減するためにHswを低減すると、その分熱安定性も同様に低減し、情報を長期間保持することができなくなってしまう。
以上のことから、Hswを低減しつつ、熱安定性を高めることで情報を長期間保持することができる磁気抵抗効果素子を提案することが、高集積化磁気メモリの実用化において重要な課題となる。
また、この種の関連技術として、磁気抵抗素子の磁化パターンを修正して書き込み特性を向上させる技術が開示されている(特許文献3参照)。
米国特許第5,640,343号明細書 米国特許第5,650,958号明細書 特許第3548036号公報
本発明は、誤書き込みを低減し、かつ熱安定性を向上することが可能な磁気記憶装置を提供する。
本発明の一視点に係る磁気記憶装置は、磁化の向きが固定された固定層と、磁化の向きが変化する記録層と、前記固定層及び前記記録層間に設けられた非磁性層とを含む磁気抵抗効果素子と、第1の方向に延在し、かつ前記磁気抵抗効果素子の前記記録層に情報を記録するための磁場を発生する第1の配線とを具備し、前記記録層は、前記第1の方向に対して0度より大きく20度以下である角度を成すように回転した第2の方向に延在し、かつ互いに対向しかつ前記第2の方向にそれぞれ延在する第1及び第2の側面と互いに対向する第3及び第4の側面とを備えた延在部と、前記第1及び第2の側面から前記第2の方向に対して垂直な第3の方向にそれぞれ突出する第1及び第2の突出部とを有し、前記第3及び第4の側面は、前記第3の方向に対して前記延在部が回転する回転方向にそれぞれ傾いている。
本発明によれば、誤書き込みを低減し、かつ熱安定性を向上することが可能な磁気記憶装置を提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
本発明者等は、誤書き込みを低減し、かつ歩留まりを上げるために、以下に説明するような磁気抵抗効果素子の一実施例であるMTJ(Magnetic Tunnel Junction)素子を製造した。
図1は、本発明に係るMTJ素子10の一実施例を示す平面図である。図2は、図1に示したMTJ素子の断面図である。なお、図2は、例えば、図1に示したX方向に沿った断面図を示している。
図1及び図2に示すように、本発明の一実施例に係るMTJ素子10は、少なくとも、磁化方向が固定された固定層(ピン層)11と、磁化方向が反転する記録層(フリー層)13と、固定層11及び記録層13に挟まれた非磁性層(例えば、トンネル絶縁層)12とを有する。さらに、固定層11の下には、固定層11の磁化を固定するための反強磁性層14が設けられている。
このMTJ素子10は、X方向に延在する延在部10aと、この延在部10aの両側面の例えば中央付近からY方向(X方向に対して垂直な方向)にそれぞれ突出する突出部10b,10cとで構成されており、いわゆる十字型形状となっている。換言すると、MTJ素子10の平面形状において、中央部付近におけるY方向の幅W1が端部におけるY方向の幅W2よりも広くなっている。なお、図1の形状の場合、延在部10aの延在方向であるX方向は、MTJ素子10の磁化容易軸方向であり、突出部10b,10cの突出方向であるY方向は、MTJ素子10の磁化困難軸方向である。
突出部10b,10cは、延在部10aの中央付近の側面から突出していることが望ましい。しかし、これに限定されるものではなく、突出部10b,10cは、延在部10aに対して非対称な位置に設けられていてもよい。また、突出部10b,10cの角は、角張っていてもよいし、丸まっていてもよい。すなわち、突出部10b,10cの角が角張っている場合と丸まっている場合とで、MTJ素子10のアステロイド曲線に与える影響は小さい。
延在部10aの平面形状は、例えば四角形であり、かつ隣り合う2つの側面が直角でない。すなわち、2組の対角のうち一方の組の対角(角A,Cの角度)はそれぞれ鋭角であり、他方の組の対角(角B,Dの角度)はそれぞれ鈍角である。なお、延在部10aの4つの側面のうち突出部10b,10cが設けられている対向する2つの側面は、例えば、互いに平行であり、かつ延在部10aの延在方向(X方向)にも平行である。
延在部10aの4つの側面のうち突出部10b,10cが設けられていない対向する2つの側面は、必ずしも平行である必要はない。すなわち、上記2つの側面は、磁化困難軸方向に対して、それぞれ同じ方向に傾いていればよい。また、延在部10aの4つの角A,B,C,Dは、角張っていてもよいし、丸まっていてもよい。なお、図1には、平面形状が平行四辺形である延在部10aを含むMTJ素子10を示している。
また、換言すると、MTJ素子10の平面形状は、180度回転対称性(或いは、2回回転対称性)を有し、かつ鏡映対称性を有しない形状である。なお、図1及び図2に示すMTJ素子10は、固定層11、非磁性層12、記録層13及び反強磁性層14を全て同じ平面形状にしているが、記録層13のみが前述した形状を有していてもよい。
MTJ素子10のアスペクト比L/Wは、1より大きく設定される。また、MTJ素子10のアスペクト比L/Wは、1.5乃至2.2であることが望ましい。これは、容易軸スイッチング磁場Hcのばらつきを考慮して算出しており、上記範囲のアスペクト比の場合、磁場Hcのばらつきを低減することができる。なお、MTJ素子10のアスペクト比L/Wは、次のように規定する。すなわち、図1の平面形状を例に説明すると、X方向の最大の長さをLとし、Y方向の最大の幅をWとし、L/Wをアスペクト比と規定する。
ここで、図示する形状のMTJ素子10の場合、長さLは、延在部10aにおけるX方向の両端の側面と側面とをX方向(磁化容易軸方向)で結んだときの最大距離である。また、幅Wは、突出部10bのY方向の端部の側面と突出部10cのY方向の端部の側面とをY方向(磁化困難軸方向)で結んだときの最大距離である。換言すると、平行四辺形からなる延在部10aの角をA,B,C,Dとした場合、長さLは、角Aと角Bとを結んだ辺ABの中点Mabと、角Cと角Dとを結んだ辺CDの中点Mcdとを結んだ距離で規定される。
次に、MTJ素子10の材料の一例について説明する。固定層11及び記録層13の材料には、次のような強磁性材料が用いられる。例えば、Fe,Co,Ni、それらの積層膜、又はそれらの合金、スピン分極率の大きいマグネタイト、CrO,RXMnO3−Y(R;希土類、X;Ca,Ba,Sr)などの酸化物の他、NiMnSb,PtMnSbなどのホイスラー合金などを用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ag,Cu,Au,Al,Mg,Si,Bi,Ta,B,C,O,N,Pd,Pt,Zr,Ir,W,Mo,Nbなどの非磁性元素が多少含まれていてもよい。
反強磁性層14の材料には、例えば、Fe−Mn,Pt−Mn,Pt−Cr−Mn,Ni−Mn,Ir−Mn,NiO,Feなどを用いることが好ましい。
非磁性層12の材料には、例えば、Al,SiO,MgO,AlN,Bi,MgF,CaF,SrTiO,AlLaOなどの様々な誘電体を使用することができる。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもかまわない。
次に、このように構成されたMTJ素子10のアステロイド曲線について説明する。図3は、図1に示したMTJ素子10を備えたMRAMの主要部を示す平面図である。第1の書き込み配線15は、X方向に延びるように設けられている。第2の書き込み配線16は、Y方向に延びるように設けられている。第1の書き込み配線15は、MTJ素子10に対してY方向の磁場を印加する。第2の書き込み配線16は、MTJ素子10に対してX方向の磁場を印加する。
MTJ素子10は、第1の書き込み配線15と第2の書き込み配線16との交差領域に配置されている。具体的には、MTJ素子10の磁化容易軸は、第1の書き込み配線15とほぼ平行である。また、MTJ素子10の磁化困難軸は、第2の書き込み配線16とほぼ平行である。
図4は、図3に示したMTJ素子10のアステロイド曲線を示す図である。ここで、X軸から45度傾いた直線Lとアステロイド曲線とが交わる点Pにおける磁化反転に必要な書き込み磁場(磁化容易軸方向及び磁化困難軸方向の合成磁場)をスイッチング磁場Hswとする。また、磁化容易軸方向のみの磁化反転に必要な書き込み磁場(すなわち、アステロイド曲線とX軸とが交わる点の磁場)を容易軸スイッチング磁場Hcとする。
磁化容易軸方向及び磁化困難軸方向に磁場を印加した場合の磁化反転に必要な磁場Hswは、磁化容易軸方向のみに磁場を加えた場合の磁場Hcよりも小さくなる。このとき、選択メモリセルに情報を書き込むために必要な単一方向の磁場HxはHcよりも小さく設定できるので、理想的には半選択メモリセルへの誤書き込みは起こらない。しかし、現実のメモリセルには反転磁場のばらつきが存在するため、HswをHcよりも十分に小さくしなければ、半選択メモリセルへの誤書き込みが起こる可能性がある。
図4に示すように、図1に示した形状を有するMTJ素子10は、Hswに対してHcが十分大きく、書き込みマージン及び熱安定性が向上しているのが分かる。
しかしながら、アステロイド曲線のX軸近傍を細かく見ると、第一象限と第二象限とのアステロイド形状に非対称性が生じている。また、Y軸方向に磁場を印加してアステロイド曲線が閉じる点Qが、Y軸からずれている。これは、書き込みマージンを減少させてしまうため好ましくない。
(第1の実施形態)
図5は、本発明の第1の実施形態に係るMTJ素子10を備えたMRAMの主要部を示す平面図である。第1の実施形態では、図1及び図2を用いて説明したMTJ素子と同じ形状を有する第1の例のMTJ素子10を用いている。
第1の書き込み配線15は、X方向に延びるように設けられている。第2の書き込み配線16は、X方向に垂直なY方向に延びるように設けられている。第1の書き込み配線15は、MTJ素子10に対してY方向の磁場を印加する。第2の書き込み配線16は、MTJ素子10に対してX方向の磁場を印加する。第1の書き込み配線15及び第2の書き込み配線16はそれぞれ、MTJ素子10に対して所定距離を空けて設けられていてもよいし、MTJ素子10に電気的に接続されていてもよい。
MTJ素子10は、第1の書き込み配線15と第2の書き込み配線16との交差領域に配置されている。また、MTJ素子10は、磁化容易軸が第1の書き込み配線15の延在方向(すなわち、X方向)に対して例えば5度(°)傾くように(或いは、5度回転するように)配置されている。換言すると、MTJ素子10は、磁化困難軸が第2の書き込み配線16の延在方向(すなわち、Y方向)に対して例えば5度傾くように配置されている。
また、MTJ素子10を回転させる方向は、延在部10aの4つの側面のうちで突出部10b,10cが設けられていない2つの対向する側面を磁化困難軸方向に対して傾ける(或いは、回転させる)方向と同じである。
図6は、図5に示したMTJ素子10のアステロイド曲線を示す図である。なお、図5には、比較例である磁化容易軸と第1の書き込み配線15とがほぼ平行(回転角度0度)の場合のアステロイド曲線(すなわち、図3に示したMTJ素子10のアステロイド曲線)についても示している。
図6に示すように、X軸近傍のアステロイド曲線を0度と5度との場合で比較すると、5度回転させることで、第一象限と第二象限間とのアステロイド曲線の非対称性が小さくなっている。これにより、MTJ素子10の書き込みマージンを向上させることができる。
また、Y軸近傍のアステロイド曲線を0度と5度との場合で比較すると、MTJ素子10を5度回転させることで、Y軸方向に磁場を印加してアステロイド曲線が閉じる点Qが、Y軸とほぼ一致するようになっている。すなわち、Y軸近傍のアステロイド曲線においても、第一象限と第二象限間との非対称性が小さくなっている。
次に、MTJ素子10の回転角度を変化させた場合の容易軸スイッチング磁場Hc及び磁場HcのばらつきσHcについて説明する。
図7は、MTJ素子10における磁場Hcの回転角度依存性を示す図である。横軸は、回転角度(度)を表している。縦軸は、Hc0に対するHcの比を表している。なお、Hc0は、回転角度0度の場合のHcを表している。すなわち、図7において、磁場Hcは、回転角度0度でのMTJ素子10の容易軸スイッチング磁場Hc0で規格化されている。
図7に示すように、MTJ素子10の回転角度を0度から20度までの範囲で変化させた場合、この範囲では磁場Hcは殆ど変化しないことが分かる。すなわち、少なくとも0度から20度までの範囲では、Hswに対してHcが十分大きく、書き込みマージン及び熱安定性が向上するという効果は、回転角度0度の場合と同様である。
図8は、MTJ素子10における磁場HcのばらつきσHcの回転角度依存性を示す図である。横軸は、回転角度(度)を表している。縦軸は、σHc0に対するσHcの比を表している。σHc0は、回転角度0度の場合のσHcを表している。すなわち、図8において、ばらつきσHcは、回転角度0度でのMTJ素子10のばらつきσHc0で規格化されている。図9は、図8に示した曲線の回転角度0度、2度、5度、10度及び20度における具体的な数値を示している。
図8に示すように、MTJ素子10を回転させると、σHc/σHc0の値が減少しているのが分かる。また、回転角度が0度より大きくかつ2度以下の範囲でσHc/σHc0の値が急激に減少し、回転角度2度でσHc/σHc0の値が最小となっている。
σHc/σHc0の値が1より小さければ、ばらつきσHcが減少するため書き込みマージンが向上する。すなわち、回転角度が0度より大きくかつ20度以下であれば、ばらつきσHcを低減させることができる。
また、回転角度が0度より大きくかつ15度以下であれば、ばらつきσHcが1割以上減少している。よって、この範囲では、ばらつきσHcを低減するという効果が大きい。また、回転角度10度の場合は、ばらつきσHcが1割より大きく(具体的には、0.88)減少している。また、回転角度5度の場合は、ばらつきσHcが0.87まで減少している。よって、回転角度が0度より大きくかつ5度以下であることが最も望ましい。
以上詳述したように本実施形態によれば、Hswに対してX軸方向のスイッチング磁場Hcを十分大きくすることができる。この結果、書き込みマージンを向上させることができ、かつ熱安定性を向上させることができるため、MTJ素子10への誤書き込みを低減させることができる。
さらに、磁場Hcを減少させずに、磁場HcのばらつきσHcを低減させることができる。この結果、MTJ素子10の歩留まりを上げることができる。
なお、延在部10aの4つの側面のうち突出部10b,10cが設けられていない対向する2つの側面の磁化困難軸に対する傾き(磁化困難軸に対する上記2つの側面の回転角度)が変化すると、アステロイド曲線のHswも変化する。しかし、上記2つの側面の回転角度が変化した場合でも、アステロイド曲線の非対称性はほとんど変わらない。よって、上記2つの側面の回転角度を変化させたMTJ素子10に本実施形態を適用しても、同様の効果を得ることができる。
また、前述したように、記録層13のみ延在部10a及び突出部10b,10cを有するようにMTJ素子10を構成してもよい。すなわち、MTJ素子10のアステロイド曲線は、記録層13の平面形状によってほぼ決まってくる。よって、固定層11、非磁性層12及び反強磁性層14の平面形状は、特に限定されず、例えば四角形等であってもよい。
(第2の実施形態)
第1の実施形態で用いたMTJ素子10は、図1に示した形状に限定されるものではなく、種々変形することが可能である。本実施形態では、MTJ素子10の他の形状について説明する。なお、これらのMTJ素子10は、第1の実施形態同様に、磁化容易軸が第1の書き込み配線15の延在方向に対して0度より大きくかつ20以下の角度で回転させて使用されることは勿論である。
図10は、MTJ素子10の第2の例を示す平面図である。延在部10aは、例えば平行四辺形である。突出部10b,10cはそれぞれ、角が丸まっている。また、突出部10b,10cはそれぞれ、角のみが丸まっていてもよく、或いは図10に示すように根元から全体的に丸まっていてもよい。すなわち、丸まり方の大きさ(具体的には、曲率半径(角の曲線を含む円の半径Rの大きさ))は、特に限定されない。また、突出部10b,10cの角が、丸みを帯びずに、欠けた形状であってもよい。図10に示したMTJ素子10のアスペクト比は、図1に示したMTJ素子10のアスペクト比と同じである。
図11は、MTJ素子10の第3の例を示す平面図である。図11に示したMTJ素子10は、図10に示したMTJ素子10のアスペクト比を小さくしたものである。ただし、アスペクト比が1以上の条件は、満足している。このように、アスペクト比が小さいMTJ素子10を用いることも可能である。
図12は、MTJ素子10の第4の例を示す平面図である。延在部10aは、角が丸まっている。角の曲率半径は、特に限定されない。また、延在部10aの角が、丸みを帯びずに、欠けた形状であってもよい。突出部10b,10cは、例えば角が丸まっている。また、突出部10b,10cは、角が角張っていてもよい。実際には、製造工程のエッチング精度の関係上、図1に示したような全ての角が角張っているMTJ素子10を形成するのは難しく、図12に示したMTJ素子10を用いることが可能性が高いと言える。なお、図12に示したMTJ素子10の長さLについても、延在部10aの辺ABの中点Mabと辺CDの中点Mcdとを結んだ距離で規定される。
図13は、MTJ素子10の第5の例を示す平面図である。延在部10aの4つの側面のうち突出部10b,10cが設けられていない対向する2つの側面は、磁化困難軸方向に対してそれぞれ同じ方向に回転している。そして、上記2つの側面は、磁化困難軸方向に対する回転角度が異なっている。
換言すると、2組の対角のうち一方の組の対角はそれぞれ鋭角であり、他方の組の対角はそれぞれ鈍角である。そして、鋭角である2つの角A,Cは、互いに角度が異なっている。同様に、鈍角である2つの角B,Dは、互いに角度が異なっている。また、延在部10aは、例えば角が丸まっている。突出部10b,10cは、例えば角が丸まっている。
図14は、MTJ素子10の第6の例を示す平面図である。延在部10aの鋭角である2つの角A,Cの曲率半径がそれぞれ異なっている。すなわち、鋭角である2つの角A,Cのうち一方の角Aが他方の角Cより丸まり方が小さくなっている。突出部10b,10cは、例えば角が丸まっている。
以上説明した複数の例のMTJ素子10を用い、かつMTJ素子10を回転させて配置した場合でも、第1の実施形態と同じ効果を得ることができる。なお、MTJ素子10の記録層13のみが上記形状を有していてもよいことは勿論である。
次に、MTJ素子10を作製するための製造方法について説明する。
[1]製造方法例1
製造方法例1では、一般的な大きさのMTJ素子10の製造方法を説明する。
まず、スパッタ法でMTJ材料層を形成し、このMTJ材料層上にレジストを塗布する。そして、光、電子ビーム、X線のいずれかを用いてパターンを形成し、現像してレジストパターンを形成する。このレジストパターンをマスクとして、MTJ材料層をイオンミリング又はエッチングし、所望形状のMTJ素子10を形成する。その後、レジストを剥離する。
[2]製造方法例2
製造方法例2では、比較的大きなサイズ、例えばミクロンオーダーのMTJ素子10の製造方法を説明する。
まず、スパッタ法でMTJ材料層を形成する。次に、このMTJ材料層上に、例えば、酸化シリコン、窒化シリコン等から構成されるハードマスクを形成する。そして、反応性イオンエッチング(RIE:Reactive Ion Etching)法によりハードマスクをエッチングし、所望形状のハードマスクパターンを形成する。このハードマスクパターンを用いて、MTJ材料層をイオンミリングすることで、所望形状のMTJ素子10を形成する。
[3]製造方法例3
製造方法例3では、より小さい素子、例えば、2〜3μm程度から0.1μm程度のサブミクロンサイズのMTJ素子10の製造方法を説明する。このようなサイズのMTJ素子の加工には、以下のように、光リソグラフィを用いることが可能である。
まず、スパッタ法でMTJ材料層を形成する。次に、このMTJ材料層上に、例えば、酸化シリコン、窒化シリコン等から構成されるハードマスクを形成する。そして、RIE法によりハードマスクをエッチングし、所望形状のハードマスクパターンを形成する。このハードマスクパターンをマスクとして、RIE法を用いて、MTJ材料層をエッチングすることで、所望形状のMTJ素子10を形成する。
[4]製造方法例4
製造方法例4では、さらに小さなサイズ、例えば0.5μm程度以下のサイズのMTJ素子10の製造方法を説明する。このような非常に小さなサイズのMTJ素子の加工には、電子ビーム露光を用いることが可能である。
しかし、この場合は素子自体が非常に小さいため、本発明の一実施形態におけるエッジドメイン領域を広げるための形状部分はさらに小さくなるので、MTJ素子10の作製が大変困難になる。
そこで、本発明の一実施形態に係る所望形状のMTJ素子10を作製するために、電子ビームの近接効果補正(OPC:Optical Proximity Correction)を利用する。この近接効果補正は、通常、電子ビームの基板からの後方散乱により生じる図形内の近接効果を補正し、正しいパターンを形成するために用いられるものである。この近接効果補正は、例えば次のように行われる。例えば長方形のパターンを形成する場合、長方形の頂点付近では蓄積電荷量が不足し、長方形の頂点が丸くなるという現象がみられる。この頂点をはっきりさせるために、頂点付近、特に0.5μm程度以下の素子の場合には図形の外側に、補正点ビームを打ち込んで蓄積電荷量を増やすことで、正常なパターンを得ることができる。
この製造方法例4では、上述する電子ビームの近接効果補正の方法を用いて、素子端部の幅が広がった形状を次のように形成する。例えばいわゆる十字形状を形成する場合、長方形を基本パターンとし、相対する2頂点付近にそれぞれ補正点ビームを打ち込むことで、素子端部の幅が広い形状を形成することが可能となる。この時、通常の近接効果補正の場合に比べて、打ち込む電荷量を多くするか、補正点ビームの打ち込み位置を適当に調節するか、又はその両方を用いて、頂点を回復する以上に形状を補正する(例えば、角を尖らせる等)とよい。さらに、例えばいわゆる十字形状を形成するために、複数点の補正点ビームを照射することも可能である。
(第3の実施形態)
第3の実施形態は、MTJ素子10を用いたMRAMの構成例を示している。
上述したMTJ素子10は、MRAMにおけるメモリセルの記憶素子として用いるのに好適である。一般に、磁性体を記録層として用いるMRAMでは、隣接セルへの誤書き込みがなく、メモリセルを微細化した場合においても、記録情報を長期間保持するために熱的に安定な記録層をもつことが必要になる。そこで、上述した本発明の一実施形態に係るMTJ素子10を用いることにより、スイッチング磁場を低減でき、かつ熱揺らぎ定数が十分大きなメモリセルを提供できる。これにより、記憶ビットの書き込みの際に必要な書き込み電流を小さくすることができる。
尚、ここでは、MRAMのメモリセル構造の一例である、[1]選択トランジスタ型、[2]選択ダイオード型、[3]クロスポイント型について説明する。
[1]選択トランジスタ型
図15は、本発明の第3の実施形態に係る選択トランジスタ型のMRAMを示す回路図である。図16は、図15に示した選択トランジスタ型のMRAMの構成を示す平面図である。図17は、図15に示した選択トランジスタ型のMRAMのメモリセルMCを示す断面図である。なお、図16では、簡略化のために、ビット線(BL)、ワード線(WWL)及びMTJ素子10のみ図示している。また、図17では、半導体基板21とビット線(BL)28との間は、絶縁層(図示せず)で満たされている。
選択トランジスタ型の1つのメモリセルMCは、1つのMTJ素子10と、このMTJ素子10に接続されたトランジスタ(例えばMOSトランジスタ)Trと、ビット線(BL)28と、ワード線(WWL)26とを含んで構成されている。そして、このメモリセルMCをアレイ状に複数個配置することで、メモリセルアレイMCAを構成する。なお、ワード線(WWL)26は、図5に示した第1の書き込み配線15に対応し、ビット線(BL)28は、図5に示した第2の書き込み配線16に対応する。
具体的には、MTJ素子10の一端は、ベース金属層27、コンタクトプラグ24a,24b,24c及び配線層25a,25bを介して、トランジスタTrの電流経路の一端(ドレイン拡散層)23aに接続されている。一方、MTJ素子10の他端は、ビット線28に接続されている。MTJ素子10の下方には、MTJ素子10と電気的に分離された書き込みワード線(WWL)26が設けられている。トランジスタTrの電流経路の他端(ソース拡散層)23bは、コンタクトプラグ24d及び配線層25cを介して、例えばグランド電位に接続されている。トランジスタTrのゲート電極22は、読み出しワード線(RWL)として機能する。
なお、ベース金属層27側のMTJ素子10の一端は、例えば固定層11であり、ビット線28側のMTJ素子10の他端は、例えば記録層13であるが、その逆の配置でも勿論かまわない。また、MTJ素子10とビット線28との間に、例えばハードマスクが介在していてもよい。
また、図16に示すように、MTJ素子10は、磁化容易軸がワード線(WWL)26の延在方向に対して例えば5度傾くように(或いは、5度回転するように)配置されている。換言すると、MTJ素子10は、磁化困難軸がビット線(BL)28の延在方向に対して例えば5度傾くように配置されている。MTJ素子10としては、例えば、図12で示した平面形状を有するものが用いられる。
上記のような選択トランジスタ型のメモリセルMCにおいて、データの書き込み動作及び読み出し動作は、以下のように行われる。
まず、書き込み動作は、次のように行われる。複数のMTJ素子10のうち選択されたMTJ素子10に対応するビット線28及び書き込みワード線26が選択される。この選択されたビット線28及び書き込みワード線26に書き込み電流Iw1,Iw2をそれぞれ流すと、これら書き込み電流Iw1,Iw2による合成磁界HがMTJ素子10に印加される。これにより、MTJ素子10の記録層13の磁化方向を反転させ、固定層11及び記録層13の磁化方向が平行となる状態又は反平行となる状態をつくる。ここで、例えば、平行状態を“1”状態、反平行状態を“0”状態と規定することで、2値のデータの書き込みが実現する。
次に、読み出し動作は、読み出し用スイッチング素子として機能するトランジスタTrを利用して、次のように行われる。選択されたMTJ素子10に対応するビット線28及び読み出しワード線(RWL)22を選択し、MTJ素子10の非磁性層12をトンネルする読み出し電流Irを流す。ここで、接合抵抗値は固定層11及び記録層13の磁化方向の相対角の余弦に応じて変化し、固定層11及び記録層13の磁化方向が平行状態(例えば“1”状態)の場合は接合抵抗値が低抵抗となり、固定層11及び記録層13の磁化方向が反平行状態(例えば“0”状態)の場合は接合抵抗値が高抵抗となる、トンネル磁気抵抗(TMR)効果が得られる。このため、この抵抗値の違いを読み取ることで、MTJ素子10の“1”、“0”状態を判別する。
[2]選択ダイオード型
図18は、選択ダイオード型のMRAMを示す回路図である。図19は、図18に示した選択ダイオード型のMRAMのメモリセルMCを示す断面図である。なお、図18では、半導体基板21とビット線(BL)28との間は、絶縁層(図示せず)で満たされている。
図18及び図19に示すように、選択ダイオード型の1つのメモリセルMCは、1つのMTJ素子10と、このMTJ素子10につながるダイオードDと、ビット線(BL)28と、ワード線(WL)26とを含んで構成されている。そして、このメモリセルMCをアレイ状に複数個配置することで、メモリセルアレイMCAを構成する。
ここで、ダイオードDは、例えばPN接合ダイオードであり、P型半導体層とN型半導体層とで構成されている。このダイオードDの一端(例えばP型半導体層)は、MTJ素子10に接続されている。一方、ダイオードDの他端(例えばN型半導体層)は、ワード線26に接続されている。そして、図示する構造では、ビット線28からワード線26へ電流が流れるようになっている。
尚、ダイオードDの配置箇所や向きは、種々に変更することが可能である。例えば、ダイオードDは、ワード線26からビット線28へ電流が流れる向きに配置してもよい。また、ダイオードDは、半導体基板21内に形成することも可能である。さらに、ダイオードDは、MTJ素子10と同じ形状(例えばいわゆる十字型)にすることも可能である。
さらに、MTJ素子10は、磁化容易軸がワード線(WL)26の延在方向に対して例えば5度傾くように(或いは、5度回転するように)配置されている。換言すると、MTJ素子10は、磁化困難軸がビット線(BL)28の延在方向に対して例えば5度傾くように配置されている。MTJ素子10としては、例えば、図12で示した平面形状を有するものが用いられる。
上記のような選択ダイオード型のメモリセルMCにおいて、データの書き込み動作は、上記選択トランジスタ型と同様で、ビット線28及びワード線26に書き込み電流Iw1,Iw2を流して、MTJ素子10の固定層11及び記録層13の磁化方向を平行状態又は反平行状態にする。
一方、データの読み出し動作も、上記選択トランジスタ型とほぼ同じであるが、選択ダイオード型の場合、ダイオードDを読み出し用スイッチング素子として利用する。すなわち、ダイオードDの整流性を利用し、非選択のMTJ素子は逆バイアスとなるようにビット線28及びワード線26のバイアスを制御し、選択したMTJ素子10にのみ読み出し電流Irが流れるようにする。
[3]クロスポイント型
図20は、クロスポイント型のMRAMを示す回路図である。図21は、図20に示したクロスポイント型のMRAMのメモリセルMCを示す断面図である。なお、図21では、半導体基板21とビット線(BL)28との間は、絶縁層(図示せず)で満たされている。
図20及び図21に示すように、クロスポイント型の1つのメモリセルMCは、1つのMTJ素子10と、ビット線(BL)28と、ワード線(WL)26とを含んで構成されている。そして、このメモリセルMCをアレイ状に複数個配置することで、メモリセルアレイMCAを構成する。
具体的には、MTJ素子10は、ビット線28及びワード線26の交点付近に配置され、MTJ素子10の一端はワード線26に接続され、MTJ素子10の他端はビット線28に接続されている。
また、MTJ素子10は、磁化容易軸がワード線(WL)26の延在方向に対して例えば5度傾くように(或いは、5度回転するように)配置されている。換言すると、MTJ素子10は、磁化困難軸がビット線(BL)28の延在方向に対して例えば5度傾くように配置されている。MTJ素子10としては、例えば、図12で示した平面形状を有するものが用いられる。
上記のようなクロスポイント型のメモリセルMCにおいて、データの書き込み動作は、上記選択トランジスタ型と同様で、ビット線28及びワード線26に書き込み電流Iw1,Iw2を流して、MTJ素子10の固定層11及び記録層13の磁化方向を平行状態又は反平行状態にする。一方、データの読み出し動作は、選択されたMTJ素子10に接続するビット線28及びワード線26に読み出し電流Irを流すことで、MTJ素子10のデータを読み出す。
以上詳述したように本実施形態によれば、MTJ素子10を用いて複数の種類の磁気ランダムアクセスメモリ(MRAM)を構成することができる。なお、前述した各型の磁気ランダムアクセスメモリ(MRAM)は一例であり、他の型の磁気ランダムアクセスメモリ(MRAM)に適用することも可能である。
本発明は、上記実施形態に限定されるものではなく、その他、本発明の要旨を変更しない範囲において種々変形して実施可能である。
本発明に係るMTJ素子10の一実施例を示す平面図。 図1に示したMTJ素子の断面図。 図1に示したMTJ素子10を備えたMRAMの主要部を示す平面図。 図3に示したMTJ素子10のアステロイド曲線を示す図。 本発明の第1の実施形態に係るMTJ素子10を備えたMRAMの主要部を示す平面図。 図5に示したMTJ素子10のアステロイド曲線を示す図。 MTJ素子10における磁場Hcの回転角度依存性を示す図。 MTJ素子10における磁場HcのばらつきσHcの回転角度依存性を示す図。 図8に示した曲線の具体的な数値を示す図。 MTJ素子10の第2の例を示す平面図。 MTJ素子10の第3の例を示す平面図。 MTJ素子10の第4の例を示す平面図。 MTJ素子10の第5の例を示す平面図。 MTJ素子10の第6の例を示す平面図。 本発明の第3の実施形態に係る選択トランジスタ型のMRAMを示す回路図。 図15に示した選択トランジスタ型のMRAMの構成を示す平面図。 図15に示した選択トランジスタ型のMRAMのメモリセルMCを示す断面図。 本発明の第3の実施形態に係る選択ダイオード型のMRAMを示す回路図。 図18に示した選択ダイオード型のMRAMのメモリセルMCを示す断面図。 本発明の第3の実施形態に係るクロスポイント型のMRAMを示す回路図。 図20に示したクロスポイント型のMRAMのメモリセルMCを示す断面図。
符号の説明
10…MTJ素子、10a…延在部、10b,10c…突出部、11…固定層、12…非磁性層、13…記録層、14…反強磁性層、15…第1書き込み配線、16…第2書き込み配線、21…半導体基板、22…ゲート電極、23a…ドレイン拡散層、23b…ソース拡散層、24a,24b,24c,24d…コンタクトプラグ、25a,25b,25c…配線層、26…ワード線、27…ベース金属層、28…ビット線、MC…メモリセル、MCA…メモリセルアレイ、Tr…トランジスタ、D…ダイオード。

Claims (8)

  1. 磁化の向きが固定された固定層と、磁化の向きが変化する記録層と、前記固定層及び前記記録層間に設けられた非磁性層とを含む磁気抵抗効果素子と、
    第1の方向に延在し、かつ前記磁気抵抗効果素子の前記記録層に情報を記録するための磁場を発生する第1の配線と
    を具備し、
    前記記録層は、
    前記第1の方向に対して0度より大きく20度以下である角度を成すように回転した第2の方向に延在し、かつ互いに対向しかつ前記第2の方向にそれぞれ延在する第1及び第2の側面と互いに対向する第3及び第4の側面とを備えた延在部と、
    前記第1及び第2の側面から前記第2の方向に対して垂直な第3の方向にそれぞれ突出する第1及び第2の突出部と
    を有し、
    前記第3及び第4の側面は、前記第3の方向に対して前記延在部が回転する回転方向にそれぞれ傾いている
    ことを特徴とする磁気記憶装置。
  2. 前記第2の方向は、磁化容易軸方向に沿った方向であり、
    前記第3の方向は、磁化困難軸方向に沿った方向であることを特徴とする請求項1に記載の磁気記憶装置。
  3. 前記記録層の平面形状は、180度回転対称性を有し、かつ鏡映対称性を有しないことを特徴とする請求項1又は2に記載の磁気記憶装置。
  4. 前記延在部の平面形状は、4つの角を有する四角形であり、一方の対角はそれぞれ鋭角であり、他方の対角はそれぞれ鈍角であることを特徴とする請求項1乃至3のいずれかに記載の磁気記憶装置。
  5. 前記延在部の平面形状は、平行四辺形であることを特徴とする請求項1乃至4のいずれかに記載の磁気記憶装置。
  6. 前記記録層は、複数の丸まった角を有することを特徴とする請求項1乃至5のいずれかに記載の磁気記憶装置。
  7. 前記角度は、0度より大きく15度以下であることを特徴とする請求項1乃至6のいずれかに記載の磁気記憶装置。
  8. 前記第1の方向に対して垂直な第4の方向に延在し、かつ前記磁気抵抗効果素子の前記記録層に情報を記録するための磁場を発生する第2の配線をさらに具備することを特徴とする請求項1乃至7のいずれかに記載の磁気記憶装置。
JP2005207500A 2005-07-15 2005-07-15 磁気記憶装置 Pending JP2007027415A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005207500A JP2007027415A (ja) 2005-07-15 2005-07-15 磁気記憶装置
US11/389,110 US7411263B2 (en) 2005-07-15 2006-03-27 Magnetic memory device
US12/037,726 US7875903B2 (en) 2005-07-15 2008-02-26 Magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005207500A JP2007027415A (ja) 2005-07-15 2005-07-15 磁気記憶装置

Publications (1)

Publication Number Publication Date
JP2007027415A true JP2007027415A (ja) 2007-02-01

Family

ID=37660896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005207500A Pending JP2007027415A (ja) 2005-07-15 2005-07-15 磁気記憶装置

Country Status (2)

Country Link
US (2) US7411263B2 (ja)
JP (1) JP2007027415A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019204949A (ja) * 2018-05-22 2019-11-28 Tdk株式会社 スピン流磁化回転型磁気抵抗効果素子、及び磁気メモリ

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3684225B2 (ja) * 2002-09-30 2005-08-17 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
JP4468258B2 (ja) * 2005-07-15 2010-05-26 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2007027415A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 磁気記憶装置
US8766754B2 (en) * 2012-07-18 2014-07-01 The Regents Of The University Of California Concave nanomagnets with widely tunable anisotropy
JP2014053508A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体記憶装置およびその動作方法
US10483455B2 (en) * 2013-06-29 2019-11-19 Intel Corporation Magnetic element for memory and logic
US9147410B2 (en) * 2013-09-16 2015-09-29 Seagate Technology Llc Reader structure with canted pinning
US10923649B2 (en) * 2018-05-22 2021-02-16 Tdk Corporation Spin current magnetization rotation magnetoresistance effect element, and magnetic memory
JP2020155441A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
CN113450850B (zh) * 2021-02-10 2022-12-16 北京航空航天大学 磁性存储单元、数据写入方法、存储器及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11273337A (ja) * 1998-02-10 1999-10-08 Internatl Business Mach Corp <Ibm> 磁気ramセル内の内部非対称
JP2003163330A (ja) * 2001-11-27 2003-06-06 Toshiba Corp 磁気メモリ
JP2004047992A (ja) * 2002-06-17 2004-02-12 Hewlett-Packard Development Co Lp データ層内に制御された核形成場所を有する磁気メモリ素子
JP2004128067A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2004280892A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体記憶装置及びその制御方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
JP3769241B2 (ja) 2002-03-29 2006-04-19 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
JP4932471B2 (ja) * 2003-01-31 2012-05-16 エヌエックスピー ビー ヴィ 低消費電力且つ高選択度のためのmramアーキテクチャ
US6917087B2 (en) * 2003-02-21 2005-07-12 Micron Technology, Inc. Tilted array geometry for improved MRAM switching
US7057253B2 (en) * 2003-06-19 2006-06-06 Infineon Technologies Ag Combination of intrinsic and shape anisotropy for reduced switching field fluctuations
JP2005064075A (ja) * 2003-08-20 2005-03-10 Toshiba Corp 磁気記憶装置及びその製造方法
JP3908746B2 (ja) 2004-03-12 2007-04-25 株式会社東芝 磁気ランダムアクセスメモリ
US7099176B2 (en) * 2004-04-19 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Non-orthogonal write line structure in MRAM
JP2005317739A (ja) 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
JP4337641B2 (ja) * 2004-06-10 2009-09-30 ソニー株式会社 不揮発性磁気メモリ装置及びフォトマスク
US7075807B2 (en) * 2004-08-18 2006-07-11 Infineon Technologies Ag Magnetic memory with static magnetic offset field
US7355884B2 (en) * 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
US7599156B2 (en) * 2004-10-08 2009-10-06 Kabushiki Kaisha Toshiba Magnetoresistive element having specially shaped ferromagnetic layer
US7170775B2 (en) * 2005-01-06 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell with reduced write current
JP4373938B2 (ja) * 2005-02-17 2009-11-25 株式会社東芝 磁気ランダムアクセスメモリ
JP2006237329A (ja) * 2005-02-25 2006-09-07 Toshiba Corp 磁気記憶装置及び磁気記憶装置の書き込み方法
JP2007027415A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 磁気記憶装置
JP4468258B2 (ja) * 2005-07-15 2010-05-26 株式会社東芝 磁気抵抗効果素子および磁気メモリ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11273337A (ja) * 1998-02-10 1999-10-08 Internatl Business Mach Corp <Ibm> 磁気ramセル内の内部非対称
JP2003163330A (ja) * 2001-11-27 2003-06-06 Toshiba Corp 磁気メモリ
JP2004047992A (ja) * 2002-06-17 2004-02-12 Hewlett-Packard Development Co Lp データ層内に制御された核形成場所を有する磁気メモリ素子
JP2004128067A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2004280892A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体記憶装置及びその制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019204949A (ja) * 2018-05-22 2019-11-28 Tdk株式会社 スピン流磁化回転型磁気抵抗効果素子、及び磁気メモリ
JP7124788B2 (ja) 2018-05-22 2022-08-24 Tdk株式会社 スピン流磁化回転型磁気抵抗効果素子、及び磁気メモリ

Also Published As

Publication number Publication date
US20070012972A1 (en) 2007-01-18
US7411263B2 (en) 2008-08-12
US20080158740A1 (en) 2008-07-03
US7875903B2 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
JP2007027415A (ja) 磁気記憶装置
US7355884B2 (en) Magnetoresistive element
JP3684225B2 (ja) 磁気抵抗効果素子および磁気メモリ
US8349622B2 (en) Magneto-resistive element
US6765824B2 (en) Magneto-resistance element capable of controlling the position and size of edge domain and the coercivity and magnetic memory
JP2005210126A (ja) 磁気トンネル接合型メモリセルおよびその製造方法、磁気トンネル接合型メモリセルアレイ
JP2004296869A (ja) 磁気ランダムアクセスメモリ
JP4834404B2 (ja) 端部領域において磁気状態が安定している磁性書込み線を有するmramセル
US7525837B2 (en) Magnetoresistive effect element and magnetic memory
US8565011B2 (en) Method of initializing magnetic memory element
JP2012209358A (ja) 磁気記憶素子および磁気記憶装置
US20070019462A1 (en) Magnetic memory cell, magnetic memory device, and magnetic memory device manufacturing method
JP4557841B2 (ja) 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリのデータ書き込み方法、および、磁気ランダムアクセスメモリの製造方法
JP2004265905A (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
JP2006108565A (ja) 磁気抵抗効果素子及び磁気記録装置
JP4630747B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP4594694B2 (ja) 磁気抵抗効果素子
JP4533701B2 (ja) 磁気メモリ
JP2006135292A (ja) 磁気抵抗効果素子
JP4936701B2 (ja) 磁気メモリ
JP2006128394A (ja) 磁気抵抗効果素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100824