JP3769241B2 - 磁気抵抗効果素子及び磁気メモリ - Google Patents

磁気抵抗効果素子及び磁気メモリ Download PDF

Info

Publication number
JP3769241B2
JP3769241B2 JP2002097759A JP2002097759A JP3769241B2 JP 3769241 B2 JP3769241 B2 JP 3769241B2 JP 2002097759 A JP2002097759 A JP 2002097759A JP 2002097759 A JP2002097759 A JP 2002097759A JP 3769241 B2 JP3769241 B2 JP 3769241B2
Authority
JP
Japan
Prior art keywords
ferromagnetic layer
free ferromagnetic
magnetization
opposite side
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002097759A
Other languages
English (en)
Other versions
JP2003298146A (ja
Inventor
達也 岸
好昭 斉藤
実 天野
茂樹 高橋
勝哉 西山
知正 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002097759A priority Critical patent/JP3769241B2/ja
Priority to US10/391,423 priority patent/US6765824B2/en
Priority to CNB03108379XA priority patent/CN100351945C/zh
Priority to KR1020030019634A priority patent/KR100780130B1/ko
Priority to TW092107163A priority patent/TWI221677B/zh
Publication of JP2003298146A publication Critical patent/JP2003298146A/ja
Application granted granted Critical
Publication of JP3769241B2 publication Critical patent/JP3769241B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、磁気抵抗効果素子及び磁気メモリに関する。
【0002】
【従来の技術】
磁気抵抗効果素子は、例えば、一対の強磁性層を非磁性層を介して積層した構造を有している。この磁気抵抗効果素子の抵抗値は、一方の強磁性層の磁化に対する他方の強磁性層の磁化の相対的な向きに応じて変化する。このような磁気抵抗効果を示す磁気抵抗効果素子は様々な用途で利用可能であり、磁気メモリは磁気抵抗効果素子の主要な用途の1つである。
【0003】
磁気メモリでは、一方の強磁性層を磁場印加の際にその磁化の向きが変化しないピン強磁性層とし、他方の強磁性層を磁気抵抗効果素子に上記磁場印加の際にその磁化の向きが変化し得るフリー強磁性層として情報の記憶を行う。すなわち、情報を書き込む際には、ワード線に電流パルスを流すことにより発生する磁場とビット線に電流パルスを流すことにより発生する磁場との合成磁場を作用させる。これにより、フリー強磁性層の磁化を例えばピン強磁性層の磁化に対して平行な状態と反平行な状態との間で変化させる。このようにして、それら2つの状態に対応して二進情報(“0”、“1”)が記憶される。また、書き込んだ情報を読み出す際には、磁気抵抗効果素子に電流を流す。磁気抵抗効果素子の抵抗値は上記の2つの状態間で互いに異なるため、流れた電流(或いは抵抗値)を検出することにより記憶された情報を読み出すことができる。
【0004】
ところで、磁気メモリを高集積化するうえでは、磁気抵抗効果素子の小面積化が極めて有効である。しかしながら、一般に、フリー強磁性層では、外部磁場がないか或いは十分に弱いとき、端部付近で複数の軸からなる複雑な磁区構造をとる。フリー強磁性層を小面積化すると、全体に対して端部が占める割合が大きくなり、例えば、長方形状のフリー強磁性層では、その長手方向両端部では磁化が中央部とは異なる方向に向いてしまう。すなわち、所謂「エッジドメイン」が生じてしまう(例えば、J. App. Phys. 81, 5471(1997)を参照のこと)。この場合、フリー強磁性層の磁化が低下し、その結果、磁気抵抗変化率が低下することとなる。また、この場合、磁化反転の際の磁気的構造の変化が複雑になるため、ノイズが発生するおそれが高くなるのに加え、保磁力が大きくなり、スイッチングに要する磁場の強さ(スイッチング磁場)が増大する。
【0005】
エッジドメインを抑制する技術としては、フリー強磁性層の形状をその磁化容易軸に関して非対称とする,特には平行四辺形とする,ことが知られている(特開平11−26344号公報)。フリー強磁性層をそのような形状とした場合、エッジドメインの面積を小さくすることができ、強磁性層全体をほぼ単一の磁区で構成することができる。
【0006】
また、磁化反転の際の磁気的構造変化の複雑化を抑制する技術としては、フリー強磁性層の両端部にハードバイアスが印加される構造を付加することによりエッジドメインを固定することが知られている(米国特許第5,748,524号、特開2000−100153号公報)。
【0007】
さらに、フリー強磁性層の形状を、単純な四角形ではなく、その磁化容易軸に垂直な方向に向けて突出した小部分を設けて“H”または“I”型とすることにより、エッジドメインを安定化するとともに、複雑な磁区が形成されるのを回避する技術も知られている(米国特許第6,205,053号)。
【0008】
しかしながら、一般に、フリー強磁性層の形状を平行四辺形とした場合、保磁力が過剰に大きくなる。保磁力の大きさはスイッチング磁場の大きさの目安であるので、これはスイッチング磁場の増大を意味する。すなわち、この場合、書き込みの際により大きな電流を書き込み配線に流さなければならなくなり、消費電力の増加や配線寿命の短命化などの好ましくない結果をもたらす。
【0009】
また、フリー強磁性層の両端部にハードバイアスが印加される構造を付加した場合、磁気的構造変化の挙動を制御できるものの、保磁力が増加してしまう。しかも、この技術では、エッジドメインを固定するための構造を付加する必要があるため、大容量メモリなどに要求される高密度化には適さない。
【0010】
さらに、フリー強磁性層の形状を“H”または“I”型とした場合、突出部分により得られる効果を十分に引き出すためには突出部分を大きくする必要がある。この場合、磁気抵抗効果素子が占有する面積が増加し、大容量メモリに要求される高集積化が困難となる。
【0011】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みてなされたものであり、小面積化した場合においてもフリー強磁性層の残留磁化が十分に大きく且つ十分に弱い磁場でフリー強磁性層の磁化を反転させることが可能な磁気抵抗効果素子及びそれを用いた磁気メモリを提供することを目的とする。
【0012】
【課題を解決するための手段】
上記課題を解決するために、本発明は、磁場印加の際に磁化の向きが維持される第1ピン強磁性層と、前記第1ピン強磁性層に対向し且つ前記磁場の印加の際に磁化の向きが変化し得るフリー強磁性層と、前記第1ピン強磁性層と前記フリー強磁性層との間に介在した第1非磁性層とを具備し、前記フリー強磁性層のその主面に垂直な方向から観察した形状は、互いに平行な第1対辺と互いに平行な第2対辺とからなる四辺形状の第1部分及び前記四辺形状の第1部分の一対の対角部から前記第2対辺に平行な方向にそれぞれ延在し且つ前記第1対辺に平行な方向の最大幅が前記第1対辺の長さよりも狭い一対の第2部分のみを含み、前記フリー強磁性層の前記主面に垂直な方向から観察した前記形状は、前記第1部分の中心を通り且つ前記第2対辺に平行な直線に関して非対称であり、前記フリー強磁性層の磁化容易軸は、前記第2対辺に実質的に平行な第1方向、前記一対の第2部分の一方の輪郭と他方の輪郭とを結ぶ線分のうち最も長いものに実質的に平行な第2方向、または前記第1方向と前記第2方向との間であってこれらの方向が為す鋭角側の方向に平行であることを特徴とする磁気抵抗効果素子を提供する。
【0013】
また、本発明は、磁場印加の際に磁化の向きが維持される第1ピン強磁性層と、前記第1ピン強磁性層に対向し且つ前記磁場の印加の際に磁化の向きが変化し得るフリー強磁性層と、前記第1ピン強磁性層と前記フリー強磁性層との間に介在した第1非磁性層とを具備し、前記フリー強磁性層のその主面に垂直な方向から観察した形状は、互いに平行な第1対辺と互いに平行な第2対辺とからなる四辺形状の第1部分及び前記四辺形状の第1部分の一対の対角部から前記第2対辺に平行な方向にそれぞれ延在し且つ前記第1対辺に平行な方向の最大幅が前記第1対辺の長さよりも狭い一対の第2部分のみを含み、前記フリー強磁性層の前記主面に垂直な方向から観察した前記形状は、前記第1部分の中心を通り且つ前記第2対辺に平行な直線に関して非対称であり、前記第1ピン強磁性層の前記磁化は、前記第2対辺に実質的に平行な第1方向、前記一対の第2部分の一方の輪郭と他方の輪郭とを結ぶ線分のうち最も長いものに実質的に平行な第2方向、または前記第1方向と前記第2方向との間であってこれらの方向が為す鋭角側の方向に平行であることを特徴とする磁気抵抗効果素子を提供する。
【0014】
さらに、本発明は、ワード線と、前記ワード線に交差したビット線と、前記ワード線と前記ビット線との交差部またはその近傍に位置したメモリセルとを具備し、前記メモリセルは上記の磁気抵抗効果素子を含んだことを特徴とする磁気メモリを提供する。
【0015】
本発明において、第1非磁性層は非磁性金属層であってもよく或いは絶縁層であってもよい。
【0016】
本発明に係る磁気抵抗効果素子は、第1非磁性層及びフリー強磁性層を介して第1ピン強磁性層に対向し且つ上記磁場の印加の際に磁化の向きが維持される第2ピン強磁性層と、フリー強磁性層と第2ピン強磁性層との間に介在した第2非磁性層とをさらに具備することができる。この場合、第1及び第2非磁性層のそれぞれは非磁性金属層であってもよく或いは絶縁層であってもよい。
【0017】
このように、本発明に係る磁気抵抗効果素子は、巨大磁気抵抗効果を示すものであってもよく、或いは、強磁性1重トンネル接合を形成した強磁性1重トンネル接合素子や強磁性2重トンネル接合を形成した強磁性2重トンネル接合素子のような強磁性トンネル接合素子であってもよい。
【0018】
本発明において、第1部分は正方形または長方形の形状を有していてもよい。また、一対の第2部分の一方は他方に対して、第1部分の中心を通り且つフリー強磁性層の主面に垂直な軸を二回回転軸とした回転対称の関係にあってもよい。
【0019】
本発明において、上記一対の第2部分のそれぞれは、三角形、半円形、正方形、及び長方形のいずれかの形状を有していてもよい
お、本発明において、「実質的に平行」とは、例えば、平行な状態からのずれが数°以内にあることを意味している。
【0020】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。なお、各図において、同様または類似する機能を有する構成要素には同一の参照符号を付し、重複する説明は省略する。
【0021】
図1は、本発明の実施形態に係る磁気抵抗効果素子の一例を概略的に示す斜視図である。図1に示す磁気抵抗効果素子1は、ピン強磁性層2と非磁性層3とフリー強磁性層4とを積層した構造を有している。
【0022】
ピン強磁性層2には矢印8で示す向きに一方向磁気異方性が付与されている。すなわち、ピン強磁性層2の磁化は矢印8に示す方向を向いており、その状態は磁気抵抗効果素子1に書き込み用の磁場を印加した際にも維持される。
【0023】
他方、フリー強磁性層4には両矢印9で示す方向に一軸磁気異方性が付与されている。すなわち、両矢印9はフリー強磁性層4の磁化容易軸に相当している。フリー強磁性層4では、両矢印9で示すように、その磁化が右に向いた状態と左に向いた状態との2つの状態が安定であり、それら状態間の切り替えは書き込み用の磁場を印加することにより行うことができる。
【0024】
フリー強磁性層4は、その主面に垂直な方向から観察した場合、第1部分4aと一対の第2部分4bとを含んだ形状を有している。なお、図1では、第1部分4aと第2部分4bとの境界を破線で示している。
【0025】
第1部分4aは、フリー強磁性層4としての主要な役割を果たす部分であり、互いに平行な一対の辺或いは端面を有している。第1部分4aの上記一対の辺或いは端面に平行な方向の幅W1は、それら辺或いは端面の間で一定である。このような形状は、磁気抵抗効果素子1を磁気メモリなどで利用する場合、磁気メモリを高集積化する観点で有利である。
【0026】
一対の第2部分4bは、フリー強磁性層4のエッジドメインの位置や大きさ並びに磁化反転の際の磁気的構造変化などを制御する補助的な役割を果たす部分である。これら第2部分4bは、第1部分4aの左右の辺或いは端面4a1,4a2からそれらに垂直な方向にそれぞれ延在している。また、それら第2部分4bのそれぞれの幅W2は第1部分4aの幅W1よりも狭く、第2部分4bの各々の面積は第1部分4aの面積よりも小さい。
【0027】
本実施形態では、フリー強磁性層4のその主面に垂直な方向から観察した形状は、第1部分4aの中心を通り且つ第1部分4aの左右の辺或いは端面に垂直な直線に関して非対称である。また、本実施形態では、フリー強磁性層4の磁化容易軸とフリー強磁性層4の形状とは所定の関係を満足している。これについては、図11を参照しながら説明する。
【0028】
図11は、本発明の実施形態に係る磁気抵抗効果素子の他の例を概略的に示す平面図である。図11において、縦方向に延びた一点鎖線41は第1部分4の縦の辺に平行な直線であり、斜め方向に延びた一点鎖線42は一対の第2部分4bの一方の輪郭と他方の輪郭とを結ぶ線分のうち最も長いもの或いはそれに平行な直線である。また、角度θはフリー強磁性層4の磁化容易軸9が直線41に対して為す角度を示しており、角度θ1は直線42が第1部分の縦の辺(または直線41)に対して為す角度を示している。
【0029】
本実施形態では、角度θを0°以上とし且つθ1以下とする。このような構造によると、フリー強磁性層4を小面積化した場合においても、十分に大きな残留磁化を得ること及び比較的弱い磁場で磁化反転を生じさせることの双方を同時に実現することが可能である。これについては、図12(a),(b)を参照しながら説明する。
【0030】
図12(a)は、図11の磁気抵抗効果素子における角度θと保磁力Hcとの関係の一例を示すグラフである。また、図12(b)は、図11の磁気抵抗効果素子における角度θと角型比Mr/Ms(物質定数に対する残留磁化の比)との関係の一例を示すグラフである。図12(a),(b)において、横軸は角度θを示している。また、図12(a)において縦軸は保磁力Hcを示し、図12(b)において縦軸は角型比Mr/Msを示している。
【0031】
なお、図12(a),(b)に示すデータは、以下の条件でシミュレーションを行うことにより得られたものである。すなわち、第2部分4bを直角二等辺三角形とし、第1部分4aの幅W1に対する第2部分4bの最大幅W2の比W2/W1を0.25とした。また、フリー強磁性層4の材料としてNiFeを使用し、その厚さは2nmとした。
【0032】
図12(a),(b)に示すように、角度θが0°以上であり且つθ1以下である場合、保磁力Hc及び角型比Mr/Msの双方が高い値を示している。すなわち、角度θをそのような範囲内とすることにより、十分に大きな残留磁化を得ること及び比較的弱い磁場で磁化反転を生じさせることの双方を同時に実現することが可能である。
【0033】
また、このような構造によると、第2部分4bの形状のばらつきに起因してフリー強磁性層4の角型比Mr/Msや保磁力Hcが大きくばらつくことがない。しかも、図1に示す構造において、フリー強磁性層4の磁化容易軸9及び/またはピン強磁性層2の磁化の向き8を第1部分4aの左右の辺或いは端面に対してほぼ垂直とした場合、ほぼ平行とした場合に比べて、以下の点で有利である。
【0034】
すなわち、例えば、フリー強磁性層4の磁化容易軸9やピン強磁性層2の磁化の向き8を図1に示す状態から90°回転させた構造では、フリー強磁性層4の幅(W1方向)に対する長さ(L1方向)の比であるアスペクト比を小さくした場合に、角型比Mr/Msの低下が大きい。これに対し、フリー強磁性層4の磁化容易軸9やピン強磁性層2の磁化の向き8を、例えば、図1に示す状態とした構造では、フリー強磁性層4のアスペクト比を小さくした場合であっても高い角型比Mr/Msを得ることができる。したがって、磁気メモリを高集積化する観点でより有利である。
【0035】
本実施形態において、第1部分4aは、互いに平行な一対の辺或いは端面を有し且つそれらに平行な方向の幅W1がそれら辺或いは端面の間で一定であれば、その形状に特に制限はない。但し、第1部分4aをその主面に垂直な方向から見た形状が正方形または長方形状である場合、磁気メモリを高集積化する観点でより有利である。
【0036】
本実施形態において、フリー強磁性層4の幅に対する長さの比であるアスペクト比は、1乃至3の範囲内にあることが好ましく、1乃至2の範囲内にあることがより好ましく、1乃至1.5の範囲内にあることが最も好ましい。上記の通り、一般に、角型比Mr/Msの低下はアスペクト比を小さくした場合に特に問題となる。したがって、上述した効果は、フリー強磁性層4のアスペクト比が上記範囲内にある場合に特に重要である。
【0037】
本実施形態において、一対の第2部分4bの一方は他方に対して、第1部分4aの中心を通り且つフリー強磁性層4の主面に垂直な軸を二回回転軸とした回転対称の関係にあることが好ましい。この場合、磁気抵抗効果素子1を磁気メモリに利用した際に、情報“0”から情報“1”への書き換え時と情報“1”から情報“0”への書き換え時とで互いに等しい効果を得ることができる。
【0038】
第2部分4bのそれぞれの形状に特に制限はなく、例えば、三角形、半円形、半楕円形、正方形、或いは長方形などであってもよい。但し、通常、第2部分4bのそれぞれは第1部分4a側で最も幅が広い形状とする。
【0039】
上述のように、第1部分4aはフリー強磁性層4としての主要な役割を果たし、第2部分4bはフリー強磁性層4のエッジドメインの位置や大きさ並びに磁化反転の際の磁気的構造変化などを制御する補助的な役割を果たす。そのため、第2部分4bは第1部分4aに対してより小さいことが望ましい。例えば、第1部分4aの長さL1に対する第2部分4bの長さL2の比L2/L1は、1以下であることが好ましく、0.75以下であることがより好ましい。また、第1部分4aの幅W1に対する第2部分4bの最大幅W2の比W2/W1は、0.5以下であることが好ましく、0.3以下であることがより好ましい。
【0040】
しかしながら、第2部分4bが第1部分4aに対して過剰に小さい場合、第2部分4bが十分な効果を発揮できないことがある。したがって、比L2/L1は、0.05以上であることが好ましく、0.1以上であることがより好ましい。また、第1部分4aの幅W1に対する第2部分4bの最大幅W2の比W2/W1は、0.05以上であることが好ましく、0.1以上であることがより好ましい。
【0041】
第2部分4bは第1部分4aの対角位置に設けることが好ましい。この場合、第2部分4bが小さくても、エッジドメインの位置や大きさ並びに磁化反転の際の磁気的構造変化などを十分に制御することができる。
【0042】
本実施形態において、フリー強磁性層4の厚さは、50nm以下であることが好ましく、10nm以下であることがより好ましく、5nm以下であることが最も好ましい。フリー強磁性層4の厚さの下限値は、それが強磁性層としての機能を失わない程度の厚さである。フリー強磁性層4がより薄い場合、その保磁力が小さくなる。そのため、磁気抵抗効果素子1を磁気メモリに利用した際に、書き込み時の消費電力を低減することができる。
【0043】
次に、参考例について説明する。
図2は、参考例に係る磁気抵抗効果素子を概略的に示す斜視図である。図2に示す磁気抵抗効果素子1は、フリー強磁性層4の形状が異なっていることを除いて図1に示す磁気抵抗効果素子1とほぼ同様の構造を有している。すなわち、本参考例では、フリー強磁性層4は、第1部分4aと一対の第2部分4bと一対の第3部分4cとで構成されている。
【0044】
第3部分4cは、第2部分4bから離間しており、第1部分4aの左右の辺或いは端面からそれらに垂直な方向にそれぞれ延在している。第3部分4cは第2部分4bよりも小面積であり、第2部分4bを設けることにより得られる各種効果を増大及び/またはバランスさせる役割を果たす。
【0045】
第2部分4bの長さL2に対する第3部分4cの長さL3の比L3/L2は、1以下であることが好ましく、0.7以下であることがより好ましい。また、第2部分4bの最大幅W2に対する第3部分4cの最大幅W3の比W3/W2は、1以下であることが好ましく、0.7以下であることがより好ましい。この場合、エッジドメインの位置や大きさ並びに磁化反転の際の磁気的構造変化などを制御する効果が低減するのを抑制することができる。なお、比L3/L2や比W3/W2の下限値に特に制限はないが、通常、第3部分4cを設けることにより生じる効果は、比L3/L2が0.6以上である場合や、比W3/W2が0.5以上である場合に顕著である。
【0046】
以上説明した実施形態及び参考例に係る磁気抵抗効果素子1には様々な変形が可能である。
図3(a)乃至(c)は、本発明の実施形態に係る磁気抵抗効果素子の変形例を概略的に示す斜視図である。
【0047】
図3(a)に示す磁気抵抗効果素子1では、ピン強磁性層2のフリー強磁性層4に対向した面の裏面に反強磁性層5が設けられている。このようにピン強磁性層2に隣接して反強磁性層5を設けた場合、ピン強磁性層2の磁化の向きをより強固に固着させることができる。また、図3(a)に示す磁気抵抗効果素子1では、ピン強磁性層2、非磁性層3、反強磁性層5の全てがフリー強磁性層4と等しい形状を有している。このような構造を採用した場合、ピン強磁性層2、非磁性層3、フリー強磁性層4、反強磁性層5のパターニングを単一のプロセスで実施することができる。
【0048】
図3(b)に示す磁気抵抗効果素子1では、フリー強磁性層4のピン強磁性層2に対向した面の裏面に非磁性層6及びピン強磁性層7が順次設けられている。すなわち、図3(b)に示す磁気抵抗効果素子1は、例えば、非磁性層3,6がトンネル絶縁膜である強磁性2重トンネル接合素子である。このような構造は、より大きな出力電圧を得るうえで有利である。また、図3(b)に示す磁気抵抗効果素子1では、非磁性層3とフリー強磁性層4とが互いに等しい形状を有し、非磁性層6とピン強磁性層7とが互いに等しい形状を有している。このような磁気抵抗効果素子1は、例えば、ピン強磁性層2のパターニング後、非磁性層3及びフリー強磁性層4のパターニングを単一のプロセスで実施し、さらにその後、非磁性層6及びピン強磁性層7のパターニングを単一のプロセスで実施することにより得られる。
【0049】
図3(c)に示す磁気抵抗効果素子1は、ピン強磁性層2,7、非磁性層3,6、及びフリー強磁性層4の形状が互いに等しいこと以外は図3(b)に示す磁気抵抗効果素子1と同様の構造を有している。このような磁気抵抗効果素子1は、例えば、ピン強磁性層2、非磁性層3、フリー強磁性層4、非磁性層6、及びピン強磁性層7のパターニングを単一のプロセスで実施することにより得られる。なお、図3(b),(c)に示す磁気抵抗効果素子1には、ピン強磁性層2,7のいずれか一方の上に反強磁性層を設けてもよく、或いは、ピン強磁性層2,7の双方の上に反強磁性層を設けてもよい。
【0050】
なお、図3(a)乃至(c)を参照して説明した構造は、実施形態に係る磁気抵抗効果素子だけでなく、参考例に係る磁気抵抗効果素子でも利用可能である。
【0051】
図1乃至図3を参照して説明した磁気抵抗効果素子1は、半導体プロセスを利用して形成することができる。その際、図中、下方に描かれている層が基板に対向していてもよく、或いは、上方に描かれている層が基板に対向していてもよい。
【0052】
フリー強磁性層4は、例えば、スパッタリング法などを利用して磁性膜または磁性積層膜を成膜し、その後、通常のフォトリソグラフィ技術を用いてパターニングすることにより形成することができる。この方法では、パターニングの際に、フリー強磁性層4の平面形状に対応したパターンを有するフォトマスクを使用することにより、上述した形状のフリー強磁性層4を得ることができる。なお、上記の通り、本実施形態によれば、第2部分4bの形状が多少ばらついたとしても、フリー強磁性層4の保磁力が大きくばらつくことはない。したがって、加工精度誤差によりフリー強磁性層4の形状がばらついたとしても、その保磁力のばらつきは十分小さくでき、特に比W2/W1が0.5以下である場合には保磁力のばらつきを極めて小さくすることができる。
【0053】
また、フリー強磁性層4は、以下の方法で形成してもよい。すなわち、まず、第1ステップとして、磁性膜または磁性積層膜をラインアンドスペースパターンへと加工する。このようなパターニングは、ライン及びスペースの幅のそれぞれを例えば0.1μmとした場合でも数%以下の誤差で行うことができる。なお、ライン及びスペースの長手方向を磁化容易軸の方向とする。次いで、第2ステップとして、ラインアンドスペースパターンに対し、磁化容易軸方向に垂直な方向に加工を行う。以上のようにして、上述した形状のフリー強磁性層4を得る。なお、第2ステップの加工は、第1ステップの加工と同様の直線加工であってもよく、或いは、通常のマスクを用いた加工であってもよい。マスクを用いることにより生じる誤差が磁気的性質,特には保磁力,に与える影響は上記の通り小さい。
【0054】
また、フリー強磁性層4は、電子ビーム描画法を利用して形成することもできる。この場合、所望の形状の第2部分4bを形成するために、第2部分4bの近傍で電子ビームのドーズ量を増やしたり、或いは、電子ビームをドット状に照射することで高精度な形状制御が可能である。
【0055】
上述した磁気抵抗効果素子1は、例えば、磁気メモリ、磁気センサ、及び磁気再生装置の磁気ヘッドなどの様々な用途で利用することができる。以下、磁気抵抗効果素子1を利用した磁気メモリについて説明する。
図4(a)及び(b)は、本発明の実施形態及び参考例に係る磁気抵抗効果素子を利用した磁気ランダムアクセスメモリの例を概略的に示す等価回路図である。
【0056】
図4(a)に示す磁気ランダムアクセスメモリ(以下、MRAMという)では、ローデコーダ11に接続された読み出し用のワードライン(WL1)13及び書き込み用のワードライン(WL2)14と、カラムデコーダ12に接続されたビットライン15とが交差している。ワードライン13,14とビットライン15との各交差部またはその近傍には、磁気抵抗効果素子1及びMOSFETのようなトランジスタ20を含むメモリセルが配置されている。
【0057】
このMRAMでは、磁気抵抗効果素子1に情報を書き込むに当り、ワードライン14に電流パルスを流すことにより発生する磁界とビットライン15に電流パルスを流すことにより発生する磁界との合成磁界により、磁気抵抗効果素子1のフリー強磁性層4の磁化を反転させる。また、このMRAMでは、磁気抵抗効果素子1に書き込んだ情報を読み出すに当り、トランジスタ20によって選択した磁気抵抗効果素子1に電流を流し、磁気抵抗効果素子1の抵抗に応じて書き込まれている情報が“1”及び“0”のいずれであるかを判断する。
【0058】
図4(b)に示すMRAMでは、図示しないローデコーダに接続されたワードライン(WL)16と、図示しないカラムデコーダに接続されたビットライン(BL)17とが交差している。ワードライン16とビットライン17との各交差部近傍では、磁気抵抗効果素子1及びダイオード21を含むメモリセルがそれらに直列接続されている。このような回路構成を採用することも可能である。
【0059】
図4(a),(b)に示すMRAMでは、上述した磁気抵抗効果素子1を使用している。そのため、高集積化した場合でも、書き込み時の消費電力が著しく増大することがなく、また、ノイズの少ない大きな信号を得ることができる。
【0060】
なお、上述した磁気抵抗効果素子1は、図4(a),(b)に示すMRAMに限られず、様々なMRAMで利用可能である。例えば、図4(a),(b)に示すMRAMでは、メモリセルを磁気抵抗効果素子1とトランジスタやダイオードなどのスイッチング素子とで構成して非破壊読み出し可能としたが、破壊読み出しを行う場合はメモリセルにスイッチング素子を使用しなくてもよい。また、図4(a),(b)に示すMRAMでは、1つのメモリセルを1つの磁気抵抗効果素子と1つのスイッチング素子とで構成したが、1つのメモリセルを複数の磁気抵抗効果素子と複数のスイッチング素子とで構成して差動増幅読み出しや多値記憶を行ってもよい。
【0061】
【実施例】
以下、本発明の実施例について説明する。
(例1)
本例では、フリー強磁性層4に関して計算機を用いてシミュレーションを行い、その平面形状と特性との関係を調べた。なお、本例では、フリー強磁性層4の材料としてNiFeを使用し、その厚さは2nmとした。
【0062】
図5(a)乃至(h)は、例1でシミュレーションに利用したフリー強磁性層の平面形状を示す図である。図5(a)乃至(h)に示すフリー強磁性層4はいずれもy方向に平行な磁化容易軸を有している。また、図5(a)乃至(d)に示す形状のフリー強磁性層4を有する磁気抵抗効果素子1は本発明の例に相当し、図5(e)乃至(h)に示す形状のフリー強磁性層4を有する磁気抵抗効果素子1は比較例に相当している。なお、図5(a)乃至(d)の斜めの一点鎖線は、図11に示す直線42に相当している。
【0063】
以下、シミュレーションに利用したフリー強磁性層4の寸法などについて説明する。
図5(a)乃至(c)に示すフリー強磁性層4に関しては、第1部分4aを一辺の長さが0.1μmの正方形とし、第2部分4bはそれぞれ三角形、半円形、及び正方形とした。図5(a)に示すフリー強磁性層4に関しては、第2部分4bを直角二等辺三角形とし、先に説明した比W2/W1が0.05、0.1、0.25、0.5、0.75である場合について計算を行った。なお、第2部分4bを三角形とする場合、直角二等辺三角形に限られる訳ではない。図5(b)に示すフリー強磁性層4に関しては、比W2/W1が、0.25、0.5、0.75である場合について計算を行った。図5(c)に示すフリー強磁性層4に関しては、比W2/W1が、0.25、0.5、0.75である場合について計算を行った。
【0064】
図5(d)に示すフリー強磁性層4に関しては、第1部分4aを一辺の長さが0.1μmの正方形とし、第2部分4b及び第3部分4cの双方を半円形とした。このフリー強磁性層4に関しては、比W2/W1が0.5であり且つ比W3/W1が0.25である場合について計算を行った。
【0065】
図5(e)乃至(g)に示すフリー強磁性層4に関しては、第1部分4aを一辺の長さが0.1μmの正方形とし、第2部分4b及び第3部分4cはそれぞれ三角形、半円形、及び正方形とした。図5(e)に示すフリー強磁性層4に関しては、比W2/W1及び比W3/W1の双方が0.25及び0.5である場合について計算を行った。図5(f)に示すフリー強磁性層4に関しては、比W2/W1及び比W3/W1の双方が0.05、0.25、0.5である場合について計算を行った。図5(g)に示すフリー強磁性層4に関しては、比W2/W1及び比W3/W1の双方が0.25である場合について計算を行った。
【0066】
図5(h)に示すフリー強磁性層4は平行四辺形である。このフリー強磁性層4に関しては、底辺が0.1μmであり且つ高さが0.1μmであり、45°の鋭角をもつ平行四辺形として計算を行った。
【0067】
図6は、図5(a)に示す形状のフリー強磁性層に関して得られたデータを示すグラフである。図中、横軸はフリー強磁性層4の保磁力Hcを示しており、縦軸はその角型比Mr/Msを示している。また、図6に示すヒステリシス曲線のうち、曲線31乃至35は、それぞれ、比W2/W1が0.05、0.1、0.25、0.5、0.75である場合に得られたデータを示している。図6から明らかなように、角型比Mr/Ms及び保磁力Hcの双方が第2部分4bの大きさに依存している。
【0068】
図7は、図5(a)乃至(h)に示す形状のフリー強磁性層に関して得られたデータを示すグラフである。図中、横軸はフリー強磁性層4の保磁力Hcを示しており、縦軸はその角型比Mr/Msを示している。また、図中、“Normal”は、フリー強磁性層4の平面形状が正方形である場合に得られたデータを示している。なお、図7に対応したデータを以下の表1に示す。
【0069】
【表1】
Figure 0003769241
【0070】
図7及び表1から明らかなように、図5(a)に示す形状のフリー強磁性層4に関して得られた傾向は、他の形状のフリー強磁性層4でも同様であった。また、第2部分4bを設けた場合、その形状に依存することなく、角型比Mr/Msを改善することができた。実際、平面形状が正方形であるフリー強磁性層4では角型比Mr/Msは0.7であったのに対し、平面形状が図5(a)に示す形状であり且つ比W2/W1が0.05であるフリー強磁性層4では角型比Mr/Msは0.73であった。すなわち、角型比Mr/Msは4%増加した。また、平面形状が図5(a)乃至(d)に示す形状である他のフリー強磁性層4では、さらに高い角型比Mr/Msが得られた。
【0071】
また、先に説明したように、保磁力が過剰に大きいことは実用上好ましくはない。表1を参照すると、第2部分4bを設けた場合、フリー強磁性層4の平面形状が正方形である場合(Normal)に比べて、フリー強磁性層4の保磁力が大きくなっている。しかしながら、図5(h)に示す平面形状を有するフリー強磁性層4に比べれば、保磁力の増大は遥かに抑制されている。特に、フリー強磁性層4に図5(a)に示す平面形状を採用し且つ比W2/W1が0.05、0.1、0.25である場合、フリー強磁性層4に図5(b)に示す平面形状を採用し且つ比W2/W1が0.25である場合、及び、フリー強磁性層4に図5(c)に示す平面形状を採用し且つ比W2/W1が0.05、0.25である場合には、第2部分4bを設けることに伴う保磁力の増大は極めて僅かである。このように、フリー強磁性層4に図5(a)乃至(d)に示す構造を採用した場合、保磁力の大幅な増大を伴うことなく、角型比Mr/Msを著しく向上させることができる。
【0072】
また、フリー強磁性層4に図5(a)乃至(d)に示す構造を採用した場合、保磁力のばらつきを抑制することが可能である。これについては、図8(a)及び(b)を参照しながら説明する。
【0073】
図8(a)及び(b)は、外部磁場を印加していないときのフリー強磁性層の磁区の様子を概略的に示す図である。図8(a)は、図5(a)に示すフリー強磁性層4の磁区をマイクロマグネティクスに基づいて計算した結果を示している。また、図8(b)は、図5(f)に示すフリー強磁性層4の磁区をマイクロマグネティクスに基づいて計算した結果を示している。なお、図8(a),(b)において、矢印は磁化の向きを示している。
【0074】
図8(a)では、磁化の向きはフリー強磁性層4の輪郭に沿って緩やかに変化しており、平均的にはほぼ正方形の対角線方向を向いている。また、図8(b)では、磁化の平均的な向きはわずかにy軸方向(図中、縦方向)から傾いているが、それぞれほぼ同一の方向に向いている。すなわち、図8(a),(b)に示すいずれの状態においても、フリー強磁性層4はほぼ単一の磁区で構成されていると考えられる。
【0075】
表1を参照すると、比W2/W1及び比W3/W1の双方が一定(=0.25)の条件下では、フリー強磁性層4に図5(e)乃至(g)に示す構造を採用した場合、保磁力は48.7乃至116.0Oeの範囲内でばらついている。これに対し、フリー強磁性層4に図5(a)乃至(c)に示す構造を採用した場合、比W2/W1が一定(=0.25)の条件下における保磁力のばらつきは47.0乃至79.2Oeの範囲内に抑えられている。したがって、フリー強磁性層4に図5(a)乃至(d)に示す構造を採用した場合、パターニングの際にフリー強磁性層4の形状にばらつきが生じたとしても、保磁力がばらつくのを抑制することができる。
【0076】
(例2)
本例では、図5(a)乃至(h)に示す平面形状のフリー強磁性層4の磁化容易軸をx方向としたこと以外は例1で説明したのと同様の条件でシミュレーションを行った。なお、そのようなフリー強磁性層4を有する磁気抵抗効果素子1は比較例に相当している。
【0077】
図9は、図5(a)乃至(h)に示す形状を有し且つ磁化容易軸をx方向としたフリー強磁性層に関して得られたデータを示すグラフである。図中、横軸はフリー強磁性層4の保磁力Hcを示しており、縦軸はその角型比Mr/Msを示している。また、図中、“Normal”は、フリー強磁性層4の平面形状が正方形である場合に得られたデータを示している。なお、図9に対応したデータを以下の表2に示す。
【0078】
【表2】
Figure 0003769241
【0079】
図9及び表2から明らかなように、磁化容易軸をx方向とすると、第2部分4bを設けた場合、フリー強磁性層4の平面形状が正方形である場合に比べて、角型比Mr/Msは低下する傾向にある。しかも、角型比Mr/Msは第2部分4bの大きさや形状に依存して大きくばらついている。すなわち、磁化容易軸をx方向とした場合、高い角型比Mr/Msを安定して得ることは困難である。
【0080】
(例3)
本例では、フリー強磁性層4の材料にCoFeを使用したこと以外は例1で説明したのと同様の条件でシミュレーションを行った。
【0081】
図10は、図5(a)乃至(h)に示す形状を有し且つCoFeを磁性材料として使用したフリー強磁性層に関して得られたデータを示すグラフである。図中、横軸はフリー強磁性層4の保磁力Hcを示しており、縦軸はその角型比Mr/Msを示している。また、図中、“Normal”は、フリー強磁性層4の平面形状が正方形である場合に得られたデータを示している。なお、図10に対応したデータを以下の表3に示す。
【0082】
【表3】
Figure 0003769241
【0083】
図10及び表3から明らかなように、フリー強磁性層4の材料としてCoFeを使用した場合でも、NiFeを使用した場合と同様の結果が得られた。すなわち、フリー強磁性層4に図5(a)乃至(d)に示す平面形状を採用した場合、保磁力Hcの大幅な増大を伴うことなく角型比Mr/Msを向上させることができ、また、第2部分4bの形状のばらつきに起因して保磁力Hcや角型比Mr/Msが大きくばらつくことはなかった。
【0084】
上記の例1乃至例3では、フリー強磁性層4の材料としてNiFe及びCoFeを使用した場合について説明したが、フリー強磁性層4の材料はそれらに限られるものではない。例えば、フリー強磁性層4の材料として、Fe、Ni、Coなどの金属やそれらの合金並びにFe23やLaMnO3などの酸化物磁性体などを使用することができる。また、フリー強磁性層4は単層構造を有していてもよく、積層構造を有していてもよい。フリー強磁性層4に積層構造を採用する場合、複数種の磁性層を積層してもよく、或いは、非磁性金属層や誘電体層或いは絶縁層と磁性層とを交互に積層してもよい。
【0085】
【発明の効果】
以上説明したように、本発明では、フリー強磁性層が所定の平面形状を有し且つその平面形状とフリー強磁性層の磁化容易軸或いはピン強磁性層の磁化の向きとが所定の関係を満足するように磁気抵抗効果素子を構成する。そのため、フリー強磁性層を小面積化しても、十分に大きな残留磁化が得られ、また、十分に弱い磁場でフリー強磁性層の磁化を反転させることができる。
すなわち、本発明によると、小面積化した場合においてもフリー強磁性層の残留磁化が十分に大きく且つ十分に弱い磁場でフリー強磁性層の磁化を反転させることが可能な磁気抵抗効果素子及びそれを用いた磁気メモリが提供される。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る磁気抵抗効果素子を概略的に示す斜視図。
【図2】 参考例に係る磁気抵抗効果素子を概略的に示す斜視図。
【図3】 (a)乃至(c)は、本発明の実施形態に係る磁気抵抗効果素子の変形例を概略的に示す斜視図。
【図4】 (a)及び(b)は、本発明の実施形態及び参考例に係る磁気抵抗効果素子を利用した磁気ランダムアクセスメモリの例を概略的に示す等価回路図。
【図5】 (a)乃至(h)は、例1でシミュレーションに利用したフリー強磁性層の平面形状を示す図。
【図6】 図5(a)に示す形状のフリー強磁性層に関して得られたデータを示すグラフ。
【図7】 図5(a)乃至(h)に示す形状のフリー強磁性層に関して得られたデータを示すグラフ。
【図8】 (a)及び(b)は、外部磁場を印加していないときのフリー強磁性層の磁区の様子を概略的に示す図。
【図9】 図5(a)乃至(h)に示す形状を有し且つ磁化容易軸をx方向としたフリー強磁性層に関して得られたデータを示すグラフ。
【図10】 図5(a)乃至(h)に示す形状を有し且つCoFeを磁性材料として使用したフリー強磁性層に関して得られたデータを示すグラフ。
【図11】 本発明の実施形態に係る磁気抵抗効果素子の他の例を概略的に示す平面図。
【図12】 (a)は図11の磁気抵抗効果素子における角度θと保磁力Hcとの関係の一例を示すグラフ、(b)は図11の磁気抵抗効果素子における角度θと角型比Mr/Msとの関係の一例を示すグラフ。
【符号の説明】
1…磁気抵抗効果素子、2…ピン強磁性層、3…非磁性層、4…フリー強磁性層、4a…第1部分、4b…第2部分、4c…第3部分、4a1,4a2…端面、5…反強磁性層、6…非磁性層、7…ピン強磁性層、8…磁化の向き、9…磁化容易軸、11…ローデコーダ、12…カラムデコーダ、13…ワードライン、14…ワードライン、15…ビットライン、16…ワードライン、17…ビットライン、20…トランジスタ、21…ダイオード、31〜35…曲線、41,42…直線。

Claims (10)

  1. 磁場印加の際に磁化の向きが維持される第1ピン強磁性層と、前記第1ピン強磁性層に対向し且つ前記磁場の印加の際に磁化の向きが変化し得るフリー強磁性層と、前記第1ピン強磁性層と前記フリー強磁性層との間に介在した第1非磁性層とを具備し、
    前記フリー強磁性層のその主面に垂直な方向から観察した形状は、互いに平行な第1対辺と互いに平行な第2対辺とからなる四辺形状の第1部分及び前記四辺形状の第1部分の一対の対角部から前記第2対辺に平行な方向にそれぞれ延在し且つ前記第1対辺に平行な方向の最大幅が前記第1対辺の長さよりも狭い一対の第2部分のみを含み、
    前記フリー強磁性層の前記主面に垂直な方向から観察した前記形状は、前記第1部分の中心を通り且つ前記第2対辺に平行な直線に関して非対称であり、
    前記フリー強磁性層の磁化容易軸は、前記第2対辺に実質的に平行な第1方向、前記一対の第2部分の一方の輪郭と他方の輪郭とを結ぶ線分のうち最も長いものに実質的に平行な第2方向、または前記第1方向と前記第2方向との間であってこれらの方向が為す鋭角側の方向に平行であることを特徴とする磁気抵抗効果素子。
  2. 磁場印加の際に磁化の向きが維持される第1ピン強磁性層と、前記第1ピン強磁性層に対向し且つ前記磁場の印加の際に磁化の向きが変化し得るフリー強磁性層と、前記第1ピン強磁性層と前記フリー強磁性層との間に介在した第1非磁性層とを具備し、
    前記フリー強磁性層のその主面に垂直な方向から観察した形状は、互いに平行な第1対辺と互いに平行な第2対辺とからなる四辺形状の第1部分及び前記四辺形状の第1部分の一対の対角部から前記第2対辺に平行な方向にそれぞれ延在し且つ前記第1対辺に平行な方向の最大幅が前記第1対辺の長さよりも狭い一対の第2部分のみを含み、
    前記フリー強磁性層の前記主面に垂直な方向から観察した前記形状は、前記第1部分の中心を通り且つ前記第2対辺に平行な直線に関して非対称であり、
    前記第1ピン強磁性層の前記磁化は、前記第2対辺に実質的に平行な第1方向、前記一対の第2部分の一方の輪郭と他方の輪郭とを結ぶ線分のうち最も長いものに実質的に平行な第2方向、または前記第1方向と前記第2方向との間であってこれらの方向が為す鋭角側の方向に平行であることを特徴とする磁気抵抗効果素子。
  3. 前記第1非磁性層は絶縁層であることを特徴とする請求項1または請求項2に記載の磁気抵抗効果素子。
  4. 前記第1非磁性層及び前記フリー強磁性層を介して前記第1ピン強磁性層に対向し且つ前記磁場の印加の際に磁化の向きが維持される第2ピン強磁性層と、前記フリー強磁性層と前記第2ピン強磁性層との間に介在した第2非磁性層とをさらに具備したことを特徴とする請求項1または請求項2に記載の磁気抵抗効果素子。
  5. 前記第1及び第2非磁性層のそれぞれは絶縁層であることを特徴とする請求項4に記載の磁気抵抗効果素子。
  6. 前記第1部分は正方形または長方形の形状を有することを特徴とする請求項1乃至請求項5のいずれか1項に記載の磁気抵抗効果素子。
  7. 前記一対の第2部分の一方は他方に対して、前記第1部分の中心を通り且つ前記フリー強磁性層の主面に垂直な軸を二回回転軸とした回転対称の関係にあることを特徴とする請求項1乃至請求項6のいずれか1項に記載の磁気抵抗効果素子。
  8. 前記一対の第2部分のそれぞれは、三角形、半円形、正方形、及び長方形のいずれかの形状を有していることを特徴とする請求項1乃至請求項7のいずれか1項に記載の磁気抵抗効果素子。
  9. 前記フリー強磁性層の磁化容易軸または前記第1ピン強磁性層の前記磁化の向きは前記第2対辺に対して実質的に平行であることを特徴とする請求項1乃至請求項8のいずれか1項に記載の磁気抵抗効果素子。
  10. ワード線と、前記ワード線に交差したビット線と、前記ワード線と前記ビット線との交差部またはその近傍に位置したメモリセルとを具備し、前記メモリセルは請求項1乃至請求項9のいずれか1項に記載の磁気抵抗効果素子を含んだことを特徴とする磁気メモリ。
JP2002097759A 2002-03-29 2002-03-29 磁気抵抗効果素子及び磁気メモリ Expired - Fee Related JP3769241B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002097759A JP3769241B2 (ja) 2002-03-29 2002-03-29 磁気抵抗効果素子及び磁気メモリ
US10/391,423 US6765824B2 (en) 2002-03-29 2003-03-19 Magneto-resistance element capable of controlling the position and size of edge domain and the coercivity and magnetic memory
CNB03108379XA CN100351945C (zh) 2002-03-29 2003-03-28 磁阻效应元件和磁存储器
KR1020030019634A KR100780130B1 (ko) 2002-03-29 2003-03-28 자기 저항 효과 소자 및 자기 메모리
TW092107163A TWI221677B (en) 2002-03-29 2003-03-28 Magnetoresistance element and magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002097759A JP3769241B2 (ja) 2002-03-29 2002-03-29 磁気抵抗効果素子及び磁気メモリ

Publications (2)

Publication Number Publication Date
JP2003298146A JP2003298146A (ja) 2003-10-17
JP3769241B2 true JP3769241B2 (ja) 2006-04-19

Family

ID=28449796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002097759A Expired - Fee Related JP3769241B2 (ja) 2002-03-29 2002-03-29 磁気抵抗効果素子及び磁気メモリ

Country Status (5)

Country Link
US (1) US6765824B2 (ja)
JP (1) JP3769241B2 (ja)
KR (1) KR100780130B1 (ja)
CN (1) CN100351945C (ja)
TW (1) TWI221677B (ja)

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3736483B2 (ja) * 2002-03-20 2006-01-18 ソニー株式会社 強磁性トンネル接合素子を用いた磁気記憶装置
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US20050141148A1 (en) * 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
US20060101111A1 (en) * 2004-10-05 2006-05-11 Csi Technology, Inc. Method and apparatus transferring arbitrary binary data over a fieldbus network
JP4594694B2 (ja) * 2004-10-08 2010-12-08 株式会社東芝 磁気抵抗効果素子
US7355884B2 (en) * 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
US7599156B2 (en) * 2004-10-08 2009-10-06 Kabushiki Kaisha Toshiba Magnetoresistive element having specially shaped ferromagnetic layer
WO2006092849A1 (ja) * 2005-03-01 2006-09-08 Fujitsu Limited 磁気抵抗効果素子及び磁気メモリ装置
JP2007027415A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 磁気記憶装置
US20070019337A1 (en) * 2005-07-19 2007-01-25 Dmytro Apalkov Magnetic elements having improved switching characteristics and magnetic memory devices using the magnetic elements
US7230845B1 (en) * 2005-07-29 2007-06-12 Grandis, Inc. Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices
JP4557841B2 (ja) * 2005-08-30 2010-10-06 株式会社東芝 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリのデータ書き込み方法、および、磁気ランダムアクセスメモリの製造方法
US20070187785A1 (en) * 2006-02-16 2007-08-16 Chien-Chung Hung Magnetic memory cell and manufacturing method thereof
WO2008047536A1 (fr) * 2006-10-16 2008-04-24 Nec Corporation Cellule mémoire magnétique et mémoire vive magnétique
US8675399B2 (en) * 2007-02-23 2014-03-18 Nec Corporation Magnetic unit and magnetic storage device
JPWO2008146610A1 (ja) * 2007-05-28 2010-08-19 日本電気株式会社 磁性体記憶装置
JP4724871B2 (ja) * 2007-10-12 2011-07-13 キヤノンアネルバ株式会社 磁気抵抗素子を用いた増幅装置
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
KR101473516B1 (ko) * 2008-06-24 2014-12-16 후지 덴키 가부시키가이샤 스핀 밸브 소자 및 기억 장치
EP2306510B1 (en) * 2008-06-25 2013-01-23 Fuji Electric Co., Ltd. Magnetic memory element and its driving method and nonvolatile memory device
JP5441024B2 (ja) * 2008-12-15 2014-03-12 ルネサスエレクトロニクス株式会社 磁気記憶装置
US8279662B2 (en) * 2010-11-11 2012-10-02 Seagate Technology Llc Multi-bit magnetic memory with independently programmable free layer domains
CN102148327A (zh) * 2010-12-31 2011-08-10 钱正洪 小磁滞自旋阀磁敏电阻
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
FR3031622B1 (fr) * 2015-01-14 2018-02-16 Centre National De La Recherche Scientifique Point memoire magnetique
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731757A (en) * 1986-06-27 1988-03-15 Honeywell Inc. Magnetoresistive memory including thin film storage cells having tapered ends
US4821133A (en) 1987-02-17 1989-04-11 Magnetic Peripherals, Inc. Bottleneck magnetoresistive element
JPH0818120A (ja) * 1994-06-30 1996-01-19 Yamaha Corp 磁気抵抗素子
US5748524A (en) * 1996-09-23 1998-05-05 Motorola, Inc. MRAM with pinned ends
US5757695A (en) * 1997-02-05 1998-05-26 Motorola, Inc. Mram with aligned magnetic vectors
US6104633A (en) 1998-02-10 2000-08-15 International Business Machines Corporation Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices
US6072717A (en) 1998-09-04 2000-06-06 Hewlett Packard Stabilized magnetic memory cell
US6005800A (en) 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
EP1115164B1 (en) * 2000-01-07 2005-05-25 Sharp Kabushiki Kaisha Magnetoresistive device and magnetic memory using the same
US6205053B1 (en) * 2000-06-20 2001-03-20 Hewlett-Packard Company Magnetically stable magnetoresistive memory element
JP4458703B2 (ja) 2001-03-16 2010-04-28 株式会社東芝 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
JP4074086B2 (ja) 2001-11-27 2008-04-09 株式会社東芝 磁気メモリ

Also Published As

Publication number Publication date
TWI221677B (en) 2004-10-01
KR100780130B1 (ko) 2007-11-27
US6765824B2 (en) 2004-07-20
JP2003298146A (ja) 2003-10-17
US20030185050A1 (en) 2003-10-02
CN1448945A (zh) 2003-10-15
TW200307376A (en) 2003-12-01
KR20030078781A (ko) 2003-10-08
CN100351945C (zh) 2007-11-28

Similar Documents

Publication Publication Date Title
JP3769241B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP4462790B2 (ja) 磁気メモリ
TWI221290B (en) Magnetoresistive element and magnetic memory
JP5179711B2 (ja) 磁気トンネル接合、磁気ランダムアクセスメモリ、渦磁化状態の形成方法および渦磁化状態の切り換え方法
KR100829321B1 (ko) 자기 저항 소자, 그 제조 방법, 자기 랜덤 액세스 메모리, 및 자기 저항 소자에 데이터를 기록하는 방법
US20010025978A1 (en) Magnetic random access memory capable of writing information with reduced electric current
JP3916908B2 (ja) 磁気抵抗効果素子、磁気メモリ及び磁気ヘッド
JP2004128015A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2007027415A (ja) 磁気記憶装置
JP2001273759A (ja) 磁気メモリセルと磁気メモリ装置
US7525837B2 (en) Magnetoresistive effect element and magnetic memory
JP2005310829A (ja) 磁気メモリ及びその記録方法
JP2002151758A (ja) 強磁性トンネル磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果型ヘッド
JP4187021B2 (ja) 記憶素子及びメモリ
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP4936701B2 (ja) 磁気メモリ
JP3922998B2 (ja) 磁気メモリ
JP4594694B2 (ja) 磁気抵抗効果素子
JP2006135292A (ja) 磁気抵抗効果素子
JP4110132B2 (ja) 磁気抵抗効果素子
JP2002280642A (ja) 磁気抵抗効果素子、磁気記憶装置、携帯端末装置、磁気抵抗効果ヘッド、磁気再生装置
JP2005129801A (ja) 磁気記憶素子及び磁気メモリ
JP4720085B2 (ja) 磁気記憶素子及びその記録方法、磁気メモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees