JP4074086B2 - 磁気メモリ - Google Patents
磁気メモリInfo
- Publication number
- JP4074086B2 JP4074086B2 JP2001361340A JP2001361340A JP4074086B2 JP 4074086 B2 JP4074086 B2 JP 4074086B2 JP 2001361340 A JP2001361340 A JP 2001361340A JP 2001361340 A JP2001361340 A JP 2001361340A JP 4074086 B2 JP4074086 B2 JP 4074086B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- magnetoresistive
- layer
- memory
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気メモリに関し、より詳細には、強磁性トンネル接合型などの磁気抵抗効果素子を有するメモリアレーを積層した構造を有し、上下の磁気抵抗効果素子の間の書き込みのクロストークを抑制した磁気メモリに関する。
【０００２】
【従来の技術】
磁性体膜を用いた磁気抵抗効果素子は、磁気ヘッド、磁気センサーなどに用いられているとともに、固体磁気メモリ（磁気抵抗効果メモリ：ＭＲＡＭ（Magnetic Random Access Memory））に用いることが提案されている。
【０００３】
近年、２つの磁性金属層の間に１層の誘電体を挿入したサンドイッチ構造膜において、膜面に対して垂直に電流を流し、トンネル電流を利用した磁気抵抗効果素子として、いわゆる「強磁性トンネル接合素子（Tunneling Magneto-Resistance effect：ＴＭＲ素子）」が提案されている。強磁性トンネル接合素子においては、２０％以上の磁気抵抗変化率が得られるようになったことから（J. Appl. Phys. 79, 4724 (1996)）、ＭＲＡＭへの応用の可能性が高まってきた。
【０００４】
この強磁性トンネル接合素子は、強磁性電極上に０．６ｎｍ〜２．０ｎｍ厚の薄いＡｌ（アルミニウム）層を成膜した後、その表面を酸素グロー放電または酸素ガスに曝すことによって、Ａｌ２Ｏ３からなるトンネルバリア層を形成することにより、実現できる。
【０００５】
また、この強磁性１重トンネル接合の片側一方の強磁性層に反強磁性層を付与し、片方を磁化固定層とした構造を有する強磁性１重トンネル接合が提案されている（特開平１０−４２２７号公報）。
【０００６】
また、誘電体中に分散した磁性粒子を介した強磁性トンネル接合や、強磁性２重トンネル接合（連続膜）も提案されている（Phys.Rev.B56(10), R5747 (1997)、応用磁気学会誌23,4-2, (1999)、Appl. Phys. Lett. 73(19), 2829 (1998)、Jpn. J. Appl. Phys.39,L1035(2001)）。
【０００７】
これらにおいても、２０〜５０％の磁気抵抗変化率が得られるようになったこと、及び、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられることから、ＭＲＡＭへの応用の可能性がある。
【０００８】
これら強磁性１重トンネル接合あるいは強磁性２重トンネル接合を用いた磁気記録素子は、不揮発性で、書き込み読み出し時間も１０ナノ秒以下と速く、書き換え回数も１０１５以上というポテンシャルを有する。特に、強磁性２重トンネル接合を用いた磁気記録素子は、上述したように、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられるため、大きな出力電圧が得られ、磁気記録素子として好ましい特性を示す。
【０００９】
しかし、メモリのセルサイズに関しては、１Ｔｒ（トランジスタ）−１ＴＭＲアーキテクチャ（例えば、ＵＳＰ５，７３４，６０５号公報に開示されている）を用いた場合、半導体のＤＲＡＭ（Dynamic Random Access Memory）以下にサイズを小さくできないという問題がある。
【００１０】
この問題を解決するために、ビット（bit）線とワード（word）線との間にＴＭＲセルとダイオードを直列接続したダイオード型アーキテクチャ（ＵＳＰ５，６４０，３４３号公報）や、ビット線とワード線の間にＴＭＲセルを配置した単純マトリックス型アーキテクチャ（ＤＥ １９７４４０９５、ＷＯ ９９１４７６０）が提案されている。
【００１１】
また、これらのアーキテクチャにおいては、書きこみ時に、隣同士のＴＭＲセル間での相互干渉の問題が存在する。この問題を解決するために、ＴＭＲセル形状を平行四辺形にし、チェスボードのパターンのように長軸の方向が隣接セル間で交互に違うように並べる構造が提案されている（ＵＳＰ６，００５，８００号公報）。
【００１２】
しかし、磁気メモリの超大容量化のためには、メモリアレーを縦方向にも層状に積層することが望ましい。そして、このような積層構造を実現するためには、書き込み時に積層方向に生ずるクロストークを防ぐ構造が必要とされる。
【００１３】
【発明が解決しようとする課題】
以上説明したように、ＭＲＡＭを半導体ＤＲＡＭよりも大容量化するためには、従来型の１Ｔｒ−１ＴＭＲアーキテクチャを用いることは好ましくない。すなわち、超大容量ＭＲＡＭを実現するためには、メモリアレーを積層化できるアーキテクチャを用いてメモリアレーを積層する多層アーキテクチャが望ましい。しかし、その場合、セル構造や積層方向のクロストークなどのさらなる問題が存在する。
【００１４】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、層間のクロストークによる誤動作を解消しつつ高集積化が可能でしかも安価な超大容量の固体磁気メモリを提供することにある。
【課題を解決するための手段】
上記目的を達成するため、本発明の磁気メモリは、
第１の磁気抵抗効果素子と、
前記第１の磁気抵抗効果素子の上に延設された第１の配線と、
前記第１の配線の上に設けられた第２の磁気抵抗効果素子と、
前記第２の磁気抵抗効果素子の上において前記第１の配線と交差する方向に延設された第２の配線と、
を備え、
前記第１及び第２の磁気抵抗効果素子は同一方向の磁化異方性を有する磁気記録層を有し、
前記第１及び第２の配線に電流を流すことにより形成される磁界によって前記第２の磁気抵抗効果素子の前記磁気記録層の磁化が反転可能とされ、
前記第１及び第２の磁気抵抗効果素子の前記磁気記録層の磁化方向の少なくとも一部は前記第１及び第２の配線の少なくともいずれかに対して同一の方向に傾斜してなることを特徴とする。
【００１５】
上記構成によれば、第１の配線と第２の配線とに電流を流すことにより得られる書き込み磁界の作用が、第１の磁気抵抗効果素子と第２の磁気抵抗効果素子とに対して異なるように作用する。その結果として、上下の磁気抵抗効果素子の間の書き込みクロストークを解消することができる。
【００１６】
なお、本願明細書において、「交差する方向」とは、第１の配線と第２の配線とが１点で交わる状態をいうのではなく、これらがねじれの位置にあり、これらを磁気抵抗効果素子の膜面に対して投影した場合に交差する状態をいうものとする。
【００１７】
また、本発明の第２の磁気メモリは、
マトリクス状に配置された複数の磁気抵抗効果素子を有する第１のメモリアレーと、
前記第１のメモリアレーの上に積層され、マトリクス状に配置された複数の磁気抵抗効果素子を有する第２のメモリアレーと、
を備え、
前記第１及び第２のメモリアレーのそれぞれには、その磁気抵抗効果素子の下に延設された第１の配線と、その磁気抵抗効果素子の上において前記第１の配線と交差する方向に延設された第２の配線と、が設けられ、
前記第１及び第２の配線に電流を流すことにより形成される磁界によってこれらの間に配置された磁気抵抗効果素子の磁気記録層の磁化が反転可能とされ、
前記第１及び第２のメモリアレーにおける上下の前記磁気抵抗効果素子の前記磁気記録層は同一方向の磁化異方性を有し、これら磁気記録層の磁化方向の少なくとも一部は前記第１及び第２の配線の少なくともいずれかに対して同一の方向に傾斜してなることを特徴とする。
【００１８】
上記構成によっても、第１の配線と第２の配線とに電流を流すことにより得られる書き込み磁界の作用が、第１の磁気抵抗効果素子と第２の磁気抵抗効果素子とに対して異なるように作用する。その結果として、上下の磁気抵抗効果素子の間の書き込みクロストークを解消することができる。
【００１９】
また、これら上記の磁気メモリにおいて、前記第１のメモリアレーに設けられた前記第２の配線と、前記第２のメモリアレーに設けられた前記第１の配線と、が共通化されてなるものとすることにより、書き込みクロストークを抑制しつつ構成を簡略化し、さらに高い集積度が得られる。
【００２０】
また、前記第１及び第２のメモリアレーのそれぞれにおいて、前記マトリクス状に配置された複数の磁気抵抗効果素子は、第１の形状に形成された磁気記録層を有する磁気抵抗効果素子と、前記第１の形状とは異なる第２の形状に形成された磁気記録層を有する磁気抵抗効果素子と、が交互に配置されてなるものとすれば、同一のメモリアレー内における書き込みクロストークも効果的に抑制することができる。
【００２１】
また、前記磁気記録層は、前記第１及び第２の配線の少なくともいずれかの長軸に対して、非対称に形成されてなるものとすれば、その磁化方向の少なくとも一部を前記第１及び第２の配線の少なくともいずれかに対して平行でも垂直でもない方向に傾斜させることができる。
【００２２】
または、前記第１の配線と前記第２の配線とが交差する角度は、９０度以外であるものとすれば、磁気記録層の磁化方向の少なくとも一部を前記第１及び第２の配線の少なくともいずれかに対して平行でも垂直でもない方向に傾斜させることができる。
【００２３】
なお、本願明細書において、「前記第１の配線と前記第２の配線とが交差する角度」とは、これら第１及び第２の配線を磁気抵抗効果素子の膜面に対して投影した場合の交差角度をいうものとする。
【００２４】
また、前記磁気記録層は、その幅Ｄと長さＬとの比Ｌ／Ｄが１．２よりも大きく、且つその長さＬの方向に沿った一軸異方性が付与されているものとすれば、安定した磁化異方性を有する磁気記録層が得られ、書き込みと読み出しを確実に行うことができる。
【００２５】
また、前記第１及び第２の配線の少なくともいずれかは、その側面に軟磁性材料からなる被覆層を有するものとすれば、周囲に隣接する磁気抵抗効果素子に対する書き込み磁界の漏洩を抑制して書き込みクロストークをさらに効果的に抑制できる。
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００２６】
図１は、本発明の磁気メモリの単位セルを単純化して表した模式図であり、同図（ａ）は、その平面構成、（ｂ）はその断面構成を表す。
【００２７】
まずその平面構成を見ると、同図（ａ）に表したように、ビット線Ｂとワード線Ｗとが交差するように配線され、その交差部に磁気抵抗効果素子Ｃが設けられている。そして、図１（ｂ）に例示したように、このようなセル構造が縦方向に積層されている。
【００２８】
後に詳述するように、ビット線Ｂ（Ｂ１〜Ｂ３）、ワード線Ｗ（Ｗ１、Ｗ２）と磁気抵抗効果素子Ｃ（Ｃ１〜Ｃ４）との接続関係については、各種の具体例を採用することができる。例えば、書き込み用と読み出し用の２本のビット線を設けて磁気抵抗効果素子に接続してもよい。また、ワード線は、磁気抵抗効果素子に対して接続する場合も接続しない場合もある。
【００２９】
磁気抵抗効果素子Ｃ（Ｃ１〜Ｃ４）は、例えば、ＴＭＲ素子のような磁気記録層を有する。この磁気記録層は、互いに略反平行な磁化方向Ｍ１、Ｍ２を有し、これら２種類の磁化方向を「０」と「１」のデータの対応づけることにより、２値化情報の記録と読み出しを可能としている。なお、これら磁化方向Ｍ１、Ｍ２は、後に詳述するように、必ずしも直線状である必要はなく磁気抵抗効果素子Ｃの形状により様様なエッジドメインを形成する。
【００３０】
磁気抵抗効果素子Ｃ（Ｃ１〜Ｃ４）に対する情報の書き込みは、その上下に設けられたビット線Ｂ（Ｂ１〜Ｂ３）とワード線Ｗ（Ｗ１、Ｗ２）とに電流を流すことにより生ずる磁場により行う。例えば、ビット線Ｂ１とワード線Ｗ１のそれぞれに電流を流すと、これらの周囲に電流磁界が生ずる。これら電流磁界を合成した磁界により、磁気抵抗効果素子Ｃ１の磁気記録層の磁化をＭ１からＭ２、あるいはＭ２からＭ１に反転させる。こうして２値化情報の書き込みを行うことができる。
【００３１】
この書き込みに際しては、所定の方向に磁化を反転させるために、ビット線Ｂとワード線Ｗの双方に対して、所定方向の電流パルスを適宜流せばよい。このようにすれば、ビット線とワード線のいずれかのみに電流を流すことによって磁化反転を生じさせる場合と比較して、配線あたりの電流量を低減することができるとともにセル選択することができる。その結果として、配線の疲労が少なく、信頼性の高い磁気メモリを提供することができる。
【００３２】
また、図１（ｂ）に表したように、上下方向に磁気メモリのセル構造を積層させることにより、集積度を上げて、半導体ＤＲＡＭあるいはそれ以上の高集積化を可能とすることができる。
【００３３】
しかし、図１（ｂ）から分かるように、ワード線Ｗ１を挟んでその上下に磁気抵抗効果素子Ｃ１、Ｃ２が積層されている場合、これら磁気抵抗効果素子の間でいわゆる「書き込みクロストーク」が生ずる虞がある。例えば、ビット線Ｂ１及びワード線Ｗ１に電流を流すことにより磁気抵抗効果素子Ｃ１に書き込みを実行する際に、その書き込み磁界が下側に隣接する磁気抵抗効果素子Ｃ２にも印加されて、その記録磁化を反転させてしまう場合があり得る。
【００３４】
これに対して、本発明によれば、図１（ａ）に例示したように、磁気抵抗効果素子Ｃ１、Ｃ２の磁気記録層の磁化容易軸方向（Ｍ１、Ｍ２）を、ビット線及びワード線の少なくともいずれかに対して平行でも垂直でもないようにする。つまり、その磁化方向をビット線及びワード線の少なくともいずれかに対して傾斜させる。その際、Ｃ１、Ｃ２は同方向に傾斜させる。
【００３５】
このようにすると、図１（ｂ）に例示したようにワード線Ｗ１を挟んで上下に積層された磁気抵抗効果素子Ｃ１とＣ２との間での書き込みクロストークを防ぐことができる。
【００３６】
図２及び図３は、本発明の作用を説明するための概念図である。すなわち、図２は、本発明を適用しない比較例を表す模式図であり、図３は、本発明の具体例の作用を説明する模式図である。
【００３７】
まず、図２を参照しつつ、比較例について説明する。図２（ａ）に表したように、磁気抵抗効果素子（ＭＲ素子）の磁気記録層の磁化Ｍの方向を、ビット線Ｂ及びワード線Ｗの両方に対して平行あるいは垂直な方向に揃えた場合、その磁化Ｍを反転させるために必要とされる磁界のアステロイド曲線は、図２（ｂ）に表した如くとなる。ここで、ビット線Ｂ１に書き込み電流を流すことにより発生する磁界Ｈｂ１と、ワード線Ｗ１に書き込み電流を流すことにより発生する磁界Ｈｗ１との合成磁界Ｈｔ１がアステロイド曲線を越えた時に、磁気抵抗効果素子の磁化Ｍを反転させることが可能となる。
【００３８】
しかし、図２に表した具体例の場合、アステロイド曲線は、ビット線Ｂ１とワード線Ｗ１に対してそれぞれ線対称に形成される。このため、図１（ｂ）に例示したようにワード線Ｗ１の上下に磁気抵抗効果素子Ｃ１、Ｃ２を積層させた場合、ビット線Ｂ１及びワード線Ｗ１からの書き込み磁界は、これら磁気抵抗効果素子Ｃ１、Ｃ２に対して等価に作用する。
【００３９】
すなわち、ワード線Ｗ１に電流を流して、上側の磁気抵抗効果素子Ｃ１に対して与える磁界Ｈｗ１と、下側の磁気抵抗効果素子Ｃ２に対して与える磁界Ｈｗ２とは、方向は反対であるが、アステロイド曲線に対しては等価に作用する。従って、上側の磁気抵抗効果素子Ｃ１において磁化反転が生ずるために必要なビット線からの磁界Ｈｂ１と、下側の磁気抵抗効果素子Ｃ２において磁化反転が生ずるために必要なビット線からの磁界Ｈｂ２とは、同一となる。その結果として、上側の磁気抵抗効果素子Ｃ１への書き込みを行う際に、一般に素子のスイッチング磁界のバラツキが存在するため、下側の磁気抵抗効果素子Ｃ２に対して書き込みクロストークが生ずる虞がある。
【００４０】
これに対して、本発明においては、例えば、図３（ａ）に表したように、磁化Ｍの方向をビット線Ｂ（あるいはワード線Ｗ）に対して傾斜させる。この場合、アステロイド曲線は、同図（ｂ）に表したように傾斜して形成される。このようにすると、ワード線Ｗがその上下の磁気抵抗効果素子Ｃ１、Ｃ２に与える磁界Ｈｗ１と磁界Ｈｗ２は反対方向で同一の大きさであるが、磁化反転のために必要とされるビット線からの磁界に差異が生じ、マージンが増大する。
【００４１】
すなわち、上側の磁気抵抗効果素子Ｃ１の磁化を反転させるために必要なビット線からの磁界Ｈｂ１に対して、下側の磁気抵抗効果素子Ｃ２の磁化を反転させるために必要なビット線からの磁界Ｈｂ２は、大きくなる。その結果として、上側の磁気抵抗効果素子Ｃ１の書き込みを行う場合に、下側の磁気抵抗効果素子Ｃ２の磁化は反転しなくなり、書き込みクロストークを解消することができる。
【００４２】
同様の作用効果は、下側の磁気抵抗効果素子Ｃ２に対して書き込みを行う場合にも得られる。つまり、下側の磁気抵抗効果素子Ｃ２に書き込みを行う場合に、上側の磁気抵抗効果素子Ｃ１はその書き込み磁界では磁化反転が生じないため、書き込みクロストークを解消することができる。
【００４３】
これらの書き込みに際しては、対象の磁気抵抗効果素子の磁化の傾斜方向を考慮して有利な方向に磁化を回転させて反転させるために、ビット線とワード線の双方に流す電流パルスの向きを適宜切り替えればよい。
【００４４】
また、図３に表した具体例の場合、磁気抵抗効果素子Ｃ１、Ｃ２の磁気記録層の平面形態を、ビット線Ｂに対して傾斜させた長方形として表したが、本発明はこれには限定されない。
【００４５】
図４は、本発明における磁気抵抗効果素子の磁気記録層の平面形態の他の具体例を表す模式図である。すなわち、磁気抵抗効果素子の磁気記録層は、例えば、同図（ａ）に表したように、長方形の一方の対角両端に突出部を付加した形状や、同図（ｂ）に表したような平行四辺形、同図（ｃ）に表したような菱形、同図（ｄ）に表したような楕円形、（ｅ）に表したようなエッジポインテッド型すなわち、両端がテーパ形状とされた形などの各種の形状とすることができる。
【００４６】
ここで、磁気記録層を図４（ａ）〜（ｃ）あるいは（ｅ）に表した形状にパターニングする場合、実際には角部が丸まる場合が多いが、そのように角部が丸まってもよい。
【００４７】
また、これらの非対称な形状は、フォトリソグラフィにおいて用いるレチクルのパターン形状を非対称形状にすることにより容易に作製できる。例えば、図４（ａ）に例示した形状の磁気抵抗効果素子は、レチクルのパターン形状を図５のようにすることによって作製できる。
【００４８】
図４に例示したいずれの形状も、ビット線Ｂの長軸に関して線対称ではない。このような形状にすると、その磁化Ｍの少なくとも一部が、ビット線Ｂの長軸に対して平行ではなく傾斜している。その結果として、図３に表したように、アステロイド曲線がビット線あるいはワード線に対して線対称ではなくなり、上下の磁気抵抗効果素子に対する中間の配線からの磁界の作用を等価でなくすることができる。その結果として、書き込みクロストークを抑制することができる。
【００４９】
またここで、磁気抵抗効果素子の磁気記録層の幅Ｄと長さＬの比Ｌ／Ｄは、１．２よりも大きいことが望ましく、長さＬの方向に一軸異方性が付与されていることが望ましい。なお、図２乃至図６においては、簡単のために、アステロイド曲線を等方的に描いたが、上述の如く磁気記録層が細長く形成された場合には、アステロイド曲線は、扁平に引き延ばされた形状を有する。但し、この場合も、図２乃至図６に関して前述したような作用効果は、同様に得られる。
【００５０】
以上、図２乃至図５に関して前述した具体例は、ビット線とワード線とを直交させ、磁気抵抗効果素子の磁気記録層の形状をこれらに対して非対称となるように設けることにより、書き込みクロストークを抑制するものである。
【００５１】
しかし、本発明はこれらの具体例には限定されず、その他にも、例えば、ビット線とワード線とを直交させず、傾斜させて交差させてもよい。
【００５２】
図６は、このようにビット線とワード線とを傾斜させた具体例を説明する模式図である。すなわち、同図（ａ）は、図１に表した上側の磁気抵抗効果素子Ｃ１のセルの平面構成を表し、同図（ｂ）は、その磁気記録層のアステロイド曲線を表す模式図である。また、図６（ｃ）は、図１に表した下側の磁気抵抗効果素子Ｃ２のセルの平面構成を表し、図６（ｄ）は、その磁気記録層のアステロイド曲線を表す模式図である。すなわち、図６においては、ワード線Ｗ１を、磁気抵抗効果素子の磁化Ｍの方向に対して斜めに傾斜させた具体例を表した。
【００５３】
このようにすると、図６（ｂ）及び（ｄ）に表したように、ワード線Ｗ１からの磁界Ｈｗ１及びＨｗ２は、磁化反転のアステロイド曲線の対称軸に対して、傾斜した方向に沿って互いに反対向きに作用する。その結果として、磁化反転のために必要とされるビット線からの磁界Ｈｂ１、Ｈｂ２に差が生ずる。
【００５４】
すなわち、上側の磁気抵抗効果素子Ｃ１の磁化Ｍを反転させるために必要とされるビット線Ｂ１からの磁界Ｈｂ１は、図６（ｂ）に表した如くである。これに対して、下側の磁気抵抗効果素子Ｃ２の磁化Ｍを反転させるために必要とされるビット線Ｂ２からの磁界Ｈｂ２は、図６（ｄ）に表した如くであり、Ｈｂ１よりも大きくなる。
【００５５】
つまり、上側の磁気抵抗効果素子Ｃ１の書き込みを行うための合成磁界Ｈｔ１は、下側の磁気抵抗効果素子Ｃ２の磁化を反転させるために必要な合成磁界Ｈｔ２よりも小さくなる。その結果として、上側の磁気抵抗効果素子Ｃ１に対して書き込みを行う際に、下側の磁気抵抗効果素子Ｃ２に対する書き込みクロストークを解消することができる。
【００５６】
なお、図６は、磁気抵抗効果素子の磁化方向Ｍに対して、ビット線はほぼ垂直とし、ワード線を斜めに傾斜させた場合を例示したが、これとは逆に、磁化方向Ｍに対して、ワード線はほぼ平行とし、ビット線を垂直ではなく斜めに傾斜させて配線しても同様の作用効果が得られる。
【００５７】
以上、図１乃至図６を参照しつつ、本発明におけるメモリセルの基本的な構成について説明した。
【００５８】
次に、本発明の磁気メモリに用いることができる磁気抵抗効果素子について説明する。磁気抵抗効果素子としては、第１の強磁性層と絶縁層と第２の強磁性層とを積層させたＴＭＲ構造の素子や、第１の強磁性層と非磁性層と第２の強磁性層とを積層させた「スピンバルブ構造」の素子などを用いることができる。
【００５９】
いずれの場合も、第１の強磁性層を、磁化方向が実質的に固定された「磁化固着層（「ピン層」などと称される場合もある）」として作用させ、第２の強磁性層を、外部からの磁界を印加することにより磁化方向を可変とした「磁気記録層」として作用させることができる。
【００６０】
また、後に詳述するように、読み出し方式によっては、第１の強磁性層を、磁化方向を可変とした「磁化自由層（「フリー層」などと称されることもある）」として作用させ、第２の強磁性層を、外部からの書き込み磁界を印加することにより磁化を記録する「磁気記録層」として作用させてもよい。
【００６１】
これらの磁気抵抗効果素子において、磁化固着層として用いることができる強磁性体としては、例えば、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）またはこれらの合金や、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（ここでＲは希土類、ＸはＣａ（カルシウム）、Ｂａ（バリウム）、Ｓｒ（ストロンチウム）のいずれかを表す）などの酸化物、あるいは、ＮｉＭｎＳｂ（ニッケル・マンガン・アンチモン）、ＰｔＭｎＳｂ（白金マンガン・アンチモン）などのホイスラー合金などを用いることができる。
【００６２】
これらの材料からなる磁化固着層は、一方向異方性を有することが望ましい。またその厚さは０．１ｎｍから１００ｎｍが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。
【００６３】
また、磁化固着層として用いる強磁性層には、反強磁性膜を付加して磁化を固着することが望ましい。そのような反強磁性膜としては、Ｆｅ（鉄）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｃｒ（クロム）−Ｍｎ（マンガン）、Ｎｉ（ニッケル）−Ｍｎ（マンガン）、Ｉｒ（イリジウム）−Ｍｎ（マンガン）、ＮｉＯ（酸化ニッケル）、Ｆｅ２Ｏ３（酸化鉄）などを挙げることができる。
【００６４】
また、これら磁性体には、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
一方、磁化固着層として、強磁性層と非磁性層の積層膜を用いても良い。例えば、強磁性層／非磁性層／強磁性層という３層構造を用いることができる。この場合、非磁性層を介して両側の強磁性層に反強磁性的な層間の相互作用が働いていることが望ましい。
【００６５】
より具体的には、磁性層を一方向に固着する方法として、Ｃｏ（Ｃｏ−Ｆｅ）／Ｒｕ（ルテニウム）／Ｃｏ（Ｃｏ−Ｆｅ）、 Ｃｏ（Ｃｏ−Ｆｅ）／Ｉｒ（イリジウム）／Ｃｏ（Ｃｏ−Ｆｅ）、 Ｃｏ（Ｃｏ−Ｆｅ）／Ｏｓ（オスニウム）／Ｃｏ（Ｃｏ−Ｆｅ）などの３層構造の積層膜を磁化固着層とし、さらに、これに隣接して反強磁性膜を設けることが望ましい。この場合の反強磁性膜としても、前述したものと同様に、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３などを用いることができる。この構造を用いると、磁化固着層の磁化がビット線やワード線からの電流磁界の影響をより受け難く、しっかりと磁化が固着される。また、磁化固着層からの漏洩磁界（stray field）を減少（あるいは調節）でき、磁化固着層を形成する２層の強磁性層の膜厚を変えることにより，磁気記録層（磁気記録層）の磁化シフトを調整することができる。
【００６６】
一方、磁気記録層（フリー層）の材料としても、磁化固着層と同様に、例えば、例えば、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）またはこれらの合金や、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（ここでＲは希土類、ＸはＣａ（カルシウム）、Ｂａ（バリウム）、Ｓｒ（ストロンチウム）のいずれかを表す）などの酸化物、あるいは、ＮｉＭｎＳｂ（ニッケル・マンガン・アンチモン）、ＰｔＭｎＳｂ（白金マンガン・アンチモン）などのホイスラー合金などを用いることができる。
【００６７】
これらの材料からなる磁気記録層としての強磁性層は、膜面に対して略平行な方向の一軸異方性を有することが望ましい。またその厚さは０．１ｎｍから１００ｎｍが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。
【００６８】
また、磁気記録層として、軟磁性層／強磁性層という２層構造、または、強磁性層／軟磁性層／強磁性層という３層構造を用いても良い。磁気記録層として、強磁性層／非磁性層／強磁性層という３層構造を用いて、強磁性層の層間の相互作用の強さを制御することにより、メモリセルである磁気記録層のセル幅がサブミクロン以下になっても、電流磁界の消費電力を増大させずに済むというより好ましい効果が得られる。
【００６９】
磁化記録層においても、これら磁性体に、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
【００７０】
一方、磁気抵抗効果素子としてＴＭＲ素子を用いる場合に、磁化固着層と磁化記録層との間に設けられる絶縁層（あるいは誘電体層）としては、Ａｌ２Ｏ３（酸化アルミニウム）、ＳｉＯ２（酸化シリコン）、ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウム）、Ｂｉ２Ｏ３（酸化ビスマス）、ＭｇＦ２（フッ化マグネシウム）、ＣａＦ２（フッ化カルシウム）、ＳｒＴｉＯ２（酸化チタン・ストロンチウム）、ＡｌＬａＯ３（酸化ランタン・アルミニウム）、Ａｌ−Ｎ−Ｏ（酸化窒化アルニウム）などの各種の絶縁体（誘電体）を用いることができる。
【００７１】
これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁層（誘電体層）の厚さは、トンネル電流が流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以下であることが望ましい。
【００７２】
このような磁気抵抗効果素子は、各種スパッタ法、蒸着法、分子線エピタキシャル法などの通常の薄膜形成手段を用いて、所定の基板上に形成することができる。この場合の基板としては、例えば、Ｓｉ（シリコン）、ＳｉＯ２（酸化シリコン）、Ａｌ２Ｏ３（酸化アルミニウム）、スピネル、ＡｌＮ（窒化アルニウム）など各種の基板を用いることができる。
【００７３】
また、基板の上に、下地層や保護層などとして、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｕ（金）、Ｔｉ（チタン）／Ｐｔ（白金）、Ｔａ（タンタル）／Ｐｔ（白金）、Ｔｉ（チタン）／Ｐｄ（パラジウム）、Ｔａ（タンタル）／Ｐｄ（パラジウム）、Ｃｕ（銅）、Ａｌ（アルミニウム）‐Ｃｕ（銅）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ｏｓ（オスミウム）などからなる層を設けてもよい。
【００７４】
以上、本発明の磁気メモリにおける磁気抵抗効果素子及びビット線とワード線の配置関係について説明した。
【００７５】
次に、本発明の磁気メモリのセル構造について具体例を挙げて説明する。
磁気メモリを半導体ＤＲＡＭよりも大容量化するためには，１セルあたり１個のトランジスタと１個の磁気抵抗効果素子を用いるアーキテクチャ（１Ｔｒ−１ＭＲアーキテクチャ）を用いることは好ましくない。何故ならば、このアーキテクチャでは、メモリアレーを積層させることが困難だからである。
【００７６】
すなわち、超大容量化メモリを実現するためには、メモリアレーを積層化できるアーキテクチャを用いて、多層化することが望ましい。
【００７７】
図７は、メモリアレーを積層化できるアーキテクチャの第１の具体例を表す模式図である。すなわち、同図は、メモリアレーの断面構造を表す。このアーキテクチャにおいては、読み出し／書き込み用ビット線Ｂに磁気抵抗効果素子Ｃが並列に接続されている。それぞれの磁気抵抗効果素子Ｃの他端には、ダイオードＤを介して読み出し／書き込み用ワード線Ｗが接続されている。
【００７８】
読み出し時には、目的の磁気抵抗効果素子Ｃに接続されているビット線Ｂとワード線Ｗとを選択トランジスタＳＴB、ＳＴWにより選択してセンスアンプＳＡにより電流を検出する。
【００７９】
また、書き込み時には、やはり目的の磁気抵抗効果素子Ｃに接続されているビット線Ｂとワード線Ｗとを選択トランジスタＳＴB、ＳＴWにより選択して、書き込み電流を流す。この際に、ビット線Ｂとワード線Ｗにそれぞれ発生する磁界を合成した書き込み磁界が磁気抵抗効果素子Ｃの磁気記録層の磁化を所定の方向に向けることにより、書き込みができる。
【００８０】
ダイオードＤは、これら読み出し時あるいは書き込み時に、マトリクス状に配線されている他の磁気抵抗効果素子Ｃを介して流れる迂回電流を遮断する役割を有する。
【００８１】
図８は、図７に表したメモリアレーを積層した状態を表す模式図である。なお、図８においては、簡単のために、ビット線Ｂ、磁気抵抗効果素子Ｃ、ダイオードＤ、ワード線Ｗのみを表し、それら以外の要素は省略した。
【００８２】
図８（ａ）は、図７に表したメモリアレーをそのまま上下に積層させた具体例を表す。つまり、各層のメモリアレーは、それぞれのビット線Ｂとワード線とを有する。そして例えば、ワード線Ｗ１は、それに接続されている磁気抵抗効果素子Ｃ１のみに対してデータの読み出しと書き込みを行うために用いられる。
【００８３】
またここで、ワード線の側壁及び下面は、軟磁性材料からなる被覆層ＳＭにより覆われていることが好ましい。これは、ワード線Ｗが発生する書き込み磁界が、同一層内及び下層において隣接する磁気抵抗効果素子に向けて漏洩するのを防ぐためである。このようにすれば、書き込みクロストークをさらに効果的に防ぐことができる。
【００８４】
またここで、被覆層ＳＭは、磁気抵抗効果素子Ｃよりも外側に設けることが望ましい。このようにすれば、ワード線Ｗからの書き込み磁界を磁気抵抗効果素子Ｃに均一に印加することができる。
【００８５】
またさらに、書き込みビット線の側面にも、同様の被覆層ＳＭを設けることにより、隣接する磁気抵抗効果素子に対するクロストークを抑制できる。
【００８６】
ここで、ワード線の材料としては、例えばＣｕ（銅）を用い、その周囲の被覆層ＳＭの材料としては、ＦｅＯｘ（酸化鉄）、ＣｏＺｎＮｂ（コバルト亜鉛ニオブ）などの磁性アモルファス材料、ＣｏＦｅＮｉ（コバルト鉄ニッケル）、ＮｉＦｅ（ニッケル鉄）、パーマロイなどの磁性合金を用いることができる。
【００８７】
一方、図８（ｂ）は、ワード線Ｗを上下のメモリアレーで共有するように積層させた具体例を表す。例えば、第１層目の磁気抵抗効果素子Ｃ１と第２層目の磁気抵抗効果素子Ｃ２は、共通のワード線Ｗ１に接続されている。このようにワード線を共通化すれば、構造が簡略化され、集積度を上げることができ、製造コストも下げることができる。
【００８８】
またこの場合、ワード線の側壁を軟磁性の被覆層ＳＭで覆うことにより、周囲の磁気抵抗効果素子に向けて書き込み磁界が漏洩するのを抑制し、書き込みクロストークをさらに効果的に防ぐことができる。
【００８９】
図９は、図８に表した積層メモリアレーの平面配置を例示する模式図である。すなわち、図９（ａ）及び（ｂ）は、図８（ａ）及び（ｂ）に表した積層メモリアレーの各層の磁気抵抗効果素子の配列形態を表す。
【００９０】
図９（ａ）に表した具体例の場合、それぞれの磁気抵抗効果素子は、図４（ａ）に表したものと同様の非対称の形状を有する。そして、これら磁気抵抗効果素子は、異なる層間において、同一の方向に配置されている。例えば、図９（ａ）において、丸印で囲んだ磁気抵抗効果素子は、それぞれ上下方向に隣接するものを表す。このように非対称形状の磁気抵抗効果素子を隣接する層間、すなわち上下方向において同一の方向に配置することにより、図３に関して前述したように、上下の磁気抵抗素子の間での書き込みクロストークを防ぐことができる。
【００９１】
一方、図９（ｂ）に表した具体例の場合も、それぞれの磁気抵抗効果素子は、やはり図４（ａ）に表したものと同様の非対称の形状を有する。但し、これらの方向を見ると、同一の層内においては交互に反対方向に配置されている。つまり、同一層内において隣接する磁気抵抗効果素子は、非対称の方向が互いに反対になるように配列されている。このように配列すると、隣接する磁気抵抗効果素子の間では磁界の作用が反対に働くため、書き込みクロストークを抑制することができる。
【００９２】
また、層間で見た場合、すなわち上下方向に見た場合には、磁気抵抗効果素子の非対称の方向が互いに同一になるように配置されている。すなわち、図９（ｂ）においても、丸印で囲んだ磁気抵抗効果素子は、それぞれ上下方向に隣接するものを表す。このように配置することにより、図３に関して前述したように、上下の磁気抵抗素子の間での書き込みクロストークを防ぐことができる。
【００９３】
また一方、図９に表した平面配置は一例に過ぎず、例えば、磁気抵抗効果素子の平面形状としては、図４に例示した形状をはじめとして各種の非対称な形状を与えることができる。つまり、磁気記録層の磁化方向の少なくとも一部がビット線あるいはワード線に対して平行でも垂直でもないものであればよい。
【００９４】
またさらに、図６に例示したように、ビット線とワード線とを垂直でなく、傾斜させて交差させることによっても、同様の効果が得られる。
【００９５】
次に、本発明の磁気メモリに採用できるアーキテクチャの第２の具体例について説明する。
【００９６】
図１０は、メモリアレーを積層化できるアーキテクチャの第２の具体例を表す模式図である。すなわち、同図は、メモリアレーの断面構造を表す。
【００９７】
このアーキテクチャにおいては、読み出し／書き込み用ビット線Ｂｗと読み出し用ビット線Ｂｒとの間に複数の磁気抵抗効果素子Ｃが並列に接続された「ハシゴ型」の構成とされている。さらに、それぞれの磁気抵抗効果素子Ｃに近接して、書き込みワード線Ｗがビット線と交差する方向に配線されている。
【００９８】
磁気抵抗効果素子への書き込みは、読み出し／書き込み用ビット線Ｂｗに書き込み電流を流すことにより発生する磁界と、書き込みワード線Ｗに書き込み電流を流すことにより発生する磁界との合成磁界を磁気抵抗効果素子の磁気記録層に作用させることにより、行うことができる。
【００９９】
一方、読み出しの際には、ビット線Ｂｗ及びＢｒの間で電圧を印加する。すると、これらの間で並列に接続されている全ての磁気抵抗効果素子に電流が流れる。この電流の合計をセンスアンプＳＡにより検出しながら、目的の磁気抵抗効果素子に近接したワード線Ｗに書き込み電流を印加して、目的の磁気抵抗効果素子の磁気記録層の磁化を所定の方向に書き換える。この時の電流変化を検出することにより、目的の磁気抵抗効果素子の読み出しを行うことができる。
【０１００】
すなわち、書き換え前の磁気記録層の磁化方向が書き換え後の磁化方向と同一であれば、センスアンプＳＡにより検出される電流は変化しない。しかし、書き換え前後で磁気記録層の磁化方向が反転する場合には、センスアンプＳＡにより検出される電流が磁気抵抗効果により変化する。このようにして書き換え前の磁気記録層の磁化方向すなわち、格納データを読み出すことができる。
【０１０１】
但し、この方法は、読み出しの際に格納データを変化させる、いわゆる「破壊読み出し」に対応する。
【０１０２】
これに対して、磁気抵抗効果素子の構成を、磁化自由層／絶縁層（非磁性層）／磁気記録層、という構造とした場合には、いわゆる「非破壊読み出し」が可能である。すなわち、この構造の磁気抵抗効果素子を用いる場合には、磁気記録層に磁化方向を記録し、読み出しの際には、磁化自由層の磁化方向を適宜変化させてセンス電流を比較することにより、磁気記録層の磁化方向を読み出すことができる。但しこの場合には、磁気記録層の磁化反転磁界よりも磁化自由層の磁化反転磁界のほうが小さくなるように設計する必要がある。
【０１０３】
図１１は、図１０に表した「はしご型」メモリアレーを積層した状態を表す模式図である。なお、図８においては、簡単のために、ビット線Ｂｗ及びＢｒ、磁気抵抗効果素子Ｃ、ワード線Ｗのみを表し、それら以外の要素は省略した。
【０１０４】
図１１（ａ）は、図１０に表したメモリアレーをそのまま上下に積層させた具体例を表す。つまり、各層のメモリアレーは、それぞれのビット線Ｂｗ、Ｂｒとワード線Ｗとを有する。そして例えば、ワード線Ｗ１は、それに接続されている磁気抵抗効果素子Ｃ１のみに対してデータの書き込みを行うために用いられる。
【０１０５】
またこの場合も、ワード線Ｗの側壁及び下面を、軟磁性の被覆層ＳＭにより覆うことにより、同一層内及び下層において隣接する磁気抵抗効果素子に向けて書き込み磁界が漏洩するのを防ぎ、書き込みクロストークをさらに効果的に抑制できる。
【０１０６】
一方、図１１（ｂ）は、ワード線Ｗを上下のメモリアレーで共有するように積層させた具体例を表す。例えば、第１層目の磁気抵抗効果素子Ｃ１と第２層目の磁気抵抗効果素子Ｃ２は、共通のワード線Ｗ１により書き込みが行われる。このようにワード線を共通化すれば、構造が簡略化され、集積度を上げることができ、製造コストも下げることができる。
【０１０７】
またこの場合、ワード線の側壁を軟磁性の被覆層ＳＭで覆うことにより、周囲の磁気抵抗効果素子に向けて書き込み磁界が漏洩するのを抑制し、書き込みクロストークをさらに効果的に防ぐことができる。ビット線Ｂｗにつていも同様である。
【０１０８】
図１０及び図１１に表した「はしご型」メモリアレーの場合も、その平面配置は、図９に表したものと同様とすることができる。すなわち、図９（ａ）に表したように、非対称形状の磁気抵抗効果素子を隣接する層間、すなわち上下方向において同一の方向に配置することにより、上下の磁気抵抗素子の間での書き込みクロストークを防ぐことができる。
【０１０９】
また、図９（ｂ）に表したように、同一層内において隣接する磁気抵抗効果素子を非対称の方向が互いに反対になるように配置することにより、これらの間の書き込みクロストークを抑制することができる。
【０１１０】
またさらに、図６に例示したように、ビット線とワード線とを垂直でなく、傾斜させて交差させることによっても、同様の効果が得られる。
【０１１１】
次に、本発明の磁気メモリに採用できるアーキテクチャの第３の具体例について説明する。
【０１１２】
図１２は、メモリアレーを積層化できるアーキテクチャの第３の具体例を表す模式図である。すなわち、同図は、メモリアレーの断面構造を表す。
【０１１３】
このアーキテクチャにおいては、読み出し／書き込み用ビット線Ｂｗに複数の磁気抵抗効果素子Ｃが並列に接続され、これら磁気抵抗効果素子の他端には、それぞれ読み出し用ビット線Ｂｒがマトリクス状に接続されている。
【０１１４】
さらに、これら読み出し用ビット線Ｂｒに近接して、書き込み用ワード線Ｗが配線されている。゜
磁気抵抗効果素子への書き込みは、読み出し／書き込み用ビット線Ｂｗに書き込み電流を流すことにより発生する磁界と、書き込みワード線Ｗに書き込み電流を流すことにより発生する磁界との合成磁界を磁気抵抗効果素子の磁気記録層に作用させることにより、行うことができる。
【０１１５】
一方、読み出しの際には、選択トランジスタＳＴ１、ＳＴ２によりビット線ＢｗとＢｒとを選択することにより、目的の磁気抵抗効果素子にセンス電流を流してセンスアンプＳＡにより検出することができる。
【０１１６】
図１３は、図１２に表したメモリアレーを積層した状態を表す模式図である。図１３においても、簡単のために、ビット線Ｂｗ及びＢｒ、磁気抵抗効果素子Ｃ、ワード線Ｗのみを表し、それら以外の要素は省略した。
【０１１７】
図１３（ａ）は、図１２に表したメモリアレーをそのまま上下に積層させた具体例を表す。つまり、各層のメモリアレーは、それぞれのビット線Ｂｗ、Ｂｒとワード線Ｗとを有する。そして例えば、ワード線Ｗ１は、それに近接する磁気抵抗効果素子Ｃ１のみに対してデータの書き込みを行うために用いられる。
【０１１８】
またこの場合も、ワード線Ｗの側壁及び下面を、軟磁性の被覆層ＳＭにより覆うことにより、同一層内及び下層において隣接する磁気抵抗効果素子に向けて書き込み磁界が漏洩するのを防ぎ、書き込みクロストークをさらに効果的に抑制できる。
【０１１９】
一方、図１３（ｂ）は、ワード線Ｗを上下のメモリアレーで共有するように積層させた具体例を表す。例えば、第１層目の磁気抵抗効果素子Ｃ１と第２層目の磁気抵抗効果素子Ｃ２は、共通のワード線Ｗ１により書き込みが行われる。このようにワード線を共通化すれば、構造が簡略化され、集積度を上げることができ、製造コストも下げることができる。
【０１２０】
またこの場合、ワード線の側壁を軟磁性の被覆層ＳＭで覆うことにより、周囲の磁気抵抗効果素子に向けて書き込み磁界が漏洩するのを抑制し、書き込みクロストークをさらに効果的に防ぐことができる。ビット線Ｂｗについても同様である。
【０１２１】
図１２及び図１３に表したメモリアレーの場合も、その平面配置は、図９に表したものと同様とすることができる。すなわち、図９（ａ）に表したように、非対称形状の磁気抵抗効果素子を隣接する層間、すなわち上下方向において同一の方向に配置することにより、上下の磁気抵抗素子の間での書き込みクロストークを防ぐことができる。
【０１２２】
また、図９（ｂ）に表したように、同一層内において隣接する磁気抵抗効果素子を非対称の方向が互いに反対になるように配置することにより、これらの間の書き込みクロストークを抑制することができる。
【０１２３】
またさらに、図６に例示したように、ビット線とワード線とを垂直でなく、傾斜させて交差させることによっても、同様の効果が得られる。
【０１２４】
次に、本発明の磁気メモリに採用できるアーキテクチャの第４の具体例について説明する。
【０１２５】
図１４は、メモリアレーを積層化できるアーキテクチャの第４の具体例を表す模式図である。すなわち、同図は、メモリアレーの断面構造を表す。
【０１２６】
このアーキテクチャは、図１２及び図１３に例示したものと類似した構成を有する。但し、読み出し用ビット線ＢｒがリードＬを介して磁気抵抗効果素子Ｃに接続され、磁気抵抗効果素子Ｃの直下には書き込み用ワード線Ｗが配線されている点が異なる。このようにすると、磁気抵抗効果素子Ｃとワード線Ｗとを図１２の構造よりも接近させることができる。その結果として、ワード線Ｗからの書き込み磁界を磁気抵抗効果素子に対してより効果的に作用させることができる。
【０１２７】
本具体例のメモリアレーの動作については、図１２に関して前述したものと同様であるので、その説明を省略する。
【０１２８】
図１５は、図１４に表したメモリアレーを積層した状態を表す模式図である。図１５においても、簡単のために、ビット線Ｂｗ及びＢｒ、磁気抵抗効果素子Ｃ、ワード線Ｗ、リードＬのみを表し、それら以外の要素は省略した。
【０１２９】
図１５（ａ）は、図１４に表したメモリアレーをそのまま上下に積層させた具体例を表す。つまり、各層のメモリアレーは、それぞれのビット線Ｂｗ、Ｂｒとワード線Ｗとを有する。そして例えば、ワード線Ｗ１は、それに近接する磁気抵抗効果素子Ｃ１のみに対してデータの書き込みを行うために用いられる。
【０１３０】
またこの場合も、ワード線Ｗの側壁及び下面を、軟磁性の被覆層ＳＭにより覆うことにより、同一層内及び下層において隣接する磁気抵抗効果素子に向けて書き込み磁界が漏洩するのを防ぎ、書き込みクロストークをさらに効果的に抑制できる。
【０１３１】
一方、図１５（ｂ）は、ワード線Ｗとビット線Ｂｒを上下のメモリアレーで共有するように積層させた具体例を表す。例えば、第１層目の磁気抵抗効果素子Ｃ１と第２層目の磁気抵抗効果素子Ｃ２は、共通のワード線Ｗ１により書き込みが行われる。また、これらは共通のビット線Ｂｒにより読み出しが行われる。このようにワード線とビット線を共通化すれば、構造が簡略化され、集積度を上げることができ、製造コストも下げることができる。
【０１３２】
またこの場合、ワード線の側壁を軟磁性の被覆層ＳＭで覆うことにより、周囲の磁気抵抗効果素子に向けて書き込み磁界が漏洩するのを抑制し、書き込みクロストークをさらに効果的に防ぐことができる。ビット線Ｂｗについても同様である。
【０１３３】
図１４及び図１５に表したメモリアレーの場合も、その平面配置は、図９に表したものと同様とすることができる。すなわち、図９（ａ）に表したように、非対称形状の磁気抵抗効果素子を隣接する層間、すなわち上下方向において同一の方向に配置することにより、上下の磁気抵抗素子の間での書き込みクロストークを防ぐことができる。
【０１３４】
また、図９（ｂ）に表したように、同一層内において隣接する磁気抵抗効果素子を非対称の方向が互いに反対になるように配置することにより、これらの間の書き込みクロストークを抑制することができる。
【０１３５】
またさらに、図６に例示したように、ビット線とワード線とを垂直でなく、傾斜させて交差させることによっても、同様の効果が得られる。
【０１３６】
【実施例】
以下、実施例を参照しつつ本発明の実施の形態についてさらに詳細に説明する。
【０１３７】
（第１の実施例）
まず、本発明の第１の実施例として、図１４に表した単純マトリックス構造のメモリアレーを基本として、３×３個のセルを有するメモリアレーを２層積層させた磁気メモリを形成した。
【０１３８】
図１６（ａ）は本実施例において製作した磁気メモリの断面図であり、図１６（ｂ）はその第１層及び第２層のメモリアレーの平面図である。
【０１３９】
この磁気メモリの構造について、その製造手順に沿って説明すれば、以下の如くである。
【０１４０】
図示しない基板上に、まず、下層のビット線Ｂｗ１として、Ａｌ−Ｃｕ（５％）／Ｔａからなる厚み１μｍの配線層をスパッタ法により成膜する。しかる後に、ＣＭＰ（Chemical Mechanical Polishing）を行い、強磁性トンネル接合を有するＴＭＲ素子Ｃ１の積層構造膜をスパッタ法により成膜した。その各層の材質及び層厚は、下側から順に、Ｔａ（５ｎｍ）／Ｒｕ（３ｎｍ）／Ｉｒ−Ｍｎ（９ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅＮｉ（２ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＩｒＭｎ（９ｎｍ）／Ｔａ（９ｎｍ）／Ｒｕ（３０ｎｍ）とした。
【０１４１】
次に、最上層のＲｕ層をハードマスクとして用い、塩素系のエッチングガスを用いたＲＩＥ（Reactive Ion Etching）により下側のＡｌＯｘ層まで積層構造膜をエッチングすることにより、ＴＭＲ素子の孤立パターンを作製した。この際に、それぞれのＴＭＲ素子が、図１６（ｂ）に表したように非対称であり、同一層内で非対称の向きが交互に配列されるようにパターニングした。
【０１４２】
その次に、イオンミリングを用いてＡｌ−Ｃｕ（５％）／Ｔａ配線まで選択的にエッチングすることより、下層のビット線Ｂｗ１を形成した。
【０１４３】
その後、絶縁体としてＳｉＯｘをスパッタ法により堆積してＣＭＰにより平坦化した後、リードＬとしての金属コンタクト層Ｍ１，Ｍ２をビット線Ｂｗ１と同様に成膜、パターニングにより形成した。さらに、この上にＳｉＯｘを堆積してＣＭＰにより平坦化を行った。
【０１４４】
その後、メッキ法を用いてＣｕ層を形成しパターニングすることにより、ワード線Ｗとビット線Ｂｒ１、Ｂｒ２を形成した。この後、ＳｉＯｘの堆積、ＣＭＰによる平坦化、成膜、パターニングなどの工程を適宜繰り返すことにより、金属コンタクト層Ｍ４、Ｍ５、ＴＭＲ素子Ｃ２、ビット線Ｂｗ２を順に形成して、図１６に表した磁気メモリを製作した。
【０１４５】
また、これとは別に、比較例として、ＴＭＲ素子をビット線Ｂｗの長軸方向に対して線対称にした長方形のＴＭＲ素子を用いた磁気メモリも作製した。
【０１４６】
これら本発明と比較例の磁気メモリは、その後、磁場を印加可能な熱処理炉に導入し、ＴＭＲ素子の磁気記録層に一軸異方性を、磁気固着層に一方向異方性をそれぞれ導入した。
【０１４７】
このようにして製作した本発明及び比較例の磁気メモリにおいて、書き込みクロストークの影響を調べる実験を行った。すなわち、１００ナノ秒の電流パルスを配線に流すことによって、下層の９つのＴＭＲ素子Ｃ１に、「０」、「１」の書きこみをに順番に行い、上層の９つのＴＭＲ素子Ｃ２については、そのたびに読み出しを行ってクロストークの影響を調べた。なおここで、ＴＭＲ素子Ｃ２の初期状態としては、全て磁化固着層と磁気記録層の磁化を平行に揃えた。
【０１４８】
図１７は、上層の９つのＴＭＲ素子Ｃ２の出力の平均値の変化を表すグラフ図である。同図から分かるように、比較例においては、下層のＴＭＲ素子Ｃ１に対する書きこみ回数が増加すると、上層のＴＭＲ素子Ｃ２の読み出し出力（すなわち抵抗値）が徐々に変化した。これは、下層のＴＭＲ素子Ｃ１に書き込みを実行する際に、上層のＴＭＲ素子Ｃ２に対してクロストークが生じているためである。
【０１４９】
これに対して、本発明によれば、下層のＴＭＲ素子Ｃ１の書き込みを繰り返しても上層のＴＭＲ素子Ｃ２の出力は変化せず、書き込みクロストークが解消されたことを実証できた。
【０１５０】
（第２の実施例）
次に、本発明の第２の実施例として、図１０に表した「はしご型」構造のメモリアレーを基本として、３×３個のセルを有するメモリアレーを２層積層させた磁気メモリを形成した。
【０１５１】
図１８（ａ）は本実施例において製作した磁気メモリの断面図であり、図１６（ｂ）はその第１層及び第２層のメモリアレーの平面図である。
【０１５２】
この磁気メモリの構造について、その製造手順に沿って説明すれば、以下の如くである。
【０１５３】
図示しない基板上に、まず、下層のビット線Ｂｗ１として、Ａｌ−Ｃｕ（５％）／Ｔａからなる厚み１μｍの配線層をスパッタ法により成膜する。しかる後に、ＣＭＰ（Chemical Mechanical Polishing）を行い、強磁性トンネル接合を有するＴＭＲ素子Ｃ１の積層構造膜をスパッタ法により成膜した。
【０１５４】
その各層の材質及び層厚は、下側から順に、Ｔａ（５ｎｍ）／Ｒｕ（３ｎｍ）／Ｐｔ−Ｍｎ（１２ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅＮｉ（２ｎｍ）／Ｒｕ（１．５ｎｍ）／ＣｏＦｅＮｉ（２ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＩｒＭｎ（９ｎｍ）／Ｔａ（９ｎｍ）／Ｒｕ（３０ｎｍ）とした。
【０１５５】
この後のプロセスは、第１実施例に関して前述したものと概略同様であるのでその説明は省略する。
【０１５６】
また、これとは別に、比較例として、ＴＭＲ素子の形状をビット線の長軸方向に対して線対称にした長方形のＴＭＲ素子を用いた磁気メモリも作成した。
【０１５７】
これら本発明と比較例の磁気メモリは、その後、磁場を印加可能な熱処理炉に導入し、ＴＭＲ素子の磁気記録層に一軸異方性を、磁気固着層に一方向異方性をそれぞれ導入した。
【０１５８】
このようにして製作した本発明及び比較例の磁気メモリにおいて、第１実施例と同様に、書き込みクロストークの影響を調べる実験を行った。すなわち、１００ナノ秒の電流パルスを配線に流すことによって、下層の９つのＴＭＲ素子Ｃ１に、「０」、「１」の書きこみをに順番に行い、上層の９つのＴＭＲ素子Ｃ２については、そのたびに読み出しを行ってクロストークの影響を調べた。なおここでも、ＴＭＲ素子Ｃ２の初期状態としては、全て磁化固着層と磁気記録層の磁化を平行に揃えた。
【０１５９】
図１９は、上層の９つのＴＭＲ素子Ｃ２の出力の平均値の変化を表すグラフ図である。同図から分かるように、比較例においては、下層のＴＭＲ素子Ｃ１に対する書きこみ回数が増加すると、上層のＴＭＲ素子Ｃ２の読み出し出力が大きく上昇した。これは、下層のＴＭＲ素子Ｃ１に書き込みを実行する際に、上層のＴＭＲ素子Ｃ２に対してクロストークが生じているためである。
【０１６０】
これに対して、本発明によれば、下層のＴＭＲ素子Ｃ１の書き込みを繰り返しても上層のＴＭＲ素子Ｃ２の出力は変化せず、書き込みクロストークが解消されたことを実証できた。
【０１６１】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気抵抗効果素子を構成する強磁性体層、絶縁膜、反強磁性体層、非磁性金属層、電極などの具体的な材料や、膜厚、形状、寸法などに関しては、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
【０１６２】
同様に、本発明の磁気メモリを構成する各要素の構造、材質、形状、寸法についても、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
【０１６３】
また、本発明は、長手磁気記録方式のみならず垂直磁気記録方式の磁気ヘッドあるいは磁気再生装置についても同様に適用して同様の効果を得ることができる。
【０１６４】
その他、本発明の実施の形態として上述した磁気メモリを基にして、当業者が適宜設計変更して実施しうるすべての磁気メモリも同様に本発明の範囲に属する。
【０１６５】
【発明の効果】
以上詳述したように、本発明によれば、メモリアレーを積層した磁気メモリにおいて、目的の磁気抵抗効果素子に対する書き込みを行うために第１の配線と第２の配線とに電流を流すことにより得られる書き込み磁界の作用が、目的の磁気抵抗効果素子と、これに隣接する上下の磁気抵抗効果素子とに対して異なるように作用させることができる。その結果として、上下の磁気抵抗効果素子の間の書き込みクロストークを解消することができる。
【０１６６】
すなわち、本発明によれば、書き込みクロストークを抑制しつつ複数のメモリアレーを積層させた高集積度の磁気メモリを実現することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の磁気メモリの単位セルを単純化して表した模式図であり、同図（ａ）は、その平面構成、（ｂ）はその断面構成を表す。
【図２】本発明を適用しない比較例を表す模式図である。
【図３】本発明の具体例の作用を説明する模式図である
【図４】本発明における磁気抵抗効果素子の磁気記録層の平面形態の他の具体例を表す模式図である。
【図５】図４（ａ）に例示した形状の磁気抵抗効果素子を形成するためのレチクルのパターン形状を表す模式図である。
【図６】ビット線とワード線とを傾斜させた具体例を説明する模式図である。
【図７】メモリアレーを積層化できるアーキテクチャの第１の具体例を表す模式図である。
【図８】図７に表したメモリアレーを積層した状態を表す模式図である。
【図９】図８に表した積層メモリアレーの平面配置を例示する模式図である。
【図１０】メモリアレーを積層化できるアーキテクチャの第２の具体例を表す模式図である。
【図１１】図１０に表した「はしご型」メモリアレーを積層した状態を表す模式図である。
【図１２】メモリアレーを積層化できるアーキテクチャの第３の具体例を表す模式図である。
【図１３】図１２に表したメモリアレーを積層した状態を表す模式図である。
【図１４】メモリアレーを積層化できるアーキテクチャの第４の具体例を表す模式図である。
【図１５】図１４に表したメモリアレーを積層した状態を表す模式図である。
【図１６】（ａ）は本発明の第１実施例において製作した磁気メモリの断面図であり、（ｂ）はその第１層及び第２層のメモリアレーの平面図である。
【図１７】上層の９つのＴＭＲ素子Ｃ２の出力の平均値の変化を表すグラフ図である。
【図１８】（ａ）は本発明の第２実施例において製作した磁気メモリの断面図であり、（ｂ）はその第１層及び第２層のメモリアレーの平面図である。
【図１９】上層の９つのＴＭＲ素子Ｃ２の出力の平均値の変化を表すグラフ図である。
【符号の説明】
Ｂ、Ｂ１〜Ｂ４ ビット線
Ｂｒ 読み出し用ビット線
Ｂｗ 書き込み／読み出し用ビット線
Ｃ 、Ｃ１〜Ｃ４磁気抵抗効果素子
Ｄ ダイオード
Ｌ リード
Ｌ１、Ｌ２ 金属コンタクト層
ＳＡ センスアンプ
ＳＭ 被覆層
ＳＴ、ＳＴb、ＳＴW 選択トランジスタ
Ｗ、Ｗ１、Ｗ２ ワード線
【発明の属する技術分野】
本発明は、磁気メモリに関し、より詳細には、強磁性トンネル接合型などの磁気抵抗効果素子を有するメモリアレーを積層した構造を有し、上下の磁気抵抗効果素子の間の書き込みのクロストークを抑制した磁気メモリに関する。
【０００２】
【従来の技術】
磁性体膜を用いた磁気抵抗効果素子は、磁気ヘッド、磁気センサーなどに用いられているとともに、固体磁気メモリ（磁気抵抗効果メモリ：ＭＲＡＭ（Magnetic Random Access Memory））に用いることが提案されている。
【０００３】
近年、２つの磁性金属層の間に１層の誘電体を挿入したサンドイッチ構造膜において、膜面に対して垂直に電流を流し、トンネル電流を利用した磁気抵抗効果素子として、いわゆる「強磁性トンネル接合素子（Tunneling Magneto-Resistance effect：ＴＭＲ素子）」が提案されている。強磁性トンネル接合素子においては、２０％以上の磁気抵抗変化率が得られるようになったことから（J. Appl. Phys. 79, 4724 (1996)）、ＭＲＡＭへの応用の可能性が高まってきた。
【０００４】
この強磁性トンネル接合素子は、強磁性電極上に０．６ｎｍ〜２．０ｎｍ厚の薄いＡｌ（アルミニウム）層を成膜した後、その表面を酸素グロー放電または酸素ガスに曝すことによって、Ａｌ２Ｏ３からなるトンネルバリア層を形成することにより、実現できる。
【０００５】
また、この強磁性１重トンネル接合の片側一方の強磁性層に反強磁性層を付与し、片方を磁化固定層とした構造を有する強磁性１重トンネル接合が提案されている（特開平１０−４２２７号公報）。
【０００６】
また、誘電体中に分散した磁性粒子を介した強磁性トンネル接合や、強磁性２重トンネル接合（連続膜）も提案されている（Phys.Rev.B56(10), R5747 (1997)、応用磁気学会誌23,4-2, (1999)、Appl. Phys. Lett. 73(19), 2829 (1998)、Jpn. J. Appl. Phys.39,L1035(2001)）。
【０００７】
これらにおいても、２０〜５０％の磁気抵抗変化率が得られるようになったこと、及び、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられることから、ＭＲＡＭへの応用の可能性がある。
【０００８】
これら強磁性１重トンネル接合あるいは強磁性２重トンネル接合を用いた磁気記録素子は、不揮発性で、書き込み読み出し時間も１０ナノ秒以下と速く、書き換え回数も１０１５以上というポテンシャルを有する。特に、強磁性２重トンネル接合を用いた磁気記録素子は、上述したように、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられるため、大きな出力電圧が得られ、磁気記録素子として好ましい特性を示す。
【０００９】
しかし、メモリのセルサイズに関しては、１Ｔｒ（トランジスタ）−１ＴＭＲアーキテクチャ（例えば、ＵＳＰ５，７３４，６０５号公報に開示されている）を用いた場合、半導体のＤＲＡＭ（Dynamic Random Access Memory）以下にサイズを小さくできないという問題がある。
【００１０】
この問題を解決するために、ビット（bit）線とワード（word）線との間にＴＭＲセルとダイオードを直列接続したダイオード型アーキテクチャ（ＵＳＰ５，６４０，３４３号公報）や、ビット線とワード線の間にＴＭＲセルを配置した単純マトリックス型アーキテクチャ（ＤＥ １９７４４０９５、ＷＯ ９９１４７６０）が提案されている。
【００１１】
また、これらのアーキテクチャにおいては、書きこみ時に、隣同士のＴＭＲセル間での相互干渉の問題が存在する。この問題を解決するために、ＴＭＲセル形状を平行四辺形にし、チェスボードのパターンのように長軸の方向が隣接セル間で交互に違うように並べる構造が提案されている（ＵＳＰ６，００５，８００号公報）。
【００１２】
しかし、磁気メモリの超大容量化のためには、メモリアレーを縦方向にも層状に積層することが望ましい。そして、このような積層構造を実現するためには、書き込み時に積層方向に生ずるクロストークを防ぐ構造が必要とされる。
【００１３】
【発明が解決しようとする課題】
以上説明したように、ＭＲＡＭを半導体ＤＲＡＭよりも大容量化するためには、従来型の１Ｔｒ−１ＴＭＲアーキテクチャを用いることは好ましくない。すなわち、超大容量ＭＲＡＭを実現するためには、メモリアレーを積層化できるアーキテクチャを用いてメモリアレーを積層する多層アーキテクチャが望ましい。しかし、その場合、セル構造や積層方向のクロストークなどのさらなる問題が存在する。
【００１４】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、層間のクロストークによる誤動作を解消しつつ高集積化が可能でしかも安価な超大容量の固体磁気メモリを提供することにある。
【課題を解決するための手段】
上記目的を達成するため、本発明の磁気メモリは、
第１の磁気抵抗効果素子と、
前記第１の磁気抵抗効果素子の上に延設された第１の配線と、
前記第１の配線の上に設けられた第２の磁気抵抗効果素子と、
前記第２の磁気抵抗効果素子の上において前記第１の配線と交差する方向に延設された第２の配線と、
を備え、
前記第１及び第２の磁気抵抗効果素子は同一方向の磁化異方性を有する磁気記録層を有し、
前記第１及び第２の配線に電流を流すことにより形成される磁界によって前記第２の磁気抵抗効果素子の前記磁気記録層の磁化が反転可能とされ、
前記第１及び第２の磁気抵抗効果素子の前記磁気記録層の磁化方向の少なくとも一部は前記第１及び第２の配線の少なくともいずれかに対して同一の方向に傾斜してなることを特徴とする。
【００１５】
上記構成によれば、第１の配線と第２の配線とに電流を流すことにより得られる書き込み磁界の作用が、第１の磁気抵抗効果素子と第２の磁気抵抗効果素子とに対して異なるように作用する。その結果として、上下の磁気抵抗効果素子の間の書き込みクロストークを解消することができる。
【００１６】
なお、本願明細書において、「交差する方向」とは、第１の配線と第２の配線とが１点で交わる状態をいうのではなく、これらがねじれの位置にあり、これらを磁気抵抗効果素子の膜面に対して投影した場合に交差する状態をいうものとする。
【００１７】
また、本発明の第２の磁気メモリは、
マトリクス状に配置された複数の磁気抵抗効果素子を有する第１のメモリアレーと、
前記第１のメモリアレーの上に積層され、マトリクス状に配置された複数の磁気抵抗効果素子を有する第２のメモリアレーと、
を備え、
前記第１及び第２のメモリアレーのそれぞれには、その磁気抵抗効果素子の下に延設された第１の配線と、その磁気抵抗効果素子の上において前記第１の配線と交差する方向に延設された第２の配線と、が設けられ、
前記第１及び第２の配線に電流を流すことにより形成される磁界によってこれらの間に配置された磁気抵抗効果素子の磁気記録層の磁化が反転可能とされ、
前記第１及び第２のメモリアレーにおける上下の前記磁気抵抗効果素子の前記磁気記録層は同一方向の磁化異方性を有し、これら磁気記録層の磁化方向の少なくとも一部は前記第１及び第２の配線の少なくともいずれかに対して同一の方向に傾斜してなることを特徴とする。
【００１８】
上記構成によっても、第１の配線と第２の配線とに電流を流すことにより得られる書き込み磁界の作用が、第１の磁気抵抗効果素子と第２の磁気抵抗効果素子とに対して異なるように作用する。その結果として、上下の磁気抵抗効果素子の間の書き込みクロストークを解消することができる。
【００１９】
また、これら上記の磁気メモリにおいて、前記第１のメモリアレーに設けられた前記第２の配線と、前記第２のメモリアレーに設けられた前記第１の配線と、が共通化されてなるものとすることにより、書き込みクロストークを抑制しつつ構成を簡略化し、さらに高い集積度が得られる。
【００２０】
また、前記第１及び第２のメモリアレーのそれぞれにおいて、前記マトリクス状に配置された複数の磁気抵抗効果素子は、第１の形状に形成された磁気記録層を有する磁気抵抗効果素子と、前記第１の形状とは異なる第２の形状に形成された磁気記録層を有する磁気抵抗効果素子と、が交互に配置されてなるものとすれば、同一のメモリアレー内における書き込みクロストークも効果的に抑制することができる。
【００２１】
また、前記磁気記録層は、前記第１及び第２の配線の少なくともいずれかの長軸に対して、非対称に形成されてなるものとすれば、その磁化方向の少なくとも一部を前記第１及び第２の配線の少なくともいずれかに対して平行でも垂直でもない方向に傾斜させることができる。
【００２２】
または、前記第１の配線と前記第２の配線とが交差する角度は、９０度以外であるものとすれば、磁気記録層の磁化方向の少なくとも一部を前記第１及び第２の配線の少なくともいずれかに対して平行でも垂直でもない方向に傾斜させることができる。
【００２３】
なお、本願明細書において、「前記第１の配線と前記第２の配線とが交差する角度」とは、これら第１及び第２の配線を磁気抵抗効果素子の膜面に対して投影した場合の交差角度をいうものとする。
【００２４】
また、前記磁気記録層は、その幅Ｄと長さＬとの比Ｌ／Ｄが１．２よりも大きく、且つその長さＬの方向に沿った一軸異方性が付与されているものとすれば、安定した磁化異方性を有する磁気記録層が得られ、書き込みと読み出しを確実に行うことができる。
【００２５】
また、前記第１及び第２の配線の少なくともいずれかは、その側面に軟磁性材料からなる被覆層を有するものとすれば、周囲に隣接する磁気抵抗効果素子に対する書き込み磁界の漏洩を抑制して書き込みクロストークをさらに効果的に抑制できる。
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００２６】
図１は、本発明の磁気メモリの単位セルを単純化して表した模式図であり、同図（ａ）は、その平面構成、（ｂ）はその断面構成を表す。
【００２７】
まずその平面構成を見ると、同図（ａ）に表したように、ビット線Ｂとワード線Ｗとが交差するように配線され、その交差部に磁気抵抗効果素子Ｃが設けられている。そして、図１（ｂ）に例示したように、このようなセル構造が縦方向に積層されている。
【００２８】
後に詳述するように、ビット線Ｂ（Ｂ１〜Ｂ３）、ワード線Ｗ（Ｗ１、Ｗ２）と磁気抵抗効果素子Ｃ（Ｃ１〜Ｃ４）との接続関係については、各種の具体例を採用することができる。例えば、書き込み用と読み出し用の２本のビット線を設けて磁気抵抗効果素子に接続してもよい。また、ワード線は、磁気抵抗効果素子に対して接続する場合も接続しない場合もある。
【００２９】
磁気抵抗効果素子Ｃ（Ｃ１〜Ｃ４）は、例えば、ＴＭＲ素子のような磁気記録層を有する。この磁気記録層は、互いに略反平行な磁化方向Ｍ１、Ｍ２を有し、これら２種類の磁化方向を「０」と「１」のデータの対応づけることにより、２値化情報の記録と読み出しを可能としている。なお、これら磁化方向Ｍ１、Ｍ２は、後に詳述するように、必ずしも直線状である必要はなく磁気抵抗効果素子Ｃの形状により様様なエッジドメインを形成する。
【００３０】
磁気抵抗効果素子Ｃ（Ｃ１〜Ｃ４）に対する情報の書き込みは、その上下に設けられたビット線Ｂ（Ｂ１〜Ｂ３）とワード線Ｗ（Ｗ１、Ｗ２）とに電流を流すことにより生ずる磁場により行う。例えば、ビット線Ｂ１とワード線Ｗ１のそれぞれに電流を流すと、これらの周囲に電流磁界が生ずる。これら電流磁界を合成した磁界により、磁気抵抗効果素子Ｃ１の磁気記録層の磁化をＭ１からＭ２、あるいはＭ２からＭ１に反転させる。こうして２値化情報の書き込みを行うことができる。
【００３１】
この書き込みに際しては、所定の方向に磁化を反転させるために、ビット線Ｂとワード線Ｗの双方に対して、所定方向の電流パルスを適宜流せばよい。このようにすれば、ビット線とワード線のいずれかのみに電流を流すことによって磁化反転を生じさせる場合と比較して、配線あたりの電流量を低減することができるとともにセル選択することができる。その結果として、配線の疲労が少なく、信頼性の高い磁気メモリを提供することができる。
【００３２】
また、図１（ｂ）に表したように、上下方向に磁気メモリのセル構造を積層させることにより、集積度を上げて、半導体ＤＲＡＭあるいはそれ以上の高集積化を可能とすることができる。
【００３３】
しかし、図１（ｂ）から分かるように、ワード線Ｗ１を挟んでその上下に磁気抵抗効果素子Ｃ１、Ｃ２が積層されている場合、これら磁気抵抗効果素子の間でいわゆる「書き込みクロストーク」が生ずる虞がある。例えば、ビット線Ｂ１及びワード線Ｗ１に電流を流すことにより磁気抵抗効果素子Ｃ１に書き込みを実行する際に、その書き込み磁界が下側に隣接する磁気抵抗効果素子Ｃ２にも印加されて、その記録磁化を反転させてしまう場合があり得る。
【００３４】
これに対して、本発明によれば、図１（ａ）に例示したように、磁気抵抗効果素子Ｃ１、Ｃ２の磁気記録層の磁化容易軸方向（Ｍ１、Ｍ２）を、ビット線及びワード線の少なくともいずれかに対して平行でも垂直でもないようにする。つまり、その磁化方向をビット線及びワード線の少なくともいずれかに対して傾斜させる。その際、Ｃ１、Ｃ２は同方向に傾斜させる。
【００３５】
このようにすると、図１（ｂ）に例示したようにワード線Ｗ１を挟んで上下に積層された磁気抵抗効果素子Ｃ１とＣ２との間での書き込みクロストークを防ぐことができる。
【００３６】
図２及び図３は、本発明の作用を説明するための概念図である。すなわち、図２は、本発明を適用しない比較例を表す模式図であり、図３は、本発明の具体例の作用を説明する模式図である。
【００３７】
まず、図２を参照しつつ、比較例について説明する。図２（ａ）に表したように、磁気抵抗効果素子（ＭＲ素子）の磁気記録層の磁化Ｍの方向を、ビット線Ｂ及びワード線Ｗの両方に対して平行あるいは垂直な方向に揃えた場合、その磁化Ｍを反転させるために必要とされる磁界のアステロイド曲線は、図２（ｂ）に表した如くとなる。ここで、ビット線Ｂ１に書き込み電流を流すことにより発生する磁界Ｈｂ１と、ワード線Ｗ１に書き込み電流を流すことにより発生する磁界Ｈｗ１との合成磁界Ｈｔ１がアステロイド曲線を越えた時に、磁気抵抗効果素子の磁化Ｍを反転させることが可能となる。
【００３８】
しかし、図２に表した具体例の場合、アステロイド曲線は、ビット線Ｂ１とワード線Ｗ１に対してそれぞれ線対称に形成される。このため、図１（ｂ）に例示したようにワード線Ｗ１の上下に磁気抵抗効果素子Ｃ１、Ｃ２を積層させた場合、ビット線Ｂ１及びワード線Ｗ１からの書き込み磁界は、これら磁気抵抗効果素子Ｃ１、Ｃ２に対して等価に作用する。
【００３９】
すなわち、ワード線Ｗ１に電流を流して、上側の磁気抵抗効果素子Ｃ１に対して与える磁界Ｈｗ１と、下側の磁気抵抗効果素子Ｃ２に対して与える磁界Ｈｗ２とは、方向は反対であるが、アステロイド曲線に対しては等価に作用する。従って、上側の磁気抵抗効果素子Ｃ１において磁化反転が生ずるために必要なビット線からの磁界Ｈｂ１と、下側の磁気抵抗効果素子Ｃ２において磁化反転が生ずるために必要なビット線からの磁界Ｈｂ２とは、同一となる。その結果として、上側の磁気抵抗効果素子Ｃ１への書き込みを行う際に、一般に素子のスイッチング磁界のバラツキが存在するため、下側の磁気抵抗効果素子Ｃ２に対して書き込みクロストークが生ずる虞がある。
【００４０】
これに対して、本発明においては、例えば、図３（ａ）に表したように、磁化Ｍの方向をビット線Ｂ（あるいはワード線Ｗ）に対して傾斜させる。この場合、アステロイド曲線は、同図（ｂ）に表したように傾斜して形成される。このようにすると、ワード線Ｗがその上下の磁気抵抗効果素子Ｃ１、Ｃ２に与える磁界Ｈｗ１と磁界Ｈｗ２は反対方向で同一の大きさであるが、磁化反転のために必要とされるビット線からの磁界に差異が生じ、マージンが増大する。
【００４１】
すなわち、上側の磁気抵抗効果素子Ｃ１の磁化を反転させるために必要なビット線からの磁界Ｈｂ１に対して、下側の磁気抵抗効果素子Ｃ２の磁化を反転させるために必要なビット線からの磁界Ｈｂ２は、大きくなる。その結果として、上側の磁気抵抗効果素子Ｃ１の書き込みを行う場合に、下側の磁気抵抗効果素子Ｃ２の磁化は反転しなくなり、書き込みクロストークを解消することができる。
【００４２】
同様の作用効果は、下側の磁気抵抗効果素子Ｃ２に対して書き込みを行う場合にも得られる。つまり、下側の磁気抵抗効果素子Ｃ２に書き込みを行う場合に、上側の磁気抵抗効果素子Ｃ１はその書き込み磁界では磁化反転が生じないため、書き込みクロストークを解消することができる。
【００４３】
これらの書き込みに際しては、対象の磁気抵抗効果素子の磁化の傾斜方向を考慮して有利な方向に磁化を回転させて反転させるために、ビット線とワード線の双方に流す電流パルスの向きを適宜切り替えればよい。
【００４４】
また、図３に表した具体例の場合、磁気抵抗効果素子Ｃ１、Ｃ２の磁気記録層の平面形態を、ビット線Ｂに対して傾斜させた長方形として表したが、本発明はこれには限定されない。
【００４５】
図４は、本発明における磁気抵抗効果素子の磁気記録層の平面形態の他の具体例を表す模式図である。すなわち、磁気抵抗効果素子の磁気記録層は、例えば、同図（ａ）に表したように、長方形の一方の対角両端に突出部を付加した形状や、同図（ｂ）に表したような平行四辺形、同図（ｃ）に表したような菱形、同図（ｄ）に表したような楕円形、（ｅ）に表したようなエッジポインテッド型すなわち、両端がテーパ形状とされた形などの各種の形状とすることができる。
【００４６】
ここで、磁気記録層を図４（ａ）〜（ｃ）あるいは（ｅ）に表した形状にパターニングする場合、実際には角部が丸まる場合が多いが、そのように角部が丸まってもよい。
【００４７】
また、これらの非対称な形状は、フォトリソグラフィにおいて用いるレチクルのパターン形状を非対称形状にすることにより容易に作製できる。例えば、図４（ａ）に例示した形状の磁気抵抗効果素子は、レチクルのパターン形状を図５のようにすることによって作製できる。
【００４８】
図４に例示したいずれの形状も、ビット線Ｂの長軸に関して線対称ではない。このような形状にすると、その磁化Ｍの少なくとも一部が、ビット線Ｂの長軸に対して平行ではなく傾斜している。その結果として、図３に表したように、アステロイド曲線がビット線あるいはワード線に対して線対称ではなくなり、上下の磁気抵抗効果素子に対する中間の配線からの磁界の作用を等価でなくすることができる。その結果として、書き込みクロストークを抑制することができる。
【００４９】
またここで、磁気抵抗効果素子の磁気記録層の幅Ｄと長さＬの比Ｌ／Ｄは、１．２よりも大きいことが望ましく、長さＬの方向に一軸異方性が付与されていることが望ましい。なお、図２乃至図６においては、簡単のために、アステロイド曲線を等方的に描いたが、上述の如く磁気記録層が細長く形成された場合には、アステロイド曲線は、扁平に引き延ばされた形状を有する。但し、この場合も、図２乃至図６に関して前述したような作用効果は、同様に得られる。
【００５０】
以上、図２乃至図５に関して前述した具体例は、ビット線とワード線とを直交させ、磁気抵抗効果素子の磁気記録層の形状をこれらに対して非対称となるように設けることにより、書き込みクロストークを抑制するものである。
【００５１】
しかし、本発明はこれらの具体例には限定されず、その他にも、例えば、ビット線とワード線とを直交させず、傾斜させて交差させてもよい。
【００５２】
図６は、このようにビット線とワード線とを傾斜させた具体例を説明する模式図である。すなわち、同図（ａ）は、図１に表した上側の磁気抵抗効果素子Ｃ１のセルの平面構成を表し、同図（ｂ）は、その磁気記録層のアステロイド曲線を表す模式図である。また、図６（ｃ）は、図１に表した下側の磁気抵抗効果素子Ｃ２のセルの平面構成を表し、図６（ｄ）は、その磁気記録層のアステロイド曲線を表す模式図である。すなわち、図６においては、ワード線Ｗ１を、磁気抵抗効果素子の磁化Ｍの方向に対して斜めに傾斜させた具体例を表した。
【００５３】
このようにすると、図６（ｂ）及び（ｄ）に表したように、ワード線Ｗ１からの磁界Ｈｗ１及びＨｗ２は、磁化反転のアステロイド曲線の対称軸に対して、傾斜した方向に沿って互いに反対向きに作用する。その結果として、磁化反転のために必要とされるビット線からの磁界Ｈｂ１、Ｈｂ２に差が生ずる。
【００５４】
すなわち、上側の磁気抵抗効果素子Ｃ１の磁化Ｍを反転させるために必要とされるビット線Ｂ１からの磁界Ｈｂ１は、図６（ｂ）に表した如くである。これに対して、下側の磁気抵抗効果素子Ｃ２の磁化Ｍを反転させるために必要とされるビット線Ｂ２からの磁界Ｈｂ２は、図６（ｄ）に表した如くであり、Ｈｂ１よりも大きくなる。
【００５５】
つまり、上側の磁気抵抗効果素子Ｃ１の書き込みを行うための合成磁界Ｈｔ１は、下側の磁気抵抗効果素子Ｃ２の磁化を反転させるために必要な合成磁界Ｈｔ２よりも小さくなる。その結果として、上側の磁気抵抗効果素子Ｃ１に対して書き込みを行う際に、下側の磁気抵抗効果素子Ｃ２に対する書き込みクロストークを解消することができる。
【００５６】
なお、図６は、磁気抵抗効果素子の磁化方向Ｍに対して、ビット線はほぼ垂直とし、ワード線を斜めに傾斜させた場合を例示したが、これとは逆に、磁化方向Ｍに対して、ワード線はほぼ平行とし、ビット線を垂直ではなく斜めに傾斜させて配線しても同様の作用効果が得られる。
【００５７】
以上、図１乃至図６を参照しつつ、本発明におけるメモリセルの基本的な構成について説明した。
【００５８】
次に、本発明の磁気メモリに用いることができる磁気抵抗効果素子について説明する。磁気抵抗効果素子としては、第１の強磁性層と絶縁層と第２の強磁性層とを積層させたＴＭＲ構造の素子や、第１の強磁性層と非磁性層と第２の強磁性層とを積層させた「スピンバルブ構造」の素子などを用いることができる。
【００５９】
いずれの場合も、第１の強磁性層を、磁化方向が実質的に固定された「磁化固着層（「ピン層」などと称される場合もある）」として作用させ、第２の強磁性層を、外部からの磁界を印加することにより磁化方向を可変とした「磁気記録層」として作用させることができる。
【００６０】
また、後に詳述するように、読み出し方式によっては、第１の強磁性層を、磁化方向を可変とした「磁化自由層（「フリー層」などと称されることもある）」として作用させ、第２の強磁性層を、外部からの書き込み磁界を印加することにより磁化を記録する「磁気記録層」として作用させてもよい。
【００６１】
これらの磁気抵抗効果素子において、磁化固着層として用いることができる強磁性体としては、例えば、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）またはこれらの合金や、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（ここでＲは希土類、ＸはＣａ（カルシウム）、Ｂａ（バリウム）、Ｓｒ（ストロンチウム）のいずれかを表す）などの酸化物、あるいは、ＮｉＭｎＳｂ（ニッケル・マンガン・アンチモン）、ＰｔＭｎＳｂ（白金マンガン・アンチモン）などのホイスラー合金などを用いることができる。
【００６２】
これらの材料からなる磁化固着層は、一方向異方性を有することが望ましい。またその厚さは０．１ｎｍから１００ｎｍが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。
【００６３】
また、磁化固着層として用いる強磁性層には、反強磁性膜を付加して磁化を固着することが望ましい。そのような反強磁性膜としては、Ｆｅ（鉄）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｃｒ（クロム）−Ｍｎ（マンガン）、Ｎｉ（ニッケル）−Ｍｎ（マンガン）、Ｉｒ（イリジウム）−Ｍｎ（マンガン）、ＮｉＯ（酸化ニッケル）、Ｆｅ２Ｏ３（酸化鉄）などを挙げることができる。
【００６４】
また、これら磁性体には、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
一方、磁化固着層として、強磁性層と非磁性層の積層膜を用いても良い。例えば、強磁性層／非磁性層／強磁性層という３層構造を用いることができる。この場合、非磁性層を介して両側の強磁性層に反強磁性的な層間の相互作用が働いていることが望ましい。
【００６５】
より具体的には、磁性層を一方向に固着する方法として、Ｃｏ（Ｃｏ−Ｆｅ）／Ｒｕ（ルテニウム）／Ｃｏ（Ｃｏ−Ｆｅ）、 Ｃｏ（Ｃｏ−Ｆｅ）／Ｉｒ（イリジウム）／Ｃｏ（Ｃｏ−Ｆｅ）、 Ｃｏ（Ｃｏ−Ｆｅ）／Ｏｓ（オスニウム）／Ｃｏ（Ｃｏ−Ｆｅ）などの３層構造の積層膜を磁化固着層とし、さらに、これに隣接して反強磁性膜を設けることが望ましい。この場合の反強磁性膜としても、前述したものと同様に、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３などを用いることができる。この構造を用いると、磁化固着層の磁化がビット線やワード線からの電流磁界の影響をより受け難く、しっかりと磁化が固着される。また、磁化固着層からの漏洩磁界（stray field）を減少（あるいは調節）でき、磁化固着層を形成する２層の強磁性層の膜厚を変えることにより，磁気記録層（磁気記録層）の磁化シフトを調整することができる。
【００６６】
一方、磁気記録層（フリー層）の材料としても、磁化固着層と同様に、例えば、例えば、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）またはこれらの合金や、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（ここでＲは希土類、ＸはＣａ（カルシウム）、Ｂａ（バリウム）、Ｓｒ（ストロンチウム）のいずれかを表す）などの酸化物、あるいは、ＮｉＭｎＳｂ（ニッケル・マンガン・アンチモン）、ＰｔＭｎＳｂ（白金マンガン・アンチモン）などのホイスラー合金などを用いることができる。
【００６７】
これらの材料からなる磁気記録層としての強磁性層は、膜面に対して略平行な方向の一軸異方性を有することが望ましい。またその厚さは０．１ｎｍから１００ｎｍが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。
【００６８】
また、磁気記録層として、軟磁性層／強磁性層という２層構造、または、強磁性層／軟磁性層／強磁性層という３層構造を用いても良い。磁気記録層として、強磁性層／非磁性層／強磁性層という３層構造を用いて、強磁性層の層間の相互作用の強さを制御することにより、メモリセルである磁気記録層のセル幅がサブミクロン以下になっても、電流磁界の消費電力を増大させずに済むというより好ましい効果が得られる。
【００６９】
磁化記録層においても、これら磁性体に、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
【００７０】
一方、磁気抵抗効果素子としてＴＭＲ素子を用いる場合に、磁化固着層と磁化記録層との間に設けられる絶縁層（あるいは誘電体層）としては、Ａｌ２Ｏ３（酸化アルミニウム）、ＳｉＯ２（酸化シリコン）、ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウム）、Ｂｉ２Ｏ３（酸化ビスマス）、ＭｇＦ２（フッ化マグネシウム）、ＣａＦ２（フッ化カルシウム）、ＳｒＴｉＯ２（酸化チタン・ストロンチウム）、ＡｌＬａＯ３（酸化ランタン・アルミニウム）、Ａｌ−Ｎ−Ｏ（酸化窒化アルニウム）などの各種の絶縁体（誘電体）を用いることができる。
【００７１】
これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁層（誘電体層）の厚さは、トンネル電流が流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以下であることが望ましい。
【００７２】
このような磁気抵抗効果素子は、各種スパッタ法、蒸着法、分子線エピタキシャル法などの通常の薄膜形成手段を用いて、所定の基板上に形成することができる。この場合の基板としては、例えば、Ｓｉ（シリコン）、ＳｉＯ２（酸化シリコン）、Ａｌ２Ｏ３（酸化アルミニウム）、スピネル、ＡｌＮ（窒化アルニウム）など各種の基板を用いることができる。
【００７３】
また、基板の上に、下地層や保護層などとして、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｕ（金）、Ｔｉ（チタン）／Ｐｔ（白金）、Ｔａ（タンタル）／Ｐｔ（白金）、Ｔｉ（チタン）／Ｐｄ（パラジウム）、Ｔａ（タンタル）／Ｐｄ（パラジウム）、Ｃｕ（銅）、Ａｌ（アルミニウム）‐Ｃｕ（銅）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ｏｓ（オスミウム）などからなる層を設けてもよい。
【００７４】
以上、本発明の磁気メモリにおける磁気抵抗効果素子及びビット線とワード線の配置関係について説明した。
【００７５】
次に、本発明の磁気メモリのセル構造について具体例を挙げて説明する。
磁気メモリを半導体ＤＲＡＭよりも大容量化するためには，１セルあたり１個のトランジスタと１個の磁気抵抗効果素子を用いるアーキテクチャ（１Ｔｒ−１ＭＲアーキテクチャ）を用いることは好ましくない。何故ならば、このアーキテクチャでは、メモリアレーを積層させることが困難だからである。
【００７６】
すなわち、超大容量化メモリを実現するためには、メモリアレーを積層化できるアーキテクチャを用いて、多層化することが望ましい。
【００７７】
図７は、メモリアレーを積層化できるアーキテクチャの第１の具体例を表す模式図である。すなわち、同図は、メモリアレーの断面構造を表す。このアーキテクチャにおいては、読み出し／書き込み用ビット線Ｂに磁気抵抗効果素子Ｃが並列に接続されている。それぞれの磁気抵抗効果素子Ｃの他端には、ダイオードＤを介して読み出し／書き込み用ワード線Ｗが接続されている。
【００７８】
読み出し時には、目的の磁気抵抗効果素子Ｃに接続されているビット線Ｂとワード線Ｗとを選択トランジスタＳＴB、ＳＴWにより選択してセンスアンプＳＡにより電流を検出する。
【００７９】
また、書き込み時には、やはり目的の磁気抵抗効果素子Ｃに接続されているビット線Ｂとワード線Ｗとを選択トランジスタＳＴB、ＳＴWにより選択して、書き込み電流を流す。この際に、ビット線Ｂとワード線Ｗにそれぞれ発生する磁界を合成した書き込み磁界が磁気抵抗効果素子Ｃの磁気記録層の磁化を所定の方向に向けることにより、書き込みができる。
【００８０】
ダイオードＤは、これら読み出し時あるいは書き込み時に、マトリクス状に配線されている他の磁気抵抗効果素子Ｃを介して流れる迂回電流を遮断する役割を有する。
【００８１】
図８は、図７に表したメモリアレーを積層した状態を表す模式図である。なお、図８においては、簡単のために、ビット線Ｂ、磁気抵抗効果素子Ｃ、ダイオードＤ、ワード線Ｗのみを表し、それら以外の要素は省略した。
【００８２】
図８（ａ）は、図７に表したメモリアレーをそのまま上下に積層させた具体例を表す。つまり、各層のメモリアレーは、それぞれのビット線Ｂとワード線とを有する。そして例えば、ワード線Ｗ１は、それに接続されている磁気抵抗効果素子Ｃ１のみに対してデータの読み出しと書き込みを行うために用いられる。
【００８３】
またここで、ワード線の側壁及び下面は、軟磁性材料からなる被覆層ＳＭにより覆われていることが好ましい。これは、ワード線Ｗが発生する書き込み磁界が、同一層内及び下層において隣接する磁気抵抗効果素子に向けて漏洩するのを防ぐためである。このようにすれば、書き込みクロストークをさらに効果的に防ぐことができる。
【００８４】
またここで、被覆層ＳＭは、磁気抵抗効果素子Ｃよりも外側に設けることが望ましい。このようにすれば、ワード線Ｗからの書き込み磁界を磁気抵抗効果素子Ｃに均一に印加することができる。
【００８５】
またさらに、書き込みビット線の側面にも、同様の被覆層ＳＭを設けることにより、隣接する磁気抵抗効果素子に対するクロストークを抑制できる。
【００８６】
ここで、ワード線の材料としては、例えばＣｕ（銅）を用い、その周囲の被覆層ＳＭの材料としては、ＦｅＯｘ（酸化鉄）、ＣｏＺｎＮｂ（コバルト亜鉛ニオブ）などの磁性アモルファス材料、ＣｏＦｅＮｉ（コバルト鉄ニッケル）、ＮｉＦｅ（ニッケル鉄）、パーマロイなどの磁性合金を用いることができる。
【００８７】
一方、図８（ｂ）は、ワード線Ｗを上下のメモリアレーで共有するように積層させた具体例を表す。例えば、第１層目の磁気抵抗効果素子Ｃ１と第２層目の磁気抵抗効果素子Ｃ２は、共通のワード線Ｗ１に接続されている。このようにワード線を共通化すれば、構造が簡略化され、集積度を上げることができ、製造コストも下げることができる。
【００８８】
またこの場合、ワード線の側壁を軟磁性の被覆層ＳＭで覆うことにより、周囲の磁気抵抗効果素子に向けて書き込み磁界が漏洩するのを抑制し、書き込みクロストークをさらに効果的に防ぐことができる。
【００８９】
図９は、図８に表した積層メモリアレーの平面配置を例示する模式図である。すなわち、図９（ａ）及び（ｂ）は、図８（ａ）及び（ｂ）に表した積層メモリアレーの各層の磁気抵抗効果素子の配列形態を表す。
【００９０】
図９（ａ）に表した具体例の場合、それぞれの磁気抵抗効果素子は、図４（ａ）に表したものと同様の非対称の形状を有する。そして、これら磁気抵抗効果素子は、異なる層間において、同一の方向に配置されている。例えば、図９（ａ）において、丸印で囲んだ磁気抵抗効果素子は、それぞれ上下方向に隣接するものを表す。このように非対称形状の磁気抵抗効果素子を隣接する層間、すなわち上下方向において同一の方向に配置することにより、図３に関して前述したように、上下の磁気抵抗素子の間での書き込みクロストークを防ぐことができる。
【００９１】
一方、図９（ｂ）に表した具体例の場合も、それぞれの磁気抵抗効果素子は、やはり図４（ａ）に表したものと同様の非対称の形状を有する。但し、これらの方向を見ると、同一の層内においては交互に反対方向に配置されている。つまり、同一層内において隣接する磁気抵抗効果素子は、非対称の方向が互いに反対になるように配列されている。このように配列すると、隣接する磁気抵抗効果素子の間では磁界の作用が反対に働くため、書き込みクロストークを抑制することができる。
【００９２】
また、層間で見た場合、すなわち上下方向に見た場合には、磁気抵抗効果素子の非対称の方向が互いに同一になるように配置されている。すなわち、図９（ｂ）においても、丸印で囲んだ磁気抵抗効果素子は、それぞれ上下方向に隣接するものを表す。このように配置することにより、図３に関して前述したように、上下の磁気抵抗素子の間での書き込みクロストークを防ぐことができる。
【００９３】
また一方、図９に表した平面配置は一例に過ぎず、例えば、磁気抵抗効果素子の平面形状としては、図４に例示した形状をはじめとして各種の非対称な形状を与えることができる。つまり、磁気記録層の磁化方向の少なくとも一部がビット線あるいはワード線に対して平行でも垂直でもないものであればよい。
【００９４】
またさらに、図６に例示したように、ビット線とワード線とを垂直でなく、傾斜させて交差させることによっても、同様の効果が得られる。
【００９５】
次に、本発明の磁気メモリに採用できるアーキテクチャの第２の具体例について説明する。
【００９６】
図１０は、メモリアレーを積層化できるアーキテクチャの第２の具体例を表す模式図である。すなわち、同図は、メモリアレーの断面構造を表す。
【００９７】
このアーキテクチャにおいては、読み出し／書き込み用ビット線Ｂｗと読み出し用ビット線Ｂｒとの間に複数の磁気抵抗効果素子Ｃが並列に接続された「ハシゴ型」の構成とされている。さらに、それぞれの磁気抵抗効果素子Ｃに近接して、書き込みワード線Ｗがビット線と交差する方向に配線されている。
【００９８】
磁気抵抗効果素子への書き込みは、読み出し／書き込み用ビット線Ｂｗに書き込み電流を流すことにより発生する磁界と、書き込みワード線Ｗに書き込み電流を流すことにより発生する磁界との合成磁界を磁気抵抗効果素子の磁気記録層に作用させることにより、行うことができる。
【００９９】
一方、読み出しの際には、ビット線Ｂｗ及びＢｒの間で電圧を印加する。すると、これらの間で並列に接続されている全ての磁気抵抗効果素子に電流が流れる。この電流の合計をセンスアンプＳＡにより検出しながら、目的の磁気抵抗効果素子に近接したワード線Ｗに書き込み電流を印加して、目的の磁気抵抗効果素子の磁気記録層の磁化を所定の方向に書き換える。この時の電流変化を検出することにより、目的の磁気抵抗効果素子の読み出しを行うことができる。
【０１００】
すなわち、書き換え前の磁気記録層の磁化方向が書き換え後の磁化方向と同一であれば、センスアンプＳＡにより検出される電流は変化しない。しかし、書き換え前後で磁気記録層の磁化方向が反転する場合には、センスアンプＳＡにより検出される電流が磁気抵抗効果により変化する。このようにして書き換え前の磁気記録層の磁化方向すなわち、格納データを読み出すことができる。
【０１０１】
但し、この方法は、読み出しの際に格納データを変化させる、いわゆる「破壊読み出し」に対応する。
【０１０２】
これに対して、磁気抵抗効果素子の構成を、磁化自由層／絶縁層（非磁性層）／磁気記録層、という構造とした場合には、いわゆる「非破壊読み出し」が可能である。すなわち、この構造の磁気抵抗効果素子を用いる場合には、磁気記録層に磁化方向を記録し、読み出しの際には、磁化自由層の磁化方向を適宜変化させてセンス電流を比較することにより、磁気記録層の磁化方向を読み出すことができる。但しこの場合には、磁気記録層の磁化反転磁界よりも磁化自由層の磁化反転磁界のほうが小さくなるように設計する必要がある。
【０１０３】
図１１は、図１０に表した「はしご型」メモリアレーを積層した状態を表す模式図である。なお、図８においては、簡単のために、ビット線Ｂｗ及びＢｒ、磁気抵抗効果素子Ｃ、ワード線Ｗのみを表し、それら以外の要素は省略した。
【０１０４】
図１１（ａ）は、図１０に表したメモリアレーをそのまま上下に積層させた具体例を表す。つまり、各層のメモリアレーは、それぞれのビット線Ｂｗ、Ｂｒとワード線Ｗとを有する。そして例えば、ワード線Ｗ１は、それに接続されている磁気抵抗効果素子Ｃ１のみに対してデータの書き込みを行うために用いられる。
【０１０５】
またこの場合も、ワード線Ｗの側壁及び下面を、軟磁性の被覆層ＳＭにより覆うことにより、同一層内及び下層において隣接する磁気抵抗効果素子に向けて書き込み磁界が漏洩するのを防ぎ、書き込みクロストークをさらに効果的に抑制できる。
【０１０６】
一方、図１１（ｂ）は、ワード線Ｗを上下のメモリアレーで共有するように積層させた具体例を表す。例えば、第１層目の磁気抵抗効果素子Ｃ１と第２層目の磁気抵抗効果素子Ｃ２は、共通のワード線Ｗ１により書き込みが行われる。このようにワード線を共通化すれば、構造が簡略化され、集積度を上げることができ、製造コストも下げることができる。
【０１０７】
またこの場合、ワード線の側壁を軟磁性の被覆層ＳＭで覆うことにより、周囲の磁気抵抗効果素子に向けて書き込み磁界が漏洩するのを抑制し、書き込みクロストークをさらに効果的に防ぐことができる。ビット線Ｂｗにつていも同様である。
【０１０８】
図１０及び図１１に表した「はしご型」メモリアレーの場合も、その平面配置は、図９に表したものと同様とすることができる。すなわち、図９（ａ）に表したように、非対称形状の磁気抵抗効果素子を隣接する層間、すなわち上下方向において同一の方向に配置することにより、上下の磁気抵抗素子の間での書き込みクロストークを防ぐことができる。
【０１０９】
また、図９（ｂ）に表したように、同一層内において隣接する磁気抵抗効果素子を非対称の方向が互いに反対になるように配置することにより、これらの間の書き込みクロストークを抑制することができる。
【０１１０】
またさらに、図６に例示したように、ビット線とワード線とを垂直でなく、傾斜させて交差させることによっても、同様の効果が得られる。
【０１１１】
次に、本発明の磁気メモリに採用できるアーキテクチャの第３の具体例について説明する。
【０１１２】
図１２は、メモリアレーを積層化できるアーキテクチャの第３の具体例を表す模式図である。すなわち、同図は、メモリアレーの断面構造を表す。
【０１１３】
このアーキテクチャにおいては、読み出し／書き込み用ビット線Ｂｗに複数の磁気抵抗効果素子Ｃが並列に接続され、これら磁気抵抗効果素子の他端には、それぞれ読み出し用ビット線Ｂｒがマトリクス状に接続されている。
【０１１４】
さらに、これら読み出し用ビット線Ｂｒに近接して、書き込み用ワード線Ｗが配線されている。゜
磁気抵抗効果素子への書き込みは、読み出し／書き込み用ビット線Ｂｗに書き込み電流を流すことにより発生する磁界と、書き込みワード線Ｗに書き込み電流を流すことにより発生する磁界との合成磁界を磁気抵抗効果素子の磁気記録層に作用させることにより、行うことができる。
【０１１５】
一方、読み出しの際には、選択トランジスタＳＴ１、ＳＴ２によりビット線ＢｗとＢｒとを選択することにより、目的の磁気抵抗効果素子にセンス電流を流してセンスアンプＳＡにより検出することができる。
【０１１６】
図１３は、図１２に表したメモリアレーを積層した状態を表す模式図である。図１３においても、簡単のために、ビット線Ｂｗ及びＢｒ、磁気抵抗効果素子Ｃ、ワード線Ｗのみを表し、それら以外の要素は省略した。
【０１１７】
図１３（ａ）は、図１２に表したメモリアレーをそのまま上下に積層させた具体例を表す。つまり、各層のメモリアレーは、それぞれのビット線Ｂｗ、Ｂｒとワード線Ｗとを有する。そして例えば、ワード線Ｗ１は、それに近接する磁気抵抗効果素子Ｃ１のみに対してデータの書き込みを行うために用いられる。
【０１１８】
またこの場合も、ワード線Ｗの側壁及び下面を、軟磁性の被覆層ＳＭにより覆うことにより、同一層内及び下層において隣接する磁気抵抗効果素子に向けて書き込み磁界が漏洩するのを防ぎ、書き込みクロストークをさらに効果的に抑制できる。
【０１１９】
一方、図１３（ｂ）は、ワード線Ｗを上下のメモリアレーで共有するように積層させた具体例を表す。例えば、第１層目の磁気抵抗効果素子Ｃ１と第２層目の磁気抵抗効果素子Ｃ２は、共通のワード線Ｗ１により書き込みが行われる。このようにワード線を共通化すれば、構造が簡略化され、集積度を上げることができ、製造コストも下げることができる。
【０１２０】
またこの場合、ワード線の側壁を軟磁性の被覆層ＳＭで覆うことにより、周囲の磁気抵抗効果素子に向けて書き込み磁界が漏洩するのを抑制し、書き込みクロストークをさらに効果的に防ぐことができる。ビット線Ｂｗについても同様である。
【０１２１】
図１２及び図１３に表したメモリアレーの場合も、その平面配置は、図９に表したものと同様とすることができる。すなわち、図９（ａ）に表したように、非対称形状の磁気抵抗効果素子を隣接する層間、すなわち上下方向において同一の方向に配置することにより、上下の磁気抵抗素子の間での書き込みクロストークを防ぐことができる。
【０１２２】
また、図９（ｂ）に表したように、同一層内において隣接する磁気抵抗効果素子を非対称の方向が互いに反対になるように配置することにより、これらの間の書き込みクロストークを抑制することができる。
【０１２３】
またさらに、図６に例示したように、ビット線とワード線とを垂直でなく、傾斜させて交差させることによっても、同様の効果が得られる。
【０１２４】
次に、本発明の磁気メモリに採用できるアーキテクチャの第４の具体例について説明する。
【０１２５】
図１４は、メモリアレーを積層化できるアーキテクチャの第４の具体例を表す模式図である。すなわち、同図は、メモリアレーの断面構造を表す。
【０１２６】
このアーキテクチャは、図１２及び図１３に例示したものと類似した構成を有する。但し、読み出し用ビット線ＢｒがリードＬを介して磁気抵抗効果素子Ｃに接続され、磁気抵抗効果素子Ｃの直下には書き込み用ワード線Ｗが配線されている点が異なる。このようにすると、磁気抵抗効果素子Ｃとワード線Ｗとを図１２の構造よりも接近させることができる。その結果として、ワード線Ｗからの書き込み磁界を磁気抵抗効果素子に対してより効果的に作用させることができる。
【０１２７】
本具体例のメモリアレーの動作については、図１２に関して前述したものと同様であるので、その説明を省略する。
【０１２８】
図１５は、図１４に表したメモリアレーを積層した状態を表す模式図である。図１５においても、簡単のために、ビット線Ｂｗ及びＢｒ、磁気抵抗効果素子Ｃ、ワード線Ｗ、リードＬのみを表し、それら以外の要素は省略した。
【０１２９】
図１５（ａ）は、図１４に表したメモリアレーをそのまま上下に積層させた具体例を表す。つまり、各層のメモリアレーは、それぞれのビット線Ｂｗ、Ｂｒとワード線Ｗとを有する。そして例えば、ワード線Ｗ１は、それに近接する磁気抵抗効果素子Ｃ１のみに対してデータの書き込みを行うために用いられる。
【０１３０】
またこの場合も、ワード線Ｗの側壁及び下面を、軟磁性の被覆層ＳＭにより覆うことにより、同一層内及び下層において隣接する磁気抵抗効果素子に向けて書き込み磁界が漏洩するのを防ぎ、書き込みクロストークをさらに効果的に抑制できる。
【０１３１】
一方、図１５（ｂ）は、ワード線Ｗとビット線Ｂｒを上下のメモリアレーで共有するように積層させた具体例を表す。例えば、第１層目の磁気抵抗効果素子Ｃ１と第２層目の磁気抵抗効果素子Ｃ２は、共通のワード線Ｗ１により書き込みが行われる。また、これらは共通のビット線Ｂｒにより読み出しが行われる。このようにワード線とビット線を共通化すれば、構造が簡略化され、集積度を上げることができ、製造コストも下げることができる。
【０１３２】
またこの場合、ワード線の側壁を軟磁性の被覆層ＳＭで覆うことにより、周囲の磁気抵抗効果素子に向けて書き込み磁界が漏洩するのを抑制し、書き込みクロストークをさらに効果的に防ぐことができる。ビット線Ｂｗについても同様である。
【０１３３】
図１４及び図１５に表したメモリアレーの場合も、その平面配置は、図９に表したものと同様とすることができる。すなわち、図９（ａ）に表したように、非対称形状の磁気抵抗効果素子を隣接する層間、すなわち上下方向において同一の方向に配置することにより、上下の磁気抵抗素子の間での書き込みクロストークを防ぐことができる。
【０１３４】
また、図９（ｂ）に表したように、同一層内において隣接する磁気抵抗効果素子を非対称の方向が互いに反対になるように配置することにより、これらの間の書き込みクロストークを抑制することができる。
【０１３５】
またさらに、図６に例示したように、ビット線とワード線とを垂直でなく、傾斜させて交差させることによっても、同様の効果が得られる。
【０１３６】
【実施例】
以下、実施例を参照しつつ本発明の実施の形態についてさらに詳細に説明する。
【０１３７】
（第１の実施例）
まず、本発明の第１の実施例として、図１４に表した単純マトリックス構造のメモリアレーを基本として、３×３個のセルを有するメモリアレーを２層積層させた磁気メモリを形成した。
【０１３８】
図１６（ａ）は本実施例において製作した磁気メモリの断面図であり、図１６（ｂ）はその第１層及び第２層のメモリアレーの平面図である。
【０１３９】
この磁気メモリの構造について、その製造手順に沿って説明すれば、以下の如くである。
【０１４０】
図示しない基板上に、まず、下層のビット線Ｂｗ１として、Ａｌ−Ｃｕ（５％）／Ｔａからなる厚み１μｍの配線層をスパッタ法により成膜する。しかる後に、ＣＭＰ（Chemical Mechanical Polishing）を行い、強磁性トンネル接合を有するＴＭＲ素子Ｃ１の積層構造膜をスパッタ法により成膜した。その各層の材質及び層厚は、下側から順に、Ｔａ（５ｎｍ）／Ｒｕ（３ｎｍ）／Ｉｒ−Ｍｎ（９ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅＮｉ（２ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＩｒＭｎ（９ｎｍ）／Ｔａ（９ｎｍ）／Ｒｕ（３０ｎｍ）とした。
【０１４１】
次に、最上層のＲｕ層をハードマスクとして用い、塩素系のエッチングガスを用いたＲＩＥ（Reactive Ion Etching）により下側のＡｌＯｘ層まで積層構造膜をエッチングすることにより、ＴＭＲ素子の孤立パターンを作製した。この際に、それぞれのＴＭＲ素子が、図１６（ｂ）に表したように非対称であり、同一層内で非対称の向きが交互に配列されるようにパターニングした。
【０１４２】
その次に、イオンミリングを用いてＡｌ−Ｃｕ（５％）／Ｔａ配線まで選択的にエッチングすることより、下層のビット線Ｂｗ１を形成した。
【０１４３】
その後、絶縁体としてＳｉＯｘをスパッタ法により堆積してＣＭＰにより平坦化した後、リードＬとしての金属コンタクト層Ｍ１，Ｍ２をビット線Ｂｗ１と同様に成膜、パターニングにより形成した。さらに、この上にＳｉＯｘを堆積してＣＭＰにより平坦化を行った。
【０１４４】
その後、メッキ法を用いてＣｕ層を形成しパターニングすることにより、ワード線Ｗとビット線Ｂｒ１、Ｂｒ２を形成した。この後、ＳｉＯｘの堆積、ＣＭＰによる平坦化、成膜、パターニングなどの工程を適宜繰り返すことにより、金属コンタクト層Ｍ４、Ｍ５、ＴＭＲ素子Ｃ２、ビット線Ｂｗ２を順に形成して、図１６に表した磁気メモリを製作した。
【０１４５】
また、これとは別に、比較例として、ＴＭＲ素子をビット線Ｂｗの長軸方向に対して線対称にした長方形のＴＭＲ素子を用いた磁気メモリも作製した。
【０１４６】
これら本発明と比較例の磁気メモリは、その後、磁場を印加可能な熱処理炉に導入し、ＴＭＲ素子の磁気記録層に一軸異方性を、磁気固着層に一方向異方性をそれぞれ導入した。
【０１４７】
このようにして製作した本発明及び比較例の磁気メモリにおいて、書き込みクロストークの影響を調べる実験を行った。すなわち、１００ナノ秒の電流パルスを配線に流すことによって、下層の９つのＴＭＲ素子Ｃ１に、「０」、「１」の書きこみをに順番に行い、上層の９つのＴＭＲ素子Ｃ２については、そのたびに読み出しを行ってクロストークの影響を調べた。なおここで、ＴＭＲ素子Ｃ２の初期状態としては、全て磁化固着層と磁気記録層の磁化を平行に揃えた。
【０１４８】
図１７は、上層の９つのＴＭＲ素子Ｃ２の出力の平均値の変化を表すグラフ図である。同図から分かるように、比較例においては、下層のＴＭＲ素子Ｃ１に対する書きこみ回数が増加すると、上層のＴＭＲ素子Ｃ２の読み出し出力（すなわち抵抗値）が徐々に変化した。これは、下層のＴＭＲ素子Ｃ１に書き込みを実行する際に、上層のＴＭＲ素子Ｃ２に対してクロストークが生じているためである。
【０１４９】
これに対して、本発明によれば、下層のＴＭＲ素子Ｃ１の書き込みを繰り返しても上層のＴＭＲ素子Ｃ２の出力は変化せず、書き込みクロストークが解消されたことを実証できた。
【０１５０】
（第２の実施例）
次に、本発明の第２の実施例として、図１０に表した「はしご型」構造のメモリアレーを基本として、３×３個のセルを有するメモリアレーを２層積層させた磁気メモリを形成した。
【０１５１】
図１８（ａ）は本実施例において製作した磁気メモリの断面図であり、図１６（ｂ）はその第１層及び第２層のメモリアレーの平面図である。
【０１５２】
この磁気メモリの構造について、その製造手順に沿って説明すれば、以下の如くである。
【０１５３】
図示しない基板上に、まず、下層のビット線Ｂｗ１として、Ａｌ−Ｃｕ（５％）／Ｔａからなる厚み１μｍの配線層をスパッタ法により成膜する。しかる後に、ＣＭＰ（Chemical Mechanical Polishing）を行い、強磁性トンネル接合を有するＴＭＲ素子Ｃ１の積層構造膜をスパッタ法により成膜した。
【０１５４】
その各層の材質及び層厚は、下側から順に、Ｔａ（５ｎｍ）／Ｒｕ（３ｎｍ）／Ｐｔ−Ｍｎ（１２ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅＮｉ（２ｎｍ）／Ｒｕ（１．５ｎｍ）／ＣｏＦｅＮｉ（２ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＩｒＭｎ（９ｎｍ）／Ｔａ（９ｎｍ）／Ｒｕ（３０ｎｍ）とした。
【０１５５】
この後のプロセスは、第１実施例に関して前述したものと概略同様であるのでその説明は省略する。
【０１５６】
また、これとは別に、比較例として、ＴＭＲ素子の形状をビット線の長軸方向に対して線対称にした長方形のＴＭＲ素子を用いた磁気メモリも作成した。
【０１５７】
これら本発明と比較例の磁気メモリは、その後、磁場を印加可能な熱処理炉に導入し、ＴＭＲ素子の磁気記録層に一軸異方性を、磁気固着層に一方向異方性をそれぞれ導入した。
【０１５８】
このようにして製作した本発明及び比較例の磁気メモリにおいて、第１実施例と同様に、書き込みクロストークの影響を調べる実験を行った。すなわち、１００ナノ秒の電流パルスを配線に流すことによって、下層の９つのＴＭＲ素子Ｃ１に、「０」、「１」の書きこみをに順番に行い、上層の９つのＴＭＲ素子Ｃ２については、そのたびに読み出しを行ってクロストークの影響を調べた。なおここでも、ＴＭＲ素子Ｃ２の初期状態としては、全て磁化固着層と磁気記録層の磁化を平行に揃えた。
【０１５９】
図１９は、上層の９つのＴＭＲ素子Ｃ２の出力の平均値の変化を表すグラフ図である。同図から分かるように、比較例においては、下層のＴＭＲ素子Ｃ１に対する書きこみ回数が増加すると、上層のＴＭＲ素子Ｃ２の読み出し出力が大きく上昇した。これは、下層のＴＭＲ素子Ｃ１に書き込みを実行する際に、上層のＴＭＲ素子Ｃ２に対してクロストークが生じているためである。
【０１６０】
これに対して、本発明によれば、下層のＴＭＲ素子Ｃ１の書き込みを繰り返しても上層のＴＭＲ素子Ｃ２の出力は変化せず、書き込みクロストークが解消されたことを実証できた。
【０１６１】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気抵抗効果素子を構成する強磁性体層、絶縁膜、反強磁性体層、非磁性金属層、電極などの具体的な材料や、膜厚、形状、寸法などに関しては、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
【０１６２】
同様に、本発明の磁気メモリを構成する各要素の構造、材質、形状、寸法についても、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
【０１６３】
また、本発明は、長手磁気記録方式のみならず垂直磁気記録方式の磁気ヘッドあるいは磁気再生装置についても同様に適用して同様の効果を得ることができる。
【０１６４】
その他、本発明の実施の形態として上述した磁気メモリを基にして、当業者が適宜設計変更して実施しうるすべての磁気メモリも同様に本発明の範囲に属する。
【０１６５】
【発明の効果】
以上詳述したように、本発明によれば、メモリアレーを積層した磁気メモリにおいて、目的の磁気抵抗効果素子に対する書き込みを行うために第１の配線と第２の配線とに電流を流すことにより得られる書き込み磁界の作用が、目的の磁気抵抗効果素子と、これに隣接する上下の磁気抵抗効果素子とに対して異なるように作用させることができる。その結果として、上下の磁気抵抗効果素子の間の書き込みクロストークを解消することができる。
【０１６６】
すなわち、本発明によれば、書き込みクロストークを抑制しつつ複数のメモリアレーを積層させた高集積度の磁気メモリを実現することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の磁気メモリの単位セルを単純化して表した模式図であり、同図（ａ）は、その平面構成、（ｂ）はその断面構成を表す。
【図２】本発明を適用しない比較例を表す模式図である。
【図３】本発明の具体例の作用を説明する模式図である
【図４】本発明における磁気抵抗効果素子の磁気記録層の平面形態の他の具体例を表す模式図である。
【図５】図４（ａ）に例示した形状の磁気抵抗効果素子を形成するためのレチクルのパターン形状を表す模式図である。
【図６】ビット線とワード線とを傾斜させた具体例を説明する模式図である。
【図７】メモリアレーを積層化できるアーキテクチャの第１の具体例を表す模式図である。
【図８】図７に表したメモリアレーを積層した状態を表す模式図である。
【図９】図８に表した積層メモリアレーの平面配置を例示する模式図である。
【図１０】メモリアレーを積層化できるアーキテクチャの第２の具体例を表す模式図である。
【図１１】図１０に表した「はしご型」メモリアレーを積層した状態を表す模式図である。
【図１２】メモリアレーを積層化できるアーキテクチャの第３の具体例を表す模式図である。
【図１３】図１２に表したメモリアレーを積層した状態を表す模式図である。
【図１４】メモリアレーを積層化できるアーキテクチャの第４の具体例を表す模式図である。
【図１５】図１４に表したメモリアレーを積層した状態を表す模式図である。
【図１６】（ａ）は本発明の第１実施例において製作した磁気メモリの断面図であり、（ｂ）はその第１層及び第２層のメモリアレーの平面図である。
【図１７】上層の９つのＴＭＲ素子Ｃ２の出力の平均値の変化を表すグラフ図である。
【図１８】（ａ）は本発明の第２実施例において製作した磁気メモリの断面図であり、（ｂ）はその第１層及び第２層のメモリアレーの平面図である。
【図１９】上層の９つのＴＭＲ素子Ｃ２の出力の平均値の変化を表すグラフ図である。
【符号の説明】
Ｂ、Ｂ１〜Ｂ４ ビット線
Ｂｒ 読み出し用ビット線
Ｂｗ 書き込み／読み出し用ビット線
Ｃ 、Ｃ１〜Ｃ４磁気抵抗効果素子
Ｄ ダイオード
Ｌ リード
Ｌ１、Ｌ２ 金属コンタクト層
ＳＡ センスアンプ
ＳＭ 被覆層
ＳＴ、ＳＴb、ＳＴW 選択トランジスタ
Ｗ、Ｗ１、Ｗ２ ワード線
Claims (8)
- 第１の磁気抵抗効果素子と、
前記第１の磁気抵抗効果素子の上に延設された第１の配線と、
前記第１の配線の上に設けられた第２の磁気抵抗効果素子と、
前記第２の磁気抵抗効果素子の上において前記第１の配線と交差する方向に延設された第２の配線と、
を備え、
前記第１及び第２の磁気抵抗効果素子は同一方向の磁化異方性を有する磁気記録層を有し、
前記第１及び第２の配線に電流を流すことにより形成される磁界によって前記第２の磁気抵抗効果素子の前記磁気記録層の磁化が反転可能とされ、
前記第１及び第２の磁気抵抗効果素子の前記磁気記録層の磁化方向の少なくとも一部は前記第１及び第２の配線の少なくともいずれかに対して同一の方向に傾斜してなることを特徴とする磁気メモリ。 - マトリクス状に配置された複数の磁気抵抗効果素子を有する第１のメモリアレーと、
前記第１のメモリアレーの上に積層され、マトリクス状に配置された複数の磁気抵抗効果素子を有する第２のメモリアレーと、
を備え、
前記第１及び第２のメモリアレーのそれぞれには、その磁気抵抗効果素子の下に延設された第１の配線と、その磁気抵抗効果素子の上において前記第１の配線と交差する方向に延設された第２の配線と、が設けられ、
前記第１及び第２の配線に電流を流すことにより形成される磁界によってこれらの間に配置された磁気抵抗効果素子の磁気記録層の磁化が反転可能とされ、
前記第１及び第２のメモリアレーにおける上下の前記磁気抵抗効果素子の前記磁気記録層は同一方向の磁化異方性を有し、これら磁気記録層の磁化方向の少なくとも一部は前記第１及び第２の配線の少なくともいずれかに対して同一の方向に傾斜してなることを特徴とする磁気メモリ。 - 前記第１のメモリアレーに設けられた前記第２の配線と、前記第２のメモリアレーに設けられた前記第１の配線と、が共通化されてなることを特徴とする請求項２記載の磁気メモリ。
- 前記第１及び第２のメモリアレーのそれぞれにおいて、前記マトリクス状に配置された複数の磁気抵抗効果素子は、第１の形状に形成された磁気記録層を有する磁気抵抗効果素子と、前記第１の形状とは異なる第２の形状に形成された磁気記録層を有する磁気抵抗効果素子と、が交互に配置されてなることを特徴とする請求項２または３に記載の磁気メモリ。
- 前記磁気記録層は、前記第１及び第２の配線の少なくともいずれかの長軸に対して、非対称に形成されてなることを特徴とする請求項１〜４のいずれか１つに記載の磁気メモリ。
- 前記第１の配線と前記第２の配線とが交差する角度は、９０度以外であることを特徴とする請求項１〜３のいずれか１つに記載の磁気メモリ。
- 前記磁気記録層は、その幅Ｄと長さＬとの比Ｌ／Ｄが１．２よりも大きく、且つその長さＬの方向に沿った一軸異方性が付与されていることを特徴とする請求項１〜６のいずれか１つに記載の磁気メモリ。
- 前記第１及び第２の配線の少なくともいずれかは、その側面に軟磁性材料からなる被覆層を有することを特徴とする請求項１〜７のいずれか１つに記載の磁気メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001361340A JP4074086B2 (ja) | 2001-11-27 | 2001-11-27 | 磁気メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001361340A JP4074086B2 (ja) | 2001-11-27 | 2001-11-27 | 磁気メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163330A JP2003163330A (ja) | 2003-06-06 |
| JP4074086B2 true JP4074086B2 (ja) | 2008-04-09 |
Family
ID=19172022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001361340A Expired - Fee Related JP4074086B2 (ja) | 2001-11-27 | 2001-11-27 | 磁気メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4074086B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3769241B2 (ja) | 2002-03-29 | 2006-04-19 | 株式会社東芝 | 磁気抵抗効果素子及び磁気メモリ |
| JP4403264B2 (ja) * | 2003-06-05 | 2010-01-27 | 独立行政法人産業技術総合研究所 | 環状単磁区構造微小磁性体およびその製造方法又はそれを用いた磁気記録素子 |
| JP2005032780A (ja) | 2003-07-07 | 2005-02-03 | Tdk Corp | 磁気抵抗効果素子、これを用いた磁気ヘッド、ヘッドサスペンションアセンブリ及び磁気ディスク装置 |
| JP4742490B2 (ja) * | 2003-09-09 | 2011-08-10 | ソニー株式会社 | 磁気メモリ |
| JP4533701B2 (ja) * | 2004-08-25 | 2010-09-01 | 株式会社東芝 | 磁気メモリ |
| JP3977816B2 (ja) | 2004-03-16 | 2007-09-19 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 |
| JP2006351779A (ja) * | 2005-06-15 | 2006-12-28 | Sony Corp | メモリセル及び記憶装置 |
| JP2007027415A (ja) * | 2005-07-15 | 2007-02-01 | Toshiba Corp | 磁気記憶装置 |
| JP4557841B2 (ja) * | 2005-08-30 | 2010-10-06 | 株式会社東芝 | 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリのデータ書き込み方法、および、磁気ランダムアクセスメモリの製造方法 |
| JPWO2007099874A1 (ja) | 2006-02-27 | 2009-07-16 | 日本電気株式会社 | 磁気抵抗素子及び磁気ランダムアクセスメモリ |
| JP2007317824A (ja) | 2006-05-25 | 2007-12-06 | Tdk Corp | 磁気抵抗効果素子およびその製造方法、ならびに薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリおよび磁気ディスク装置 |
| KR101325188B1 (ko) | 2012-04-09 | 2013-11-20 | 이화여자대학교 산학협력단 | 자기 저항 메모리 |
| JP6219200B2 (ja) | 2014-02-27 | 2017-10-25 | 株式会社東芝 | 磁気装置 |
| CN112789734A (zh) * | 2019-04-08 | 2021-05-11 | Tdk株式会社 | 磁性元件、磁存储器、储备池元件、识别器及磁性元件的制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104633A (en) * | 1998-02-10 | 2000-08-15 | International Business Machines Corporation | Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices |
| US6153443A (en) * | 1998-12-21 | 2000-11-28 | Motorola, Inc. | Method of fabricating a magnetic random access memory |
| JP2001217398A (ja) * | 2000-02-03 | 2001-08-10 | Rohm Co Ltd | 強磁性トンネル接合素子を用いた記憶装置 |
| DE10053965A1 (de) * | 2000-10-31 | 2002-06-20 | Infineon Technologies Ag | Verfahren zur Verhinderung unerwünschter Programmierungen in einer MRAM-Anordnung |
| JP4458703B2 (ja) * | 2001-03-16 | 2010-04-28 | 株式会社東芝 | 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置 |
| JP3527230B2 (ja) * | 2001-06-19 | 2004-05-17 | 松下電器産業株式会社 | 磁気メモリの駆動方法 |
-
2001
- 2001-11-27 JP JP2001361340A patent/JP4074086B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003163330A (ja) | 2003-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4157707B2 (ja) | 磁気メモリ | |
| JP3863484B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP3824600B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP3583102B2 (ja) | 磁気スイッチング素子及び磁気メモリ | |
| JP3873015B2 (ja) | 磁気メモリ | |
| JP4253225B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP4080982B2 (ja) | 磁気メモリ | |
| JP4504273B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP4040414B2 (ja) | 磁気メモリ | |
| JP2003283000A (ja) | 磁気抵抗効果素子およびこれを有する磁気メモリ | |
| JP2007027575A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2007299931A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP4074086B2 (ja) | 磁気メモリ | |
| JP4005832B2 (ja) | 磁気メモリ及び磁気メモリ装置 | |
| JP3638563B2 (ja) | 磁気抵抗効果素子およびこれを用いた磁気メモリ | |
| JP3949900B2 (ja) | 磁気記憶素子、磁気記憶装置および携帯端末装置 | |
| JP2006148039A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2007036272A (ja) | 磁気メモリ | |
| JP2007281502A (ja) | 磁気メモリ及び磁気メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |