JP3736483B2 - 強磁性トンネル接合素子を用いた磁気記憶装置 - Google Patents
強磁性トンネル接合素子を用いた磁気記憶装置 Download PDFInfo
- Publication number
- JP3736483B2 JP3736483B2 JP2002077818A JP2002077818A JP3736483B2 JP 3736483 B2 JP3736483 B2 JP 3736483B2 JP 2002077818 A JP2002077818 A JP 2002077818A JP 2002077818 A JP2002077818 A JP 2002077818A JP 3736483 B2 JP3736483 B2 JP 3736483B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- tunnel junction
- ferromagnetic tunnel
- magnetic force
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 171
- 230000005294 ferromagnetic effect Effects 0.000 title claims description 93
- 230000005415 magnetization Effects 0.000 claims description 30
- 238000001514 detection method Methods 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1677—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、強磁性トンネル接合素子を用いた磁気記憶装置に関するものである。
【０００２】
【従来の技術】
近年、コンピュータの記憶装置としては、高速に書込みが可能で、書込み回数に制限がなく、しかも、不揮発性のものが望まれており、これらの性能を有する記憶装置として、固定磁化層と自由磁化層とをトンネル障壁層を介して積層することによって形成した強磁性トンネル接合素子を用いた磁気記憶装置が注目されている。
【０００３】
かかる強磁性トンネル接合素子を用いた磁気記憶装置は、強磁性トンネル接合素子が有する巨大磁気抵抗効果を利用した記憶装置であり、強磁性トンネル接合素子の自由磁化層を固定磁化層の磁化方向と同一方向に磁化した場合と自由磁化層を固定磁化層の磁化方向と反対方向に磁化した場合とでトンネル障壁層での抵抗値が異なることを利用して、自由磁化層を固定磁化層の磁化方向と同一方向に磁化するか或いは自由磁化層を固定磁化層の磁化方向と反対方向に磁化するかによって２つの異なる磁化方向の状態を形成し、かかる２つの異なる磁化方向の状態を「０」又は「１」の記憶データに対応させることによって、データを記憶するようにしたものである。
【０００４】
具体的に説明すると、強磁性トンネル接合素子を用いた磁気記憶装置は、半導体基板上に強磁性トンネル接合素子を前後及び左右に所定の間隔を開けて配設するとともに、各強磁性トンネル接合素子の上部に固定磁化層の磁化方向と直交する方向に向けて伸延するビット線を配線し、強磁性トンネル接合素子の下部に固定磁化層の磁化方向に向けて伸延する書込み用ワード線と読出し用ワード線とを配線し、さらには、ビット線と書込み用ワード線とに書込み電流発生回路をそれぞれ接続する一方、ビット線と読出し用ワード線との間に読出し抵抗検出回路を接続している。
【０００５】
そして、書込み電流発生回路で発生した電流をビット線と書込み用ワード線とにそれぞれ通電することによって、ビット線と直交するビット線磁力と書込み用ワード線に直交するワード線磁力とを発生させ、これらのビット線磁力とワード線磁力とを合成した書込み磁力を強磁性トンネル接合素子の自由磁化層に作用させ、自由磁化層を固定磁化層の磁化方向と同一方向又は反対方向に向けて磁化することによって、強磁性トンネル接合素子への記憶データの書込みが行われる。
【０００６】
一方、ビット線と読出し用ワード線との間に所定の電圧を印加した時に強磁性トンネル接合素子を流れる電流の大きさからトンネル障壁層での抵抗値を読出し抵抗検出回路で検出し、かかる抵抗値に基づいて自由磁化層の磁化方向を判定することによって、強磁性トンネル接合素子での記憶データの読出しが行われる。
【０００７】
上記構成の磁気記憶装置において強磁性トンネル接合素子に記憶データを書込む際には、自由磁化層に所定の大きさ以上の書込み磁力を作用させなければ、自由磁化層を磁化することができず、したがって、強磁性トンネル接合素子に記憶データを書込むことができなかった。
【０００８】
これを図９に示す記憶状態説明図を用いて説明する。かかる記憶状態説明図は、ワード線磁力の大きさを横軸にとり、ビット線磁力の大きさを縦軸にとり、ワード線磁力とビット線磁力との合成である書込み磁力の方向によって記憶データが「０」又は「１」のいずれかになるのかを示した図であり、書込み磁力が横軸よりも上方に向いている場合には記憶データ「０」が記憶され、書込み磁力が横軸よりも下方に向いている場合には記憶データ「１」が記憶されていることを示している。
【０００９】
かかる記憶状態説明図において、書込み磁力が原点を中心としたアステロイド曲線で囲まれた領域（これを「記憶不能領域」と呼ぶ。）にある場合には、書込み磁力の大きさが小さすぎて自由磁化層を磁化することができず、強磁性トンネル接合素子に記憶データを書込むことができなかった。
【００１０】
そのため、従来においては、書込み磁力がアステロイド曲線で囲まれた記憶不能領域よりも外側になるように書込み磁力の大きさを設定し、かかる書込み磁力を発生させるのに必要な電流をビット線や書込み用ワード線にそれぞれ通電していた。
【００１１】
しかも、従来においては、書込み電流発生回路を簡略化するために、書込む記憶データが「０」か「１」かに拘らずビット線や書込み用ワード線に通電する電流の大きさを一定にし、ビット線への通電方向だけを反転させることによって記憶データの書込みを行っていた。
【００１２】
【発明が解決しようとする課題】
ところが、強磁性トンネル接合素子の記憶不能領域は、強磁性トンネル接合素子の製造プロセス上の理由により記憶状態説明図上で上下左右にずれることがあり、設計上は記憶不能領域よりも外側になる書込み磁力の大きさであっても、実際には記憶不能領域内になってしまい、強磁性トンネル接合素子に記憶データを書込むことができないおそれがあった。
【００１３】
そして、従来の強磁性トンネル接合素子を用いた磁気記憶装置にあっては、強磁性トンネル接合素子の記憶不能領域が多少ずれた場合でも、書込み磁力の大きさにある程度のマージンを加えることにより書込み磁力を自由磁化層に作用させて強磁性トンネル接合素子に記憶データを書込めるようにしていた。ここでは、ビット線や書込み用ワード線に変動しない一定の大きさの電流を通電することによるマージンを加えて書込み磁力を発生していた。
【００１４】
すなわち、従来の強磁性トンネル接合素子を用いた磁気記憶装置にあっては、書込み磁力の大きさを変更することができない構成となっていたため、必要以上の電流をビット線や書込み用ワード線に通電することによって自由磁化層を磁化するのに十分すぎる書込み磁力を発生させており、これにより、書込み時にビット線やワード線に通電する電流が増大し、磁気記憶装置の消費電力が増大していた。
【００１５】
そこで、本発明では、強磁性トンネル接合素子の記憶不能領域がずれた場合であっても、書込み磁力の大きさが記憶不能領域の外側になるように書込み磁力の大きさを変更することができる強磁性トンネル接合素子を用いた磁気記憶装置を提供することを目的としている。
【００１６】
【課題を解決するための手段】
すなわち、本発明では、トンネル障壁層を介して固定磁化層と自由磁化層とを積層した強磁性トンネル接合素子と、この強磁性トンネル接合素子の上部に固定磁化層の磁化方向と直交する方向に向けて伸延させて設けたビット線と、強磁性トンネル接合素子の下部に固定磁化層の磁化方向に向けて伸延させて設けたビット線書込み用ワード線及び読出し用ワード線と、ビット線と書込み用ワード線にそれぞれ接続した書込み電流発生回路と、ビット線と読出し用ワード線との間に接続した読出し抵抗検出回路と、書込み電流発生回路を制御して強磁性トンネル接合素子にデータを記憶させる一方、読出し抵抗検出回路を制御して強磁性トンネル接合素子に記憶されたデータを読出す制御回路とを備えた強磁性トンネル接合素子を用いた磁気記憶装置において、制御回路は、書込み電流発生回路からビット線及び書込みワード線に出力する電流値を増減させることにより自由磁化層を磁化するための書込み磁力の大きさを変更して、それぞれ異なる書込み磁力で所定のデータを強磁性トンネル接合素子に記憶させるとともに、書込みに用いた書込み磁力を生じさせるビット線の電流値と書込みワード線の電流値を記憶する一方、制御回路は、強磁性トンネル接合素子に記憶したデータを読出して、そのデータの書き込みに用いた書込み磁力で記憶されたデータと比較することにより、データの書き込みが可能となる書込み磁力の大きさを検出し、検出した書込み磁力のうちで書込み時の消費電力が最も小さくなるビット線の電流値と書込みワード線の電流値を書込み用の電流値として設定すべく構成した。
【００１９】
【発明の実施の形態】
本発明に係る強磁性トンネル接合素子を用いた磁気記憶装置は、半導体基板上に複数の強磁性トンネル接合素子を前後及び左右に所定の間隔を開けて形成するとともに、各強磁性トンネル接合素子の上部に固定磁化層の磁化方向と直交する方向に向けて伸延するビット線を配線し、強磁性トンネル接合素子の下部に固定磁化層の磁化方向に向けて伸延する書込み用ワード線と読出し用ワード線とを配線し、さらには、ビット線と書込み用ワード線とに書込み電流発生回路をそれぞれ接続する一方、ビット線と読出し用ワード線との間に読出し抵抗検出回路を接続したものである。
【００２０】
そして、書込み電流発生回路で発生した電流をビット線と書込み用ワード線とにそれぞれ通電することによって、ビット線と直交するビット線磁力と書込み用ワード線に直交するワード線磁力とを発生させ、これらのビット線磁力とワード線磁力とを合成した書込み磁力を強磁性トンネル接合素子の自由磁化層に作用させ、自由磁化層を固定磁化層の磁化方向と同一方向又は反対方向に向けて磁化することによって、強磁性トンネル接合素子に記憶データの書込みを行うものである。
【００２１】
一方、ビット線と読出し用ワード線との間に所定の電圧を印加した時に強磁性トンネル接合素子を流れる電流の大きさからトンネル障壁層での抵抗値を読出し抵抗検出回路で検出し、かかる抵抗値に基づいて自由磁化層の磁化方向を判定することによって、強磁性トンネル接合素子に書込んだ記憶データの読出しを行うものである。
【００２２】
このように、強磁性トンネル接合素子を用いた磁気記憶装置は、強磁性トンネル接合素子に書込み磁力を作用させることによって強磁性トンネル接合素子に記憶データの書込みを行うとともに、強磁性トンネル接合素子の抵抗値を検出することによって強磁性トンネル接合素子に書込まれた記憶データの読出しを行うように構成したものである。
【００２３】
しかも、本発明に係る書込み電流発生回路は、ビット線や書込み用ワード線に通電する電流値を予め設定した値に増減することができるように構成しており、これにより、強磁性トンネル接合素子に作用させる書込み磁力の大きさを設定した値に変更することができるようにしている。
【００２４】
かかる書込み電流発生回路によって発生する書込み磁力の大きさは、書込み電流発生回路に接続された制御回路で設定するようにしている。
【００２５】
そして、制御回路は、外部からの設定信号に基づいて書込み磁力の大きさを設定できるようになっており、設定された書込み磁力の大きさは制御回路の内部に設けたメモリで記憶するようにしている。
【００２６】
また、制御回路は、強磁性トンネル接合素子に記憶データの書込みを行った後に強磁性トンネル接合素子から記憶データを読出し、書込んだ記憶データと読出した記憶データとを比較することによって記憶データの書込みが可能か否かを判定する処理を大きさを変えた複数の書込み磁力を用いて行い、その後、書込み可能な書込み磁力の大きさのうちで書込み時の消費電力が最も小さくなる値に書込み磁力の大きさを設定することができるようになっている。
【００２７】
このように、本発明では、書込み磁力の大きさを変更できるようにしているため、強磁性トンネル接合素子の記憶不能領域がずれた場合に、書込み磁力の大きさを変更することによって書込み磁力の大きさが記憶不能領域の外側になるようにすることができ、強磁性トンネル接合素子に確実に記憶データを書込むことができる。
【００２８】
しかも、書込み磁力の大きさを外部から設定することができるようになっているため、外部磁場の影響や強磁性トンネル接合素子及びその周辺素子の劣化や動作温度等の理由によって最適な書込み磁力の大きさが変化しても、書込み磁力の大きさを装置外部から自由に設定することができ、これにより、強磁性トンネル接合素子に確実に記憶データを書込むことができる。
【００２９】
また、書込み可能な磁力の大きさのうち書込み時の消費電力が最も小さくなる値に書込み磁力の大きさを設定することができるようになっているため、磁気記憶装置の消費電力を低減することができる。
【００３０】
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
【００３１】
本発明に係る磁気記憶装置１は、例えば「０」又は「１」といった２つの異なる記憶データを記憶するための記憶素子として強磁性トンネル接合素子２を用いたものである。
【００３２】
まず、強磁性トンネル接合素子２の構造について説明すると、図１に示すように、強磁性トンネル接合素子２は、薄膜状の固定磁化層３と薄膜状の自由磁化層４とをトンネル障壁層５を介して積層したものである。
【００３３】
ここで、固定磁化層３は、強磁性体（例えば、CoFe）からなり、常に一定の方向に向けて磁化されている。また、自由磁化層４は、強磁性体（例えば、NiFe）からなり、固定磁化層３の磁化方向と同一方向（平行方向）又は反対方向（反平行方向）に向けて磁化されている。さらに、トンネル障壁層５は、絶縁体（例えば、Al2O3）からなる。
【００３４】
次に、強磁性トンネル接合素子２を用いた磁気記憶装置１の構成について説明すると、磁気記憶装置１は、図２に示すように、半導体基板上に複数の強磁性トンネル接合素子２を前後及び左右に所定の間隔を開けて形成するとともに、各強磁性トンネル接合素子２の上部に固定磁化層３の磁化方向と直交する方向に向けて伸延するビット線６を配線し、強磁性トンネル接合素子２の下部に固定磁化層３の磁化方向に向けて伸延する書込み用ワード線７と読出し用ワード線８とを配線し、さらには、ビット線６及び書込み用ワード線７の両端部に書込み電流発生回路９をそれぞれ接続する一方、ビット線６に読出し抵抗検出回路10を接続している。
【００３５】
各強磁性トンネル接合素子２は、等価回路で示すと図３に示す構成となっており、ビット線６と読出し用ワード線８との間にゲートトランジスタ11と可変抵抗12とが直列接続され、同可変抵抗12がビット線６と書込み用ワード線７との交差部に配置された構成となっている。
【００３６】
そして、各強磁性トンネル接合素子２へのデータの書込みは、書込み用ワード線７に通電することにより同書込み用ワード線７に直交するワード線磁力13を発生させるとともに、ビット線６に通電することにより同ビット線６に直交するビット線磁力14を発生させ、これらのワード線磁力13とビット線磁力14との合成である書込み磁力15を自由磁化層４に作用させることによって行う（図１参照）。
【００３７】
一方、各強磁性トンネル接合素子２からのデータの読出しは、読出し用ワード線８に通電することによりゲートトランジスタ11をＯＮ状態とすることによってトンネル障壁層５からビット線８へと電流を流し、かかる電流値から読出し抵抗検出回路10でトンネル障壁層５の抵抗値を検出し、その抵抗値が参照値よりも高いか低いかにより記憶されていたデータを判定することによって行う。
【００３８】
かかる強磁性トンネル接合素子２は、図２に示すように、半導体基板状の格子状に複数個が配列されており、複数個の強磁性トンネル接合素子２のうちの１個の強磁性トンネル接合素子２に対して上述したデータの書込みや読出しを行うようにしている。
【００３９】
すなわち、磁気記憶装置１では、行方向の強磁性トンネル接合素子２を選択するための行アドレスデコーダ16と列方向の強磁性トンネル接合素子２を選択するための列アドレスデコーダ17とによって１個の強磁性トンネル接合素子２を選択するようにしており、これらの行アドレスデコーダ16と列アドレスデコーダ17を制御回路18に行アドレス信号線19と列アドレス信号線20を介して接続し、制御回路18からの行アドレス信号と列アドレス信号に基づいて行アドレスデコーダ16と列アドレスデコーダ17とが制御される。
【００４０】
制御回路18は、書込み電流発生回路９に書込み制御信号線21〜24を介して接続されているとともに、読出し抵抗検出回路10に読出しデータ入力線25を介して接続されている。また、制御回路18には、８ビットの外部制御信号線26が接続されている。尚、読出し抵抗検出回路10は、列アドレスデコーダ16にセンス線27を介して接続されている。
【００４１】
かかる書込み電流発生回路９は、制御回路18からの書込み制御信号21〜24に基づいてビット線６や書込みワード線７に通電する電流を増減させ、これにより、書込み磁力15の大きさを変更できるように構成している。その具体的構成について以下に説明する。尚、以下においては、ビット線６に通電する電流を増減させる回路についてのみ説明するが、書込みワード線７にも同様の回路が接続される。
【００４２】
書込み電流発生回路９は、図４に示すように、ビット線８の一端にＰ型ＦＥＴ28とＮ型ＦＥＴ29とを接続するとともに、ビット線８の他端にＰ型ＦＥＴ30とＮ型ＦＥＴ31とを接続し、これらのＦＥＴ28〜31のゲート電極に書込み制御信号21,22を接続し、さらには、これらのＦＥＴ28〜31と電源VDD又はグランドGNDとの間に可変電圧源32〜35を接続し、これらの可変電圧源32〜35にも書込み制御信号21,22を接続している。
【００４３】
そして、書込み電流発生回路９は、書込み制御信号21,22に基づいてＰ型ＦＥＴ28及びＮ型ＦＥＴ31、又はＮ型ＦＥＴ29及びＰ型ＦＥＴ30のいずれか一方のみをＯＮ状態とするとともに、書込み制御信号21,22に基づいて可変電圧源32〜35の電圧を変更することによってＦＥＴ28〜31のソース電圧と基盤バイアスとを変更し、これにより、ビット線８に通電される電流値を変更するようにしている。このように、ビット線８に通電される電流値を変更することで、ビット線磁力14の大きさが変更され、同様に書込み用ワード線９に通電される電流値を変更することでワード線磁力13の大きさが変更され、これらのワード線磁力13とビット線磁力14との合成である書込み磁力15の大きさが変更される。
【００４４】
尚、可変電圧源32〜35は、書込み制御信号21,22を介して制御回路18に接続し、同制御回路18で制御可能としているが、これを手動的に調整できるように構成してもよい。
【００４５】
このように、書込み磁力15の大きさを変更可能にする書込み電流発生回路としては、図５〜図７に示す構成とすることもできる。
【００４６】
図５に示す書込み電流発生回路9aは、ビット線８の一端に電源VDDに接続したＰ型ＦＥＴ36とグランドGNDに接続したＮ型ＦＥＴ37とを接続するとともに、ビット線８の他端に電源VDDに接続したＰ型ＦＥＴ38とグランドGNDに接続したＮ型ＦＥＴ39とを接続し、これらのＦＥＴ36〜39のゲート電極に書込み制御信号21,22を接続するとともに、これらのＦＥＴ36〜39とゲート電極に可変電圧源40〜43を接続し、これらの可変電圧源40〜43にも書込み制御信号21,22を接続している。
【００４７】
そして、書込み電流発生回路9aは、書込み制御信号21,22に基づいてＰ型ＦＥＴ36及びＮ型ＦＥＴ39、又はＮ型ＦＥＴ37及びＰ型ＦＥＴ38のいずれか一方のみをＯＮ状態とするとともに、書込み制御信号21,22に基づいて可変電圧源40〜43の電圧を変更することによってＦＥＴ36〜39の基盤バイアスを変更し、これにより、ビット線８に通電される電流値を変更し、上記したと同様にして書込み磁力15の大きさが変更される。尚、この場合も、可変電圧源40〜43を手動的に調整できるように構成してもよい。
【００４８】
図６に示す書込み電流発生回路9bは、ビット線８の一端に電源VDDに接続したＰ型ＦＥＴ44とグランドGNDに接続したＮ型ＦＥＴ45とを接続するとともに、ビット線８の他端に電源VDDに接続したＰ型ＦＥＴ46とグランドGNDに接続したＮ型ＦＥＴ47とを接続し、これらのＦＥＴ44,45とＦＥＴ46,47のゲート電極に可変電圧源48,49をそれぞれ接続し、これらの可変電圧源48,49に書込み制御信号21,22を接続している。
【００４９】
そして、書込み電流発生回路9bは、書込み制御信号21,22に基づいてＰ型ＦＥＴ36及びＮ型ＦＥＴ39、又はＮ型ＦＥＴ37及びＰ型ＦＥＴ38のいずれか一方のみをＯＮ状態とするとともに、書込み制御信号21,22に基づいて可変電圧源48,49の電圧を変更することによってＦＥＴ44〜47のゲート電極に印加する電圧を変更し、これにより、ビット線８に通電される電流値を変更し、上記したと同様にして書込み磁力15の大きさが変更される。尚、この場合も、可変電圧源48,49を手動的に調整できるように構成してもよい。
【００５０】
図７に示す書込み電流発生回路9cは、ビット線８の一端に電源VDDに接続したＰ型ＦＥＴ50とグランドGNDに接続したＮ型ＦＥＴ51、及び電源VDDに接続したＰ型ＦＥＴ52とグランドGNDに接続したＮ型ＦＥＴ53とを接続するとともに、ビット線８の他端にも電源VDDに接続したＰ型ＦＥＴ54とグランドGNDに接続したＮ型ＦＥＴ55、及び電源VDDに接続したＰ型ＦＥＴ56とグランドGNDに接続したＮ型ＦＥＴ57とを接続し、これらのＦＥＴ50〜53とＦＥＴ54〜57のゲート電極にスイッチング回路58,59をそれぞれ接続し、これらのスイッチング回路58,59に書込み制御信号21,22を接続している。
【００５１】
そして、書込み電流発生回路9cは、書込み制御信号21,22に基づいてスイッチング回路58,59で選択したＰ型ＦＥＴ50,52及びＮ型ＦＥＴ55,57の一方又は両方、又はＮ型ＦＥＴ51,53及びＰ型ＦＥＴ54,56の一方又は両方のみをＯＮ状態とすることによってビット線８に通電される電流値を変更し、上記したと同様にして書込み磁力15の大きさが変更される。尚、この場合も、スイッチング回路58,59を手動的に調整できるように構成してもよい。
【００５２】
上記した制御回路18には、８ビットの外部制御信号線26が接続されており、かかる外部制御信号線26から入力された外部制御信号に基づいて制御回路18で書込み制御信号線21〜24を生成し、また、制御回路18に内蔵したメモリに外部制御信号を記憶しておくことができる。すなわち、外部制御信号によって書込み制御信号線21〜24を生成させ、ビット線８や書込み用ワード線９に通電する電流値を変更することで、書込み磁力15の大きさを外部から変更できるようにしている。尚、外部制御信号を記憶するメモリは、制御回路18に内蔵したものに限られず、制御回路18の外部に接続したものであってもよく、また、揮発性メモリでも不揮発性メモリでもよく、さらには、フューズのように不揮発性メモリとして機能するものでもよい。
【００５３】
また、制御回路18には、書込み時の消費電力が小さくなる値に書込み磁力の大きさを設定するように構成している。
【００５４】
すなわち、制御回路18は、ビット線８と書込み用ワード線９とに通電する電流値を順次変更することによって書込み磁力15の大きさを変更しながら、各書込み磁力15の大きさで強磁性トンネル接合素子２に記憶データの書込みが行えるか否かを判定し、その結果、記憶データの書込みが行える複数通りの書込み磁力15の大きさを記憶し、さらに、それらの書込み磁力15の大きさを発生させるのに要する消費電力を算出し、最も消費電力が小さくなる場合の書込み磁力15でその後の記憶データの書込みを行うようにしている。
【００５５】
例えば、記憶データ「０」を書込む際の書込み磁力15の大きさを決定する場合について図８を参照しながら説明すると、制御回路18の書込み制御信号によってビット線８に通電する電流値をΔIBLごとに設定でき、書込み用ワード線９に通電する電流値をΔIWLごとに設定できることとし、まず、強磁性トンネル接合素子２に記憶データ「１」を書込んでおく。
【００５６】
次に、書込み用ワード線に通電する電流値を最小値であるΔIWLに設定するとともに、ビット線８に通電する電流値を最大値に設定し、その状態の書込み磁力15（図８中、符合Ａで示す書込み磁力）で記憶データ「０」を書込む。
【００５７】
次に、強磁性トンネル接合素子２から記憶データを読出し、読出した記憶データと書込んだ記憶データ「０」とを比較し、読出した記憶データが書込んだ記憶データ「０」と同一の場合には、その書込み磁力15の大きさで記憶データの書込みが可能であると判定し、その場合のビット線８に通電する電流値と書込み用ワード線９に通電する電流値とから書込み時の消費電力を算出し、それらの値を記憶しておく。
【００５８】
次に、再び強磁性トンネル接合素子２に記憶データ「１」を書込み、その後、書込み用ワード線に通電する電流値はΔIWLに固定したまま、ビット線８に通電する電流値を最大値からΔIBLづつ段階的に減少させていき、そのたびごとにその状態の書込み磁力15で記憶データ「０」を書込むとともに、強磁性トンネル接合素子２から記憶データを読出し、読出した記憶データと書込んだ記憶データ「０」とを比較し、読出した記憶データが書込んだ記憶データ「０」と同一とならない、すなわち、その書込み磁力15（図８中、符合Ｂで示す書込み磁力）の大きさで記憶データの書込みが不可能となるまで繰り返し行う。
【００５９】
次に、ビット線に通電する電流値を固定したまま、書込み用ワード線９に通電する電流値をΔIWLづつ段階的に増加させていき、そのたびごとにその状態の書込み磁力15で記憶データ「０」を書込むとともに、強磁性トンネル接合素子２から記憶データを読出し、読出した記憶データと書込んだ記憶データ「０」とを比較し、読出した記憶データが書込んだ記憶データ「０」と同一となる、すなわち、その書込み磁力15（図８中、符合Ｃで示す書込み磁力）の大きさで記憶データの書込みが可能となるまで繰り返し行う。
【００６０】
次に、書込み可能となった場合のビット線８に通電する電流値と書込み用ワード線９に通電する電流値とから書込み時の消費電力を算出し、それらの値を記憶しておく。
【００６１】
このように、書込み可能な状態からビット８に通電する電流値を徐々に減少させることによって書込み不可能な状態にし、次に、その書込み不可能な状態から書込み用ワード線９に通電する電流値を徐々に増加させることによって書き込み可能な状態にし、その書込み可能な状態での消費電力を算出する処理を繰り返し行うことで、図８に示すように、符合Ａ〜Ｇで示す書込み磁力15のうちで符合Ａ、Ｃ、Ｅ、Ｇで示す書込み磁力15であれば書込み可能であることが判定され、それらの書込み磁力15のうちで書込み時の消費電力が最も小さくなる書込み磁力15（例えば、符合Ｅで示す書込み磁力）を選択することができる。
【００６２】
尚、上記説明では、図８の第一象限について説明したが、同様にして第二象限についても行うことができ、また、記憶データ「１」についても同様にして行える。
【００６３】
また、１個の強磁性トンネル接合素子２の場合について説明したが、同様にして全ての強磁性トンネル接合素子２について行うことができる。そして、全ての強磁性トンネル接合素子２に対して書込み可能な書込み磁力15のうちで最も消費電力が小さくなる書込み磁力15の大きさに設定してもよく、或いは、各強磁性トンネル接合素子２ごとに消費電力が最も小さくなる書込み磁力15の大きさを記憶しておくことによって、各強磁性トンネル接合素子２ごとに書込み磁力15の大きさを変えるようにしてもよく、この場合には、磁気記憶装置１の装置全体での消費電力をより一層低減することができる。
【００６４】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００６５】
すなわち、本発明では、制御回路が、書込み電流発生回路からビット線及び書込みワード線に出力する電流値を増減させることにより自由磁化層を磁化するための書込み磁力の大きさを変更して、それぞれ異なる書込み磁力で所定のデータを強磁性トンネル接合素子に記憶させるとともに、書込みに用いた書込み磁力を生じさせるビット線の電流値と書込みワード線の電流値を記憶する一方、制御回路は、強磁性トンネル接合素子に記憶したデータを読出して、そのデータの書き込みに用いた書込み磁力で記憶されたデータと比較することにより、データの書き込みが可能となる書込み磁力の大きさを検出し、検出した書込み磁力のうちで書込み時の消費電力が最も小さくなるビット線の電流値と書込みワード線の電流値を書込み用の電流値として設定することによって、強磁性トンネル接合素子の記憶不能領域がずれた場合に、書込み磁力の大きさを変更することによって書込み磁力の大きさが記憶不能領域の外側になるようにすることができ、強磁性トンネル接合素子に確実に記憶データを書込むことができる。
【００６７】
特に、書込み可能な磁力の大きさのうち書込み時の消費電力が最も小さくなる値に書込み磁力の大きさを設定しているため、磁気記憶装置の消費電力を低減することができる。
【図面の簡単な説明】
【図１】強磁性トンネル接合素子を示す説明図。
【図２】強磁性トンネル接合素子を用いた磁気記憶装置を示す説明図。
【図３】強磁性トンネル接合素子の等価回路を示す回路図。
【図４】書込み電流発生回路を示す回路図。
【図５】他の書込み電流発生回路を示す回路図。
【図６】他の書込み電流発生回路を示す回路図。
【図７】他の書込み電流発生回路を示す回路図。
【図８】書込み電流の決定方法を示す説明図。
【図９】強磁性トンネル接合素子の状態説明図。
【符号の説明】
１ 磁気記憶装置
２ 強磁性トンネル接合素子
３ 固定磁化層
４ 自由磁化層
５ トンネル障壁層
６ ビット線
７ 書込み用ワード線
８ 読出し用ワード線
９ 書込み電流発生回路
10 読出し抵抗検出回路
13 ワード線磁力
14 ビット線磁力
15 書込み磁力
18 制御回路
【発明の属する技術分野】
本発明は、強磁性トンネル接合素子を用いた磁気記憶装置に関するものである。
【０００２】
【従来の技術】
近年、コンピュータの記憶装置としては、高速に書込みが可能で、書込み回数に制限がなく、しかも、不揮発性のものが望まれており、これらの性能を有する記憶装置として、固定磁化層と自由磁化層とをトンネル障壁層を介して積層することによって形成した強磁性トンネル接合素子を用いた磁気記憶装置が注目されている。
【０００３】
かかる強磁性トンネル接合素子を用いた磁気記憶装置は、強磁性トンネル接合素子が有する巨大磁気抵抗効果を利用した記憶装置であり、強磁性トンネル接合素子の自由磁化層を固定磁化層の磁化方向と同一方向に磁化した場合と自由磁化層を固定磁化層の磁化方向と反対方向に磁化した場合とでトンネル障壁層での抵抗値が異なることを利用して、自由磁化層を固定磁化層の磁化方向と同一方向に磁化するか或いは自由磁化層を固定磁化層の磁化方向と反対方向に磁化するかによって２つの異なる磁化方向の状態を形成し、かかる２つの異なる磁化方向の状態を「０」又は「１」の記憶データに対応させることによって、データを記憶するようにしたものである。
【０００４】
具体的に説明すると、強磁性トンネル接合素子を用いた磁気記憶装置は、半導体基板上に強磁性トンネル接合素子を前後及び左右に所定の間隔を開けて配設するとともに、各強磁性トンネル接合素子の上部に固定磁化層の磁化方向と直交する方向に向けて伸延するビット線を配線し、強磁性トンネル接合素子の下部に固定磁化層の磁化方向に向けて伸延する書込み用ワード線と読出し用ワード線とを配線し、さらには、ビット線と書込み用ワード線とに書込み電流発生回路をそれぞれ接続する一方、ビット線と読出し用ワード線との間に読出し抵抗検出回路を接続している。
【０００５】
そして、書込み電流発生回路で発生した電流をビット線と書込み用ワード線とにそれぞれ通電することによって、ビット線と直交するビット線磁力と書込み用ワード線に直交するワード線磁力とを発生させ、これらのビット線磁力とワード線磁力とを合成した書込み磁力を強磁性トンネル接合素子の自由磁化層に作用させ、自由磁化層を固定磁化層の磁化方向と同一方向又は反対方向に向けて磁化することによって、強磁性トンネル接合素子への記憶データの書込みが行われる。
【０００６】
一方、ビット線と読出し用ワード線との間に所定の電圧を印加した時に強磁性トンネル接合素子を流れる電流の大きさからトンネル障壁層での抵抗値を読出し抵抗検出回路で検出し、かかる抵抗値に基づいて自由磁化層の磁化方向を判定することによって、強磁性トンネル接合素子での記憶データの読出しが行われる。
【０００７】
上記構成の磁気記憶装置において強磁性トンネル接合素子に記憶データを書込む際には、自由磁化層に所定の大きさ以上の書込み磁力を作用させなければ、自由磁化層を磁化することができず、したがって、強磁性トンネル接合素子に記憶データを書込むことができなかった。
【０００８】
これを図９に示す記憶状態説明図を用いて説明する。かかる記憶状態説明図は、ワード線磁力の大きさを横軸にとり、ビット線磁力の大きさを縦軸にとり、ワード線磁力とビット線磁力との合成である書込み磁力の方向によって記憶データが「０」又は「１」のいずれかになるのかを示した図であり、書込み磁力が横軸よりも上方に向いている場合には記憶データ「０」が記憶され、書込み磁力が横軸よりも下方に向いている場合には記憶データ「１」が記憶されていることを示している。
【０００９】
かかる記憶状態説明図において、書込み磁力が原点を中心としたアステロイド曲線で囲まれた領域（これを「記憶不能領域」と呼ぶ。）にある場合には、書込み磁力の大きさが小さすぎて自由磁化層を磁化することができず、強磁性トンネル接合素子に記憶データを書込むことができなかった。
【００１０】
そのため、従来においては、書込み磁力がアステロイド曲線で囲まれた記憶不能領域よりも外側になるように書込み磁力の大きさを設定し、かかる書込み磁力を発生させるのに必要な電流をビット線や書込み用ワード線にそれぞれ通電していた。
【００１１】
しかも、従来においては、書込み電流発生回路を簡略化するために、書込む記憶データが「０」か「１」かに拘らずビット線や書込み用ワード線に通電する電流の大きさを一定にし、ビット線への通電方向だけを反転させることによって記憶データの書込みを行っていた。
【００１２】
【発明が解決しようとする課題】
ところが、強磁性トンネル接合素子の記憶不能領域は、強磁性トンネル接合素子の製造プロセス上の理由により記憶状態説明図上で上下左右にずれることがあり、設計上は記憶不能領域よりも外側になる書込み磁力の大きさであっても、実際には記憶不能領域内になってしまい、強磁性トンネル接合素子に記憶データを書込むことができないおそれがあった。
【００１３】
そして、従来の強磁性トンネル接合素子を用いた磁気記憶装置にあっては、強磁性トンネル接合素子の記憶不能領域が多少ずれた場合でも、書込み磁力の大きさにある程度のマージンを加えることにより書込み磁力を自由磁化層に作用させて強磁性トンネル接合素子に記憶データを書込めるようにしていた。ここでは、ビット線や書込み用ワード線に変動しない一定の大きさの電流を通電することによるマージンを加えて書込み磁力を発生していた。
【００１４】
すなわち、従来の強磁性トンネル接合素子を用いた磁気記憶装置にあっては、書込み磁力の大きさを変更することができない構成となっていたため、必要以上の電流をビット線や書込み用ワード線に通電することによって自由磁化層を磁化するのに十分すぎる書込み磁力を発生させており、これにより、書込み時にビット線やワード線に通電する電流が増大し、磁気記憶装置の消費電力が増大していた。
【００１５】
そこで、本発明では、強磁性トンネル接合素子の記憶不能領域がずれた場合であっても、書込み磁力の大きさが記憶不能領域の外側になるように書込み磁力の大きさを変更することができる強磁性トンネル接合素子を用いた磁気記憶装置を提供することを目的としている。
【００１６】
【課題を解決するための手段】
すなわち、本発明では、トンネル障壁層を介して固定磁化層と自由磁化層とを積層した強磁性トンネル接合素子と、この強磁性トンネル接合素子の上部に固定磁化層の磁化方向と直交する方向に向けて伸延させて設けたビット線と、強磁性トンネル接合素子の下部に固定磁化層の磁化方向に向けて伸延させて設けたビット線書込み用ワード線及び読出し用ワード線と、ビット線と書込み用ワード線にそれぞれ接続した書込み電流発生回路と、ビット線と読出し用ワード線との間に接続した読出し抵抗検出回路と、書込み電流発生回路を制御して強磁性トンネル接合素子にデータを記憶させる一方、読出し抵抗検出回路を制御して強磁性トンネル接合素子に記憶されたデータを読出す制御回路とを備えた強磁性トンネル接合素子を用いた磁気記憶装置において、制御回路は、書込み電流発生回路からビット線及び書込みワード線に出力する電流値を増減させることにより自由磁化層を磁化するための書込み磁力の大きさを変更して、それぞれ異なる書込み磁力で所定のデータを強磁性トンネル接合素子に記憶させるとともに、書込みに用いた書込み磁力を生じさせるビット線の電流値と書込みワード線の電流値を記憶する一方、制御回路は、強磁性トンネル接合素子に記憶したデータを読出して、そのデータの書き込みに用いた書込み磁力で記憶されたデータと比較することにより、データの書き込みが可能となる書込み磁力の大きさを検出し、検出した書込み磁力のうちで書込み時の消費電力が最も小さくなるビット線の電流値と書込みワード線の電流値を書込み用の電流値として設定すべく構成した。
【００１９】
【発明の実施の形態】
本発明に係る強磁性トンネル接合素子を用いた磁気記憶装置は、半導体基板上に複数の強磁性トンネル接合素子を前後及び左右に所定の間隔を開けて形成するとともに、各強磁性トンネル接合素子の上部に固定磁化層の磁化方向と直交する方向に向けて伸延するビット線を配線し、強磁性トンネル接合素子の下部に固定磁化層の磁化方向に向けて伸延する書込み用ワード線と読出し用ワード線とを配線し、さらには、ビット線と書込み用ワード線とに書込み電流発生回路をそれぞれ接続する一方、ビット線と読出し用ワード線との間に読出し抵抗検出回路を接続したものである。
【００２０】
そして、書込み電流発生回路で発生した電流をビット線と書込み用ワード線とにそれぞれ通電することによって、ビット線と直交するビット線磁力と書込み用ワード線に直交するワード線磁力とを発生させ、これらのビット線磁力とワード線磁力とを合成した書込み磁力を強磁性トンネル接合素子の自由磁化層に作用させ、自由磁化層を固定磁化層の磁化方向と同一方向又は反対方向に向けて磁化することによって、強磁性トンネル接合素子に記憶データの書込みを行うものである。
【００２１】
一方、ビット線と読出し用ワード線との間に所定の電圧を印加した時に強磁性トンネル接合素子を流れる電流の大きさからトンネル障壁層での抵抗値を読出し抵抗検出回路で検出し、かかる抵抗値に基づいて自由磁化層の磁化方向を判定することによって、強磁性トンネル接合素子に書込んだ記憶データの読出しを行うものである。
【００２２】
このように、強磁性トンネル接合素子を用いた磁気記憶装置は、強磁性トンネル接合素子に書込み磁力を作用させることによって強磁性トンネル接合素子に記憶データの書込みを行うとともに、強磁性トンネル接合素子の抵抗値を検出することによって強磁性トンネル接合素子に書込まれた記憶データの読出しを行うように構成したものである。
【００２３】
しかも、本発明に係る書込み電流発生回路は、ビット線や書込み用ワード線に通電する電流値を予め設定した値に増減することができるように構成しており、これにより、強磁性トンネル接合素子に作用させる書込み磁力の大きさを設定した値に変更することができるようにしている。
【００２４】
かかる書込み電流発生回路によって発生する書込み磁力の大きさは、書込み電流発生回路に接続された制御回路で設定するようにしている。
【００２５】
そして、制御回路は、外部からの設定信号に基づいて書込み磁力の大きさを設定できるようになっており、設定された書込み磁力の大きさは制御回路の内部に設けたメモリで記憶するようにしている。
【００２６】
また、制御回路は、強磁性トンネル接合素子に記憶データの書込みを行った後に強磁性トンネル接合素子から記憶データを読出し、書込んだ記憶データと読出した記憶データとを比較することによって記憶データの書込みが可能か否かを判定する処理を大きさを変えた複数の書込み磁力を用いて行い、その後、書込み可能な書込み磁力の大きさのうちで書込み時の消費電力が最も小さくなる値に書込み磁力の大きさを設定することができるようになっている。
【００２７】
このように、本発明では、書込み磁力の大きさを変更できるようにしているため、強磁性トンネル接合素子の記憶不能領域がずれた場合に、書込み磁力の大きさを変更することによって書込み磁力の大きさが記憶不能領域の外側になるようにすることができ、強磁性トンネル接合素子に確実に記憶データを書込むことができる。
【００２８】
しかも、書込み磁力の大きさを外部から設定することができるようになっているため、外部磁場の影響や強磁性トンネル接合素子及びその周辺素子の劣化や動作温度等の理由によって最適な書込み磁力の大きさが変化しても、書込み磁力の大きさを装置外部から自由に設定することができ、これにより、強磁性トンネル接合素子に確実に記憶データを書込むことができる。
【００２９】
また、書込み可能な磁力の大きさのうち書込み時の消費電力が最も小さくなる値に書込み磁力の大きさを設定することができるようになっているため、磁気記憶装置の消費電力を低減することができる。
【００３０】
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
【００３１】
本発明に係る磁気記憶装置１は、例えば「０」又は「１」といった２つの異なる記憶データを記憶するための記憶素子として強磁性トンネル接合素子２を用いたものである。
【００３２】
まず、強磁性トンネル接合素子２の構造について説明すると、図１に示すように、強磁性トンネル接合素子２は、薄膜状の固定磁化層３と薄膜状の自由磁化層４とをトンネル障壁層５を介して積層したものである。
【００３３】
ここで、固定磁化層３は、強磁性体（例えば、CoFe）からなり、常に一定の方向に向けて磁化されている。また、自由磁化層４は、強磁性体（例えば、NiFe）からなり、固定磁化層３の磁化方向と同一方向（平行方向）又は反対方向（反平行方向）に向けて磁化されている。さらに、トンネル障壁層５は、絶縁体（例えば、Al2O3）からなる。
【００３４】
次に、強磁性トンネル接合素子２を用いた磁気記憶装置１の構成について説明すると、磁気記憶装置１は、図２に示すように、半導体基板上に複数の強磁性トンネル接合素子２を前後及び左右に所定の間隔を開けて形成するとともに、各強磁性トンネル接合素子２の上部に固定磁化層３の磁化方向と直交する方向に向けて伸延するビット線６を配線し、強磁性トンネル接合素子２の下部に固定磁化層３の磁化方向に向けて伸延する書込み用ワード線７と読出し用ワード線８とを配線し、さらには、ビット線６及び書込み用ワード線７の両端部に書込み電流発生回路９をそれぞれ接続する一方、ビット線６に読出し抵抗検出回路10を接続している。
【００３５】
各強磁性トンネル接合素子２は、等価回路で示すと図３に示す構成となっており、ビット線６と読出し用ワード線８との間にゲートトランジスタ11と可変抵抗12とが直列接続され、同可変抵抗12がビット線６と書込み用ワード線７との交差部に配置された構成となっている。
【００３６】
そして、各強磁性トンネル接合素子２へのデータの書込みは、書込み用ワード線７に通電することにより同書込み用ワード線７に直交するワード線磁力13を発生させるとともに、ビット線６に通電することにより同ビット線６に直交するビット線磁力14を発生させ、これらのワード線磁力13とビット線磁力14との合成である書込み磁力15を自由磁化層４に作用させることによって行う（図１参照）。
【００３７】
一方、各強磁性トンネル接合素子２からのデータの読出しは、読出し用ワード線８に通電することによりゲートトランジスタ11をＯＮ状態とすることによってトンネル障壁層５からビット線８へと電流を流し、かかる電流値から読出し抵抗検出回路10でトンネル障壁層５の抵抗値を検出し、その抵抗値が参照値よりも高いか低いかにより記憶されていたデータを判定することによって行う。
【００３８】
かかる強磁性トンネル接合素子２は、図２に示すように、半導体基板状の格子状に複数個が配列されており、複数個の強磁性トンネル接合素子２のうちの１個の強磁性トンネル接合素子２に対して上述したデータの書込みや読出しを行うようにしている。
【００３９】
すなわち、磁気記憶装置１では、行方向の強磁性トンネル接合素子２を選択するための行アドレスデコーダ16と列方向の強磁性トンネル接合素子２を選択するための列アドレスデコーダ17とによって１個の強磁性トンネル接合素子２を選択するようにしており、これらの行アドレスデコーダ16と列アドレスデコーダ17を制御回路18に行アドレス信号線19と列アドレス信号線20を介して接続し、制御回路18からの行アドレス信号と列アドレス信号に基づいて行アドレスデコーダ16と列アドレスデコーダ17とが制御される。
【００４０】
制御回路18は、書込み電流発生回路９に書込み制御信号線21〜24を介して接続されているとともに、読出し抵抗検出回路10に読出しデータ入力線25を介して接続されている。また、制御回路18には、８ビットの外部制御信号線26が接続されている。尚、読出し抵抗検出回路10は、列アドレスデコーダ16にセンス線27を介して接続されている。
【００４１】
かかる書込み電流発生回路９は、制御回路18からの書込み制御信号21〜24に基づいてビット線６や書込みワード線７に通電する電流を増減させ、これにより、書込み磁力15の大きさを変更できるように構成している。その具体的構成について以下に説明する。尚、以下においては、ビット線６に通電する電流を増減させる回路についてのみ説明するが、書込みワード線７にも同様の回路が接続される。
【００４２】
書込み電流発生回路９は、図４に示すように、ビット線８の一端にＰ型ＦＥＴ28とＮ型ＦＥＴ29とを接続するとともに、ビット線８の他端にＰ型ＦＥＴ30とＮ型ＦＥＴ31とを接続し、これらのＦＥＴ28〜31のゲート電極に書込み制御信号21,22を接続し、さらには、これらのＦＥＴ28〜31と電源VDD又はグランドGNDとの間に可変電圧源32〜35を接続し、これらの可変電圧源32〜35にも書込み制御信号21,22を接続している。
【００４３】
そして、書込み電流発生回路９は、書込み制御信号21,22に基づいてＰ型ＦＥＴ28及びＮ型ＦＥＴ31、又はＮ型ＦＥＴ29及びＰ型ＦＥＴ30のいずれか一方のみをＯＮ状態とするとともに、書込み制御信号21,22に基づいて可変電圧源32〜35の電圧を変更することによってＦＥＴ28〜31のソース電圧と基盤バイアスとを変更し、これにより、ビット線８に通電される電流値を変更するようにしている。このように、ビット線８に通電される電流値を変更することで、ビット線磁力14の大きさが変更され、同様に書込み用ワード線９に通電される電流値を変更することでワード線磁力13の大きさが変更され、これらのワード線磁力13とビット線磁力14との合成である書込み磁力15の大きさが変更される。
【００４４】
尚、可変電圧源32〜35は、書込み制御信号21,22を介して制御回路18に接続し、同制御回路18で制御可能としているが、これを手動的に調整できるように構成してもよい。
【００４５】
このように、書込み磁力15の大きさを変更可能にする書込み電流発生回路としては、図５〜図７に示す構成とすることもできる。
【００４６】
図５に示す書込み電流発生回路9aは、ビット線８の一端に電源VDDに接続したＰ型ＦＥＴ36とグランドGNDに接続したＮ型ＦＥＴ37とを接続するとともに、ビット線８の他端に電源VDDに接続したＰ型ＦＥＴ38とグランドGNDに接続したＮ型ＦＥＴ39とを接続し、これらのＦＥＴ36〜39のゲート電極に書込み制御信号21,22を接続するとともに、これらのＦＥＴ36〜39とゲート電極に可変電圧源40〜43を接続し、これらの可変電圧源40〜43にも書込み制御信号21,22を接続している。
【００４７】
そして、書込み電流発生回路9aは、書込み制御信号21,22に基づいてＰ型ＦＥＴ36及びＮ型ＦＥＴ39、又はＮ型ＦＥＴ37及びＰ型ＦＥＴ38のいずれか一方のみをＯＮ状態とするとともに、書込み制御信号21,22に基づいて可変電圧源40〜43の電圧を変更することによってＦＥＴ36〜39の基盤バイアスを変更し、これにより、ビット線８に通電される電流値を変更し、上記したと同様にして書込み磁力15の大きさが変更される。尚、この場合も、可変電圧源40〜43を手動的に調整できるように構成してもよい。
【００４８】
図６に示す書込み電流発生回路9bは、ビット線８の一端に電源VDDに接続したＰ型ＦＥＴ44とグランドGNDに接続したＮ型ＦＥＴ45とを接続するとともに、ビット線８の他端に電源VDDに接続したＰ型ＦＥＴ46とグランドGNDに接続したＮ型ＦＥＴ47とを接続し、これらのＦＥＴ44,45とＦＥＴ46,47のゲート電極に可変電圧源48,49をそれぞれ接続し、これらの可変電圧源48,49に書込み制御信号21,22を接続している。
【００４９】
そして、書込み電流発生回路9bは、書込み制御信号21,22に基づいてＰ型ＦＥＴ36及びＮ型ＦＥＴ39、又はＮ型ＦＥＴ37及びＰ型ＦＥＴ38のいずれか一方のみをＯＮ状態とするとともに、書込み制御信号21,22に基づいて可変電圧源48,49の電圧を変更することによってＦＥＴ44〜47のゲート電極に印加する電圧を変更し、これにより、ビット線８に通電される電流値を変更し、上記したと同様にして書込み磁力15の大きさが変更される。尚、この場合も、可変電圧源48,49を手動的に調整できるように構成してもよい。
【００５０】
図７に示す書込み電流発生回路9cは、ビット線８の一端に電源VDDに接続したＰ型ＦＥＴ50とグランドGNDに接続したＮ型ＦＥＴ51、及び電源VDDに接続したＰ型ＦＥＴ52とグランドGNDに接続したＮ型ＦＥＴ53とを接続するとともに、ビット線８の他端にも電源VDDに接続したＰ型ＦＥＴ54とグランドGNDに接続したＮ型ＦＥＴ55、及び電源VDDに接続したＰ型ＦＥＴ56とグランドGNDに接続したＮ型ＦＥＴ57とを接続し、これらのＦＥＴ50〜53とＦＥＴ54〜57のゲート電極にスイッチング回路58,59をそれぞれ接続し、これらのスイッチング回路58,59に書込み制御信号21,22を接続している。
【００５１】
そして、書込み電流発生回路9cは、書込み制御信号21,22に基づいてスイッチング回路58,59で選択したＰ型ＦＥＴ50,52及びＮ型ＦＥＴ55,57の一方又は両方、又はＮ型ＦＥＴ51,53及びＰ型ＦＥＴ54,56の一方又は両方のみをＯＮ状態とすることによってビット線８に通電される電流値を変更し、上記したと同様にして書込み磁力15の大きさが変更される。尚、この場合も、スイッチング回路58,59を手動的に調整できるように構成してもよい。
【００５２】
上記した制御回路18には、８ビットの外部制御信号線26が接続されており、かかる外部制御信号線26から入力された外部制御信号に基づいて制御回路18で書込み制御信号線21〜24を生成し、また、制御回路18に内蔵したメモリに外部制御信号を記憶しておくことができる。すなわち、外部制御信号によって書込み制御信号線21〜24を生成させ、ビット線８や書込み用ワード線９に通電する電流値を変更することで、書込み磁力15の大きさを外部から変更できるようにしている。尚、外部制御信号を記憶するメモリは、制御回路18に内蔵したものに限られず、制御回路18の外部に接続したものであってもよく、また、揮発性メモリでも不揮発性メモリでもよく、さらには、フューズのように不揮発性メモリとして機能するものでもよい。
【００５３】
また、制御回路18には、書込み時の消費電力が小さくなる値に書込み磁力の大きさを設定するように構成している。
【００５４】
すなわち、制御回路18は、ビット線８と書込み用ワード線９とに通電する電流値を順次変更することによって書込み磁力15の大きさを変更しながら、各書込み磁力15の大きさで強磁性トンネル接合素子２に記憶データの書込みが行えるか否かを判定し、その結果、記憶データの書込みが行える複数通りの書込み磁力15の大きさを記憶し、さらに、それらの書込み磁力15の大きさを発生させるのに要する消費電力を算出し、最も消費電力が小さくなる場合の書込み磁力15でその後の記憶データの書込みを行うようにしている。
【００５５】
例えば、記憶データ「０」を書込む際の書込み磁力15の大きさを決定する場合について図８を参照しながら説明すると、制御回路18の書込み制御信号によってビット線８に通電する電流値をΔIBLごとに設定でき、書込み用ワード線９に通電する電流値をΔIWLごとに設定できることとし、まず、強磁性トンネル接合素子２に記憶データ「１」を書込んでおく。
【００５６】
次に、書込み用ワード線に通電する電流値を最小値であるΔIWLに設定するとともに、ビット線８に通電する電流値を最大値に設定し、その状態の書込み磁力15（図８中、符合Ａで示す書込み磁力）で記憶データ「０」を書込む。
【００５７】
次に、強磁性トンネル接合素子２から記憶データを読出し、読出した記憶データと書込んだ記憶データ「０」とを比較し、読出した記憶データが書込んだ記憶データ「０」と同一の場合には、その書込み磁力15の大きさで記憶データの書込みが可能であると判定し、その場合のビット線８に通電する電流値と書込み用ワード線９に通電する電流値とから書込み時の消費電力を算出し、それらの値を記憶しておく。
【００５８】
次に、再び強磁性トンネル接合素子２に記憶データ「１」を書込み、その後、書込み用ワード線に通電する電流値はΔIWLに固定したまま、ビット線８に通電する電流値を最大値からΔIBLづつ段階的に減少させていき、そのたびごとにその状態の書込み磁力15で記憶データ「０」を書込むとともに、強磁性トンネル接合素子２から記憶データを読出し、読出した記憶データと書込んだ記憶データ「０」とを比較し、読出した記憶データが書込んだ記憶データ「０」と同一とならない、すなわち、その書込み磁力15（図８中、符合Ｂで示す書込み磁力）の大きさで記憶データの書込みが不可能となるまで繰り返し行う。
【００５９】
次に、ビット線に通電する電流値を固定したまま、書込み用ワード線９に通電する電流値をΔIWLづつ段階的に増加させていき、そのたびごとにその状態の書込み磁力15で記憶データ「０」を書込むとともに、強磁性トンネル接合素子２から記憶データを読出し、読出した記憶データと書込んだ記憶データ「０」とを比較し、読出した記憶データが書込んだ記憶データ「０」と同一となる、すなわち、その書込み磁力15（図８中、符合Ｃで示す書込み磁力）の大きさで記憶データの書込みが可能となるまで繰り返し行う。
【００６０】
次に、書込み可能となった場合のビット線８に通電する電流値と書込み用ワード線９に通電する電流値とから書込み時の消費電力を算出し、それらの値を記憶しておく。
【００６１】
このように、書込み可能な状態からビット８に通電する電流値を徐々に減少させることによって書込み不可能な状態にし、次に、その書込み不可能な状態から書込み用ワード線９に通電する電流値を徐々に増加させることによって書き込み可能な状態にし、その書込み可能な状態での消費電力を算出する処理を繰り返し行うことで、図８に示すように、符合Ａ〜Ｇで示す書込み磁力15のうちで符合Ａ、Ｃ、Ｅ、Ｇで示す書込み磁力15であれば書込み可能であることが判定され、それらの書込み磁力15のうちで書込み時の消費電力が最も小さくなる書込み磁力15（例えば、符合Ｅで示す書込み磁力）を選択することができる。
【００６２】
尚、上記説明では、図８の第一象限について説明したが、同様にして第二象限についても行うことができ、また、記憶データ「１」についても同様にして行える。
【００６３】
また、１個の強磁性トンネル接合素子２の場合について説明したが、同様にして全ての強磁性トンネル接合素子２について行うことができる。そして、全ての強磁性トンネル接合素子２に対して書込み可能な書込み磁力15のうちで最も消費電力が小さくなる書込み磁力15の大きさに設定してもよく、或いは、各強磁性トンネル接合素子２ごとに消費電力が最も小さくなる書込み磁力15の大きさを記憶しておくことによって、各強磁性トンネル接合素子２ごとに書込み磁力15の大きさを変えるようにしてもよく、この場合には、磁気記憶装置１の装置全体での消費電力をより一層低減することができる。
【００６４】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００６５】
すなわち、本発明では、制御回路が、書込み電流発生回路からビット線及び書込みワード線に出力する電流値を増減させることにより自由磁化層を磁化するための書込み磁力の大きさを変更して、それぞれ異なる書込み磁力で所定のデータを強磁性トンネル接合素子に記憶させるとともに、書込みに用いた書込み磁力を生じさせるビット線の電流値と書込みワード線の電流値を記憶する一方、制御回路は、強磁性トンネル接合素子に記憶したデータを読出して、そのデータの書き込みに用いた書込み磁力で記憶されたデータと比較することにより、データの書き込みが可能となる書込み磁力の大きさを検出し、検出した書込み磁力のうちで書込み時の消費電力が最も小さくなるビット線の電流値と書込みワード線の電流値を書込み用の電流値として設定することによって、強磁性トンネル接合素子の記憶不能領域がずれた場合に、書込み磁力の大きさを変更することによって書込み磁力の大きさが記憶不能領域の外側になるようにすることができ、強磁性トンネル接合素子に確実に記憶データを書込むことができる。
【００６７】
特に、書込み可能な磁力の大きさのうち書込み時の消費電力が最も小さくなる値に書込み磁力の大きさを設定しているため、磁気記憶装置の消費電力を低減することができる。
【図面の簡単な説明】
【図１】強磁性トンネル接合素子を示す説明図。
【図２】強磁性トンネル接合素子を用いた磁気記憶装置を示す説明図。
【図３】強磁性トンネル接合素子の等価回路を示す回路図。
【図４】書込み電流発生回路を示す回路図。
【図５】他の書込み電流発生回路を示す回路図。
【図６】他の書込み電流発生回路を示す回路図。
【図７】他の書込み電流発生回路を示す回路図。
【図８】書込み電流の決定方法を示す説明図。
【図９】強磁性トンネル接合素子の状態説明図。
【符号の説明】
１ 磁気記憶装置
２ 強磁性トンネル接合素子
３ 固定磁化層
４ 自由磁化層
５ トンネル障壁層
６ ビット線
７ 書込み用ワード線
８ 読出し用ワード線
９ 書込み電流発生回路
10 読出し抵抗検出回路
13 ワード線磁力
14 ビット線磁力
15 書込み磁力
18 制御回路
Claims (1)
- トンネル障壁層を介して固定磁化層と自由磁化層とを積層した強磁性トンネル接合素子と、
この強磁性トンネル接合素子の上部に固定磁化層の磁化方向と直交する方向に向けて伸延させて設けたビット線と、
前記強磁性トンネル接合素子の下部に固定磁化層の磁化方向に向けて伸延させて設けたビット線書込み用ワード線及び読出し用ワード線と、
前記ビット線と前記書込み用ワード線にそれぞれ接続した書込み電流発生回路と、
前記ビット線と前記読出し用ワード線との間に接続した読出し抵抗検出回路と、
前記書込み電流発生回路を制御して前記強磁性トンネル接合素子にデータを記憶させる一方、前記読出し抵抗検出回路を制御して前記強磁性トンネル接合素子に記憶されたデータを読出す制御回路と
を備えた強磁性トンネル接合素子を用いた磁気記憶装置において、
前記制御回路は、書込み電流発生回路から前記ビット線及び前記書込みワード線に出力する電流値を増減させることにより前記自由磁化層を磁化するための書込み磁力の大きさを変更して、それぞれ異なる書込み磁力で所定のデータを前記強磁性トンネル接合素子に記憶させるとともに、書込みに用いた前記書込み磁力を生じさせる前記ビット線の電流値と前記書込みワード線の電流値を記憶する一方、
前記制御回路は、前記強磁性トンネル接合素子に記憶したデータを読出して、そのデータの書き込みに用いた書込み磁力で記憶されたデータと比較することにより、データの書き込みが可能となる書込み磁力の大きさを検出し、検出した書込み磁力のうちで書込み時の消費電力が最も小さくなる前記ビット線の電流値と前記書込みワード線の電流値を書込み用の電流値として設定すべく構成したことを特徴とする強磁性トンネル接合素子を用いた磁気記憶装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077818A JP3736483B2 (ja) | 2002-03-20 | 2002-03-20 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
| US10/508,259 US7239539B2 (en) | 2002-03-20 | 2003-03-17 | Magnetic storage apparatus using ferromagnetic tunnel junction device |
| DE60327518T DE60327518D1 (de) | 2002-03-20 | 2003-03-17 | Magnetspeicherbaustein mit einem ferromagnetischen tunnel-junction-element |
| EP03712727A EP1486983B1 (en) | 2002-03-20 | 2003-03-17 | Magnetic storage device using ferromagnetic tunnel junction element |
| KR1020047014543A KR100941505B1 (ko) | 2002-03-20 | 2003-03-17 | 강자성 터널접합소자를 이용한 자기기억장치 |
| PCT/JP2003/003195 WO2003079364A1 (fr) | 2002-03-20 | 2003-03-17 | Dispositif de stockage magnetique utilisant un element de jonction a effet tunnel ferromagnetique |
| CNB038107171A CN100527268C (zh) | 2002-03-20 | 2003-03-17 | 使用铁磁隧道结器件的磁存储装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077818A JP3736483B2 (ja) | 2002-03-20 | 2002-03-20 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003272375A JP2003272375A (ja) | 2003-09-26 |
| JP3736483B2 true JP3736483B2 (ja) | 2006-01-18 |
Family
ID=28035540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002077818A Expired - Fee Related JP3736483B2 (ja) | 2002-03-20 | 2002-03-20 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7239539B2 (ja) |
| EP (1) | EP1486983B1 (ja) |
| JP (1) | JP3736483B2 (ja) |
| KR (1) | KR100941505B1 (ja) |
| CN (1) | CN100527268C (ja) |
| DE (1) | DE60327518D1 (ja) |
| WO (1) | WO2003079364A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3808802B2 (ja) | 2002-06-20 | 2006-08-16 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP3863484B2 (ja) * | 2002-11-22 | 2006-12-27 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
| US7085183B2 (en) * | 2004-07-13 | 2006-08-01 | Headway Technologies, Inc. | Adaptive algorithm for MRAM manufacturing |
| WO2006059559A1 (ja) * | 2004-12-01 | 2006-06-08 | Nec Corporation | 磁気ランダムアクセスメモリ、その動作方法及びその製造方法 |
| JP4911318B2 (ja) | 2005-08-02 | 2012-04-04 | 日本電気株式会社 | 磁気ランダムアクセスメモリ及びその動作方法 |
| US8089803B2 (en) | 2005-10-03 | 2012-01-03 | Nec Corporation | Magnetic random access memory and operating method of the same |
| JP2007294592A (ja) * | 2006-04-24 | 2007-11-08 | Sony Corp | 記憶装置の駆動方法 |
| KR100755409B1 (ko) | 2006-08-28 | 2007-09-04 | 삼성전자주식회사 | 저항 메모리 소자의 프로그래밍 방법 |
| KR101407643B1 (ko) * | 2007-11-27 | 2014-06-13 | 삼성전자주식회사 | 멀티 비트 메모리 소자와 그 동작방법 |
| EP2077609A3 (en) * | 2007-12-27 | 2017-03-15 | TDK Corporation | Switching power supply unit |
| JP2009259316A (ja) * | 2008-04-14 | 2009-11-05 | Toshiba Corp | 半導体記憶装置 |
| KR101083302B1 (ko) * | 2009-05-13 | 2011-11-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| US10872662B2 (en) | 2019-02-19 | 2020-12-22 | Samsung Electronics Co., Ltd | 2T2R binary weight cell with high on/off ratio background |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703805A (en) | 1996-05-08 | 1997-12-30 | Motorola | Method for detecting information stored in a MRAM cell having two magnetic layers in different thicknesses |
| JP3679593B2 (ja) * | 1998-01-28 | 2005-08-03 | キヤノン株式会社 | 磁性薄膜素子および磁性薄膜メモリ素子およびその記録再生方法 |
| JP2000208831A (ja) | 1999-01-18 | 2000-07-28 | Sony Corp | 磁気抵抗素子及びこれを用いた磁気デバイス |
| US6381171B1 (en) * | 1999-05-19 | 2002-04-30 | Kabushiki Kaisha Toshiba | Magnetic element, magnetic read head, magnetic storage device, magnetic memory device |
| EP1143537A1 (en) | 1999-09-27 | 2001-10-10 | Matsushita Electric Industrial Co., Ltd. | Magnetoresistance effect memory device and method for producing the same |
| JP2001196661A (ja) * | 1999-10-27 | 2001-07-19 | Sony Corp | 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子 |
| US6198655B1 (en) * | 1999-12-10 | 2001-03-06 | The Regents Of The University Of California | Electrically addressable volatile non-volatile molecular-based switching devices |
| JP3593652B2 (ja) * | 2000-03-03 | 2004-11-24 | 富士通株式会社 | 磁気ランダムアクセスメモリ装置 |
| US6272040B1 (en) * | 2000-09-29 | 2001-08-07 | Motorola, Inc. | System and method for programming a magnetoresistive memory device |
| US6590803B2 (en) * | 2001-03-27 | 2003-07-08 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| JP3701886B2 (ja) | 2001-04-27 | 2005-10-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記憶回路ブロック及びアクセス方法 |
| JP3769241B2 (ja) * | 2002-03-29 | 2006-04-19 | 株式会社東芝 | 磁気抵抗効果素子及び磁気メモリ |
| JP3863484B2 (ja) * | 2002-11-22 | 2006-12-27 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
-
2002
- 2002-03-20 JP JP2002077818A patent/JP3736483B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-17 EP EP03712727A patent/EP1486983B1/en not_active Expired - Lifetime
- 2003-03-17 DE DE60327518T patent/DE60327518D1/de not_active Expired - Lifetime
- 2003-03-17 WO PCT/JP2003/003195 patent/WO2003079364A1/ja active Application Filing
- 2003-03-17 US US10/508,259 patent/US7239539B2/en not_active Expired - Fee Related
- 2003-03-17 KR KR1020047014543A patent/KR100941505B1/ko not_active IP Right Cessation
- 2003-03-17 CN CNB038107171A patent/CN100527268C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003272375A (ja) | 2003-09-26 |
| WO2003079364A1 (fr) | 2003-09-25 |
| KR100941505B1 (ko) | 2010-02-10 |
| US20050157538A1 (en) | 2005-07-21 |
| DE60327518D1 (de) | 2009-06-18 |
| US7239539B2 (en) | 2007-07-03 |
| EP1486983B1 (en) | 2009-05-06 |
| EP1486983A1 (en) | 2004-12-15 |
| KR20040093149A (ko) | 2004-11-04 |
| CN100527268C (zh) | 2009-08-12 |
| EP1486983A4 (en) | 2006-03-08 |
| CN1735943A (zh) | 2006-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8582353B2 (en) | Nonvolatile memory device | |
| US7881094B2 (en) | Voltage reference generation for resistive sense memory cells | |
| US6185143B1 (en) | Magnetic random access memory (MRAM) device including differential sense amplifiers | |
| US6717844B1 (en) | Semiconductor memory device with latch circuit and two magneto-resistance elements | |
| US6111783A (en) | MRAM device including write circuit for supplying word and bit line current having unequal magnitudes | |
| US6760251B2 (en) | Memory device reading data according to difference in electrical resistance between selected memory cell and reference cell | |
| KR101083302B1 (ko) | 반도체 메모리 장치 | |
| US20060239066A1 (en) | Magnetic random access memory device | |
| US8437180B2 (en) | Memory and write control method | |
| KR101068573B1 (ko) | 반도체 메모리 장치 | |
| JP3736483B2 (ja) | 強磁性トンネル接合素子を用いた磁気記憶装置 | |
| US6903965B2 (en) | Thin film magnetic memory device permitting high precision data read | |
| JP4262969B2 (ja) | 薄膜磁性体記憶装置 | |
| JP2004118922A (ja) | 磁気ランダムアクセスメモリ | |
| JP5331998B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100429199B1 (ko) | 자기 저항 메모리 장치 | |
| JP2003233982A (ja) | 強磁性トンネル接合素子を用いた磁気記憶装置 | |
| JP2010061727A (ja) | 不揮発性半導体記憶装置 | |
| JP2010055674A (ja) | 半導体装置 | |
| JP2002367366A (ja) | 磁性体メモリ及びその駆動方法 | |
| KR19980084132A (ko) | 고속용 비휘발성 메모리 및 데이터 기록/재생 방법 | |
| JP2012069222A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |