JP4911318B2 - 磁気ランダムアクセスメモリ及びその動作方法 - Google Patents
磁気ランダムアクセスメモリ及びその動作方法 Download PDFInfo
- Publication number
- JP4911318B2 JP4911318B2 JP2007529201A JP2007529201A JP4911318B2 JP 4911318 B2 JP4911318 B2 JP 4911318B2 JP 2007529201 A JP2007529201 A JP 2007529201A JP 2007529201 A JP2007529201 A JP 2007529201A JP 4911318 B2 JP4911318 B2 JP 4911318B2
- Authority
- JP
- Japan
- Prior art keywords
- random access
- access memory
- magnetic random
- write
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 120
- 230000005291 magnetic effect Effects 0.000 title claims description 114
- 238000002347 injection Methods 0.000 claims description 25
- 239000007924 injection Substances 0.000 claims description 25
- 238000012544 monitoring process Methods 0.000 claims description 2
- 230000005415 magnetization Effects 0.000 description 64
- 230000008569 process Effects 0.000 description 22
- 230000002950 deficient Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 230000007423 decrease Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 230000004044 response Effects 0.000 description 10
- 238000012546 transfer Methods 0.000 description 6
- 101100537098 Mus musculus Alyref gene Proteins 0.000 description 4
- 101150095908 apex1 gene Proteins 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000004069 differentiation Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- HJVCHYDYCYBBQX-HLTLHRPFSA-N (2s,3s,4e,6e,8s,9s)-3-amino-9-methoxy-2,6,8-trimethyl-10-phenyldeca-4,6-dienoic acid Chemical compound OC(=O)[C@@H](C)[C@@H](N)/C=C/C(/C)=C/[C@H](C)[C@@H](OC)CC1=CC=CC=C1 HJVCHYDYCYBBQX-HLTLHRPFSA-N 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- PBLZLIFKVPJDCO-UHFFFAOYSA-N omega-Aminododecanoic acid Natural products NCCCCCCCCCCCC(O)=O PBLZLIFKVPJDCO-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000013524 data verification Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1677—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
本発明に係る動作方法は、(D)上記(A)ステップが終わるまでにメモリセルに所望のデータが書き込まれなかったと判定された場合、上記(A)ステップの期間を延長するステップを更に有してもよい。あるいは、その動作方法は、(E)上記(A)ステップが終わるまでにメモリセルに所望のデータが書き込まれなかったと判定された場合、メモリセルに所望のデータを再度書き込むステップを更に有してもよい。これにより、誤書き込み率が低減される。
本発明に係る動作方法は、(D)上記(A)ステップが終わるまでにメモリセルに所望のデータが書き込まれなかったと判定された場合、上記(A)ステップの期間を延長するステップを更に有してもよい。上記(D)ステップにおいて、書き込み電流が時間的に増加すると好適である。あるいは、その動作方法は、(E)上記(A)ステップが終わるまでにメモリセルに所望のデータが書き込まれなかったと判定された場合、メモリセルに再書き込み電流を供給することによって所望のデータを再度書き込むステップを更に有してもよい。上記(E)ステップにおける再書き込み電流が、上記(A)ステップにおける書き込み電流よりも大きいと好適である。また、上記(E)ステップにおいて、再書き込み電流が時間的に増加すると好適である。これにより、誤書き込み率が低減される。
1−1.回路構成
図3は、本発明の第1の実施の形態に係るMRAMの構成を示す回路ブロック図である。このMRAMは、複数のメモリセル10がマトリックス状に配置されたメモリセルアレイを備えている。各メモリセル10は、図1に示された磁気抵抗素子1と、選択トランジスタ9を有している。図1に示されたように、磁気抵抗素子1は、フリー層2、トンネルバリヤ層3、及びピン層4を備えている。磁化の向きが固定されたピン層4は、フリー層2よりも厚くなるように形成されており、スピン偏極電流を作る機構(スピンフィルター)としての役割を果たす。磁気抵抗素子1の膜面に垂直に注入される書き込み電流IWにより、メモリセル10に所望のデータが書き込まれる。その書き込み電流IWの方向は、書き込まれる所望のデータに依存して決定される。
書き込み電流発生回路40は、書き込み電流IWを、書き込み線デコーダ20を通してメモリセル10に供給する。書き込み制御回路50は、各回路に制御信号を送ることによって、各回路の動作を制御する。
次に、本実施の形態に係る書き込み制御が詳細に説明される。以下の説明においては、データ「0」が格納されたメモリセル10にデータ「1」を記録する際の書き込み制御が例として示される。メモリセル10にデータ「1」が書き込まれた場合、磁気抵抗素子1の抵抗値は増加する。従って、ノード41の電位V41も増加する。
図5には、本実施の形態に係る書き込み制御の一例が示されており、書き込み電流IW、電位V41、及び比較結果信号SCが示されている。所定の書き込み期間PWは、時刻tsから時刻teまでの期間として規定されている。書き込み期間PW中、比較器61は、上述の判定をリアルタイムに行っている(ステップS2)。時刻tsから時刻t1の期間、電位V41は参照電位Vrefより小さく、比較結果信号SCは“Low”である。
書き込み期間PW中の時刻t1において、フリー層2の磁化が反転し、電位V41が参照電位Vrefより大きくなる。その結果、比較結果信号SCのレベルは、“Low”から“High”にスイッチする。書き込み制御回路50は、即座に書き込み電流発生回路40に指示を出し、書き込み電流IWの供給を終了させる(ステップS3)。書き込み電流IWの供給は、書き込み期間PW中の時刻t2において終了する。従って、消費電力が低減される。
図6には、本実施の形態に係る書き込み制御の他の例が示されている。書き込み期間PW中、比較器61は、上述の判定をリアルタイムに行っている(ステップS2)。この例においては、所定の書き込み期間PWが終わるまでに、フリー層2の磁化が反転しない。
比較結果信号SCは、書き込み期間PWにわたって“Low”のままであり、時刻teにおいても所望のデータに応じた“High”レベルにならない。その場合、書き込み制御回路50は、書き込み期間PWを延長するように書き込み電流発生回路40に指示を出す(ステップS4)。これにより、スピン電子の注入量(移動量)の増加が期待され、フリー層2の磁化が反転することが期待される。
図7には、本実施の形態に係る書き込み制御の他の例が示されている。書き込み期間PW中、比較器61は、上述の判定をリアルタイムに行っている(ステップS2)。この例においては、所定の書き込み期間PWが終わるまでに、フリー層2の磁化が反転しない。
比較結果信号SCは、書き込み期間PWにわたって“Low”のままであり、時刻teにおいても所望のデータに応じた“High”レベルにならない。その場合、書き込み制御回路50は、通常通り書き込み制御を終了した後、再度書き込み制御を実行する(ステップS4)。
以上に説明されたように、本実施の形態に係るMRAMによれば、対象メモリセルにデータが書き込まれたか否かが書き込み期間PW中にリアルタイムに判定される。所望のデータが書き込まれた場合、書き込み電流IWの供給は、書き込み期間PW中に終了する。
従って、消費電力が低減される。一方、所定の書き込み期間PW中が終わるまでにデータが書き込まれなかった場合、延長処理や再書き込み処理が実行される。これにより、所望のデータが対象メモリセルに書き込まれる確率が増加し、誤書き込み確率が減少する。よって、MRAMの信頼性が向上する。
従って、動作速度の低下が防止される。すなわち、本発明によれば、誤書き込み確率が低減され、且つ、高速動作が維持される。このような制御は、MRAMだからこそ可能である。
2−1.回路構成
図8は、本発明の第2の実施の形態に係るMRAMの構成を示す回路ブロック図である。図8において、図3と同様の構成には同一の符号が付され、その説明は適宜省略される。本実施の形態において、判定回路60は、演算比較器62を備えている。演算比較器62には、電位V41と共に、書き込み電流IWの値を示す電流信号SIが入力される。そして、演算比較器62は、電位V41と書き込み電流IWとの間の“比”を算出し、その“比”と所定の参照値との比較を行う。その“比”は、電位V41を書き込み電流IWで割った値、あるいは、書き込み電流IWを電位V41で割った値である。
スピン注入方式の場合、書き込み閾値に影響するファクターの1つが「電流密度」である、という報告がある。従って、フリー層2の磁化が反転するまで、書き込み電流IWを徐々に、又は、段階的に増加させることも可能である。本実施の形態によれば、書き込み電流IWが時間的に増加する。書き込み電流IWが変動した場合でも、演算比較器62が上述の比を算出するため、その比と所定の参照値Vrefを簡単に比較することが可能である。
図9には、本実施の形態に係る書き込み制御の一例が示されており、書き込み電流IW、電位V41、比(V41/IW)、及び比較結果信号SCが示されている。所定の書き込み期間PWは、時刻tsから時刻teまでの期間として規定されている。図9において、書き込み電流IWは、書き込み期間PWの間、時間的に増加していく。それに伴い、電位V41も時間的に増加していく。比(V41/IW)は、磁気抵抗素子1の抵抗値が変化しない限り、一定の値に保たれる。
図10には、本実施の形態に係る書き込み制御の他の例が示されている。所定の書き込み期間PW中、書き込み電流IWは所定の値に設定されている。この例においては、その所定の書き込み期間PWが終わるまでに、フリー層2の磁化が反転しない。比較結果信号SCは、書き込み期間PWにわたって“Low”のままであり、時刻teにおいても所望のデータに応じた“High”レベルにならない。その場合、書き込み制御回路50は、書き込み期間PWを延長するように書き込み電流発生回路40に指示を出す(ステップS4)。ここで、書き込み制御回路50は、延長期間において書き込み電流IWを増加させるように書き込み電流発生回路40に指示を出す。これにより、フリー層2の磁化が反転しやすくなることが期待される。尚、書き込みエラーの発生は稀であり、このようなFail処理もごくたまにしか実行されないことに留意されたい。
時刻t2において、書き込み電流IWの供給は停止する。このように、本例によれば、延長期間中、フリー層2の磁化が反転するまで、書き込み電流IWが時間的に増加する。
図12には、本実施の形態に係る書き込み制御の他の例が示されている。所定の書き込み期間PW中、書き込み電流IWは所定の値に設定されている。この例においては、所定の書き込み期間PWが終わるまでに、フリー層2の磁化が反転しない。比較結果信号SCは、書き込み期間PWにわたって“Low”のままであり、時刻teにおいても所望のデータに応じた“High”レベルにならない。その場合、書き込み制御回路50は、通常通り書き込み制御を終了した後、再度書き込み制御を実行する(ステップS4)。
本実施の形態によれば、第1の実施の形態と同様の効果が得られる。更に、書き込み電流IWが増加するように制御されるため、所望のデータが対象メモリセルに書き込まれる確率がより増加し、誤書き込み確率が更に減少する。よって、MRAMの信頼性が更に向上する。尚、アステロイド方式の場合、所望のデータが対象メモリセルに書き込まれなかったからといって、書き込み電流を増加させることは困難である。それは、書き込み電流が、対象メモリセル以外のメモリセルにも影響を与えてしまうからである。一方、スピン注入方式の場合、磁気抵抗素子1を貫通する書き込み電流IWは、対象メモリセルにだけ作用するので、書き込み電流IWの増加が他のメモリセルに影響を与えることはない。本実施の形態に係る書き込み制御は、スピン注入方式ならではの制御であると言える。
3−1.回路構成
図14は、本発明の第3の実施の形態に係るMRAMの構成を示す回路ブロック図である。図14において、図3と同様の構成には同一の符号が付され、その説明は適宜省略される。本実施の形態において、判定回路60は、ノード41の電位V41をモニタする電位モニタ63を備えている。
(Pass処理)
図15には、本実施の形態に係る書き込み制御の一例が示されており、書き込み電流IW、電位V41、及び電位V41の時間微分値ΔV41が示されている。所定の書き込み期間PWは、時刻tsから時刻teまでの期間として規定されている。また、上述の判定は、書き込み期間PW中の所定のタイミングTJで行われるとする。
図16には、本実施の形態に係る書き込み制御の他の例が示されている。上述の判定は、書き込み期間PW中の所定のタイミングTJで行われるとする。この例においては、その所定のタイミングTJにおいて、フリー層2の磁化はまだ反転していない。つまり、タイミングTJにおいて、電位V41は所望のデータに応じた値になっていない。従って、電位モニタ63は、“Fail”を示すベリファイ結果信号SVを書き込み制御回路50へ出力する。その場合、書き込み制御回路50は、書き込み期間PWを延長するように書き込み電流発生回路40に指示を出す(ステップS4)。これにより、スピン電子の注入量(移動量)の増加が期待され、フリー層2の磁化が反転することが期待される。
図17には、本実施の形態に係る書き込み制御の他の例が示されている。上述の判定は、書き込み期間PW中の所定のタイミングTJで行われるとする。この例においては、その所定のタイミングTJにおいて、フリー層2の磁化はまだ反転していない。つまり、タイミングTJにおいて、電位V41は所望のデータに応じた値になっていない。従って、電位モニタ63は、“Fail”を示すベリファイ結果信号SVを書き込み制御回路50へ出力する。その場合、書き込み制御回路50は、書き込み電流発生回路40に指示を出し、書き込み電流IWの供給を停止させる。時刻t1において、書き込み電流IWの供給は強制的に終了させられる。続いて、書き込み制御回路50は、再度書き込み制御を実行する(ステップS4)。
本実施の形態によれば、第1の実施の形態と同様の効果が得られる。
4−1.回路構成
図18は、本発明の第4の実施の形態に係るMRAMの構成を示す回路ブロック図である。図18において、図3と同様の構成には同一の符号が付され、その説明は適宜省略される。本実施の形態において、判定回路60は、モニタ演算器64を備えている。モニタ演算器64には、電位V41と共に、書き込み電流IWの値を示す電流信号SIが入力される。そして、モニタ演算器64は、電位V41と書き込み電流IWとの間の“比”を算出する。その“比”は、電位V41を書き込み電流IWで割った値、あるいは、書き込み電流IWを電位V41で割った値である。
本実施の形態によれば、書き込み電流IWが時間的に増加する。書き込み電流IWが変動した場合でも、モニタ比較器64が上述の比を算出するため、その比と所定の参照値Vrefを簡単に比較することが可能である。例として、電位V41を書き込み電流IWで割った値が、その比として用いられる。参照値Vrefは、データ「0」に対応する比とデータ「1」に対応する比との間の中間値に設定される。
図19には、本実施の形態に係る書き込み制御の一例が示されており、書き込み電流IW、電位V41、比(V41/IW)、及び比の時間微分値Δ(V41/IW)が示されている。所定の書き込み期間PWは、時刻tsから時刻teまでの期間として規定されている。また、上述の判定は、書き込み期間PW中の所定のタイミングTJで行われるとする。図19において、書き込み電流IWは、書き込み期間PWの間、時間的に増加していく。それに伴い、電位V41も時間的に増加していく。比(V41/IW)は、磁気抵抗素子1の抵抗値が変化しない限り、一定の値に保たれる。
図20には、本実施の形態に係る書き込み制御の他の例が示されている。上述の判定は、書き込み期間PW中の所定のタイミングTJで行われるとする。この例においては、その所定のタイミングTJにおいて、フリー層2の磁化はまだ反転していない。つまり、タイミングTJにおいて、比(V41/IW)は所望のデータに応じた値になっていない。
従って、モニタ演算器64は、“Fail”を示すベリファイ結果信号SVを書き込み制御回路50へ出力する。その場合、書き込み制御回路50は、書き込み期間PWを延長するように書き込み電流発生回路40に指示を出す(ステップS4)。更に、書き込み制御回路50は、書き込み電流IWを増加させるように書き込み電流発生回路40に指示を出す。その結果、書き込み電流IWは、タイミングTJ直後の時刻t1から、時間的に増加し始める。これにより、フリー層2の磁化が反転しやすくなることが期待される。
図22には、本実施の形態に係る書き込み制御の他の例が示されている。上述の判定は、書き込み期間PW中の所定のタイミングTJで行われるとする。この例においては、その所定のタイミングTJにおいて、フリー層2の磁化はまだ反転していない。その場合、書き込み制御回路50は、書き込み電流発生回路40に指示を出し、書き込み電流IWの供給を停止させる。時刻t1において、書き込み電流IWの供給は強制的に終了させられる。続いて、書き込み制御回路50は、再度書き込み制御を実行する(ステップS4)。
この場合、比(V41/IW)は既に、所望のデータに応じた値になっている。従って、書き込み制御回路50は、即座に書き込み電流発生回路40に指示を出し、再書き込み電流IWの供給を終了させる。時刻t3において、再書き込み電流IWの供給は終了する。
尚、比(V41/IW)の時間微分値Δ(V41/IW)が判定に用いられてもよい。
本実施の形態によれば、第2の実施の形態と同様の効果が得られる。
図24は、本発明の第5の実施の形態に係るMRAMの構成を示す回路ブロック図である。図24において、図3と同様の構成には同一の符号が付され、その説明は適宜省略される。本実施の形態に係るMRAMは、更に、補助書き込み線71を備えている。補助書き込み線71は、磁気抵抗素子1の近傍に配置されており、その補助書き込み線71を流れる電流により発生する磁界は、磁気抵抗素子1に印加される。つまり、補助書き込み線71は、磁気抵抗素子1と磁気的に結合している。
つまり、フィールド書き込みとスピン注入書き込みの協働によって、所望のデータの書き込みが行われる。補助書き込み電流IW’の方向は、対象メモリセルに書き込まれるデータに応じて反転し、バイアス磁界の向きも、そのデータに応じて逆転する。
以上に説明されたように、本発明に係るスピン注入方式のMRAM及びその動作方法によれば、消費電力が低減される。また、誤書き込み確率が低減される。また、書き込み時間の増大が抑制される。更に、動作速度の低下が防止される。
Claims (48)
- (A)磁気抵抗素子を有するメモリセルに書き込み電流を供給し、スピン注入方式に基づいて所望のデータを書き込むステップと、
(B)前記メモリセルに前記所望のデータが書き込まれたか否かの判定を行うステップと
を有し、
前記(B)ステップは、前記(A)ステップの最中に実行される
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲1に記載の磁気ランダムアクセスメモリの動作方法であって、
(C)前記メモリセルに前記所望のデータが書き込まれたと判定された場合、前記書き込み電流の供給を終了させるステップを
更に有する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲1又は2に記載の磁気ランダムアクセスメモリの動作方法であって、
前記(A)ステップにおいて、前記書き込み電流は時間的に増加する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲1又は2に記載の磁気ランダムアクセスメモリの動作方法であって、
前記(B)ステップは、
(B1)前記書き込み電流が流れる配線の所定の位置における電位をモニタするステップと、
(B2)前記電位と参照電位とを比較し前記電位が前記所望のデータに応じた値であるか否かを検出することにより、前記判定を行うステップと
を含む
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲4に記載の磁気ランダムアクセスメモリの動作方法であって、
前記(B2)ステップは、前記(A)ステップの間、リアルタイムに行われる
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲5に記載の磁気ランダムアクセスメモリの動作方法であって、
(D)前記(A)ステップが終わるまでに前記メモリセルに前記所望のデータが書き込まれなかったと判定された場合、前記(A)ステップの期間を延長するステップを
更に有する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲5に記載の磁気ランダムアクセスメモリの動作方法であって、
(E)前記(A)ステップが終わるまでに前記メモリセルに前記所望のデータが書き込まれなかったと判定された場合、前記メモリセルに前記所望のデータを再度書き込むステップを
更に有する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲4に記載の磁気ランダムアクセスメモリの動作方法であって、
前記(B2)ステップは、前記(A)ステップ中の所定のタイミングで行われる
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲8に記載の磁気ランダムアクセスメモリの動作方法であって、
(D)前記所定のタイミングに前記メモリセルに前記所望のデータが書き込まれていなかったと判定された場合、前記(A)ステップの期間を延長するステップを
更に有する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲8に記載の磁気ランダムアクセスメモリの動作方法であって、
(E1)前記所定のタイミングに前記メモリセルに前記所望のデータが書き込まれていなかったと判定された場合、前記(A)ステップを終了させるステップと、
(E2)前記メモリセルに前記所望のデータを再度書き込むステップとを
更に有する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲1又は2に記載の磁気ランダムアクセスメモリの動作方法であって、
前記(B)ステップは、
(B1)前記書き込み電流が流れる配線の所定の位置における電位と前記書き込み電流との間の比を算出するステップと、
(B2)前記比と参照値とを比較し前記比が前記所望のデータに応じた値であるか否かを検出することにより、前記判定を行うステップと
を含む
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲11に記載の磁気ランダムアクセスメモリの動作方法であって、
前記(B2)ステップは、前記(A)ステップの間、リアルタイムに行われる
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲12に記載の磁気ランダムアクセスメモリの動作方法であって、
(D)前記(A)ステップが終わるまでに前記メモリセルに前記所望のデータが書き込まれなかったと判定された場合、前記(A)ステップの期間を延長するステップを
更に有する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲13に記載の磁気ランダムアクセスメモリの動作方法であって、
前記(D)ステップにおいて、前記書き込み電流は時間的に増加する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲12に記載の磁気ランダムアクセスメモリの動作方法であって、
(E)前記(A)ステップが終わるまでに前記メモリセルに前記所望のデータが書き込まれなかったと判定された場合、前記メモリセルに再書き込み電流を供給することによって前記所望のデータを再度書き込むステップを
更に有する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲15に記載の磁気ランダムアクセスメモリの動作方法であって、
前記(E)ステップにおける前記再書き込み電流は、前記(A)ステップにおける前記書き込み電流よりも大きい
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲15又は16に記載の磁気ランダムアクセスメモリの動作方法であって、
前記(E)ステップにおいて、前記再書き込み電流は時間的に増加する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲11に記載の磁気ランダムアクセスメモリの動作方法であって、
前記(B2)ステップは、前記(A)ステップ中の所定のタイミングで行われる
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲18に記載の磁気ランダムアクセスメモリの動作方法であって、
(D)前記所定のタイミングに前記メモリセルに前記所望のデータが書き込まれていなかったと判定された場合、前記書き込み電流を時間的に増加させるステップを
更に有する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲18に記載の磁気ランダムアクセスメモリの動作方法であって、
(D)前記所定のタイミングに前記メモリセルに前記所望のデータが書き込まれていなかったと判定された場合、前記(A)ステップの期間を延長するステップを
更に有する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲18に記載の磁気ランダムアクセスメモリの動作方法であって、
(E1)前記所定のタイミングに前記メモリセルに前記所望のデータが書き込まれていなかったと判定された場合、前記(A)ステップを終了させるステップと、
(E2)前記メモリセルに再書き込み電流を供給することによって、前記所望のデータを再度書き込むステップとを
更に有する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲21に記載の磁気ランダムアクセスメモリの動作方法であって、
前記(E2)ステップにおける前記再書き込み電流は、前記(A)ステップにおける前記書き込み電流よりも大きい
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲21又は22に記載の磁気ランダムアクセスメモリの動作方法であって、
前記(E2)ステップにおいて、前記再書き込み電流は時間的に増加する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲11乃至23のいずれかに記載の磁気ランダムアクセスメモリの動作方法であって、
前記(A)ステップにおいて、前記書き込み電流は時間的に増加する
磁気ランダムアクセスメモリの動作方法。 - 請求の範囲1乃至24のいずれかに記載の磁気ランダムアクセスメモリの動作方法であって、
(F)前記(A)ステップと同時に、前記所望のデータに応じたバイアス磁界を前記磁気抵抗素子に印加するステップを
更に有する
磁気ランダムアクセスメモリの動作方法。 - スピン注入方式の磁気ランダムアクセスメモリであって、
磁気抵抗素子を有するメモリセルと、
前記メモリセルに書き込まれるデータに応じた方向の書き込み電流を、前記磁気抵抗素子に供給する電流供給回路と、
前記電流供給回路による前記書き込み電流の供給を制御するコントローラと
を具備し、
前記コントローラは、前記書き込み電流が供給される所定の書き込み期間の最中に、前記データが前記メモリセルに書き込まれたかどうかの判定を行う
磁気ランダムアクセスメモリ。 - 請求の範囲26に記載の磁気ランダムアクセスメモリであって、
前記メモリセルに前記データが書き込まれたと判定された場合、前記コントローラは、前記書き込み電流の供給を終了させるように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲26又は27に記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記所定の書き込み期間中に前記書き込み電流を時間的に増加させるように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲26又は27に記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記書き込み電流が流れる配線の所定の位置における電位と参照電位との比較を行う比較器を有し、
前記比較器は、前記比較に基づいて前記電位が前記データに応じた値であるか否かを検出することにより、前記判定をリアルタイムに行う
磁気ランダムアクセスメモリ。 - 請求の範囲29に記載の磁気ランダムアクセスメモリであって、
前記所定の書き込み期間が終わるまでに前記メモリセルに前記データが書き込まれなかったと判定された場合、前記コントローラは、前記書き込み電流が供給される期間を延長するように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲29に記載の磁気ランダムアクセスメモリの動作方法であって、
前記所定の書き込み期間が終わるまでに前記メモリセルに前記データが書き込まれなかったと判定された場合、前記コントローラは、前記書き込み電流の供給を再度行うように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲26又は27に記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記書き込み電流が流れる配線の所定の位置における電位をモニタする電位モニタを有し、
前記コントローラは、前記所定の書き込み期間中の所定のタイミングにおいて、前記電位が前記データに応じた値であるか否かを判断することにより前記判定を行う
磁気ランダムアクセスメモリ。 - 請求の範囲32に記載の磁気ランダムアクセスメモリであって、
前記所定のタイミングに前記メモリセルに前記データが書き込まれていないと判定された場合、前記コントローラは、前記書き込み電流が供給される期間を延長するように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲32に記載の磁気ランダムアクセスメモリの動作方法であって、
前記所定のタイミングに前記メモリセルに前記データが書き込まれていないと判定された場合、前記コントローラは、前記書き込み電流の供給を終了した後前記書き込み電流の供給を再度行うように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲26又は27に記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記書き込み電流が流れる配線の所定の位置における電位と前記書き込み電流との間の比を算出し、前記比と参照値との比較を行う演算器を有し、
前記演算器は、前記比較に基づいて前記比が前記データに応じた値であるか否かを検出することにより、前記判定をリアルタイムに行う
磁気ランダムアクセスメモリ。 - 請求の範囲35に記載の磁気ランダムアクセスメモリであって、
前記所定の書き込み期間が終わるまでに前記メモリセルに前記データが書き込まれなかったと判定された場合、前記コントローラは、前記書き込み電流が供給される期間を延長するように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲36に記載の磁気ランダムアクセスメモリの動作方法であって、
前記コントローラは、延長期間において前記書き込み電流を時間的に増加させるように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲35に記載の磁気ランダムアクセスメモリの動作方法であって、
前記所定の書き込み期間が終わるまでに前記メモリセルに前記データが書き込まれなかったと判定された場合、前記コントローラは、再書き込み電流の供給を行うように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲38に記載の磁気ランダムアクセスメモリであって、
前記再書き込み電流は、前記書き込み電流よりも大きい
磁気ランダムアクセスメモリ。 - 請求の範囲38又は39に記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記再書き込み電流を時間的に増加させるように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲26又は27に記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記書き込み電流が流れる配線の所定の位置における電位と前記書き込み電流との間の比を算出する演算器を有し、
前記コントローラは、前記所定の書き込み期間中の所定のタイミングにおいて、前記比が前記データに応じた値であるか否かを判断することにより前記判定を行う
磁気ランダムアクセスメモリ。 - 請求の範囲41に記載の磁気ランダムアクセスメモリであって、
前記所定のタイミングに前記メモリセルに前記データが書き込まれていないと判定された場合、前記コントローラは、前記書き込み電流を時間的に増加させるように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲41に記載の磁気ランダムアクセスメモリであって、
前記所定のタイミングに前記メモリセルに前記データが書き込まれていないと判定された場合、前記コントローラは、前記書き込み電流が供給される期間を延長するように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲41に記載の磁気ランダムアクセスメモリであって、
前記所定のタイミングに前記メモリセルに前記データが書き込まれていないと判定された場合、前記コントローラは、前記書き込み電流の供給を終了した後再書き込み電流の供給を行うように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲44に記載の磁気ランダムアクセスメモリであって、
前記再書き込み電流は、前記書き込み電流よりも大きい
磁気ランダムアクセスメモリ。 - 請求の範囲44又は45に記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記再書き込み電流を時間的に増加させるように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲35乃至46のいずれかに記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記所定の書き込み期間中に前記書き込み電流を時間的に増加させるように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。 - 請求の範囲26乃至47のいずれかに記載の磁気ランダムアクセスメモリであって、
更に、
前記磁気抵抗素子と磁気的に結合した書き込み線と、
前記書き込み線に補助書き込み電流を供給する補助電流供給回路と
を具備し、
前記補助書き込み電流により発生する磁界は、前記磁気抵抗素子に印加され、
前記コントローラは、前記書き込み電流の供給と同時に、前記補助書き込み電流を供給するように前記補助電流供給回路に指示する
磁気ランダムアクセスメモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007529201A JP4911318B2 (ja) | 2005-08-02 | 2006-07-13 | 磁気ランダムアクセスメモリ及びその動作方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005224096 | 2005-08-02 | ||
JP2005224096 | 2005-08-02 | ||
JP2007529201A JP4911318B2 (ja) | 2005-08-02 | 2006-07-13 | 磁気ランダムアクセスメモリ及びその動作方法 |
PCT/JP2006/313988 WO2007015358A1 (ja) | 2005-08-02 | 2006-07-13 | 磁気ランダムアクセスメモリ及びその動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007015358A1 JPWO2007015358A1 (ja) | 2009-02-19 |
JP4911318B2 true JP4911318B2 (ja) | 2012-04-04 |
Family
ID=37708637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007529201A Active JP4911318B2 (ja) | 2005-08-02 | 2006-07-13 | 磁気ランダムアクセスメモリ及びその動作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7755931B2 (ja) |
JP (1) | JP4911318B2 (ja) |
WO (1) | WO2007015358A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007040189A1 (ja) | 2005-10-03 | 2007-04-12 | Nec Corporation | 磁気ランダムアクセスメモリ及びその動作方法 |
US8760914B2 (en) * | 2006-02-25 | 2014-06-24 | Avalanche Technology, Inc. | Magnetic memory write circuitry |
US7742329B2 (en) * | 2007-03-06 | 2010-06-22 | Qualcomm Incorporated | Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory |
US7728622B2 (en) * | 2007-03-29 | 2010-06-01 | Qualcomm Incorporated | Software programmable logic using spin transfer torque magnetoresistive random access memory |
US7782661B2 (en) * | 2007-04-24 | 2010-08-24 | Magic Technologies, Inc. | Boosted gate voltage programming for spin-torque MRAM array |
TWI451410B (zh) * | 2008-04-18 | 2014-09-01 | Sony Corp | Recording method of magnetic memory element |
US8320167B2 (en) | 2010-07-16 | 2012-11-27 | Qualcomm Incorporated | Programmable write driver for STT-MRAM |
JP5521850B2 (ja) * | 2010-07-21 | 2014-06-18 | ソニー株式会社 | 抵抗変化型メモリデバイスおよびその駆動方法 |
US8686415B2 (en) * | 2010-12-17 | 2014-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN102760492B (zh) * | 2011-04-26 | 2016-03-02 | 中国科学院微电子研究所 | 非挥发性半导体存储器及其存储操作方法 |
JP2012243359A (ja) | 2011-05-20 | 2012-12-10 | Sony Corp | 抵抗変化型メモリデバイスおよびその動作方法 |
JP5736988B2 (ja) | 2011-06-14 | 2015-06-17 | ソニー株式会社 | 抵抗変化型メモリデバイスおよびその動作方法 |
KR101325234B1 (ko) | 2012-02-01 | 2013-11-04 | 한양대학교 산학협력단 | 자기 메모리 장치 |
KR102284643B1 (ko) * | 2014-03-24 | 2021-07-30 | 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 | 저항 변화형 기억 소자의 데이터 기록 장치 |
KR102204667B1 (ko) * | 2014-05-07 | 2021-01-18 | 한양대학교 산학협력단 | 저전력으로 쓰기 동작이 가능한 자기 저항 메모리 장치 및 이에 있어서 쓰기 동작 제어 방법 |
JP6363543B2 (ja) * | 2015-03-20 | 2018-07-25 | 東芝メモリ株式会社 | 不揮発性半導体メモリ |
US9601176B2 (en) | 2015-03-20 | 2017-03-21 | Kabushiki Kaisha Toshiba | Nonvolatile memory |
US10163479B2 (en) * | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
US20170345496A1 (en) * | 2016-05-25 | 2017-11-30 | Intel Corporation | Asymmetrical write driver for resistive memory |
KR102523714B1 (ko) * | 2019-01-21 | 2023-04-20 | 삼성전자주식회사 | 메모리 장치 |
JP7432449B2 (ja) * | 2020-06-18 | 2024-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08335400A (ja) * | 1995-03-21 | 1996-12-17 | Hyundai Electron Ind Co Ltd | 不揮発性メモリセルの限界電圧自動検証回路及びこれを利用した不揮発性メモリセルのプログラム及び消去状態の確認方法 |
JPH09185893A (ja) * | 1995-12-20 | 1997-07-15 | Hyundai Electron Ind Co Ltd | フラッシュメモリセルのしきい電圧調整回路 |
JP2004234707A (ja) * | 2002-12-04 | 2004-08-19 | Sharp Corp | 半導体記憶装置及びメモリセルの書き込み並びに消去方法 |
JP2005050424A (ja) * | 2003-07-28 | 2005-02-24 | Renesas Technology Corp | 抵抗値変化型記憶装置 |
JP2006031923A (ja) * | 2004-07-13 | 2006-02-02 | Headway Technologies Inc | 磁気メモリデバイスおよびその書込条件設定方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6111783A (en) * | 1999-06-16 | 2000-08-29 | Hewlett-Packard Company | MRAM device including write circuit for supplying word and bit line current having unequal magnitudes |
JP2002140889A (ja) | 2000-11-01 | 2002-05-17 | Canon Inc | 強磁性体メモリおよびその情報再生方法 |
US6404674B1 (en) | 2001-04-02 | 2002-06-11 | Hewlett Packard Company Intellectual Property Administrator | Cladded read-write conductor for a pinned-on-the-fly soft reference layer |
JP4100892B2 (ja) | 2001-10-05 | 2008-06-11 | キヤノン株式会社 | 不揮発磁気薄膜メモリ装置 |
US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
JP3736483B2 (ja) | 2002-03-20 | 2006-01-18 | ソニー株式会社 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
US20030218905A1 (en) * | 2002-05-22 | 2003-11-27 | Perner Frederick A. | Equi-potential sensing magnetic random access memory (MRAM) with series diodes |
US6757188B2 (en) | 2002-05-22 | 2004-06-29 | Hewlett-Packard Development Company, L.P. | Triple sample sensing for magnetic random access memory (MRAM) with series diodes |
JP2004193346A (ja) | 2002-12-11 | 2004-07-08 | Nec Corp | 磁気メモリ及び磁気メモリ製造方法 |
JP3824600B2 (ja) | 2003-07-30 | 2006-09-20 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
JP2005150482A (ja) | 2003-11-18 | 2005-06-09 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
JP2005166896A (ja) | 2003-12-02 | 2005-06-23 | Toshiba Corp | 磁気メモリ |
JP2005175374A (ja) | 2003-12-15 | 2005-06-30 | Sony Corp | 磁気メモリ装置及びその製造方法 |
JP2005203443A (ja) | 2004-01-13 | 2005-07-28 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
US7239568B2 (en) * | 2004-01-29 | 2007-07-03 | Hewlett-Packard Development Company, Lp. | Current threshold detector |
-
2006
- 2006-07-13 US US11/996,073 patent/US7755931B2/en active Active
- 2006-07-13 JP JP2007529201A patent/JP4911318B2/ja active Active
- 2006-07-13 WO PCT/JP2006/313988 patent/WO2007015358A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08335400A (ja) * | 1995-03-21 | 1996-12-17 | Hyundai Electron Ind Co Ltd | 不揮発性メモリセルの限界電圧自動検証回路及びこれを利用した不揮発性メモリセルのプログラム及び消去状態の確認方法 |
JPH09185893A (ja) * | 1995-12-20 | 1997-07-15 | Hyundai Electron Ind Co Ltd | フラッシュメモリセルのしきい電圧調整回路 |
JP2004234707A (ja) * | 2002-12-04 | 2004-08-19 | Sharp Corp | 半導体記憶装置及びメモリセルの書き込み並びに消去方法 |
JP2005050424A (ja) * | 2003-07-28 | 2005-02-24 | Renesas Technology Corp | 抵抗値変化型記憶装置 |
JP2006031923A (ja) * | 2004-07-13 | 2006-02-02 | Headway Technologies Inc | 磁気メモリデバイスおよびその書込条件設定方法 |
Also Published As
Publication number | Publication date |
---|---|
US7755931B2 (en) | 2010-07-13 |
US20090109736A1 (en) | 2009-04-30 |
WO2007015358A1 (ja) | 2007-02-08 |
JPWO2007015358A1 (ja) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4911318B2 (ja) | 磁気ランダムアクセスメモリ及びその動作方法 | |
JP5046194B2 (ja) | ワード線駆動電位可変のmram | |
US9972373B2 (en) | Self-referenced read with offset current in a memory | |
JP3920564B2 (ja) | 磁気ランダムアクセスメモリ | |
JP5643230B2 (ja) | スピン注入トルク磁気抵抗ランダムアクセスメモリでのビットラインの電圧制御 | |
US9299411B2 (en) | Hybrid read scheme for spin torque MRAM | |
Bishnoi et al. | Avoiding unnecessary write operations in STT-MRAM for low power implementation | |
US20120155158A1 (en) | Storage device and writing control method | |
JP5340045B2 (ja) | 磁壁移動を利用した情報保存装置の駆動方法 | |
US20100214825A1 (en) | Programming MRAM Cells Using Probability Write | |
JP2003151260A (ja) | 薄膜磁性体記憶装置 | |
JP2010033620A (ja) | 磁性体メモリ | |
JP5137405B2 (ja) | 磁気メモリ素子及び磁気メモリ装置 | |
JP2004103125A (ja) | 磁気ランダムアクセスメモリ | |
JPWO2007111319A1 (ja) | 磁気ランダムアクセスメモリ及びその動作方法 | |
JP4735948B2 (ja) | 磁気ランダムアクセスメモリ及びその動作方法 | |
KR20100135315A (ko) | 자기 메모리 셀 및 자기 랜덤 액세스 메모리 | |
WO2007111318A1 (ja) | 磁気ランダムアクセスメモリ及びその動作方法 | |
JP6363543B2 (ja) | 不揮発性半導体メモリ | |
JP2006294178A (ja) | 不揮発性記憶装置 | |
JP5140859B2 (ja) | 半導体装置 | |
KR101583738B1 (ko) | 비휘발성 메모리 장치 | |
JP4839894B2 (ja) | 磁気メモリの読み出し回路 | |
JP2012089203A (ja) | 磁気ランダムアクセスメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120103 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4911318 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |