KR20020086115A - 자기 저항 메모리 장치 - Google Patents

Abstract

본 발명은 센싱 마진을 충분히 확보할 수 있도록한 자기 저항 메모리 장치에 관한 것으로, 일방향으로 지나는 복수개의 워드 라인과 워드 라인의 양측에 형성되는 불순물 영역 그리고 상기 워드 라인에 수직한 방향으로 지나는 자기 저항 박막층을 포함하고 상기 워드 라인 일측 불순물 영역과 타측 불순물 영역을 기준으로 각각의 자기 저항 메모리 영역들을 구성하는 서브 셀 어레이들;상기 워드 라인에 수직한 방향으로 지나는 비트 라인들;상기 비트 라인에 한쪽 전극이 연결되고 다른쪽 전극은 상기 서브 셀 어레이에 연결되어 게이트에 인가되는 서브 셀 어레이 선택 신호(CSL)에 의해 서브 셀 어레이들중의 어느 하나를 선택하는 서브 셀 어레이 선택 트랜지스터들;상기 서브 셀 어레이의 마지막단의 불순물 영역에 연결되어 서브 셀 어레이의 전류를 조정하는 서브 셀 어레이 전류 조정 라인들을 포함하여 구성된다.

Description

자기 저항 메모리 장치{Magnetoresistive Random Access Memory Device}

본 발명은 자기 저항 메모리에 관한 것으로, 특히 센싱 마진을 충분히 확보할 수 있도록한 자기 저항 메모리 장치에 관한 것이다.

휴대용 컴퓨터 및 통신용 제품들에서 채택되는 메모리 소자들은 리드/라이트의 횟수에 제한이 없어야 한다. 그러나 주로 사용되는 플래시 메모리의 경우에는10⁵~ 10⁶정도 횟수의 리드/라이트 동작이 가능하다.

이와 같은 문제를 해결하기 위하여 새롭게 제시되고 있는 메모리 소자의 하나가 MRAM이다. MRAM은 GMR(Giant Magneto-Resistive), MTJ(Magnetic Tunnel Junction)등 어러 가지의 셀들로 구성된다.

MRAM은 자성 물질은 자기장에 놓이면 전기적 저항이 변화하는 현상 즉, 자기 저항(Magnetoresistive) 효과를 이용하는 것으로 외부 자기장에 높은 민감도가 요구되며 높은 응답 속도를 가지고 있다.

강자성 물질로 이루어진 자기 저항 효과 소자는 좋은 온도 안정성 및 광범위한 동작 온도 범위의 특징을 가지고 있다. 이 소자들은 보통 NiFe 합금 등의 강자성 합금의 박막으로 제조된다.

자기저항 효과는 또한 선택적으로 박편화된 자기층 및 비-자기층(수 나노미터)으로 구성된 금속 박막에서도 나타난다. 이 경우에는 거대 자기저항 효과(Giant Magneto-Resistive;GMR)로 불리는데, 이것은 상기 자기층의 회전 방향에 따라 달라지는 도전 전자 산란으로 인한 것이다.

이하, 첨부된 도면을 참고하여 종래 기술의 자기 저항 메모리 장치에 관하여 설명하면 다음과 같다.

도 1은 종래 기술의 GMR 셀의 단면 구성도이다.

MRAM은 자기 물질 박막에 자기 분극(Magnetic Polarization)을 저장시키는 메모리로써 센스 전류와 워드 전류의 조합에 의해 생성된 자기장에 의해 자기 분극을 바꾸거나 감지하므로써 쓰기와 읽기 동작이 수행된다.

그 구성은 NiFeCo/CoFe 박막(1), Cu 박막(2), NiFeCo/CoFe 박막(3)이 적층 되어 GMR 소자가 구성되고 이를 포함한 센싱 메탈 라인의 수직한 방향으로 워드 라인(WL1,WL2,WL3,..)(4)들이 지나는 구조를 갖는다.

GMR 소자를 포함한 센싱 메탈 라인으로 센싱 전류가 흐르고 수직으로 배열된 워드 라인에는 워드 라인 전류가 흐른다.

여기서, 워드 라인과 GMR 소자는 전기적으로 분리된다.

그리고 GMR 소자를 구성하는 상부 박막과 하부 박막은 동일한 재료가 사용되고, 각각의 두께는 다르게 구성된다.

하부 박막은 강한 자기장에서만 자기 분극이 변할 수 있도록 하고 상부 박막은 약한 자기장에서도 자기 분극이 변하도록 구성한다.

따라서, 라이트 동작시에는 상부층과 하부층의 자기 분극이 동일하게 배열되도록 강한 자기장을 발생시키고, 리드 동작시에는 하부층의 자기 분극은 변하지 않고 상부층의 자기 분극만 변화되도록 약한 자기장을 발생시킨다.

각각의 셀 단위로 데이터를 기억하는 GMR 소자는 직렬로 배열되고 N개의 소자를 배열하는 경우에는 센싱 감도가 1/N으로 감소된다.

이와 같은 종래 기술의 GMR 소자의 리드/라이트 동작은 다음과 같이 이루어진다.

먼저, 리드 동작시에는 워드 라인에 네가티브 전류를 인가한후에 포지티브 전류를 인가하므로써 GMR 소자의 센스 전류를 감지해낸다.

이때의 워드 라인 인가 전류는 상부층의 자기 분극에만 영향을 주는 크기를 갖는다.

라이트 동작시에는 워드 라인 전류와 센싱 전류를 상부층과 하부층 모두의 자기 분극이 같이 변화되는 크기의 전류를 인가한다.

이때, 로직 High와 로직 Low의 구분은 워드 라인 전류 방향으로 구분하는데, 포지티브 전류 방향일 경우에는 로직 High가 라이트되고, 네가티브 전류 방향일때는 로직 Low가 라이트된다.

그러나 이와 같은 종래 기술의 자기 저항 메모리 장치는 다음과 같은 문제가 있다.

종래 기술의 GMR 소자는 센싱 레벨이 작아 데이터 센싱 동작시에 충분한 마진을 갖지 못한다. 이는 소자의 동작 특성을 저하시키는 주요 원인으로 작용한다.

본 발명은 이와 같은 종래 기술의 자기저항 메모리 장치의 문제를 해결하기 위한 것으로, NMOS 트랜지스터를 메모리내에 병렬로 삽입하여 센싱 마진을 충분히 확보할 수 있도록한 자기 저항 메모리 장치를 제공하는데 그 목적이 있다.

도 1은 종래 기술의 GMR 셀의 단면 구성도

도 2는 본 발명에 따른 자기저항 메모리 장치의 서브 셀 어레이의 구성도

도 3은 본 발명에 따른 서브 셀 어레이의 단면 구성도

도 4는 본 발명에 따른 자기저항 메모리 장치의 전체 어레이의 구성도

도 5는 본 발명에 따른 자기저항 메모리 장치의 라이트 동작 파형도

도 6은 본 발명에 따른 자기저항 메모리 장치의 리드 동작 파형도

도면의 주요 부분에 대한 부호의 설명

21. 비트 라인 22. 서브 셀 어레이 선택 트랜지스터

23. 서브 셀 어레이 전류 조정 라인

이와 같은 목적을 달성하기 위한 본 발명에 따른 자기 저항 메모리 장치는 일방향으로 지나는 복수개의 워드 라인과 워드 라인의 양측에 형성되는 불순물 영역 그리고 상기 워드 라인에 수직한 방향으로 지나는 자기 저항 박막층을 포함하고 상기 워드 라인 일측 불순물 영역과 타측 불순물 영역을 기준으로 각각의 자기 저항 메모리 영역들을 구성하는 서브 셀 어레이들;상기 워드 라인에 수직한 방향으로 지나는 비트 라인들;상기 비트 라인에 한쪽 전극이 연결되고 다른쪽 전극은 상기 서브 셀 어레이에 연결되어 게이트에 인가되는 서브 셀 어레이 선택 신호(CSL)에 의해 서브 셀 어레이들중의 어느 하나를 선택하는 서브 셀 어레이 선택 트랜지스터들;상기 서브 셀 어레이의 마지막단의 불순물 영역에 연결되어 서브 셀 어레이의 전류를 조정하는 서브 셀 어레이 전류 조정 라인들을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 따른 자기 저항 메모리 장치에 관하여 상세히 설명하면 다음과 같다.

도 2는 본 발명에 따른 자기저항 메모리 장치의 서브 셀 어레이의 구성도이고, 도 3은 본 발명에 따른 서브 셀 어레이의 단면 구성도이다.

본 발명의 자기저항 메모리 장치는 NMOS 트랜지스터를 메모리내에 병렬로 삽입하여 센싱 마진을 충분히 확보할 수 있도록한 것으로, 복수개의 NMOS GMR 셀들로 서브 셀 어레이가 구성된다.

도 2에서와 같이, NMOS 트랜지스터와 GMR 소자가 결합되어 각각의 NMOS 트랜지스터의 일측 n+ 불순물 영역과 타측 n+ 불순물 영역을 기준으로 각각의 자기 저항 메모리 영역을 구성하는 서브 셀 어레이와, 비트 라인(21)에 한쪽 전극이 연결되고 다른쪽 전극은 상기 서브 셀 어레이에 연결되어 게이트에 인가되는 서브 셀 어레이 선택 신호(CSL)에 의해 셀 어레이를 구성하는 복수개의 서브 셀 어레이의 어느 하나를 선택하는 서브 셀 어레이 선택 트랜지스터(22)와, 서브 셀 어레이의마지막단 NMOS 트랜지스터의 일측 n+ 불순물 영역에 연결되어 서브 셀 어레이의 전류를 조정하는 서브 셀 어레이 전류 조정 라인(23)으로 구성된다.

여기서, GMR 소자를 구성하는 박막은 도 3에서와 같이, NiFeCo/CoFe 박막(31), Cu 박막(32), NiFeCo/CoFe 박막(33)이 적층되고 이를 포함한 센싱 메탈 라인의 하측의 수직한 방향으로 워드 라인(WL1,WL2,WL3,..)(34)들이 지나는 구조를 갖는다.

그리고 각각의 워드 라인의 양측 기판에는 n+ 불순물 영역(35)이 형성되고 n+ 불순물 영역은 상기 GMR 소자를 구성하는 박막에 연결되고 워드 라인과 GMR 소자를 구성하는 박막은 전기적으로 분리된다.

그리고 GMR 소자를 구성하는 상부 박막과 하부 박막은 동일한 재료가 사용되고, 각각의 두께는 다르게 구성된다. 하부 박막은 강한 자기장에서만 자기 분극이 변할 수 있도록 하고 상부 박막은 약한 자기장에서도 자기 분극이 변하도록 구성한다.

따라서, 라이트 동작시에는 상부층과 하부층의 자기 분극이 동일하게 배열되도록 강한 자기장을 발생시키고, 리드 동작시에는 하부층의 자기 분극은 변하지 않고 상부층의 자기 분극만 변화되도록 약한 자기장을 발생시킨다.

이와 같이 서브 셀 어레이가 구성되고 서브 셀 어레이와 서브 셀 어레이의 연결 관계를 설명하면 다음과 같다.

도 4는 본 발명에 따른 자기저항 메모리 장치의 전체 어레이의 구성도이다.

n개의 비트 라인(BL1,BL2,...BLn)과 n개의 서브 셀 어레이 선택라인(CSL<1>,CSL<2>,...CSL<n>)이 서로 수직 교차하여 구성되고, 서브 셀 어레이 전류 조정 라인(SDL<1>,SDL<2>,...SDL<n>)이 각각의 서브 셀 어레이 선택 라인(CSL<1>,CSL<2>,...CSL<n>)에 대응하여 동일 방향으로 지나도록 구성된다.

그리고 서로 대응하는 서브 셀 어레이 선택 라인(CSL<1>,CSL<2>,...CSL<n>)과 서브 셀 어레이 전류 조정 라인(SDL<1>,SDL<2>,...SDL<n>)의 사이에는 복수개의 워드 라인들이 동일 방향으로 지나도록 구성되고 워드 라인들에 대응하여 자기 저항 메모리 소자들이 구성된다.

여기서, 하나의 비트 라인에는 복수개의 서브 셀 어레이가 연결 구성되어 전체적으로는 서브 셀 어레이들이 병렬 구성된다.

이와 같은 본 발명에 따른 자기저항 메모리 장치의 리드/라이트 동작은 다음과 같다.

그리고 도 5는 본 발명에 따른 자기저항 메모리 장치의 라이트 동작 파형도이고, 도 6은 본 발명에 따른 자기저항 메모리 장치의 리드 동작 파형도이다.

라이트 모드의 동작시에 로직 "0"를 기입하기 위해서는 비트 라인에 일정한 포지티브 전류가 흐르도록 해야한다. 여기서, 전류의 흐름은 센싱 앰프에서 서브 셀 어레이 전류 조정 라인으로 흘러야한다.

그리고 서브 셀 어레이에서 선택된 워드 라인(WL1)을 제외하고는 다른 워드 라인들은 모두 High 레벨의 전압을 t0 구간에 가하여 각각의 NMOS 트랜지스터들이 on되도록 한다. 또한 선택된 워드 라인에는 문턱 전압(Vtn) 이하의 전압을 일정 크기로 인가하여 선택된 워드 라인의 NMOS 트랜지스터가 off 상태가 되도록 한다.

따라서 비트 라인의 전류 경로는 비트 라인에서 공급되면 서브 셀 어레이 선택 라인, 해당 자기 저항 메모리(MR1) 그리고 나머지 NMOS 트랜지스터들을 통해 서브 셀 어레이 전류 조정 회로를 통하여 빠져나간다.

그러므로 선택된 저가 저항 메모리(MR1)에는 비트 라인 전류와 워드 라인의 조합에 의해 로직 "0" 또는 로직 "1"이 기억된다.

그리고 리드 모드시의 동작은 다음과 같다. 도 6에서와 같이, 자기저항 메모리(MR1)의 상부 박막과 하부 박막 모두의 자기 분극에 영향을 받을 정도로 큰 전류를 워드 라인과 비트 라인에 흐르게 한다. 비트 라인은 리드 동작을 하기 전에는 전류가 흐르지 않고 워드 라인 전류에 의해 센싱 전류의 흐름이 생기도록 한다.

처음 t1 구간에서는 워드 라인에 네가티브 전류를 인가하고 t2 구간에서는 포지티브 전류를 인가한다.

이 상태에서 만약, NMOS GMR 소자에 로직 "0"이 저장되어 있었다면 비트 라인 전압이 포지티브에서 네가티브 상태로 바뀌고 로직 "1"이 저장되어 있었다면 비트 라인의 전압이 네가티브에서 포지티브 상태로 바뀐다.

이와 같은 본 발명에 따른 자기 저항 메모리 장치는 NMOS 트랜지스터를 메모리내에 병렬로 삽입하여 센싱 마진을 충분히 확보할 수 있도록 한다.

이는 소자의 데이터 저장 및 출력 동작의 특성을 향상시켜 신뢰성을 높이는 효과가 있다.

Claims (5)

1. 일방향으로 지나는 복수개의 워드 라인과 워드 라인의 양측에 형성되는 불순물 영역 그리고 상기 워드 라인에 수직한 방향으로 지나는 자기 저항 박막층을 포함하고 상기 워드 라인 일측 불순물 영역과 타측 불순물 영역을 기준으로 각각의 자기 저항 메모리 영역들을 구성하는 서브 셀 어레이들;

   상기 워드 라인에 수직한 방향으로 지나는 비트 라인들;

   상기 비트 라인에 한쪽 전극이 연결되고 다른쪽 전극은 상기 서브 셀 어레이에 연결되어 게이트에 인가되는 서브 셀 어레이 선택 신호(CSL)에 의해 서브 셀 어레이들중의 어느 하나를 선택하는 서브 셀 어레이 선택 트랜지스터들;

   상기 서브 셀 어레이의 마지막단의 불순물 영역에 연결되어 서브 셀 어레이의 전류를 조정하는 서브 셀 어레이 전류 조정 라인들을 포함하여 구성되는 것을 특징으로 하는 자기 저항 메모리 장치.
2. 제 1 항에 있어서, 자기 저항 메모리를 구성하는 박막층은 워드 라인에 수직한 방향으로 구성되어 그 상측에 워드 라인들과 분리되어 NiFeCo/CoFe 상부 박막, Cu 박막, NiFeCo/CoFe 하부 박막이 적층되는 구조를 갖는 것을 특징으로 하는 자기 저항 메모리 장치.
3. 제 2 항에 있어서, 하부 박막은 강한 자기장에서만 자기 분극이 변하고 상부박막은 약한 자기장에서도 자기 분극이 변하도록 각각 두께를 다르게 구성하는 것을 특징으로 하는 자기 저항 메모리 장치.
4. 제 1 항에 있어서, 라이트 모드의 동작시에 비트 라인에 일정한 포지티브 전류를 인가한 상태에서,

   선택된 워드 라인에 네가티브 전류를 인가하는 것에 의해 로직 "0"가 라이트되고, 선택된 워드 라인에 포지티브 전류를 인가하는 것에 의해 로직 "1"이 라이트되는 것을 특징으로 하는 자기 저항 메모리 장치.
5. 제 1 항에 있어서, 리드 모드의 동작시에 t1 구간에서는 워드 라인에 네가티브 전류를 인가하고 t2 구간에서는 포지티브 전류를 인가하고,

   이 시점에서 비트 라인 전압이 포지티브에서 네가티브 상태로 바뀌면 저장된 값이 로직 "0"이고, 비트 라인의 전압이 네가티브에서 포지티브 상태로 바뀐면 저장된 값이 로직 "1"인 것을 특징으로 하는 자기 저항 메모리 장치.