JPH11273337A - 磁気ｒａｍセル内の内部非対称 - Google Patents
磁気ｒａｍセル内の内部非対称Info
- Publication number
- JPH11273337A JPH11273337A JP11026344A JP2634499A JPH11273337A JP H11273337 A JPH11273337 A JP H11273337A JP 11026344 A JP11026344 A JP 11026344A JP 2634499 A JP2634499 A JP 2634499A JP H11273337 A JPH11273337 A JP H11273337A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- region
- cell
- axis
- crossing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 交差領域を形成する第１および第２の交差導
線を有する磁気メモリを提供すること。 【解決手段】 磁気メモリ・セルは、それに沿って２通
りの磁化方向を課すことができる磁気軸を備えた可変性
磁気領域を含み、それにより、それに印加された電気お
よび結果的な磁気刺激に応じてセルが変化可能な２通り
のそれぞれの状態を提供する。第１の方向から第２の方
向へ予測可能な磁化パターンの発展を可能にするため
に、ある状態をそこに書き込んでいる間にセルに印加さ
れる磁気刺激の非対称を開示する。また、予測可能なパ
ターンの発展を可能にする、セルのレイアウトまたは磁
化の物理的非対称も開示する。このような原理は、そこ
にセルを書き込むために電気および結果的な磁気刺激を
供給するビット線とワード線の交点で磁気トンネル接合
（ＭＴＪ）セルを使用する、磁気ランダム・アクセス・
メモリ（ＭＲＡＭ）アレイに適用することができる。
線を有する磁気メモリを提供すること。 【解決手段】 磁気メモリ・セルは、それに沿って２通
りの磁化方向を課すことができる磁気軸を備えた可変性
磁気領域を含み、それにより、それに印加された電気お
よび結果的な磁気刺激に応じてセルが変化可能な２通り
のそれぞれの状態を提供する。第１の方向から第２の方
向へ予測可能な磁化パターンの発展を可能にするため
に、ある状態をそこに書き込んでいる間にセルに印加さ
れる磁気刺激の非対称を開示する。また、予測可能なパ
ターンの発展を可能にする、セルのレイアウトまたは磁
化の物理的非対称も開示する。このような原理は、そこ
にセルを書き込むために電気および結果的な磁気刺激を
供給するビット線とワード線の交点で磁気トンネル接合
（ＭＴＪ）セルを使用する、磁気ランダム・アクセス・
メモリ（ＭＲＡＭ）アレイに適用することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気ランダム・ア
クセス・メモリ（「ＭＲＡＭ」）内の磁気メモリ・セル
の作成およびアクセスに関する。
クセス・メモリ（「ＭＲＡＭ」）内の磁気メモリ・セル
の作成およびアクセスに関する。
【０００２】
【従来の技術】２件の米国特許第５，６４０，３４３号
および第５，６５０，９５８号に開示され、本出願の図
１および図２に示すタイプの磁気ランダム・アクセス・
メモリ（「ＭＲＡＭ」）アレイは、ワード線１、２、３
とビット線４、５、６との交点に位置決めされた磁気メ
モリ・セル（たとえば、セル９）のアレイを含む。各セ
ルは、磁気トンネル接合（「ＭＴＪ」）デバイス８にな
るように配置された磁気的に可変性または「自由」領域
２４と最も近い磁気基準領域２０とを含む。このような
セルでのデータの格納の基礎となる原理は、自由領域の
磁化容易軸（「ＥＡ」）に沿って磁化方向を変更するこ
とにより、自由および基準領域の磁化の相対配向を変更
できることと、その後、この相対配向の差を読みとれる
ことである。（基準領域という用語は、自由または可変
性領域と協力して、全体としてデバイスを検出可能状態
にするような、いかなるタイプの領域も示すように、こ
こでは広い意味で使用する。）
および第５，６５０，９５８号に開示され、本出願の図
１および図２に示すタイプの磁気ランダム・アクセス・
メモリ（「ＭＲＡＭ」）アレイは、ワード線１、２、３
とビット線４、５、６との交点に位置決めされた磁気メ
モリ・セル（たとえば、セル９）のアレイを含む。各セ
ルは、磁気トンネル接合（「ＭＴＪ」）デバイス８にな
るように配置された磁気的に可変性または「自由」領域
２４と最も近い磁気基準領域２０とを含む。このような
セルでのデータの格納の基礎となる原理は、自由領域の
磁化容易軸（「ＥＡ」）に沿って磁化方向を変更するこ
とにより、自由および基準領域の磁化の相対配向を変更
できることと、その後、この相対配向の差を読みとれる
ことである。（基準領域という用語は、自由または可変
性領域と協力して、全体としてデバイスを検出可能状態
にするような、いかなるタイプの領域も示すように、こ
こでは広い意味で使用する。）
【０００３】より具体的には、ＭＲＡＭセルは、それぞ
れのビット線とワード線を介して印加された双方向電気
刺激およびその結果の磁気刺激を使用して自由領域の磁
化を反転することによって書込みが行われ、その後、ビ
ット線とワード線との間の結果的なトンネル抵抗を測定
することによって読取りが行われ、これは基準領域に対
する自由領域の磁化の相対配向によって決まる２つの値
の一方をとる。自由に回転できるがその磁化容易軸に沿
っていずれかの方向（＋ＥＡまたは−ＥＡ）に整列する
傾向が強い磁化方向を有する単純単体磁石として自由領
域がモデル化されている場合、ならびに基準領域がたと
えば、同様の要素磁石であるが＋ＥＡ方向に固定された
磁化方向を有する場合、そのセルについては、整列（＋
ＥＡ／＋ＥＡ）および逆整列（−ＥＡ／＋ＥＡ）という
２通りの状態（したがって、２通りの可能なトンネル抵
抗値）が定義される。
れのビット線とワード線を介して印加された双方向電気
刺激およびその結果の磁気刺激を使用して自由領域の磁
化を反転することによって書込みが行われ、その後、ビ
ット線とワード線との間の結果的なトンネル抵抗を測定
することによって読取りが行われ、これは基準領域に対
する自由領域の磁化の相対配向によって決まる２つの値
の一方をとる。自由に回転できるがその磁化容易軸に沿
っていずれかの方向（＋ＥＡまたは−ＥＡ）に整列する
傾向が強い磁化方向を有する単純単体磁石として自由領
域がモデル化されている場合、ならびに基準領域がたと
えば、同様の要素磁石であるが＋ＥＡ方向に固定された
磁化方向を有する場合、そのセルについては、整列（＋
ＥＡ／＋ＥＡ）および逆整列（−ＥＡ／＋ＥＡ）という
２通りの状態（したがって、２通りの可能なトンネル抵
抗値）が定義される。
【０００４】印加されたＥＡ磁界に対するトンネル接合
抵抗の特性を示す理想的なヒステリシス・ループを図３
に示す。トンネル接合の抵抗は、領域５０で刺激が一切
加えられていない、すなわち、領域５０における磁化容
易軸フリップ磁界強度＋／−Ｈc以下の印加された磁界
に対する抵抗の感度が欠落している状態で、２つの別個
の値の一方を呈することができる。印加された磁化容易
軸磁界が＋／−Ｈcを超える場合、そのセルは強制的に
それぞれの高抵抗状態または低抵抗状態になる。
抵抗の特性を示す理想的なヒステリシス・ループを図３
に示す。トンネル接合の抵抗は、領域５０で刺激が一切
加えられていない、すなわち、領域５０における磁化容
易軸フリップ磁界強度＋／−Ｈc以下の印加された磁界
に対する抵抗の感度が欠落している状態で、２つの別個
の値の一方を呈することができる。印加された磁化容易
軸磁界が＋／−Ｈcを超える場合、そのセルは強制的に
それぞれの高抵抗状態または低抵抗状態になる。
【０００５】トンネル接合を形成する２つの領域の磁化
パターンが単純であっても、書込み中に自由領域の磁化
方向を反転すると、実際には一方または両方の領域に思
いがけない影響を及ぼす可能性がある。たとえば、書込
み中に自由領域を反転すると、欠陥またはエッジ粗さに
よって固定された磁気性渦または複合磁区壁を含む可能
性がある。接合抵抗は接合領域について平均化したドッ
ト積ｍfreeｍreferenc eによって決まるので、磁化パタ
ーン内にこのような複合微小磁性構造を含むと、読取り
中に測定したトンネル接合抵抗を実質的に崩壊する可能
性がある。
パターンが単純であっても、書込み中に自由領域の磁化
方向を反転すると、実際には一方または両方の領域に思
いがけない影響を及ぼす可能性がある。たとえば、書込
み中に自由領域を反転すると、欠陥またはエッジ粗さに
よって固定された磁気性渦または複合磁区壁を含む可能
性がある。接合抵抗は接合領域について平均化したドッ
ト積ｍfreeｍreferenc eによって決まるので、磁化パタ
ーン内にこのような複合微小磁性構造を含むと、読取り
中に測定したトンネル接合抵抗を実質的に崩壊する可能
性がある。
【０００６】たとえば、その磁化容易軸ＥＡの周りに左
右対称に形成されたＭＲＡＭセルの自由磁気領域１２４
内の磁化パターンを図４に示すが、その領域では本来受
け入れられる磁化パターン領域１３０と１３４との間に
複雑な壁構造１３２がはっきり見える状態になってい
る。この磁化パターン全体は、名目上均一に磁化された
サンプルから得られたものであり（上下の層はどちらも
元々は右を指し示している）、それに関する磁化容易軸
バイアスは＋７００Ｏｅから−７００Ｏｅへ掃引され、
＋７００Ｏｅに戻されている。磁界として複雑な構造１
３２に発達した磁化の反転は、＋７００Ｏｅから約−６
００Ｏｅまで掃引された。図５は、この崩壊サンプル用
の印加された磁化容易軸磁界に対する相対磁化方向を示
すヒステリシス・ループである。領域１５０は正方形で
はないので、磁化容易軸印加磁界を除去したときにセル
が予想通りその２通りの状態のうちのいずれか一方を呈
しなくなるが、これはセル内でこのような複合微小磁性
構造が発達したためである。
右対称に形成されたＭＲＡＭセルの自由磁気領域１２４
内の磁化パターンを図４に示すが、その領域では本来受
け入れられる磁化パターン領域１３０と１３４との間に
複雑な壁構造１３２がはっきり見える状態になってい
る。この磁化パターン全体は、名目上均一に磁化された
サンプルから得られたものであり（上下の層はどちらも
元々は右を指し示している）、それに関する磁化容易軸
バイアスは＋７００Ｏｅから−７００Ｏｅへ掃引され、
＋７００Ｏｅに戻されている。磁界として複雑な構造１
３２に発達した磁化の反転は、＋７００Ｏｅから約−６
００Ｏｅまで掃引された。図５は、この崩壊サンプル用
の印加された磁化容易軸磁界に対する相対磁化方向を示
すヒステリシス・ループである。領域１５０は正方形で
はないので、磁化容易軸印加磁界を除去したときにセル
が予想通りその２通りの状態のうちのいずれか一方を呈
しなくなるが、これはセル内でこのような複合微小磁性
構造が発達したためである。
【０００７】このような望ましくない磁気構造によっ
て、最善の場合は動作パラメータ窓が低減されるか、ま
たは最悪の場合は記憶に必要な正方形のヒステリシス・
ループが完全に崩壊する。さらに、このような構造の存
在は、自由領域を反転または実質的に反転するために必
要な切替え線のサイズまたはパワーあるいはその両方の
増大を引き起こすものと予想することができる。
て、最善の場合は動作パラメータ窓が低減されるか、ま
たは最悪の場合は記憶に必要な正方形のヒステリシス・
ループが完全に崩壊する。さらに、このような構造の存
在は、自由領域を反転または実質的に反転するために必
要な切替え線のサイズまたはパワーあるいはその両方の
増大を引き起こすものと予想することができる。
【０００８】
【発明が解決しようとする課題】したがって、必要なも
のは、ＭＲＡＭアレイ内の磁気メモリ・セルの状態を変
更する際にこのような複合微小磁性構造を除去するため
の技法である。
のは、ＭＲＡＭアレイ内の磁気メモリ・セルの状態を変
更する際にこのような複合微小磁性構造を除去するため
の技法である。
【０００９】
【課題を解決するための手段】上記の磁気メモリ・セル
の欠点を克服するため、本発明の一態様は、交差領域を
形成する第１および第２の交差導線を有する磁気メモリ
に関する。磁気メモリ・セルは、交差領域に位置決めさ
れ、それに沿って２通りの磁化方向を課すことができる
磁気軸を備えた可変性磁気領域を含み、それにより、セ
ルが変化可能な２通りのそれぞれの状態を提供する。こ
のセルは、第１および第２の交差導線によりそれに印加
された磁気刺激に応じて２通りのそれぞれの状態に変化
可能である。可変性磁気領域は、その磁気軸の周りに実
質的に磁気的に非対称に成形されるように形成され、し
たがって、前述の複合微小磁性構造を形成せずに、磁化
パターンが書込み中に適切に発展することができる。
の欠点を克服するため、本発明の一態様は、交差領域を
形成する第１および第２の交差導線を有する磁気メモリ
に関する。磁気メモリ・セルは、交差領域に位置決めさ
れ、それに沿って２通りの磁化方向を課すことができる
磁気軸を備えた可変性磁気領域を含み、それにより、セ
ルが変化可能な２通りのそれぞれの状態を提供する。こ
のセルは、第１および第２の交差導線によりそれに印加
された磁気刺激に応じて２通りのそれぞれの状態に変化
可能である。可変性磁気領域は、その磁気軸の周りに実
質的に磁気的に非対称に成形されるように形成され、し
たがって、前述の複合微小磁性構造を形成せずに、磁化
パターンが書込み中に適切に発展することができる。
【００１０】セルの可変性磁気領域は、その隅に非直角
の角度を備え、その磁気軸の周りの実質的に平面の平行
四辺形として成形することができる。あるいは、または
それと組み合わせて、可変性磁気領域は、おそらく最も
近いバイアス領域を使用して、内部磁気異方性によりそ
の磁気軸の周りに磁気的に非対称に成形することができ
る。
の角度を備え、その磁気軸の周りの実質的に平面の平行
四辺形として成形することができる。あるいは、または
それと組み合わせて、可変性磁気領域は、おそらく最も
近いバイアス領域を使用して、内部磁気異方性によりそ
の磁気軸の周りに磁気的に非対称に成形することができ
る。
【００１１】他の態様では、本発明は、交差領域を形成
する第１および第２の交差導線を有する磁気メモリに関
する。上記のように、磁気メモリ・セルは、交差領域に
位置決めされ、それに沿って２通りの磁化方向を課すこ
とができる磁気軸を有し、それにより、第１および第２
の交差導線によりそれに印加された磁気刺激に応じてセ
ルが変化可能な２通りのそれぞれの状態を提供する。こ
のセルは、その磁気軸が第１または第２の交差導線のい
ずれかに対して非平行になるように交差領域内に位置決
めされる。一実施形態では、磁気軸は、第１または第２
の交差導線のいずれかに対して約５度より大きい角度を
形成する。
する第１および第２の交差導線を有する磁気メモリに関
する。上記のように、磁気メモリ・セルは、交差領域に
位置決めされ、それに沿って２通りの磁化方向を課すこ
とができる磁気軸を有し、それにより、第１および第２
の交差導線によりそれに印加された磁気刺激に応じてセ
ルが変化可能な２通りのそれぞれの状態を提供する。こ
のセルは、その磁気軸が第１または第２の交差導線のい
ずれかに対して非平行になるように交差領域内に位置決
めされる。一実施形態では、磁気軸は、第１または第２
の交差導線のいずれかに対して約５度より大きい角度を
形成する。
【００１２】メモリ・セルの磁気軸の周りに意図的な非
対称を物理的に課すための前述の技法に加え、本発明
は、それぞれの各導線によって印加される磁界の相対規
模またはタイミングあるいはその両方に応じて磁気刺激
がそれに非対称的に印加されるように第１および第２の
導線からセルに印加された磁気刺激を配置することにも
関する。
対称を物理的に課すための前述の技法に加え、本発明
は、それぞれの各導線によって印加される磁界の相対規
模またはタイミングあるいはその両方に応じて磁気刺激
がそれに非対称的に印加されるように第１および第２の
導線からセルに印加された磁気刺激を配置することにも
関する。
【００１３】一実施形態では、ワード線を使用してバイ
アス磁界が印加され、バイアス値が印加されている間に
ビット線が低い値から高い値に掃引される。他の実施形
態では、両方の線がそれぞれの低い値からそれぞれの高
い値に同時に掃引されるが、規模は異なり、たとえば、
ワード線はビット線の値の１０％になる。このように印
加された刺激非対称により、磁化パターンが書込み中に
適切に発達することも分かっている。
アス磁界が印加され、バイアス値が印加されている間に
ビット線が低い値から高い値に掃引される。他の実施形
態では、両方の線がそれぞれの低い値からそれぞれの高
い値に同時に掃引されるが、規模は異なり、たとえば、
ワード線はビット線の値の１０％になる。このように印
加された刺激非対称により、磁化パターンが書込み中に
適切に発達することも分かっている。
【００１４】前述の技法、すなわち、物理的非対称また
は刺激非対称あるいはその両方を使用すると、磁気メモ
リ・セルの自由領域内の磁化パターンは、望ましくない
複合微小磁性構造を形成せずにある状態から他の状態に
反転するものと予想することができる。セルのトンネル
抵抗は、印加された書込み磁界を除去したときに予測通
り２つの値の一方を呈することになるので、セルの全体
的なパフォーマンスが改善される。
は刺激非対称あるいはその両方を使用すると、磁気メモ
リ・セルの自由領域内の磁化パターンは、望ましくない
複合微小磁性構造を形成せずにある状態から他の状態に
反転するものと予想することができる。セルのトンネル
抵抗は、印加された書込み磁界を除去したときに予測通
り２つの値の一方を呈することになるので、セルの全体
的なパフォーマンスが改善される。
【００１５】
【発明の実施の形態】ＭＲＡＭセル内の磁化反転に関連
する前述の問題を克服するための技法をここに開示す
る。この技法は、ＭＲＡＭセルの書込み刺激、物理的設
計、またはその両方の内部非対称を含み、実質的に磁化
反転プロセスを改善する。この非対称は、非対称磁気書
込み刺激（たとえば、掃引された磁化容易軸磁界ととも
に印加された一定ハード軸磁界を使用して「軸外れ」
で、または同時に掃引された磁化容易軸磁界およびハー
ド軸磁界を使用して磁化容易軸に対して所定の角度で印
加されたもの）を含む、様々なやり方で達成することが
できる。また、パターン形成した薄膜形状非対称、関連
のビット線またはワード線とのセルの非位置合わせ、あ
るいはその軸の周りで接合形状または磁化対称性を破断
する接合領域内の内部異方性を使用する、物理的接合非
対称も開示する。
する前述の問題を克服するための技法をここに開示す
る。この技法は、ＭＲＡＭセルの書込み刺激、物理的設
計、またはその両方の内部非対称を含み、実質的に磁化
反転プロセスを改善する。この非対称は、非対称磁気書
込み刺激（たとえば、掃引された磁化容易軸磁界ととも
に印加された一定ハード軸磁界を使用して「軸外れ」
で、または同時に掃引された磁化容易軸磁界およびハー
ド軸磁界を使用して磁化容易軸に対して所定の角度で印
加されたもの）を含む、様々なやり方で達成することが
できる。また、パターン形成した薄膜形状非対称、関連
のビット線またはワード線とのセルの非位置合わせ、あ
るいはその軸の周りで接合形状または磁化対称性を破断
する接合領域内の内部異方性を使用する、物理的接合非
対称も開示する。
【００１６】内部非対称に関する本発明の原理について
は、図７ないし図１７に関連して以下に述べる。しか
し、背景として、米国特許第５６４０３４３号および第
５６５０９５８号により、まず図１〜図２に示す磁気メ
モリ・アレイの形成および動作の基礎となる一般原理に
ついて簡単に説明する。
は、図７ないし図１７に関連して以下に述べる。しか
し、背景として、米国特許第５６４０３４３号および第
５６５０９５８号により、まず図１〜図２に示す磁気メ
モリ・アレイの形成および動作の基礎となる一般原理に
ついて簡単に説明する。
【００１７】図１を参照すると、ＭＲＡＭアレイの例
は、水平平面内の平行なワード線１、２、３として機能
する１組の導電線と、他の水平平面内の平行なビット線
４、５、６として機能する１組の導電線とを含む。上か
ら見たときに２組の線が交差するように、ビット線は異
なる方向に、たとえば、ワード線に対して直角に向けら
れている。図２に詳細に示す典型的なメモリ・セル９な
どのメモリ・セルは、線同士の間に垂直に間隔をあけた
交差領域内のワード線とビット線との各交差点に位置す
る。図１には３本のワード線と３本のビット線が示され
ているが、線の数は通常、これよりかなり多くなるだろ
う。メモリ・セル９は垂直スタックとして配置され、ダ
イオード７と磁気トンネル接合（「ＭＴＪ」）８とを含
むことができる。アレイの動作中、電流はセル９内を垂
直方向に流れる。電流がメモリ・セルを垂直に通ること
により、メモリ・セルが占有する表面積を非常に小さく
することができる。ワード線との接点、ＭＴＪ、ダイオ
ード、ビット線との接点は、いずれも同じ面積を占有す
る。図１には示されていないが、このアレイは、他の回
路が存在するはずのシリコン基板などの基板上に形成す
ることができる。また、公差領域以外のＭＲＡＭの領域
では、ビット線とワード線との間に通常、絶縁材料の層
が位置する。
は、水平平面内の平行なワード線１、２、３として機能
する１組の導電線と、他の水平平面内の平行なビット線
４、５、６として機能する１組の導電線とを含む。上か
ら見たときに２組の線が交差するように、ビット線は異
なる方向に、たとえば、ワード線に対して直角に向けら
れている。図２に詳細に示す典型的なメモリ・セル９な
どのメモリ・セルは、線同士の間に垂直に間隔をあけた
交差領域内のワード線とビット線との各交差点に位置す
る。図１には３本のワード線と３本のビット線が示され
ているが、線の数は通常、これよりかなり多くなるだろ
う。メモリ・セル９は垂直スタックとして配置され、ダ
イオード７と磁気トンネル接合（「ＭＴＪ」）８とを含
むことができる。アレイの動作中、電流はセル９内を垂
直方向に流れる。電流がメモリ・セルを垂直に通ること
により、メモリ・セルが占有する表面積を非常に小さく
することができる。ワード線との接点、ＭＴＪ、ダイオ
ード、ビット線との接点は、いずれも同じ面積を占有す
る。図１には示されていないが、このアレイは、他の回
路が存在するはずのシリコン基板などの基板上に形成す
ることができる。また、公差領域以外のＭＲＡＭの領域
では、ビット線とワード線との間に通常、絶縁材料の層
が位置する。
【００１８】図２を参照して、メモリ・セル９の構造に
ついて詳細に説明する。メモリ・セル９は、ワード線３
（図１）上およびワード線に接触して形成されている。
メモリ・セル９は、ダイオード状デバイスの垂直スタッ
ク、たとえば、電気的に直列接続になっているシリコン
接合ダイオード７とＭＴＪ８とを含む。ダイオード７
は、ｎ型シリコン層１０とｐ型シリコン層１１とを含む
シリコン接合ダイオードである。ダイオードのｐ型シリ
コン層１１は、タングステン・スタッド１２を介してＭ
ＴＪ８に接続されている。ダイオードのｎ型シリコン層
１０はワード線３に接続されている。
ついて詳細に説明する。メモリ・セル９は、ワード線３
（図１）上およびワード線に接触して形成されている。
メモリ・セル９は、ダイオード状デバイスの垂直スタッ
ク、たとえば、電気的に直列接続になっているシリコン
接合ダイオード７とＭＴＪ８とを含む。ダイオード７
は、ｎ型シリコン層１０とｐ型シリコン層１１とを含む
シリコン接合ダイオードである。ダイオードのｐ型シリ
コン層１１は、タングステン・スタッド１２を介してＭ
ＴＪ８に接続されている。ダイオードのｎ型シリコン層
１０はワード線３に接続されている。
【００１９】ＭＴＪ８は、交互に積み重ねられた一連の
材料層で形成することができる。図２のＭＴＪ８は、Ｐ
ｔなどのテンプレート層１５と、パーマロイ（Ｎｉ−Ｆ
ｅ）などの初期強磁性層１６と、Ｍｎ−Ｆｅなどの反強
磁性層（ＡＦ）１８と、Ｃｏ、Ｆｅ、パーマロイなどの
一定または「固定」型の基準強磁性層（ＦＭＦ）２０
と、アルミナ（Ａｌ2Ｏ3）の薄いトンネル・バリア層２
２と、薄いＣｏ−Ｆｅとパーマロイとのサンドイッチな
どの柔らかい可変性「自由」強磁性層（ＦＭＳ）２４
と、Ｐｔなどの接点層２５とを含む。
材料層で形成することができる。図２のＭＴＪ８は、Ｐ
ｔなどのテンプレート層１５と、パーマロイ（Ｎｉ−Ｆ
ｅ）などの初期強磁性層１６と、Ｍｎ−Ｆｅなどの反強
磁性層（ＡＦ）１８と、Ｃｏ、Ｆｅ、パーマロイなどの
一定または「固定」型の基準強磁性層（ＦＭＦ）２０
と、アルミナ（Ａｌ2Ｏ3）の薄いトンネル・バリア層２
２と、薄いＣｏ−Ｆｅとパーマロイとのサンドイッチな
どの柔らかい可変性「自由」強磁性層（ＦＭＳ）２４
と、Ｐｔなどの接点層２５とを含む。
【００２０】自由層は、磁化容易軸（「ＥＡ」）という
磁化方向のための好ましい軸を有するように作成されて
いる。この磁化容易軸に沿った自由層の磁化方向として
２通りの方向が可能であり、これがメモリ・セルの２通
りの状態を定義する。対照的に、基準層は、その単一方
向異方性方向という好ましい磁化方向を１つだけ有する
ように作成することができ、この方向は自由層の磁化容
易軸に平行である。自由層の所望の磁化容易軸は、ＭＴ
Ｊの固有異方性とひずみ誘導異方性と形状異方性との組
合せによって設定される。図示のＭＴＪと自由層は、長
さがＬで幅がＷの矩形として作成することができ、Ｌは
Ｗより大きい（図２）。自由層の磁気モーメントは、Ｌ
方向に沿って整列される傾向がある。
磁化方向のための好ましい軸を有するように作成されて
いる。この磁化容易軸に沿った自由層の磁化方向として
２通りの方向が可能であり、これがメモリ・セルの２通
りの状態を定義する。対照的に、基準層は、その単一方
向異方性方向という好ましい磁化方向を１つだけ有する
ように作成することができ、この方向は自由層の磁化容
易軸に平行である。自由層の所望の磁化容易軸は、ＭＴ
Ｊの固有異方性とひずみ誘導異方性と形状異方性との組
合せによって設定される。図示のＭＴＪと自由層は、長
さがＬで幅がＷの矩形として作成することができ、Ｌは
Ｗより大きい（図２）。自由層の磁気モーメントは、Ｌ
方向に沿って整列される傾向がある。
【００２１】基準層の単一方向異方性方向は、初期強磁
性層１６上にＦｅ−Ｍｎ ＡＦ層１８を成長させること
によって設定され、初期強磁性層自体は、ＰｔまたはＣ
ｕまたはＴａなどのテンプレート層１５上で成長する。
テンプレート層１５は、初期強磁性層１６内に１１１の
結晶学的組織を誘導する。これらの層は、自由層の所望
の磁化容易軸に平行に向けられた磁界内に付着され、基
準層の所望の固有単一方向異方性方向を作成する。ある
いは、ＡＦ層は、ＡＦ材料の耐ブロッキング温度より高
い温度まで基板を加熱している間に前記磁化容易軸に平
行な十分な大きさの磁界内のテンプレート層上に付着す
ることもできる。この代替実施例では、初期強磁性層１
６は不要である。また、付着中の印加磁界方向に沿って
磁化を整列する磁気異方性を処理中に発生させるために
一定層の磁気ひずみを利用することも可能である。
性層１６上にＦｅ−Ｍｎ ＡＦ層１８を成長させること
によって設定され、初期強磁性層自体は、ＰｔまたはＣ
ｕまたはＴａなどのテンプレート層１５上で成長する。
テンプレート層１５は、初期強磁性層１６内に１１１の
結晶学的組織を誘導する。これらの層は、自由層の所望
の磁化容易軸に平行に向けられた磁界内に付着され、基
準層の所望の固有単一方向異方性方向を作成する。ある
いは、ＡＦ層は、ＡＦ材料の耐ブロッキング温度より高
い温度まで基板を加熱している間に前記磁化容易軸に平
行な十分な大きさの磁界内のテンプレート層上に付着す
ることもできる。この代替実施例では、初期強磁性層１
６は不要である。また、付着中の印加磁界方向に沿って
磁化を整列する磁気異方性を処理中に発生させるために
一定層の磁気ひずみを利用することも可能である。
【００２２】基準層とＡＦ層との間は交換結合になって
いるため、基準層の磁化方向は自由層の磁化方向より変
更するのが難しい。ビット線とワード線を通る電流によ
って印加された磁界の範囲内では、この実施例では基準
層の磁化方向は一定になるかまたは固定される。基準層
の形状異方性は、ＭＴＪの形状異方性に従うものであ
り、一定層の磁化方向の安定性を追加する。メモリ・セ
ルに書き込むために印加された磁界は、基準層の方向で
はなく、自由層の磁化方向を反転させるのに十分な大き
さである。したがって、一定層を磁化しても、ＭＲＡＭ
内のメモリ・セルの動作中に方向を変更することはな
い。
いるため、基準層の磁化方向は自由層の磁化方向より変
更するのが難しい。ビット線とワード線を通る電流によ
って印加された磁界の範囲内では、この実施例では基準
層の磁化方向は一定になるかまたは固定される。基準層
の形状異方性は、ＭＴＪの形状異方性に従うものであ
り、一定層の磁化方向の安定性を追加する。メモリ・セ
ルに書き込むために印加された磁界は、基準層の方向で
はなく、自由層の磁化方向を反転させるのに十分な大き
さである。したがって、一定層を磁化しても、ＭＲＡＭ
内のメモリ・セルの動作中に方向を変更することはな
い。
【００２３】アレイ動作中に、十分な大きさの電流がＭ
ＲＡＭの書込み線とビット線の両方を通過すると、書込
み線とビット線との交点で結合された電流の自己電磁界
は、励起された書込み線とビット線の交点に位置する単
一の特定のＭＴＪの自由層の磁化を回転させることにな
る。電流レベルは、結合された自己電磁界が自由層のス
イッチング磁界を超えるように設計されている。この自
己電磁界は、基準層の磁化を回転させるために必要な磁
界よりかなり小さくなるように設計されている。セル・
アレイ・アーキテクチャは、書込み電流がＭＴＪ自体を
通過しないように設計されている。メモリ・セルは、ダ
イオードとＭＴＪを通って基準層からトンネル接合バリ
アを通り自由層まで（またはその逆）センス電流を垂直
に通過させることによって読み取られる。Ａｌ2Ｏ3トン
ネル・バリアの抵抗はＡｌ2Ｏ3層の厚さに著しく依存
し、この層の厚さに応じてほぼ指数関数的に変化するの
で、これは、電流が主にＡｌ2Ｏ3トンネル・バリアを通
って垂直に流れることを意味する。Ａｌ2Ｏ3の厚さを増
加するにつれて電荷担体がバリアを通り抜ける確率は著
しく低下するので、接合部を通り抜ける唯一の担体は接
合層に対して垂直に移動するものになる。メモリ・セル
の状態は、書込み電流よりかなり小さいセンス電流がＭ
ＴＪを垂直に通過するときにメモリ・セルの抵抗を測定
することによって決まる。このセンス電流または読取り
電流の自己電磁界はごくわずかなので、メモリ・セルの
磁気状態に影響しない。電荷担体がトンネル・バリアを
通り抜ける確率は、自由層と基準層との磁気モーメント
の相対整列に依存する。トンネル電流はスピン偏極さ
れ、強磁性層の１つ、たとえば、一定層から伝わる電流
が主に１つのスピン・タイプ（強磁性層の磁化の配向に
応じて、スピン・アップまたはスピン・ダウン）の電子
から構成されることを意味する。電流のスピン偏極の程
度は、強磁性層とトンネル・バリアとの境界面にある強
磁性層を構成する磁性材料の電子バンド構造によって決
まる。したがって、第１の強磁性層トンネル・バリアは
スピン・フィルタとして動作する。電荷担体が通り抜け
る確率は、第２の強磁性層内の電流のスピン偏極と同じ
スピン偏極の電子状態が得られるかどうかに依存する。
通常、第２の強磁性層の磁気モーメントが第１の強磁性
層の磁気モーメントに整列されると、第２の強磁性層の
磁気モーメントが第１の強磁性層の磁気モーメントに逆
整列されたときより多くの電子状態が得られる。したが
って、電化担体のトンネル確率は、両方の層の磁気モー
メントが整列されたときに最高になり、磁気モーメント
が逆整列されたときに最低になる。整列でも逆整列でも
なく、モーメントが配置されたときに、トンネル確率は
中間値を取る。したがって、セルの電気抵抗は、両方の
強磁性層の電流のスピン偏極と電子状態の両方に依存す
る。その結果、自由層の２通りの磁化方向によって、メ
モリ・セルの２通りのビット状態（０または１）が明確
に定義される。
ＲＡＭの書込み線とビット線の両方を通過すると、書込
み線とビット線との交点で結合された電流の自己電磁界
は、励起された書込み線とビット線の交点に位置する単
一の特定のＭＴＪの自由層の磁化を回転させることにな
る。電流レベルは、結合された自己電磁界が自由層のス
イッチング磁界を超えるように設計されている。この自
己電磁界は、基準層の磁化を回転させるために必要な磁
界よりかなり小さくなるように設計されている。セル・
アレイ・アーキテクチャは、書込み電流がＭＴＪ自体を
通過しないように設計されている。メモリ・セルは、ダ
イオードとＭＴＪを通って基準層からトンネル接合バリ
アを通り自由層まで（またはその逆）センス電流を垂直
に通過させることによって読み取られる。Ａｌ2Ｏ3トン
ネル・バリアの抵抗はＡｌ2Ｏ3層の厚さに著しく依存
し、この層の厚さに応じてほぼ指数関数的に変化するの
で、これは、電流が主にＡｌ2Ｏ3トンネル・バリアを通
って垂直に流れることを意味する。Ａｌ2Ｏ3の厚さを増
加するにつれて電荷担体がバリアを通り抜ける確率は著
しく低下するので、接合部を通り抜ける唯一の担体は接
合層に対して垂直に移動するものになる。メモリ・セル
の状態は、書込み電流よりかなり小さいセンス電流がＭ
ＴＪを垂直に通過するときにメモリ・セルの抵抗を測定
することによって決まる。このセンス電流または読取り
電流の自己電磁界はごくわずかなので、メモリ・セルの
磁気状態に影響しない。電荷担体がトンネル・バリアを
通り抜ける確率は、自由層と基準層との磁気モーメント
の相対整列に依存する。トンネル電流はスピン偏極さ
れ、強磁性層の１つ、たとえば、一定層から伝わる電流
が主に１つのスピン・タイプ（強磁性層の磁化の配向に
応じて、スピン・アップまたはスピン・ダウン）の電子
から構成されることを意味する。電流のスピン偏極の程
度は、強磁性層とトンネル・バリアとの境界面にある強
磁性層を構成する磁性材料の電子バンド構造によって決
まる。したがって、第１の強磁性層トンネル・バリアは
スピン・フィルタとして動作する。電荷担体が通り抜け
る確率は、第２の強磁性層内の電流のスピン偏極と同じ
スピン偏極の電子状態が得られるかどうかに依存する。
通常、第２の強磁性層の磁気モーメントが第１の強磁性
層の磁気モーメントに整列されると、第２の強磁性層の
磁気モーメントが第１の強磁性層の磁気モーメントに逆
整列されたときより多くの電子状態が得られる。したが
って、電化担体のトンネル確率は、両方の層の磁気モー
メントが整列されたときに最高になり、磁気モーメント
が逆整列されたときに最低になる。整列でも逆整列でも
なく、モーメントが配置されたときに、トンネル確率は
中間値を取る。したがって、セルの電気抵抗は、両方の
強磁性層の電流のスピン偏極と電子状態の両方に依存す
る。その結果、自由層の２通りの磁化方向によって、メ
モリ・セルの２通りのビット状態（０または１）が明確
に定義される。
【００２４】本発明により、刺激非対称の一形式、すな
わち、「軸外れ」磁気バイアスについてまずここで検討
する。この点に関して、一定の垂直ハード軸磁界ととも
に掃引した磁化容易軸磁界を使用して実現した非対称の
実験およびシミュレーションの結果は、図６、図７、図
９、図１０、図１１に関連して提示する。図６は、この
技法を検証するために使用する対称接合形状の平面図で
ある。本発明により、図７のタイミング図を参照する
と、磁化容易軸磁界値２１０は傾斜２１５に沿って中立
値から正の（保磁）値に掃引され、それにより、磁化を
回転させる。ハード軸磁界２２０はこの掃引期間中に一
定値２２５に保持される。したがって、磁化を回転さ
せ、その結果、セルにある状態を書き込むために非対称
「軸外れ」磁気バイアスが供給される。
わち、「軸外れ」磁気バイアスについてまずここで検討
する。この点に関して、一定の垂直ハード軸磁界ととも
に掃引した磁化容易軸磁界を使用して実現した非対称の
実験およびシミュレーションの結果は、図６、図７、図
９、図１０、図１１に関連して提示する。図６は、この
技法を検証するために使用する対称接合形状の平面図で
ある。本発明により、図７のタイミング図を参照する
と、磁化容易軸磁界値２１０は傾斜２１５に沿って中立
値から正の（保磁）値に掃引され、それにより、磁化を
回転させる。ハード軸磁界２２０はこの掃引期間中に一
定値２２５に保持される。したがって、磁化を回転さ
せ、その結果、セルにある状態を書き込むために非対称
「軸外れ」磁気バイアスが供給される。
【００２５】図９は、０〜＋／−５０Ｏｅの一定ハード
軸バイアスＨｈのそれぞれの値に関して１４個の同様に
成形した接合部について測定したヒステリシス・ループ
のアレイである。各セルは２．７μｍ×１．２μｍの六
角形（たとえば、図６）であり、その磁化容易軸はその
長いエッジに対して平行に配置されていた。印加された
磁化容易軸磁界（Ｈｅ）は下にある基準領域を反転する
ためには不十分であり、正の磁化容易軸磁界は自由領域
と基準領域を反対位置合わせし、その結果、抵抗がより
高くなった（ＭＲ％）。
軸バイアスＨｈのそれぞれの値に関して１４個の同様に
成形した接合部について測定したヒステリシス・ループ
のアレイである。各セルは２．７μｍ×１．２μｍの六
角形（たとえば、図６）であり、その磁化容易軸はその
長いエッジに対して平行に配置されていた。印加された
磁化容易軸磁界（Ｈｅ）は下にある基準領域を反転する
ためには不十分であり、正の磁化容易軸磁界は自由領域
と基準領域を反対位置合わせし、その結果、抵抗がより
高くなった（ＭＲ％）。
【００２６】ハード軸バイアスＨｈ＝０Ｏｅ〜＋／−１
０Ｏｅの場合、様々なセルのループの類似性の欠落や確
認可能なループ領域の欠落（３５８、３５６）を含む、
重大な問題を識別することができる。ハード軸バイアス
Ｈｈ＝＋／−２０Ｏｅでは顕著な改善を観測することが
でき、このハード軸バイアスの場合、妥当なループ領域
３５４を識別することができる。ハード軸バイアスをさ
らに増加すると、よりなめらかでより多くの一定形状ル
ープが得られるが、直角度とループ領域が犠牲になる
（３５０、３５２）。
０Ｏｅの場合、様々なセルのループの類似性の欠落や確
認可能なループ領域の欠落（３５８、３５６）を含む、
重大な問題を識別することができる。ハード軸バイアス
Ｈｈ＝＋／−２０Ｏｅでは顕著な改善を観測することが
でき、このハード軸バイアスの場合、妥当なループ領域
３５４を識別することができる。ハード軸バイアスをさ
らに増加すると、よりなめらかでより多くの一定形状ル
ープが得られるが、直角度とループ領域が犠牲になる
（３５０、３５２）。
【００２７】このような測定に加え、図７の一定ハード
軸バイアスを使用する刺激非対称に対する本来は対称的
な接合部の応答もシミュレートした。２０Ｏｅおよび７
０Ｏｅのハード軸バイアスについて、それぞれが厚さ７
０オングストロームのパーマロイ層の１×０．５μｍサ
ンプルに関するこのシミュレーション結果を図１０およ
び図１１にそれぞれ示す。各ケースの微小磁性構造を検
査すると、外部バイアスがまったくない場合に壁構造が
発展したが、２０Ｏｅ以上のバイアスの場合、バイアス
磁界を反転したときに発生する磁化の回転が反対称にな
って有害な微小磁性構造を発生せず、したがって、なめ
らかなヒステリシス・ループが形成されることが明らか
になった。
軸バイアスを使用する刺激非対称に対する本来は対称的
な接合部の応答もシミュレートした。２０Ｏｅおよび７
０Ｏｅのハード軸バイアスについて、それぞれが厚さ７
０オングストロームのパーマロイ層の１×０．５μｍサ
ンプルに関するこのシミュレーション結果を図１０およ
び図１１にそれぞれ示す。各ケースの微小磁性構造を検
査すると、外部バイアスがまったくない場合に壁構造が
発展したが、２０Ｏｅ以上のバイアスの場合、バイアス
磁界を反転したときに発生する磁化の回転が反対称にな
って有害な微小磁性構造を発生せず、したがって、なめ
らかなヒステリシス・ループが形成されることが明らか
になった。
【００２８】また、本発明の刺激非対称は、結果的に均
一に増大する合計磁界が磁化容易軸に対して所定の角度
で印加されるような、掃引した磁化容易軸およびハード
軸磁界の両方を使用することにより、動作中に実現する
ことができる。この技法は図８に示すが、同図では、本
発明の原理により、磁化容易軸磁界２３０が第１の値か
ら第２の値に掃引される２３５。ハード軸磁界２４０は
この間隔中に同様に掃引される２４５が、値の範囲はよ
り低く、たとえば、磁化容易軸値の１０％になってい
る。磁界印加の結果的な角度は、磁化の対称が明確に確
立される磁界の強さのときにそのパターンの非対称発展
を保証するのに十分なハード軸磁界成分が存在するよう
に、十分なものでなければならない。本発明者は、これ
までに検討してきたセルの場合、５〜１０度の軸外れ角
度が妥当であることが分かった。図８に示す１０％の規
模の差は、結果的に磁化容易軸に対して（０．１／１．
０）というアークタンジェントの角度または約５．７度
になる。
一に増大する合計磁界が磁化容易軸に対して所定の角度
で印加されるような、掃引した磁化容易軸およびハード
軸磁界の両方を使用することにより、動作中に実現する
ことができる。この技法は図８に示すが、同図では、本
発明の原理により、磁化容易軸磁界２３０が第１の値か
ら第２の値に掃引される２３５。ハード軸磁界２４０は
この間隔中に同様に掃引される２４５が、値の範囲はよ
り低く、たとえば、磁化容易軸値の１０％になってい
る。磁界印加の結果的な角度は、磁化の対称が明確に確
立される磁界の強さのときにそのパターンの非対称発展
を保証するのに十分なハード軸磁界成分が存在するよう
に、十分なものでなければならない。本発明者は、これ
までに検討してきたセルの場合、５〜１０度の軸外れ角
度が妥当であることが分かった。図８に示す１０％の規
模の差は、結果的に磁化容易軸に対して（０．１／１．
０）というアークタンジェントの角度または約５．７度
になる。
【００２９】当業者であれば、接合形状などに依存する
他の形式の刺激非対称も分かるだろう。一般に、本発明
の刺激非対称は、印加された磁化容易軸およびハード軸
磁界の規模またはタイミングあるいはその両方の所定の
変動によって、セル内で予測可能な磁化パターンの発展
が引き起こされることを含む。
他の形式の刺激非対称も分かるだろう。一般に、本発明
の刺激非対称は、印加された磁化容易軸およびハード軸
磁界の規模またはタイミングあるいはその両方の所定の
変動によって、セル内で予測可能な磁化パターンの発展
が引き起こされることを含む。
【００３０】前述の刺激非対称の形式、すなわち、印加
された磁化容易軸およびハード軸磁界の規模またはタイ
ミングあるいはその両方の変動に加え、非対称を接合部
内に物理的に設計することもできる。この技法では、何
らかの形式の物理的形状または磁気的非対称あるいはそ
の両方をその中に取り入れるように接合特性を設計する
必要がある。
された磁化容易軸およびハード軸磁界の規模またはタイ
ミングあるいはその両方の変動に加え、非対称を接合部
内に物理的に設計することもできる。この技法では、何
らかの形式の物理的形状または磁気的非対称あるいはそ
の両方をその中に取り入れるように接合特性を設計する
必要がある。
【００３１】本発明の原理により、しかも図１２の接合
部の平面図に示すように、セル形状自体が平行四辺形に
なるようにゆがみ、非直角の隅を有する、磁化容易軸Ｅ
Ａの周りの非対称セル設計を実現することができる。磁
化容易軸磁界を掃引する場合とハード軸バイアス磁界が
まったくない場合に、このタイプの構造について実行し
たシミュレーションによると、デバイス形状と一致する
非対称磁化が発生する傾向が強く、したがって、対応す
る明瞭なヒステリシス・ループが得られることが分かっ
ている。
部の平面図に示すように、セル形状自体が平行四辺形に
なるようにゆがみ、非直角の隅を有する、磁化容易軸Ｅ
Ａの周りの非対称セル設計を実現することができる。磁
化容易軸磁界を掃引する場合とハード軸バイアス磁界が
まったくない場合に、このタイプの構造について実行し
たシミュレーションによると、デバイス形状と一致する
非対称磁化が発生する傾向が強く、したがって、対応す
る明瞭なヒステリシス・ループが得られることが分かっ
ている。
【００３２】セル・レイアウトに非対称を課すための他
の技法を図１３に示す。上記のように、磁気メモリ・セ
ルは通常、ワード線７０１、７０２、７０３と、ビット
線７０４、７０５、７０６との交点に配置される。セル
７０９はワード線７０１とビット線７０６との交点に配
置され、（その細長い形状に沿った）その磁化容易軸が
ビット線７０６からの印加された可逆磁界と所定の角度
（たとえば、５〜１０度）を形成するように、ビット線
によって印加される磁界に対して所定の角度に位置決め
される。したがって、このセルはビット線７０６に対し
て垂直ではなく、たとえば、約５〜１０度の可逆磁気書
込み磁界を提供する。
の技法を図１３に示す。上記のように、磁気メモリ・セ
ルは通常、ワード線７０１、７０２、７０３と、ビット
線７０４、７０５、７０６との交点に配置される。セル
７０９はワード線７０１とビット線７０６との交点に配
置され、（その細長い形状に沿った）その磁化容易軸が
ビット線７０６からの印加された可逆磁界と所定の角度
（たとえば、５〜１０度）を形成するように、ビット線
によって印加される磁界に対して所定の角度に位置決め
される。したがって、このセルはビット線７０６に対し
て垂直ではなく、たとえば、約５〜１０度の可逆磁気書
込み磁界を提供する。
【００３３】本発明の物理的非対称を課すための他の技
法では、磁気接合対称を破断する本来は対称的な接合部
内に内部磁気異方性を課すことができ、前述のタイプの
非対称と同様のタイプの磁気非対称をもたらすが、セル
の実際のレイアウトをゆがめる必要はない。
法では、磁気接合対称を破断する本来は対称的な接合部
内に内部磁気異方性を課すことができ、前述のタイプの
非対称と同様のタイプの磁気非対称をもたらすが、セル
の実際のレイアウトをゆがめる必要はない。
【００３４】あるいは、磁気対称を破断するために磁気
バイアスを取り入れることができる。
バイアスを取り入れることができる。
【００３５】たとえば、図１４ないし図１５を参照する
と、その磁化容易軸の周りに本来は対称的に成形された
セル８０９は、その隅で好ましい磁化方向を維持するた
めにそれに課された内部磁気バイアス８５０を有するこ
とができる。このバイアスは、垂直ハード軸に沿ったも
のにすることができる。
と、その磁化容易軸の周りに本来は対称的に成形された
セル８０９は、その隅で好ましい磁化方向を維持するた
めにそれに課された内部磁気バイアス８５０を有するこ
とができる。このバイアスは、垂直ハード軸に沿ったも
のにすることができる。
【００３６】図１５の断面図を参照すると、任意の導電
層８２５によって可変性領域８２４、トンネル層８２
２、基準領域８２０から分離されたバイアス層８２６を
使用して、この内部磁気バイアスを提供することができ
る。
層８２５によって可変性領域８２４、トンネル層８２
２、基準領域８２０から分離されたバイアス層８２６を
使用して、この内部磁気バイアスを提供することができ
る。
【００３７】図１６ないし図１７を参照すると、依然と
して磁化容易軸（ＥＡ）に沿った２通りのそれぞれの磁
化方向を（正反対ではないが、磁化容易軸から約４５度
の角度で）課すことができるが、磁気バイアス８５０は
正方形のセルの隅８６０を固定し、それにより、セル内
の磁化方向の反転を促進する。バイアス８５０は磁化容
易軸の周りに磁気非対称をもたらし、この非対称は、セ
ルを形成する有害な微小磁性構造なしで方向反転を促進
する。
して磁化容易軸（ＥＡ）に沿った２通りのそれぞれの磁
化方向を（正反対ではないが、磁化容易軸から約４５度
の角度で）課すことができるが、磁気バイアス８５０は
正方形のセルの隅８６０を固定し、それにより、セル内
の磁化方向の反転を促進する。バイアス８５０は磁化容
易軸の周りに磁気非対称をもたらし、この非対称は、セ
ルを形成する有害な微小磁性構造なしで方向反転を促進
する。
【００３８】形状の対称性を維持するが、磁気非対称を
課すことにより、アレイ内のセルの密度が悪影響を受け
ることはない。
課すことにより、アレイ内のセルの密度が悪影響を受け
ることはない。
【００３９】前記米国特許に開示されたセルを形成する
ために使用するのと同じ技法を使用すると、セル・レイ
アウトをゆがめるかまたは処理中の適切なステップで磁
気異方性を組み込むあるいはその両方により、本発明の
物理的に非対称のセルを形成することができる。この点
に関して、本発明は、前述の物理的に非対称のセルの作
成にも関する。
ために使用するのと同じ技法を使用すると、セル・レイ
アウトをゆがめるかまたは処理中の適切なステップで磁
気異方性を組み込むあるいはその両方により、本発明の
物理的に非対称のセルを形成することができる。この点
に関して、本発明は、前述の物理的に非対称のセルの作
成にも関する。
【００４０】当業者であれば、上記の刺激非対称技法と
物理的非対称技法のどのような組合せでも、適切な磁化
パターンの発展を保証するために使用できることが分か
るだろう。
物理的非対称技法のどのような組合せでも、適切な磁化
パターンの発展を保証するために使用できることが分か
るだろう。
【００４１】本発明により提供される非対称の利点の例
は、図１８および図１９を検討すると明らかである。完
全磁化状態からヒステリシス・ループを開始するとき
に、通常観察される１つの対称状態と２つの非対称単純
状態のエネルギーを計算した。対称接合部のエネルギー
計算は図１８に示し、非対称状態１００１、１００２
と、対称状態１００３とを有する。非対称状態２００１
および２００２と対称状態２００３とを含む、非対称接
合部のエネルギーは図１９に示す。これらの状態のエネ
ルギーは、磁化容易軸からの印加磁界角度（度数単位）
に対するものとしてグラフ表示されている。印加バイア
スがゼロの場合、図１９の非対称接合エネルギー・レベ
ルは、３つのすべての状態のエネルギーが明確に分離し
ており、特に１つの非対称状態２００２は変化するのに
有利な条件になっていることを示している。対照的に、
図１８の対称接合では、印加バイアスがゼロの場合、接
合部の３通りの可能な状態のいずれについてもエネルギ
ー・レベルの違いはまったくなく、その結果、発展でき
るようになっている微小磁性状態に関するあいまいさが
発生する。したがって、接合形状を非対称的に変更する
と、予測可能な磁化パターンの発展を促進することが分
かる。
は、図１８および図１９を検討すると明らかである。完
全磁化状態からヒステリシス・ループを開始するとき
に、通常観察される１つの対称状態と２つの非対称単純
状態のエネルギーを計算した。対称接合部のエネルギー
計算は図１８に示し、非対称状態１００１、１００２
と、対称状態１００３とを有する。非対称状態２００１
および２００２と対称状態２００３とを含む、非対称接
合部のエネルギーは図１９に示す。これらの状態のエネ
ルギーは、磁化容易軸からの印加磁界角度（度数単位）
に対するものとしてグラフ表示されている。印加バイア
スがゼロの場合、図１９の非対称接合エネルギー・レベ
ルは、３つのすべての状態のエネルギーが明確に分離し
ており、特に１つの非対称状態２００２は変化するのに
有利な条件になっていることを示している。対照的に、
図１８の対称接合では、印加バイアスがゼロの場合、接
合部の３通りの可能な状態のいずれについてもエネルギ
ー・レベルの違いはまったくなく、その結果、発展でき
るようになっている微小磁性状態に関するあいまいさが
発生する。したがって、接合形状を非対称的に変更する
と、予測可能な磁化パターンの発展を促進することが分
かる。
【００４２】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００４３】（１）交差領域を形成する第１および第２
の交差導線と、前記交差領域に配置され、それに沿って
２通りの磁気方向を課すことができる磁気軸を備えた可
変性磁気領域を含む磁気メモリ・セルであって、それに
より、前記第１および第２の交差導線によりそれに印加
された磁気刺激に応じて前記セルが変化可能な２通りの
それぞれの状態を提供し、前記可変性磁気領域がその磁
気軸の周りに実質的に磁気的に非対称に成形される磁気
メモリ・セルとを含む、磁気メモリ。 （２）前記磁気メモリ・セルの前記可変性磁気領域が、
その隅に非直角の角度を備え、その磁気軸の周りの実質
的に平面の平行四辺形として成形される、上記（１）に
記載の磁気メモリ。 （３）その磁気軸が前記第１および第２の交差導線の一
方に対して平行になるように前記磁気メモリ・セルが前
記交差領域内に配置される、上記（１）に記載の磁気メ
モリ。 （４）前記可変性磁気領域が、内部磁気異方性によりそ
の磁気軸の周りに磁気的に非対称に成形される、上記
（１）に記載の磁気メモリ。 （５）バイアスをかけて前記磁気軸の周りに磁気的に非
対称の形状をもたらすために前記可変性磁気領域に最も
近い磁気バイアス領域をさらに含む、上記（１）に記載
の磁気メモリ。 （６）前記可変性磁気領域が正方形の第１の対の対向す
る隅同士の間に位置合わせされた磁気軸を有する正方形
として実質的に成形され、前記バイアスが前記正方形の
第２の対の対向する隅に沿って位置合わせされ、前記バ
イアスが前記正方形の４つのすべての隅で共通の磁化方
向を維持し、それにより、前記磁気軸の周りに前記可変
性磁気領域の磁気非対称をもたらし、前記正方形の可変
性領域の内部部分で２通りの磁化方向が課される、上記
（５）に記載の磁気メモリ。 （７）前記第１および第２の交差導線を含み、前記交差
領域を含む複数の交差領域を形成する第１および第２の
複数の交差導線と、前記磁気メモリ・セルを含み、それ
ぞれが前記複数の交差領域のそれぞれ１つに配置され、
各セルが変化可能な２通りのそれぞれの状態を提供する
ようにそれぞれがそれに沿って２通りの磁化方向を課す
ことができる磁気軸の周りに実質的に磁気的に非対称に
成形される複数の磁気メモリ・セルとをさらに含む、上
記（１）に記載の磁気メモリ。 （８）前記磁気軸に沿った２通りの磁化方向が互いに正
反対である、上記（１）に記載の磁気メモリ。 （９）前記磁気メモリ・セルが少なくとも１つの磁気ト
ンネル接合から形成される、上記（１）に記載の磁気メ
モリ。 （１０）磁気メモリを作成するための方法であって、そ
れにより交差領域を形成する第１および第２の交差導線
を設けるステップと、それに沿って２通りの磁化方向を
課すことができる磁気軸を備えた可変性磁気領域を含
み、それにより、前記第１および第２の交差導線により
それに印加された磁気刺激に応じてセルが変化可能な２
通りのそれぞれの状態を提供し、前記可変性磁気領域が
その磁気軸の周りに実質的に磁気的に非対称に形成され
る磁気メモリ・セルを前記交差領域に形成するステップ
とを含む方法。 （１１）前記磁気メモリ・セルの前記可変性磁気領域
が、その隅に非直角の角度を備え、その磁気軸の周りの
実質的に平面の平行四辺形として成形されるように形成
される、上記（１０）に記載の方法。 （１２）その磁気軸が前記第１および第２の交差導線の
一方に対して平行になるように前記磁気メモリ・セルが
前記交差領域内に形成される、上記（１０）に記載の方
法。 （１３）前記可変性磁気領域が、内部磁気異方性により
その磁気軸の周りに磁気的に非対称に成形されるように
形成される、上記（１０）に記載の方法。 （１４）バイアスをかけて前記磁気軸の周りに磁気的に
非対称の形状をもたらすために前記可変性磁気領域に最
も近い磁気バイアス領域を設けるステップをさらに含
む、上記（１０）に記載の方法。 （１５）前記可変性磁気領域が正方形の第１の対の対向
する隅同士の間に位置合わせされた磁気軸を有する正方
形として実質的に成形され、前記バイアスが前記正方形
の第２の対の対向する隅に沿って位置合わせされ、前記
バイアスが前記正方形の４つのすべての隅で共通の磁化
方向を維持し、それにより、前記磁気軸の周りに前記可
変性磁気領域の磁気非対称をもたらし、前記正方形の可
変性領域の内部部分で２通りの磁化方向が課される、上
記（１４）に記載の方法。 （１６）前記第１および第２の交差導線を含み、それに
より前記交差領域を含む複数の交差領域を形成する第１
および第２の複数の交差導線を設けるステップと、前記
磁気メモリ・セルを含み、各セルが変化可能な２通りの
それぞれの状態を提供するようにそれぞれがそれに沿っ
て２通りの磁化方向を課すことができる磁気軸の周りに
実質的に磁気的に非対称に成形されるように形成され、
前記複数の交差領域のそれぞれ１つに複数の磁気メモリ
・セルのそれぞれを形成するステップとをさらに含む、
上記（１０）に記載の方法。 （１７）前記磁気軸に沿った２通りの磁化方向が互いに
正反対である、上記（１０）に記載の方法。 （１８）前記磁気メモリ・セルが少なくとも１つの磁気
トンネル接合から形成される、上記（１０）に記載の方
法。 （１９）交差領域を形成する第１および第２の交差導線
と、前記交差領域に配置され、それに沿って２通りの磁
化方向を課すことができる磁気軸を有する磁気メモリ・
セルであって、それにより、前記第１および第２の交差
導線によりそれに印加された磁気刺激に応じて前記セル
が変化可能な２通りのそれぞれの状態を提供し、前記磁
気軸が前記第１または第２の交差導線のいずれかに対し
て非平行になるように前記セルが前記交差領域内に配置
された磁気メモリ・セルとを含む、磁気メモリ。 （２０）前記第１および第２の交差導線を含み、前記交
差領域を含む複数の交差領域を形成する第１および第２
の複数の交差導線と、前記磁気メモリ・セルを含み、そ
れぞれが前記複数の交差領域のそれぞれ１つに配置さ
れ、それぞれがそれに沿って２通りの磁化方向を課すこ
とができる磁気軸を有し、それにより、それぞれの交差
領域を形成するそれぞれの前記第１および第２の交差導
線によりそれに印加された磁気刺激に応じて各セルが変
化可能な２通りのそれぞれの状態を提供し、その磁気軸
がそのそれぞれの第１またはそのそれぞれの第２の交差
導線のいずれかに対して非平行になるように各それぞれ
のセルがそのそれぞれの交差領域内に配置された複数の
磁気メモリ・セルとをさらに含む、上記（１９）に記載
の磁気メモリ。 （２１）前記磁気軸が前記第１または第２の交差導線の
いずれかと約５度より大きい角度を形成する、上記（１
９）に記載の磁気メモリ。 （２２）磁気メモリを作成するための方法であって、そ
れにより交差領域を形成する第１および第２の交差導線
を設けるステップと、前記交差領域に磁気メモリ・セル
を位置決めするステップであって、前記磁気メモリ・セ
ルがそれに沿って２通りの磁化方向を課すことができる
磁気軸を有し、それにより、前記第１および第２の交差
導線によりそれに印加された磁気刺激に応じて前記セル
が変化可能な２通りのそれぞれの状態を提供し、前記磁
気軸が前記第１または第２の交差導線のいずれかに対し
て非平行になるように前記セルが前記交差領域内に位置
決めされるステップとを含む方法。 （２３）前記第１および第２の交差導線を含み、それに
より前記交差領域を含む複数の交差領域を形成する第１
および第２の複数の交差導線を設けるステップと、前記
磁気メモリ・セルを含み、前記複数の交差領域のそれぞ
れ１つに複数の磁気メモリ・セルのそれぞれを位置決め
するステップであって、各磁気メモリ・セルがそれに沿
って２通りの磁化方向を課すことができる磁気軸を有
し、それにより、それぞれの交差領域を形成するそれぞ
れの前記第１および第２の交差導線によりそれに印加さ
れた磁気刺激に応じて各セルが変化可能な２通りのそれ
ぞれの状態を提供し、その磁気軸がそのそれぞれの第１
またはそのそれぞれの第２の交差導線のいずれかに対し
て非平行になるように各それぞれのセルがそのそれぞれ
の交差領域内に位置決めされるステップとをさらに含
む、上記（２２）に記載の方法。 （２４）その磁気軸が前記第１または第２の交差導線の
いずれかと約５度より大きい角度を形成するように前記
磁気メモリ・セルが位置決めされる、上記（２２）に記
載の方法。 （２５）それに沿って２通りの磁化方向を課すことがで
きる磁気軸を備えた可変性磁気領域を含む磁気メモリ・
セルをその中に有し、それにより、それに印加された磁
気刺激に応じて前記セルが変化可能な２通りのそれぞれ
の状態を提供する磁気メモリにおいて、前記２通りの磁
化方向間で前記可変性磁気領域を変化させるための方法
であって、前記軸に対して非平行の方向に前記可変性領
域に前記磁気刺激を印加するステップを含む方法。 （２６）前記印加ステップが、結果的な磁気刺激が前記
磁気軸に対して非平行の方向に前記可変性領域に印加さ
れるように前記磁気軸に対して配置された線を使用する
ことを含む、上記（２５）に記載の方法。 （２７）前記磁気軸が前記線に対して垂直にならないよ
うに前記線および前記可変性磁気領域が配置される、上
記（２６）に記載の方法。 （２８）前記磁気軸が約５度より大きい角度だけ前記線
に対して垂直にならないように前記線および前記可変性
磁気領域が配置される、上記（２７）に記載の方法。 （２９）前記印加ステップが、前記セルの最も近くで交
差するそれぞれの第１および第２の線からの第１および
第２の磁気刺激を使用し、前記磁気刺激の前記方向が前
記第１および第２の磁気刺激のそれぞれの規模またはタ
イミングあるいはその両方に応じて達成されることを含
む、上記（２５）に記載の方法。 （３０）前記第１および第２の磁気刺激を使用すること
が、前記第２の磁気刺激の介在値が前記第１の磁気刺激
のそれぞれの介在値のうちの一定の割合を含み、それに
より、結果的に前記磁気刺激に対して非平行の前記方向
に前記磁気刺激が印加されるように、それぞれの第１の
値からそれぞれの第２の値に前記第１および第２の両方
の磁気刺激を同時に掃引することを含む、上記（２９）
に記載の方法。 （３１）前記磁気軸に対して非平行の前記方向が約５度
になるように前記一定の割合が約１０％である、上記
（３０）に記載の方法。 （３２）前記第１および第２の磁気刺激が互いに垂直に
印加され、前記線の一方が前記磁気軸に対して平行にな
るように、前記第１および第２の線が前記セルの最も近
くで互いに垂直に交差する、上記（３０）に記載の方
法。 （３３）それに沿って２通りの磁化方向を課すことがで
きる磁気軸を備えた可変性磁気領域を含む磁気メモリ・
セルをその中に有し、それにより、それに印加された磁
気刺激に応じて前記セルが変化可能な２通りのそれぞれ
の状態を提供する磁気メモリにおいて、前記２通りの磁
化方向間で前記可変性磁気領域を変化させるための方法
であって、前記可変性領域に前記磁気刺激を印加するス
テップであって、前記セルの最も近くで交差するそれぞ
れの第１および第２の線からの第１および第２の磁気刺
激を使用し、前記磁気刺激の前記方向が前記第１および
第２の磁気刺激のそれぞれの規模またはタイミングある
いはその両方に応じて達成されることを含むステップを
含む方法。 （３４）前記第１および第２の磁気刺激を使用すること
が、前記第２の磁気刺激を一定値に保持しながら第１の
値から第２の値に前記第１の磁気刺激を掃引することを
含む、上記（３３）に記載の方法。 （３５）前記第１および第２の磁気刺激が互いに垂直に
印加され、前記線の一方が前記磁気軸に対して平行にな
るように、前記第１および第２の線が前記セルの最も近
くで互いに垂直に交差する、上記（３４）に記載の方
法。
の交差導線と、前記交差領域に配置され、それに沿って
２通りの磁気方向を課すことができる磁気軸を備えた可
変性磁気領域を含む磁気メモリ・セルであって、それに
より、前記第１および第２の交差導線によりそれに印加
された磁気刺激に応じて前記セルが変化可能な２通りの
それぞれの状態を提供し、前記可変性磁気領域がその磁
気軸の周りに実質的に磁気的に非対称に成形される磁気
メモリ・セルとを含む、磁気メモリ。 （２）前記磁気メモリ・セルの前記可変性磁気領域が、
その隅に非直角の角度を備え、その磁気軸の周りの実質
的に平面の平行四辺形として成形される、上記（１）に
記載の磁気メモリ。 （３）その磁気軸が前記第１および第２の交差導線の一
方に対して平行になるように前記磁気メモリ・セルが前
記交差領域内に配置される、上記（１）に記載の磁気メ
モリ。 （４）前記可変性磁気領域が、内部磁気異方性によりそ
の磁気軸の周りに磁気的に非対称に成形される、上記
（１）に記載の磁気メモリ。 （５）バイアスをかけて前記磁気軸の周りに磁気的に非
対称の形状をもたらすために前記可変性磁気領域に最も
近い磁気バイアス領域をさらに含む、上記（１）に記載
の磁気メモリ。 （６）前記可変性磁気領域が正方形の第１の対の対向す
る隅同士の間に位置合わせされた磁気軸を有する正方形
として実質的に成形され、前記バイアスが前記正方形の
第２の対の対向する隅に沿って位置合わせされ、前記バ
イアスが前記正方形の４つのすべての隅で共通の磁化方
向を維持し、それにより、前記磁気軸の周りに前記可変
性磁気領域の磁気非対称をもたらし、前記正方形の可変
性領域の内部部分で２通りの磁化方向が課される、上記
（５）に記載の磁気メモリ。 （７）前記第１および第２の交差導線を含み、前記交差
領域を含む複数の交差領域を形成する第１および第２の
複数の交差導線と、前記磁気メモリ・セルを含み、それ
ぞれが前記複数の交差領域のそれぞれ１つに配置され、
各セルが変化可能な２通りのそれぞれの状態を提供する
ようにそれぞれがそれに沿って２通りの磁化方向を課す
ことができる磁気軸の周りに実質的に磁気的に非対称に
成形される複数の磁気メモリ・セルとをさらに含む、上
記（１）に記載の磁気メモリ。 （８）前記磁気軸に沿った２通りの磁化方向が互いに正
反対である、上記（１）に記載の磁気メモリ。 （９）前記磁気メモリ・セルが少なくとも１つの磁気ト
ンネル接合から形成される、上記（１）に記載の磁気メ
モリ。 （１０）磁気メモリを作成するための方法であって、そ
れにより交差領域を形成する第１および第２の交差導線
を設けるステップと、それに沿って２通りの磁化方向を
課すことができる磁気軸を備えた可変性磁気領域を含
み、それにより、前記第１および第２の交差導線により
それに印加された磁気刺激に応じてセルが変化可能な２
通りのそれぞれの状態を提供し、前記可変性磁気領域が
その磁気軸の周りに実質的に磁気的に非対称に形成され
る磁気メモリ・セルを前記交差領域に形成するステップ
とを含む方法。 （１１）前記磁気メモリ・セルの前記可変性磁気領域
が、その隅に非直角の角度を備え、その磁気軸の周りの
実質的に平面の平行四辺形として成形されるように形成
される、上記（１０）に記載の方法。 （１２）その磁気軸が前記第１および第２の交差導線の
一方に対して平行になるように前記磁気メモリ・セルが
前記交差領域内に形成される、上記（１０）に記載の方
法。 （１３）前記可変性磁気領域が、内部磁気異方性により
その磁気軸の周りに磁気的に非対称に成形されるように
形成される、上記（１０）に記載の方法。 （１４）バイアスをかけて前記磁気軸の周りに磁気的に
非対称の形状をもたらすために前記可変性磁気領域に最
も近い磁気バイアス領域を設けるステップをさらに含
む、上記（１０）に記載の方法。 （１５）前記可変性磁気領域が正方形の第１の対の対向
する隅同士の間に位置合わせされた磁気軸を有する正方
形として実質的に成形され、前記バイアスが前記正方形
の第２の対の対向する隅に沿って位置合わせされ、前記
バイアスが前記正方形の４つのすべての隅で共通の磁化
方向を維持し、それにより、前記磁気軸の周りに前記可
変性磁気領域の磁気非対称をもたらし、前記正方形の可
変性領域の内部部分で２通りの磁化方向が課される、上
記（１４）に記載の方法。 （１６）前記第１および第２の交差導線を含み、それに
より前記交差領域を含む複数の交差領域を形成する第１
および第２の複数の交差導線を設けるステップと、前記
磁気メモリ・セルを含み、各セルが変化可能な２通りの
それぞれの状態を提供するようにそれぞれがそれに沿っ
て２通りの磁化方向を課すことができる磁気軸の周りに
実質的に磁気的に非対称に成形されるように形成され、
前記複数の交差領域のそれぞれ１つに複数の磁気メモリ
・セルのそれぞれを形成するステップとをさらに含む、
上記（１０）に記載の方法。 （１７）前記磁気軸に沿った２通りの磁化方向が互いに
正反対である、上記（１０）に記載の方法。 （１８）前記磁気メモリ・セルが少なくとも１つの磁気
トンネル接合から形成される、上記（１０）に記載の方
法。 （１９）交差領域を形成する第１および第２の交差導線
と、前記交差領域に配置され、それに沿って２通りの磁
化方向を課すことができる磁気軸を有する磁気メモリ・
セルであって、それにより、前記第１および第２の交差
導線によりそれに印加された磁気刺激に応じて前記セル
が変化可能な２通りのそれぞれの状態を提供し、前記磁
気軸が前記第１または第２の交差導線のいずれかに対し
て非平行になるように前記セルが前記交差領域内に配置
された磁気メモリ・セルとを含む、磁気メモリ。 （２０）前記第１および第２の交差導線を含み、前記交
差領域を含む複数の交差領域を形成する第１および第２
の複数の交差導線と、前記磁気メモリ・セルを含み、そ
れぞれが前記複数の交差領域のそれぞれ１つに配置さ
れ、それぞれがそれに沿って２通りの磁化方向を課すこ
とができる磁気軸を有し、それにより、それぞれの交差
領域を形成するそれぞれの前記第１および第２の交差導
線によりそれに印加された磁気刺激に応じて各セルが変
化可能な２通りのそれぞれの状態を提供し、その磁気軸
がそのそれぞれの第１またはそのそれぞれの第２の交差
導線のいずれかに対して非平行になるように各それぞれ
のセルがそのそれぞれの交差領域内に配置された複数の
磁気メモリ・セルとをさらに含む、上記（１９）に記載
の磁気メモリ。 （２１）前記磁気軸が前記第１または第２の交差導線の
いずれかと約５度より大きい角度を形成する、上記（１
９）に記載の磁気メモリ。 （２２）磁気メモリを作成するための方法であって、そ
れにより交差領域を形成する第１および第２の交差導線
を設けるステップと、前記交差領域に磁気メモリ・セル
を位置決めするステップであって、前記磁気メモリ・セ
ルがそれに沿って２通りの磁化方向を課すことができる
磁気軸を有し、それにより、前記第１および第２の交差
導線によりそれに印加された磁気刺激に応じて前記セル
が変化可能な２通りのそれぞれの状態を提供し、前記磁
気軸が前記第１または第２の交差導線のいずれかに対し
て非平行になるように前記セルが前記交差領域内に位置
決めされるステップとを含む方法。 （２３）前記第１および第２の交差導線を含み、それに
より前記交差領域を含む複数の交差領域を形成する第１
および第２の複数の交差導線を設けるステップと、前記
磁気メモリ・セルを含み、前記複数の交差領域のそれぞ
れ１つに複数の磁気メモリ・セルのそれぞれを位置決め
するステップであって、各磁気メモリ・セルがそれに沿
って２通りの磁化方向を課すことができる磁気軸を有
し、それにより、それぞれの交差領域を形成するそれぞ
れの前記第１および第２の交差導線によりそれに印加さ
れた磁気刺激に応じて各セルが変化可能な２通りのそれ
ぞれの状態を提供し、その磁気軸がそのそれぞれの第１
またはそのそれぞれの第２の交差導線のいずれかに対し
て非平行になるように各それぞれのセルがそのそれぞれ
の交差領域内に位置決めされるステップとをさらに含
む、上記（２２）に記載の方法。 （２４）その磁気軸が前記第１または第２の交差導線の
いずれかと約５度より大きい角度を形成するように前記
磁気メモリ・セルが位置決めされる、上記（２２）に記
載の方法。 （２５）それに沿って２通りの磁化方向を課すことがで
きる磁気軸を備えた可変性磁気領域を含む磁気メモリ・
セルをその中に有し、それにより、それに印加された磁
気刺激に応じて前記セルが変化可能な２通りのそれぞれ
の状態を提供する磁気メモリにおいて、前記２通りの磁
化方向間で前記可変性磁気領域を変化させるための方法
であって、前記軸に対して非平行の方向に前記可変性領
域に前記磁気刺激を印加するステップを含む方法。 （２６）前記印加ステップが、結果的な磁気刺激が前記
磁気軸に対して非平行の方向に前記可変性領域に印加さ
れるように前記磁気軸に対して配置された線を使用する
ことを含む、上記（２５）に記載の方法。 （２７）前記磁気軸が前記線に対して垂直にならないよ
うに前記線および前記可変性磁気領域が配置される、上
記（２６）に記載の方法。 （２８）前記磁気軸が約５度より大きい角度だけ前記線
に対して垂直にならないように前記線および前記可変性
磁気領域が配置される、上記（２７）に記載の方法。 （２９）前記印加ステップが、前記セルの最も近くで交
差するそれぞれの第１および第２の線からの第１および
第２の磁気刺激を使用し、前記磁気刺激の前記方向が前
記第１および第２の磁気刺激のそれぞれの規模またはタ
イミングあるいはその両方に応じて達成されることを含
む、上記（２５）に記載の方法。 （３０）前記第１および第２の磁気刺激を使用すること
が、前記第２の磁気刺激の介在値が前記第１の磁気刺激
のそれぞれの介在値のうちの一定の割合を含み、それに
より、結果的に前記磁気刺激に対して非平行の前記方向
に前記磁気刺激が印加されるように、それぞれの第１の
値からそれぞれの第２の値に前記第１および第２の両方
の磁気刺激を同時に掃引することを含む、上記（２９）
に記載の方法。 （３１）前記磁気軸に対して非平行の前記方向が約５度
になるように前記一定の割合が約１０％である、上記
（３０）に記載の方法。 （３２）前記第１および第２の磁気刺激が互いに垂直に
印加され、前記線の一方が前記磁気軸に対して平行にな
るように、前記第１および第２の線が前記セルの最も近
くで互いに垂直に交差する、上記（３０）に記載の方
法。 （３３）それに沿って２通りの磁化方向を課すことがで
きる磁気軸を備えた可変性磁気領域を含む磁気メモリ・
セルをその中に有し、それにより、それに印加された磁
気刺激に応じて前記セルが変化可能な２通りのそれぞれ
の状態を提供する磁気メモリにおいて、前記２通りの磁
化方向間で前記可変性磁気領域を変化させるための方法
であって、前記可変性領域に前記磁気刺激を印加するス
テップであって、前記セルの最も近くで交差するそれぞ
れの第１および第２の線からの第１および第２の磁気刺
激を使用し、前記磁気刺激の前記方向が前記第１および
第２の磁気刺激のそれぞれの規模またはタイミングある
いはその両方に応じて達成されることを含むステップを
含む方法。 （３４）前記第１および第２の磁気刺激を使用すること
が、前記第２の磁気刺激を一定値に保持しながら第１の
値から第２の値に前記第１の磁気刺激を掃引することを
含む、上記（３３）に記載の方法。 （３５）前記第１および第２の磁気刺激が互いに垂直に
印加され、前記線の一方が前記磁気軸に対して平行にな
るように、前記第１および第２の線が前記セルの最も近
くで互いに垂直に交差する、上記（３４）に記載の方
法。
【図１】交差するビット線とワード線との交点にある複
数の磁気メモリ・セルと、個々の磁気トンネル接合メモ
リ・セルとを有するＭＲＡＭアレイを示す図である。
数の磁気メモリ・セルと、個々の磁気トンネル接合メモ
リ・セルとを有するＭＲＡＭアレイを示す図である。
【図２】交差するビット線とワード線との交点にある複
数の磁気メモリ・セルと、個々の磁気トンネル接合メモ
リ・セルとを有するＭＲＡＭアレイを示す図である。
数の磁気メモリ・セルと、個々の磁気トンネル接合メモ
リ・セルとを有するＭＲＡＭアレイを示す図である。
【図３】理想的な磁気トンネル接合メモリ・セルの印加
された磁化容易軸磁界に対する測定抵抗を示す理想的な
ヒステリシス・ループを示す図である。
された磁化容易軸磁界に対する測定抵抗を示す理想的な
ヒステリシス・ループを示す図である。
【図４】その中に複合微小磁性構造を有し、左右対称に
形成された磁気メモリ・セル・サンプルの磁化パターン
を示す図である。
形成された磁気メモリ・セル・サンプルの磁化パターン
を示す図である。
【図５】図４の磁気メモリ・セル・サンプル領域の計算
ヒステリシス・ループを示す図である。
ヒステリシス・ループを示す図である。
【図６】本発明の刺激非対称技法を妥当性検査するため
に使用する、その磁化容易軸の周りで対称的なサンプル
磁気メモリ・セルの平面形状の平面図である。
に使用する、その磁化容易軸の周りで対称的なサンプル
磁気メモリ・セルの平面形状の平面図である。
【図７】本発明の刺激非対称の代替実施形態により磁気
メモリ・セルの書込み中に印加される磁化容易軸および
ハード軸磁界のそれぞれのタイミング図である。
メモリ・セルの書込み中に印加される磁化容易軸および
ハード軸磁界のそれぞれのタイミング図である。
【図８】本発明の刺激非対称の代替実施形態により磁気
メモリ・セルの書込み中に印加される磁化容易軸および
ハード軸磁界のそれぞれのタイミング図である。
メモリ・セルの書込み中に印加される磁化容易軸および
ハード軸磁界のそれぞれのタイミング図である。
【図９】図６のサンプルに図７の一定ハード軸バイアス
磁界の異なるそれぞれの値を使用して測定したヒステリ
シス・ループのアレイである。
磁界の異なるそれぞれの値を使用して測定したヒステリ
シス・ループのアレイである。
【図１０】２０Ｏｅの一定ハード軸バイアスについてシ
ミュレートしたヒステリシス・ループである。
ミュレートしたヒステリシス・ループである。
【図１１】７０Ｏｅの一定ハード軸バイアスについてシ
ミュレートしたヒステリシス・ループである。
ミュレートしたヒステリシス・ループである。
【図１２】その磁化容易軸の周りに非対称形状を有し、
本発明の物理的非対称原理により形成された磁気メモリ
・セルの平面図である。
本発明の物理的非対称原理により形成された磁気メモリ
・セルの平面図である。
【図１３】セルがビット線とワード線との交点に形成さ
れ、各セルがビット線またはワード線のいずれかに対し
て非平行のその磁化容易軸を有し、本発明の物理的非対
称原理により形成された磁気メモリ・アレイの平面図で
ある。
れ、各セルがビット線またはワード線のいずれかに対し
て非平行のその磁化容易軸を有し、本発明の物理的非対
称原理により形成された磁気メモリ・アレイの平面図で
ある。
【図１４】本来は対称的に成形されたセル内の磁気非対
称を破断するために内部磁気バイアスを使用する、本発
明の物理的非対称原理により形成された磁気メモリ・セ
ルの平面図である。
称を破断するために内部磁気バイアスを使用する、本発
明の物理的非対称原理により形成された磁気メモリ・セ
ルの平面図である。
【図１５】本来は対称的に成形されたセル内の磁気非対
称を破断するために内部磁気バイアスを使用する、本発
明の物理的非対称原理により形成された磁気メモリ・セ
ルの断面図である。
称を破断するために内部磁気バイアスを使用する、本発
明の物理的非対称原理により形成された磁気メモリ・セ
ルの断面図である。
【図１６】図１４ないし図１５のバイアスをかけた磁気
的に非対称のセルの２通りの磁化方向を示す図である。
的に非対称のセルの２通りの磁化方向を示す図である。
【図１７】図１４ないし図１５のバイアスをかけた磁気
的に非対称のセルの２通りの磁化方向を示す図である。
的に非対称のセルの２通りの磁化方向を示す図である。
【図１８】印加された磁化容易軸磁界を除去したときに
交差する磁気メモリ・セルの３通りの状態のエネルギー
図であり、磁気メモリ・セルの予測不能状態を示す図で
ある。
交差する磁気メモリ・セルの３通りの状態のエネルギー
図であり、磁気メモリ・セルの予測不能状態を示す図で
ある。
【図１９】磁化容易軸磁界を除去したときに予測可能状
態を保持する、本発明の原理により形成された磁気メモ
リ・セルのエネルギー図である。
態を保持する、本発明の原理により形成された磁気メモ
リ・セルのエネルギー図である。
６２４ 磁気メモリ・セル ＥＡ 磁化容易軸
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム・ジョーゼフ・ガラガー アメリカ合衆国10502 ニューヨーク州ア ーズリー アッシュフォード・アベニュー 577 (72)発明者 フィリップ・ルイ・トルユー アメリカ合衆国07430 ニュージャージー 州マーワ チェドワース・サークル 1171
Claims (35)
- 【請求項１】交差領域を形成する第１および第２の交差
導線と、 前記交差領域に配置され、それに沿って２通りの磁気方
向を課すことができる磁気軸を備えた可変性磁気領域を
含む磁気メモリ・セルであって、それにより、前記第１
および第２の交差導線によりそれに印加された磁気刺激
に応じて前記セルが変化可能な２通りのそれぞれの状態
を提供し、前記可変性磁気領域がその磁気軸の周りに実
質的に磁気的に非対称に成形される磁気メモリ・セルと
を含む、磁気メモリ。 - 【請求項２】前記磁気メモリ・セルの前記可変性磁気領
域が、その隅に非直角の角度を備え、その磁気軸の周り
の実質的に平面の平行四辺形として成形される、請求項
１に記載の磁気メモリ。 - 【請求項３】その磁気軸が前記第１および第２の交差導
線の一方に対して平行になるように前記磁気メモリ・セ
ルが前記交差領域内に配置される、請求項１に記載の磁
気メモリ。 - 【請求項４】前記可変性磁気領域が、内部磁気異方性に
よりその磁気軸の周りに磁気的に非対称に成形される、
請求項１に記載の磁気メモリ。 - 【請求項５】バイアスをかけて前記磁気軸の周りに磁気
的に非対称の形状をもたらすために前記可変性磁気領域
に最も近い磁気バイアス領域をさらに含む、請求項１に
記載の磁気メモリ。 - 【請求項６】前記可変性磁気領域が正方形の第１の対の
対向する隅同士の間に位置合わせされた磁気軸を有する
正方形として実質的に成形され、前記バイアスが前記正
方形の第２の対の対向する隅に沿って位置合わせされ、
前記バイアスが前記正方形の４つのすべての隅で共通の
磁化方向を維持し、それにより、前記磁気軸の周りに前
記可変性磁気領域の磁気非対称をもたらし、前記正方形
の可変性領域の内部部分で２通りの磁化方向が課され
る、請求項５に記載の磁気メモリ。 - 【請求項７】前記第１および第２の交差導線を含み、前
記交差領域を含む複数の交差領域を形成する第１および
第２の複数の交差導線と、 前記磁気メモリ・セルを含み、それぞれが前記複数の交
差領域のそれぞれ１つに配置され、各セルが変化可能な
２通りのそれぞれの状態を提供するようにそれぞれがそ
れに沿って２通りの磁化方向を課すことができる磁気軸
の周りに実質的に磁気的に非対称に成形される複数の磁
気メモリ・セルとをさらに含む、請求項１に記載の磁気
メモリ。 - 【請求項８】前記磁気軸に沿った２通りの磁化方向が互
いに正反対である、請求項１に記載の磁気メモリ。 - 【請求項９】前記磁気メモリ・セルが少なくとも１つの
磁気トンネル接合から形成される、請求項１に記載の磁
気メモリ。 - 【請求項１０】磁気メモリを作成するための方法であっ
て、 それにより交差領域を形成する第１および第２の交差導
線を設けるステップと、 それに沿って２通りの磁化方向を課すことができる磁気
軸を備えた可変性磁気領域を含み、それにより、前記第
１および第２の交差導線によりそれに印加された磁気刺
激に応じてセルが変化可能な２通りのそれぞれの状態を
提供し、前記可変性磁気領域がその磁気軸の周りに実質
的に磁気的に非対称に形成される磁気メモリ・セルを前
記交差領域に形成するステップとを含む方法。 - 【請求項１１】前記磁気メモリ・セルの前記可変性磁気
領域が、その隅に非直角の角度を備え、その磁気軸の周
りの実質的に平面の平行四辺形として成形されるように
形成される、請求項１０に記載の方法。 - 【請求項１２】その磁気軸が前記第１および第２の交差
導線の一方に対して平行になるように前記磁気メモリ・
セルが前記交差領域内に形成される、請求項１０に記載
の方法。 - 【請求項１３】前記可変性磁気領域が、内部磁気異方性
によりその磁気軸の周りに磁気的に非対称に成形される
ように形成される、請求項１０に記載の方法。 - 【請求項１４】バイアスをかけて前記磁気軸の周りに磁
気的に非対称の形状をもたらすために前記可変性磁気領
域に最も近い磁気バイアス領域を設けるステップをさら
に含む、請求項１０に記載の方法。 - 【請求項１５】前記可変性磁気領域が正方形の第１の対
の対向する隅同士の間に位置合わせされた磁気軸を有す
る正方形として実質的に成形され、前記バイアスが前記
正方形の第２の対の対向する隅に沿って位置合わせさ
れ、前記バイアスが前記正方形の４つのすべての隅で共
通の磁化方向を維持し、それにより、前記磁気軸の周り
に前記可変性磁気領域の磁気非対称をもたらし、前記正
方形の可変性領域の内部部分で２通りの磁化方向が課さ
れる、請求項１４に記載の方法。 - 【請求項１６】前記第１および第２の交差導線を含み、
それにより前記交差領域を含む複数の交差領域を形成す
る第１および第２の複数の交差導線を設けるステップ
と、 前記磁気メモリ・セルを含み、各セルが変化可能な２通
りのそれぞれの状態を提供するようにそれぞれがそれに
沿って２通りの磁化方向を課すことができる磁気軸の周
りに実質的に磁気的に非対称に成形されるように形成さ
れ、前記複数の交差領域のそれぞれ１つに複数の磁気メ
モリ・セルのそれぞれを形成するステップとをさらに含
む、請求項１０に記載の方法。 - 【請求項１７】前記磁気軸に沿った２通りの磁化方向が
互いに正反対である、請求項１０に記載の方法。 - 【請求項１８】前記磁気メモリ・セルが少なくとも１つ
の磁気トンネル接合から形成される、請求項１０に記載
の方法。 - 【請求項１９】交差領域を形成する第１および第２の交
差導線と、 前記交差領域に配置され、それに沿って２通りの磁化方
向を課すことができる磁気軸を有する磁気メモリ・セル
であって、それにより、前記第１および第２の交差導線
によりそれに印加された磁気刺激に応じて前記セルが変
化可能な２通りのそれぞれの状態を提供し、前記磁気軸
が前記第１または第２の交差導線のいずれかに対して非
平行になるように前記セルが前記交差領域内に配置され
た磁気メモリ・セルとを含む、磁気メモリ。 - 【請求項２０】前記第１および第２の交差導線を含み、
前記交差領域を含む複数の交差領域を形成する第１およ
び第２の複数の交差導線と、 前記磁気メモリ・セルを含み、それぞれが前記複数の交
差領域のそれぞれ１つに配置され、それぞれがそれに沿
って２通りの磁化方向を課すことができる磁気軸を有
し、それにより、それぞれの交差領域を形成するそれぞ
れの前記第１および第２の交差導線によりそれに印加さ
れた磁気刺激に応じて各セルが変化可能な２通りのそれ
ぞれの状態を提供し、その磁気軸がそのそれぞれの第１
またはそのそれぞれの第２の交差導線のいずれかに対し
て非平行になるように各それぞれのセルがそのそれぞれ
の交差領域内に配置された複数の磁気メモリ・セルとを
さらに含む、請求項１９に記載の磁気メモリ。 - 【請求項２１】前記磁気軸が前記第１または第２の交差
導線のいずれかと約５度より大きい角度を形成する、請
求項１９に記載の磁気メモリ。 - 【請求項２２】磁気メモリを作成するための方法であっ
て、 それにより交差領域を形成する第１および第２の交差導
線を設けるステップと、 前記交差領域に磁気メモリ・セルを位置決めするステッ
プであって、前記磁気メモリ・セルがそれに沿って２通
りの磁化方向を課すことができる磁気軸を有し、それに
より、前記第１および第２の交差導線によりそれに印加
された磁気刺激に応じて前記セルが変化可能な２通りの
それぞれの状態を提供し、前記磁気軸が前記第１または
第２の交差導線のいずれかに対して非平行になるように
前記セルが前記交差領域内に位置決めされるステップと
を含む方法。 - 【請求項２３】前記第１および第２の交差導線を含み、
それにより前記交差領域を含む複数の交差領域を形成す
る第１および第２の複数の交差導線を設けるステップ
と、 前記磁気メモリ・セルを含み、前記複数の交差領域のそ
れぞれ１つに複数の磁気メモリ・セルのそれぞれを位置
決めするステップであって、各磁気メモリ・セルがそれ
に沿って２通りの磁化方向を課すことができる磁気軸を
有し、それにより、それぞれの交差領域を形成するそれ
ぞれの前記第１および第２の交差導線によりそれに印加
された磁気刺激に応じて各セルが変化可能な２通りのそ
れぞれの状態を提供し、その磁気軸がそのそれぞれの第
１またはそのそれぞれの第２の交差導線のいずれかに対
して非平行になるように各それぞれのセルがそのそれぞ
れの交差領域内に位置決めされるステップとをさらに含
む、請求項２２に記載の方法。 - 【請求項２４】その磁気軸が前記第１または第２の交差
導線のいずれかと約５度より大きい角度を形成するよう
に前記磁気メモリ・セルが位置決めされる、請求項２２
に記載の方法。 - 【請求項２５】それに沿って２通りの磁化方向を課すこ
とができる磁気軸を備えた可変性磁気領域を含む磁気メ
モリ・セルをその中に有し、それにより、それに印加さ
れた磁気刺激に応じて前記セルが変化可能な２通りのそ
れぞれの状態を提供する磁気メモリにおいて、前記２通
りの磁化方向間で前記可変性磁気領域を変化させるため
の方法であって、 前記軸に対して非平行の方向に前記可変性領域に前記磁
気刺激を印加するステップを含む方法。 - 【請求項２６】前記印加ステップが、結果的な磁気刺激
が前記磁気軸に対して非平行の方向に前記可変性領域に
印加されるように前記磁気軸に対して配置された線を使
用することを含む、請求項２５に記載の方法。 - 【請求項２７】前記磁気軸が前記線に対して垂直になら
ないように前記線および前記可変性磁気領域が配置され
る、請求項２６に記載の方法。 - 【請求項２８】前記磁気軸が約５度より大きい角度だけ
前記線に対して垂直にならないように前記線および前記
可変性磁気領域が配置される、請求項２７に記載の方
法。 - 【請求項２９】前記印加ステップが、 前記セルの最も近くで交差するそれぞれの第１および第
２の線からの第１および第２の磁気刺激を使用し、前記
磁気刺激の前記方向が前記第１および第２の磁気刺激の
それぞれの規模またはタイミングあるいはその両方に応
じて達成されることを含む、請求項２５に記載の方法。 - 【請求項３０】前記第１および第２の磁気刺激を使用す
ることが、 前記第２の磁気刺激の介在値が前記第１の磁気刺激のそ
れぞれの介在値のうちの一定の割合を含み、それによ
り、結果的に前記磁気刺激に対して非平行の前記方向に
前記磁気刺激が印加されるように、それぞれの第１の値
からそれぞれの第２の値に前記第１および第２の両方の
磁気刺激を同時に掃引することを含む、請求項２９に記
載の方法。 - 【請求項３１】前記磁気軸に対して非平行の前記方向が
約５度になるように前記一定の割合が約１０％である、
請求項３０に記載の方法。 - 【請求項３２】前記第１および第２の磁気刺激が互いに
垂直に印加され、前記線の一方が前記磁気軸に対して平
行になるように、前記第１および第２の線が前記セルの
最も近くで互いに垂直に交差する、請求項３０に記載の
方法。 - 【請求項３３】それに沿って２通りの磁化方向を課すこ
とができる磁気軸を備えた可変性磁気領域を含む磁気メ
モリ・セルをその中に有し、それにより、それに印加さ
れた磁気刺激に応じて前記セルが変化可能な２通りのそ
れぞれの状態を提供する磁気メモリにおいて、前記２通
りの磁化方向間で前記可変性磁気領域を変化させるため
の方法であって、 前記可変性領域に前記磁気刺激を印加するステップであ
って、前記セルの最も近くで交差するそれぞれの第１お
よび第２の線からの第１および第２の磁気刺激を使用
し、前記磁気刺激の前記方向が前記第１および第２の磁
気刺激のそれぞれの規模またはタイミングあるいはその
両方に応じて達成されることを含むステップを含む方
法。 - 【請求項３４】前記第１および第２の磁気刺激を使用す
ることが、 前記第２の磁気刺激を一定値に保持しながら第１の値か
ら第２の値に前記第１の磁気刺激を掃引することを含
む、請求項３３に記載の方法。 - 【請求項３５】前記第１および第２の磁気刺激が互いに
垂直に印加され、前記線の一方が前記磁気軸に対して平
行になるように、前記第１および第２の線が前記セルの
最も近くで互いに垂直に交差する、請求項３４に記載の
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/021515 | 1998-02-10 | ||
| US09/021,515 US6104633A (en) | 1998-02-10 | 1998-02-10 | Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11273337A true JPH11273337A (ja) | 1999-10-08 |
| JP3548036B2 JP3548036B2 (ja) | 2004-07-28 |
Family
ID=21804665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02634499A Expired - Fee Related JP3548036B2 (ja) | 1998-02-10 | 1999-02-03 | 磁気ｒａｍセル内の内部非対称 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6104633A (ja) |
| EP (1) | EP0936623B1 (ja) |
| JP (1) | JP3548036B2 (ja) |
| KR (1) | KR100339177B1 (ja) |
| DE (1) | DE69924655T2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003163330A (ja) * | 2001-11-27 | 2003-06-06 | Toshiba Corp | 磁気メモリ |
| JP2004504715A (ja) * | 2000-07-18 | 2004-02-12 | マイクロン テクノロジー インコーポレイテッド | 書込み選択性増大のためのｍｒａｍアーキテクチャ |
| US6765824B2 (en) | 2002-03-29 | 2004-07-20 | Kabushiki Kaisha Toshiba | Magneto-resistance element capable of controlling the position and size of edge domain and the coercivity and magnetic memory |
| JP2006066485A (ja) * | 2004-08-25 | 2006-03-09 | Toshiba Corp | 磁気メモリ |
| JP2006108566A (ja) * | 2004-10-08 | 2006-04-20 | Toshiba Corp | 磁気抵抗効果素子 |
| US7099185B2 (en) | 2002-12-13 | 2006-08-29 | Osaka University | Magnetic memory array, method for recording in a magnetic memory array and method for reading out from a magnetic memory array |
| JP2007027415A (ja) * | 2005-07-15 | 2007-02-01 | Toshiba Corp | 磁気記憶装置 |
| JP2007281247A (ja) * | 2006-04-07 | 2007-10-25 | Toshiba Corp | スピンメモリ |
| US7355884B2 (en) | 2004-10-08 | 2008-04-08 | Kabushiki Kaisha Toshiba | Magnetoresistive element |
| US7518906B2 (en) | 2005-09-29 | 2009-04-14 | Kabushiki Kaisha Toshiba | Magneto-resistive element |
| US7599156B2 (en) | 2004-10-08 | 2009-10-06 | Kabushiki Kaisha Toshiba | Magnetoresistive element having specially shaped ferromagnetic layer |
| JP2010093277A (ja) * | 2002-06-25 | 2010-04-22 | Renesas Technology Corp | 半導体集積回路装置 |
| US7848136B2 (en) | 2003-12-02 | 2010-12-07 | Kabushiki Kaisha Toshiba | Magnetic memory |
| US8013407B2 (en) | 2008-04-03 | 2011-09-06 | Renesas Electronics Corporation | Magnetic memory device having a recording layer |
| JP2011210364A (ja) * | 2001-08-02 | 2011-10-20 | Renesas Electronics Corp | 薄膜磁性体記憶装置 |
| US8362581B2 (en) | 2010-03-29 | 2013-01-29 | Renesas Electronics Corporation | Magnetic memory element and magnetic memory device |
| US8427866B2 (en) | 2011-03-29 | 2013-04-23 | Renesas Electronics Corporation | Magnetic storage element and magnetic storage device |
| US8492881B2 (en) | 2009-04-01 | 2013-07-23 | Renesas Electronics Corporation | Magnetic storage device |
| US8518562B2 (en) | 2008-12-15 | 2013-08-27 | Renesas Electronics Corporation | Magnetic storage device |
Families Citing this family (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW416057B (en) * | 1997-09-17 | 2000-12-21 | Siemens Ag | Memory-cell device and its production method |
| US6134139A (en) * | 1999-07-28 | 2000-10-17 | Hewlett-Packard | Magnetic memory structure with improved half-select margin |
| DE19942447C2 (de) * | 1999-09-06 | 2003-06-05 | Infineon Technologies Ag | Speicherzellenanordnung und Verfahren zu deren Betrieb |
| GB9921752D0 (en) * | 1999-09-15 | 1999-11-17 | Wang Frank Z | Diode-free cross-point array architecture for magnetic random access memories |
| US6172904B1 (en) * | 2000-01-27 | 2001-01-09 | Hewlett-Packard Company | Magnetic memory cell with symmetric switching characteristics |
| DE10050076C2 (de) * | 2000-10-10 | 2003-09-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement |
| US6724674B2 (en) * | 2000-11-08 | 2004-04-20 | International Business Machines Corporation | Memory storage device with heating element |
| US6522579B2 (en) * | 2001-01-24 | 2003-02-18 | Infineon Technologies, Ag | Non-orthogonal MRAM device |
| US6780652B2 (en) * | 2001-03-15 | 2004-08-24 | Micron Technology, Inc. | Self-aligned MRAM contact and method of fabrication |
| JP4458703B2 (ja) | 2001-03-16 | 2010-04-28 | 株式会社東芝 | 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置 |
| US6590803B2 (en) | 2001-03-27 | 2003-07-08 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| US6724586B2 (en) | 2001-03-27 | 2004-04-20 | Hitachi Global Storage Technologies Netherlands B.V. | Bias structure for magnetic tunnel junction magnetoresistive sensor |
| US6392924B1 (en) * | 2001-04-06 | 2002-05-21 | United Microelectronics Corp. | Array for forming magnetoresistive random access memory with pseudo spin valve |
| JP4405103B2 (ja) * | 2001-04-20 | 2010-01-27 | 株式会社東芝 | 半導体記憶装置 |
| US6706402B2 (en) | 2001-07-25 | 2004-03-16 | Nantero, Inc. | Nanotube films and articles |
| US6919592B2 (en) * | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
| US6835591B2 (en) | 2001-07-25 | 2004-12-28 | Nantero, Inc. | Methods of nanotube films and articles |
| US6643165B2 (en) | 2001-07-25 | 2003-11-04 | Nantero, Inc. | Electromechanical memory having cell selection circuitry constructed with nanotube technology |
| US6574130B2 (en) | 2001-07-25 | 2003-06-03 | Nantero, Inc. | Hybrid circuit having nanotube electromechanical memory |
| US6927995B2 (en) * | 2001-08-09 | 2005-08-09 | Hewlett-Packard Development Company, L.P. | Multi-bit MRAM device with switching nucleation sites |
| US6510080B1 (en) | 2001-08-28 | 2003-01-21 | Micron Technology Inc. | Three terminal magnetic random access memory |
| JP2003133529A (ja) * | 2001-10-24 | 2003-05-09 | Sony Corp | 情報記憶装置およびその製造方法 |
| US6570783B1 (en) | 2001-11-15 | 2003-05-27 | Micron Technology, Inc. | Asymmetric MRAM cell and bit design for improving bit yield |
| US6784028B2 (en) * | 2001-12-28 | 2004-08-31 | Nantero, Inc. | Methods of making electromechanical three-trace junction devices |
| US6567300B1 (en) * | 2002-02-22 | 2003-05-20 | Infineon Technologies, Ag | Narrow contact design for magnetic random access memory (MRAM) arrays |
| US6798691B1 (en) * | 2002-03-07 | 2004-09-28 | Silicon Magnetic Systems | Asymmetric dot shape for increasing select-unselect margin in MRAM devices |
| US6724652B2 (en) | 2002-05-02 | 2004-04-20 | Micron Technology, Inc. | Low remanence flux concentrator for MRAM devices |
| US6635546B1 (en) | 2002-05-16 | 2003-10-21 | Infineon Technologies Ag | Method and manufacturing MRAM offset cells in a damascene structure |
| US6927073B2 (en) * | 2002-05-16 | 2005-08-09 | Nova Research, Inc. | Methods of fabricating magnetoresistive memory devices |
| JP4646485B2 (ja) * | 2002-06-25 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| US6891193B1 (en) | 2002-06-28 | 2005-05-10 | Silicon Magnetic Systems | MRAM field-inducing layer configuration |
| US6667897B1 (en) | 2002-06-28 | 2003-12-23 | International Business Machines Corporation | Magnetic tunnel junction containing a ferrimagnetic layer and anti-parallel layer |
| JP2004111437A (ja) * | 2002-09-13 | 2004-04-08 | Toshiba Corp | 磁気記憶装置 |
| US6744651B2 (en) * | 2002-09-20 | 2004-06-01 | Taiwan Semiconductor Manufacturing Company | Local thermal enhancement of magnetic memory cell during programming |
| US6890767B2 (en) * | 2002-10-24 | 2005-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to reduce switch threshold of soft magnetic films |
| US6862215B1 (en) | 2002-10-28 | 2005-03-01 | Silicon Magnetic Systems | MRAM data line configuration and method of operation |
| JP3935049B2 (ja) * | 2002-11-05 | 2007-06-20 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
| US7002228B2 (en) * | 2003-02-18 | 2006-02-21 | Micron Technology, Inc. | Diffusion barrier for improving the thermal stability of MRAM devices |
| US6917087B2 (en) | 2003-02-21 | 2005-07-12 | Micron Technology, Inc. | Tilted array geometry for improved MRAM switching |
| JP2004288311A (ja) * | 2003-03-24 | 2004-10-14 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
| US7057253B2 (en) * | 2003-06-19 | 2006-06-06 | Infineon Technologies Ag | Combination of intrinsic and shape anisotropy for reduced switching field fluctuations |
| US6826086B1 (en) | 2003-08-05 | 2004-11-30 | Hewlett-Packard Development Company, L.P. | Method, apparatus and system for erasing and writing a magnetic random access memory |
| US6751147B1 (en) | 2003-08-05 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Method for adaptively writing a magnetic random access memory |
| US7240275B2 (en) * | 2003-08-05 | 2007-07-03 | Hewlett-Packard Development Company, L.P. | Logical data block, magnetic random access memory, memory module, computer system and method |
| US6947313B2 (en) * | 2003-08-27 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | Method and apparatus of coupling conductors in magnetic memory |
| US7536612B2 (en) * | 2003-08-29 | 2009-05-19 | International Business Machines Corporation | Field spike monitor for MRAM |
| US6794697B1 (en) | 2003-10-01 | 2004-09-21 | Hewlett-Packard Development Company, L.P. | Asymmetric patterned magnetic memory |
| US6947333B2 (en) * | 2003-10-30 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | Memory device |
| US7057919B1 (en) | 2003-10-31 | 2006-06-06 | Silicon Magnetic Systems | Magnetic memory array configuration |
| US7072209B2 (en) * | 2003-12-29 | 2006-07-04 | Micron Technology, Inc. | Magnetic memory having synthetic antiferromagnetic pinned layer |
| WO2005086170A1 (ja) * | 2004-03-05 | 2005-09-15 | Nec Corporation | トグル型磁気ランダムアクセスメモリ |
| US6946698B1 (en) | 2004-04-02 | 2005-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device having low-k inter-metal dielectric |
| US7099176B2 (en) * | 2004-04-19 | 2006-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-orthogonal write line structure in MRAM |
| JP4415745B2 (ja) | 2004-04-22 | 2010-02-17 | ソニー株式会社 | 固体メモリ装置 |
| JP2005317739A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
| US7580228B1 (en) * | 2004-05-29 | 2009-08-25 | Lauer Mark A | Current perpendicular to plane sensor with non-rectangular sense layer stack |
| US20070279971A1 (en) * | 2004-06-04 | 2007-12-06 | Micron Technology, Inc. | Modified pseudo-spin valve (psv) for memory applications |
| US7211446B2 (en) * | 2004-06-11 | 2007-05-01 | International Business Machines Corporation | Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory |
| US7102916B2 (en) * | 2004-06-30 | 2006-09-05 | International Business Machines Corporation | Method and structure for selecting anisotropy axis angle of MRAM device for reduced power consumption |
| US7221584B2 (en) * | 2004-08-13 | 2007-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM cell having shared configuration |
| US20060101111A1 (en) * | 2004-10-05 | 2006-05-11 | Csi Technology, Inc. | Method and apparatus transferring arbitrary binary data over a fieldbus network |
| US7154773B2 (en) * | 2005-03-31 | 2006-12-26 | Infineon Technologies Ag | MRAM cell with domain wall switching and field select |
| US7371627B1 (en) | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
| US7120046B1 (en) | 2005-05-13 | 2006-10-10 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
| US7888721B2 (en) | 2005-07-06 | 2011-02-15 | Micron Technology, Inc. | Surround gate access transistors with grown ultra-thin bodies |
| US20070019337A1 (en) * | 2005-07-19 | 2007-01-25 | Dmytro Apalkov | Magnetic elements having improved switching characteristics and magnetic memory devices using the magnetic elements |
| US7768051B2 (en) | 2005-07-25 | 2010-08-03 | Micron Technology, Inc. | DRAM including a vertical surround gate transistor |
| US7696567B2 (en) | 2005-08-31 | 2010-04-13 | Micron Technology, Inc | Semiconductor memory device |
| US7687342B2 (en) | 2005-09-01 | 2010-03-30 | Micron Technology, Inc. | Method of manufacturing a memory device |
| US7557032B2 (en) | 2005-09-01 | 2009-07-07 | Micron Technology, Inc. | Silicided recessed silicon |
| US7416943B2 (en) * | 2005-09-01 | 2008-08-26 | Micron Technology, Inc. | Peripheral gate stacks and recessed array gates |
| US7447060B2 (en) * | 2007-02-23 | 2008-11-04 | Everspin Technologies, Inc. | MRAM Memory conditioning |
| US7486552B2 (en) * | 2007-05-21 | 2009-02-03 | Grandis, Inc. | Method and system for providing a spin transfer device with improved switching characteristics |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| WO2008154519A1 (en) * | 2007-06-12 | 2008-12-18 | Grandis, Inc. | Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled |
| JP5677187B2 (ja) * | 2011-05-09 | 2015-02-25 | 株式会社東芝 | 半導体記憶装置 |
| US8854871B1 (en) * | 2012-11-19 | 2014-10-07 | U.S. Department Of Energy | Dynamic control of spin states in interacting magnetic elements |
| CN105393306B (zh) * | 2013-06-29 | 2018-08-21 | 英特尔公司 | 用于存储器和逻辑单元的磁性元件 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8327157D0 (en) * | 1983-10-11 | 1983-11-09 | Pollard T F | Integrated circuit memories |
| MY108176A (en) * | 1991-02-08 | 1996-08-30 | Hitachi Global Storage Tech Netherlands B V | Magnetoresistive sensor based on oscillations in the magnetoresistance |
| US5251170A (en) * | 1991-11-04 | 1993-10-05 | Nonvolatile Electronics, Incorporated | Offset magnetoresistive memory structures |
| US5390142A (en) * | 1992-05-26 | 1995-02-14 | Kappa Numerics, Inc. | Memory material and method for its manufacture |
| JP3110250B2 (ja) * | 1993-06-23 | 2000-11-20 | 株式会社東芝 | 磁性体含有層の製造方法 |
| KR0131548B1 (ko) * | 1993-07-19 | 1998-04-18 | 윌리암 티. 엘리스 | 경사진 하드바이어스 자기저항성헤드를 갖는 자기저장시스템 |
| US5408377A (en) * | 1993-10-15 | 1995-04-18 | International Business Machines Corporation | Magnetoresistive sensor with improved ferromagnetic sensing layer and magnetic recording system using the sensor |
| US5650958A (en) * | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US5748524A (en) * | 1996-09-23 | 1998-05-05 | Motorola, Inc. | MRAM with pinned ends |
| US5838608A (en) * | 1997-06-16 | 1998-11-17 | Motorola, Inc. | Multi-layer magnetic random access memory and method for fabricating thereof |
| US5946228A (en) * | 1998-02-10 | 1999-08-31 | International Business Machines Corporation | Limiting magnetic writing fields to a preferred portion of a changeable magnetic region in magnetic devices |
| US5982660A (en) * | 1998-08-27 | 1999-11-09 | Hewlett-Packard Company | Magnetic memory cell with off-axis reference layer orientation for improved response |
-
1998
- 1998-02-10 US US09/021,515 patent/US6104633A/en not_active Expired - Lifetime
-
1999
- 1999-01-15 KR KR1019990001022A patent/KR100339177B1/ko not_active IP Right Cessation
- 1999-02-03 JP JP02634499A patent/JP3548036B2/ja not_active Expired - Fee Related
- 1999-02-04 DE DE69924655T patent/DE69924655T2/de not_active Expired - Lifetime
- 1999-02-04 EP EP99300847A patent/EP0936623B1/en not_active Expired - Lifetime
-
2000
- 2000-03-21 US US09/531,715 patent/US6368878B1/en not_active Expired - Lifetime
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004504715A (ja) * | 2000-07-18 | 2004-02-12 | マイクロン テクノロジー インコーポレイテッド | 書込み選択性増大のためのｍｒａｍアーキテクチャ |
| JP2011210364A (ja) * | 2001-08-02 | 2011-10-20 | Renesas Electronics Corp | 薄膜磁性体記憶装置 |
| JP2003163330A (ja) * | 2001-11-27 | 2003-06-06 | Toshiba Corp | 磁気メモリ |
| US6765824B2 (en) | 2002-03-29 | 2004-07-20 | Kabushiki Kaisha Toshiba | Magneto-resistance element capable of controlling the position and size of edge domain and the coercivity and magnetic memory |
| JP2010093277A (ja) * | 2002-06-25 | 2010-04-22 | Renesas Technology Corp | 半導体集積回路装置 |
| US7099185B2 (en) | 2002-12-13 | 2006-08-29 | Osaka University | Magnetic memory array, method for recording in a magnetic memory array and method for reading out from a magnetic memory array |
| US7848136B2 (en) | 2003-12-02 | 2010-12-07 | Kabushiki Kaisha Toshiba | Magnetic memory |
| JP2006066485A (ja) * | 2004-08-25 | 2006-03-09 | Toshiba Corp | 磁気メモリ |
| JP4533701B2 (ja) * | 2004-08-25 | 2010-09-01 | 株式会社東芝 | 磁気メモリ |
| US8009465B2 (en) | 2004-10-08 | 2011-08-30 | Kabushiki Kaisha Toshiba | Magnetoresistive element |
| US7355884B2 (en) | 2004-10-08 | 2008-04-08 | Kabushiki Kaisha Toshiba | Magnetoresistive element |
| US7518907B2 (en) | 2004-10-08 | 2009-04-14 | Kabushiki Kaisha Toshiba | Magnetoresistive element |
| US7599156B2 (en) | 2004-10-08 | 2009-10-06 | Kabushiki Kaisha Toshiba | Magnetoresistive element having specially shaped ferromagnetic layer |
| JP2006108566A (ja) * | 2004-10-08 | 2006-04-20 | Toshiba Corp | 磁気抵抗効果素子 |
| JP2007027415A (ja) * | 2005-07-15 | 2007-02-01 | Toshiba Corp | 磁気記憶装置 |
| US7875903B2 (en) | 2005-07-15 | 2011-01-25 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| US7518906B2 (en) | 2005-09-29 | 2009-04-14 | Kabushiki Kaisha Toshiba | Magneto-resistive element |
| US8349622B2 (en) | 2005-09-29 | 2013-01-08 | Kabushiki Kaisha Toshiba | Magneto-resistive element |
| JP2007281247A (ja) * | 2006-04-07 | 2007-10-25 | Toshiba Corp | スピンメモリ |
| US8013407B2 (en) | 2008-04-03 | 2011-09-06 | Renesas Electronics Corporation | Magnetic memory device having a recording layer |
| US8269295B2 (en) | 2008-04-03 | 2012-09-18 | Renesas Electronics Corporation | Magnetic memory device having a recording layer |
| US8518562B2 (en) | 2008-12-15 | 2013-08-27 | Renesas Electronics Corporation | Magnetic storage device |
| US8492881B2 (en) | 2009-04-01 | 2013-07-23 | Renesas Electronics Corporation | Magnetic storage device |
| US8362581B2 (en) | 2010-03-29 | 2013-01-29 | Renesas Electronics Corporation | Magnetic memory element and magnetic memory device |
| US8427866B2 (en) | 2011-03-29 | 2013-04-23 | Renesas Electronics Corporation | Magnetic storage element and magnetic storage device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0936623A2 (en) | 1999-08-18 |
| KR100339177B1 (ko) | 2002-05-31 |
| US6104633A (en) | 2000-08-15 |
| EP0936623B1 (en) | 2005-04-13 |
| KR19990072261A (ko) | 1999-09-27 |
| EP0936623A3 (en) | 2000-09-20 |
| DE69924655T2 (de) | 2006-01-19 |
| US6368878B1 (en) | 2002-04-09 |
| DE69924655D1 (de) | 2005-05-19 |
| JP3548036B2 (ja) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3548036B2 (ja) | 磁気ｒａｍセル内の内部非対称 | |
| JP3393823B2 (ja) | 反転用の中心核形成を備えた細長い磁気ｒａｍセル | |
| JP3368224B2 (ja) | 不完全オーバラップ磁気ｒａｍセル | |
| KR100339176B1 (ko) | 복수의 자기 터널 접합을 구비하는 자기 메모리 소자 | |
| US6777730B2 (en) | Antiparallel magnetoresistive memory cells | |
| US7502253B2 (en) | Spin-transfer based MRAM with reduced critical current density | |
| US7616478B2 (en) | Magnetic storage device | |
| US7184300B2 (en) | Magneto resistance random access memory element | |
| US6538921B2 (en) | Circuit selection of magnetic memory cells and related cell structures | |
| KR100875383B1 (ko) | 보텍스 자기 랜덤 액세스 메모리 | |
| US6791868B2 (en) | Ferromagnetic resonance switching for magnetic random access memory | |
| US7492622B2 (en) | Sequence of current pulses for depinning magnetic domain walls | |
| US7315467B2 (en) | Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell | |
| EP2053613A1 (en) | Synthetic-ferrimagnet sense-layer for high density MRAM applications | |
| CN102467954A (zh) | 切换向平面外的磁性隧道结单元的方法 | |
| US7630231B2 (en) | Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |