KR100339177B1 - 자기 메모리 및 그 제조 방법과 가변 자기 영역 변경 방법 - Google Patents

자기 메모리 및 그 제조 방법과 가변 자기 영역 변경 방법 Download PDF

Info

Publication number
KR100339177B1
KR100339177B1 KR1019990001022A KR19990001022A KR100339177B1 KR 100339177 B1 KR100339177 B1 KR 100339177B1 KR 1019990001022 A KR1019990001022 A KR 1019990001022A KR 19990001022 A KR19990001022 A KR 19990001022A KR 100339177 B1 KR100339177 B1 KR 100339177B1
Authority
KR
South Korea
Prior art keywords
magnetization
magnetic
magnetic memory
region
cell
Prior art date
Application number
KR1019990001022A
Other languages
English (en)
Other versions
KR19990072261A (ko
Inventor
애이브라함데이빗윌리엄
갤러퍼윌리엄죠셉
트로윌라우드필립루이스
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19990072261A publication Critical patent/KR19990072261A/ko
Application granted granted Critical
Publication of KR100339177B1 publication Critical patent/KR100339177B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 배열될 수 있는 두 개의 자화 방향을 따르는 자화축을 가지므로, 인가된 전류와 이에 따른 자화 자극에 따라서 변화가능한 셀들에 두 개의 개별적인 상태를 제공하는 가변 자기 영역을 포함하는 자기 메모리 셀들을 제공한다. 본 명세서에는 셀에 상태를 기록하는 동안 제 1 방향으로부터 제 2 방향으로 예측가능한 자화 패턴 전개를 제공하기 위해 셀에 인가된 비대칭적 자화 자극이 개시된다. 또한, 본 명세서에는 셀의 배치 및/또는 셀의 자화에서 예측가능한 자화 패턴 전개를 제공하는 물리적 비대칭성이 개시된다. 이러한 원리들은 셀을 기록하기 위해 전류 및 자화 자극을 공급하는 비트라인들과 워드라인들의 교차점들에 자기 터널 접합(magnetic tunnel junction : MTJ)을 채용하는 자기 랜덤 액세스 메모리(magnetic random access memory : MRAM)에 적용될 수 있다.

Description

자기 메모리 및 그 제조 방법과 가변 자기 영역 변경 방법{INTENTIONAL ASYMMETRY IMPOSED DURING FABRICATION AND/OR ACCESS OF MAGNETIC TUNNEL JUNCTION DEVICES}
정부 권리의 선언
미국 정부는 방위 개선 연구 프로젝트국(Defense Advanced Research Projects Agency)에 의해 제정된 계약 번호 MDA972-96-C-0030에 따라 본 발명의 권리를 유보한다.
관련 출원들에 대한 상호 참조
본 출원은,
1. 'MAGNETIC MEMORY ARRAY USING MAGNETIC TUNNEL JUNCTION DEVICES IN THE MEMORY CELLS'라는 명칭으로 1997년 6월 17일자로 공고된 미국 특허 제 5,640,343 호와,
2. 'MAGNETIC TUNNEL JUNCTIONS WITH CONTROLLED MAGNETIC RESPONSE'라는 명칭으로 1997년 7월 22자로 공고된 미국 특허 제 5,650,958 호와 연관되어 있다.
본 출원은,
1. MAGNETIC MEMORY DEVICES HAVING MULTIPLE MAGNETIC TUNNEL JUNCTIONS THEREIN이라는 명칭으로 출원된 제 09/021,342 호의 미국 특허 출원과,
2. LIMITING MAGNETORESISTIVE ELECTRICAL INTERACTION TO A PREFERRED PORTION OF A CHANGEABLE MAGNETIC REGION IN MAGNETIC DEVICES라는 명칭으로 출원된 제 09/021352 호의 미국 특허 출원과,
3. LIMITING MAGNETIC WRITING FIELDS TO A PREFERRED PORTION OF A CHANGEABLE MAGNETIC REGION IN MAGNETIC DEVICES라는 명칭으로 출원된 제 09/021569 호의 미국 특허 출원과 연관되어 있다.
이들 미국 특허들과 미국 특허 출원들 각각은 본 명세서에서 참조로서 인용된다.
본 발명은 자기 랜덤 액세스 메모리(a magnetic random access memory : 'MRAM') 내의 자기 메모리 셀들의 제조 및 액세스(access)에 관한 것이다.
상기 인용된 두 미국 특허에 개시되고 본 명세서의 도 1a-1b에 도시된 형태의 자기 랜덤 액세스 메모리(MARM) 어레이들은 워드라인들(wordlines)(1, 2, 3)과 비트라인들(bitlines)(4, 5, 6)의 교차점들에 위치한 자기 메모리 셀들(예컨대, 셀(9))의 어레이를 포함한다. 각각의 셀은 자기 터널 접합(a magnetic tunnel junction : MTJ) 소자(8) 내에 정렬된, 자기적 가변 영역 혹은 자유(free) 영역(24) 및 인접 자기 기준 영역(20)을 포함한다. 그러한 셀에 데이터를 저장하는 데 있어 기초가 되는 원리는 자유 영역의 자화용이축(the easy axis : EA)을 따라 자화 방향을 변경시킴으로써 자유 영역과 기준 영역의 상대적인 자화 방향을 변경시킬 수 있다는 것과, 이후에 이 상대적인 방향차를 판독할 수 있다는 것이다.(기준 영역이라는 용어는 본 명세서에서 자유 혹은 가변 영역과 함께 사용될 때 소자의 상태를 검출할 수 있게 해 주는 모든 형태의 영역을 총괄하는 의미로 사용된다.)
보다 구체적으로는, 각각의 비트라인 및 워드라인을 경유하여 인가된 양방향 전기적(그리고 이에 기인하는) 자기적 자극을 사용함으로써 자유 영역의 자화를 반전시켜 MRAM 셀에 기록하고, 비트라인 및 워드라인 사이의 결과적인 터널링 저항을 측정하여 판독한다. MRAM 셀은 기준 영역에 대한 자유 영역의 상대적인 자화 방향에 따라 두 값 중 하나의 값을 가진다. 자유 영역이, 그 자화 방향은 자유롭게 회전하지만 자화용이축을 따라 양방향(+EA 혹은 -EA) 중 하나의 방향으로 정렬되려는 우세한 자화 방향을 갖는 간단한 기본 자석(element magnet)으로서 모델링된다면, 그리고 기준 영역은, 가령 자유 영역과 유사하지만 +EA 방향으로 고정된 자화 방향을 갖는 기본 자석이라면, 셀에 대한 두 가지 가능한 상태들이(따라서, 두 가지 가능한 터널링 저항값이) 정의된다. 정렬(+EA/+EA) 및 반정렬(-EA/+EA) 상태가 그것이다.
인가된 EA 자계에 대한 터널 접합 저항의 특성을 나타내는 이상적인 히스테리시스(hysteresis) 곡선이 도 2에 도시되어 있다. 영역(50) 내에서 터널 접합의 저항은 자극이 인가되지 않을 경우 서로 구별되는 두 값 중 하나의 값을 가질 수 있다. 즉, 저항은 용이축을 반전시킬 정도의 자계 강도 +/-Hc미만의 인가 자계에 대해서는 감응도(sensitivity)가 없다. 인가된 자화용이축 자계가 +/-Hc를 초과하면, 셀은 고저항 상태 혹은 저저항 상태로 강제된다.
터널 접합을 형성하는 두 영역들의 자화 패턴은 단순하지만, 기록 동작 동안에 자유 영역 내의 자화 방향을 반전시키는 것은 실질적으로 예기치 않은 방식으로 하나의 영역 혹은 두 영역에 모두 영향을 미칠 수 있다. 예를 들어, 기록 동작 동안에 자유 영역의 자화 방향을 반전시키는 것은 결점 혹은 모서리 거칠기에 의해 고정된 자기 와동(a magnetic vortex) 혹은 복잡한 자기 도메인 벽들이 포함되는 것을 초래할 수 있다. 접합 저항은 접합 영역에 대한 내적 mfreemreference의 평균에 따라 달라지기 때문에, 자화 패턴에 그러한 복잡한 미세자기 구조(complex micromagnetic structures)들이 포함되는 것은 실질적으로 셀의 판독 동작 동안 측정된 터널 접합 저항값을 오손되게 할 수 있다.
예를 들어, 도 3은 자화용이축 EA에 대해 대칭적으로 형성된 MRAM 셀의 자유 영역(124) 내의 자화 패턴을 도시하고 있다. 여기에서는, 그렇지 않았다면 만족스러웠을 자화 패턴 영역(130, 134) 사이에 복잡한 벽 구조(132)가 있는 것이 뚜렷하게 나타나 있다. 이러한 전체 자화 패턴은 명목상으로 균일하게 자화된 샘플(상층 및 하층이 모두 원래 오른쪽을 향함)로부터 획득된다. 이 패턴에 대해서는 +700 Oe로부터 -700 Oe에 도달한 다음에 다시 +700 Oe에 도달하는 자화용이축 바이어스(bias)가 가해졌다. 자계가 +700 Oe로부터 약 -60 Oe에 변해갈 때 자화의 반전으로 인해 복잡한 구조(132)로 되었다. 도 4는 이와 같은 오손된 샘플에 대하여, 자화의 상대적 방향 대 인가된 자화용이축 자계를 나타내는 히스테리시스 곡선이다. 영역(50)은 비정방형(non-square)의 특성을 나타내며 그 결과 자화용이축에 인가된 자계를 제거할 경우 두 상태 중 어느 한 상태를 예측가능하게 가지지 않게 되는 바, 이러한 특성은 셀 내에서 그와 같이 복잡한 미세 자기 구조가 발달되어 있기 때문이다.
이러한 원치 않는 자기 구조들은 최선의 경우 셀의 동작에 있어 사용 가능한 파라미터 영역(parametric window)을 감소시키거나 혹은 최악의 경우에는 저장에 필요한 정방형 히스테리시스 곡선의 전체적인 붕괴를 초래한다. 또한, 그러한 구조들이 존재하게 되면 자유 영역을 반전, 혹은 실질적으로 반전시키는 데 필요한 스위칭 라인들의 크기 및/또는 전력이 증가할 것을 예상할 수 있다.
따라서, MRAM 셀 내에 있는 자기 메모리 셀의 상태를 변경시킬 때, 그러한 복잡한 미세자기 구조들을 제거하는 기법들이 요구된다.
전술한 자기 메모리 셀들의 결점들을 극복하기 위한, 본 발명의 하나의 특징은 교차 영역을 형성하는 제 1 및 제 2 전도성 교차 라인들을 포함하는 자기 메모리에 관한 것이다. 자기 메모리 셀이 교차 영역에 위치하고, 두 개의 자화 방향이 배치될 수 있는 자화축을 갖는 가변 자기 영역을 포함함으로써, 변화가능한 두 개의 개별적인 상태들을 제공한다. 제 1 및 제 2 전도성 교차 라인들을 통해 인가된 자화 자극에 따라, 셀은 두 개의 개별적인 상태들로 변경될 수 있다. 가변자기 영역은 자화축에 대해 실질적으로 자기적 비대칭 형태로 형성될 것이므로, 셀의 기록 동작 동안에 전술한 복잡한 미세자기 구조들을 형성하지 않고 자화 패턴을 적절하게 전개한다.
셀의 가변 자기 영역은 자화축에 대해 직각이 아닌 코너들을 갖는 평탄한 평행사변형으로서 형성될 수 있다. 이와는 달리 혹은 조합하여, 인접한 바이어스(bias) 영역들을 사용하는 가변 자기 영역은 내부 자기 이방체를 통과하는 자화축에 대해 자기적 비대칭 형태로 형성될 수 있다.
본 발명의 다른 특징은 교차 영역을 형성하는 제 1 및 제 2 전도성 교차 라인들을 포함하는 자기 메모리에 관한 것이다. 전술한 바와 같이, 자기 메모리 셀은 교차 영역에 위치하고 두 개의 자화 방향이 배치될 수 있는 자화축을 가지므로, 제 1 및 제 2 교차 전도성 라인들을 통해 인가된 자화 자극에 따라 셀이 변경될 수 있는 두 개의 개별적인 상태를 제공한다. 셀이 교차 영역 내에 위치하므로, 이 셀의 자화축은 제 1 혹은 제 2 교차 전도성 라인에 대해서 평행하지 않다. 하나의 실시예에 있어서, 자화축은 제 1 혹은 제 2 전도성 교차 라인 어느 쪽과도 약 5도(degree)보다 큰 소정의 각도를 이룬다.
메모리 셀의 자화축에 대해 의도적인 비대칭 구조를 물리적으로 배치하는 전술한 기법들에 부가하여, 본 발명은 또한 제 1 및 제 2 전도성 라인들로부터 인가된 자화 자극을 셀에 배치함으로써 개별적인 전도성 라인에 의해 인가된 자계들의 상대적인 진폭 및/또는 타이밍에 따라 자화 자극이 비대칭적으로 인가되는 것에 관한 것이다.
하나의 실시예에 있어서, 바이어스 자계는 워드라인을 통해 인가되고, 바이어스값이 인가되는 동안에 비트라인은 낮은값으로부터 높은값으로 도달한다. 다른 실시예에 있어서, 워드라인과 비트라인은 동시에 각각 낮은값으로부터 높은값으로 도달하지만, 워드라인의 값은 비트라인 진폭의 10%인 상이한 값을 갖는다. 또한, 인가된 비대칭 자극은 기록 동작 동안에 자화 패턴들을 적절하게 전개한다.
전술한 기법들, 즉 비대칭 구조 및/또는 비대칭 자극을 사용하여, 자기 메모리 셀들의 자유 영역 내에서의 자화 패턴들이 원하지 않는 복잡한 미세자기 구조들을 형성하지 않으면서도 하나의 상태에서 다른 상태로 반전될 수 있다. 인가된 기록 자계들이 제거될 때, 자기 메모리 셀의 터널링 저항은 예측가능하게 두 개의 값 중 하나의 값을 취할 것이므로, 전체적인 자기 메모리 셀의 성능이 개선된다.
도 1a-1b는 비트라인들과 워드라인들의 교차점들에 마련된 다수의 자기 메모리 셀들과 개별적인 자기 터널 접합 메모리 셀을 각각 구비하는 MRAM 어레이를 나타내는 도면.
도 2는 이상적인 자기 터널 접합 메모리 셀에 대해 측정된 저항 대 인가된 자화용이축 자계의 이상적인 히스테리시스 곡선을 나타내는 도면.
도 3은 그 안에 복합 미세자기 벽 구조(a complex micromagnetic wall structure)를 갖고 좌우 대칭으로 형성된 자기 메모 셀 샘플의 자화 패턴을 도시하는 도면.
도 4는 도 3의 샘플 자기 메모리 셀의 계산된 히스테리시스 곡선을 나타내는 도면.
도 5는 본 발명의 비대칭 자극 기법들에 사용된, 자화용이축에 대해 대칭적 인 샘플 자기 메모리 셀의 정면도.
도 6a-6b는 본 발명의 비대칭 자극의 대체적 실시예에 따라, 자기 메모리 셀의 기록 동작 동안에 인가된 자화용이축 및 자화곤란축에 대한 개별적인 타이밍도.
도 7은 도 5의 샘플에 대한 도 6a의 일정한 자화곤란축 자계의 상이한 개별적인 값들을 사용하여 측정된 히스테리시스 곡선의 어레이를 나타내는 도면.
도 8a는 일정한 자화곤란축 20 Oe에 대해 시뮬레이션된 히스테리시스 곡선을 나타내는 도면.
도 8b는 일정한 자화곤란축 70 Oe에 대해 시뮬레이션된 히스테리시스 곡선을 나타내는 도면.
도 9는 본 발명의 물리적인 비대칭 원리들에 따라 자화용이축에 대해 비대칭적 형태를 갖고 형성된 자기 메모리 셀의 상측 평면도.
도 10은 본 발명의 물리적인 비대칭 원리들에 따라 비트라인들과 워드라인들의 교차점들에 형성되고, 각각의 셀은 비트라인들 혹은 워드라인들에 대해 평행하지 않은 자화용이축을 갖고 형성된 자기 메모리 어레이의 정면도.
도 11a-b는 각각 본 발명의 물리적 비대칭 원리들에 따라 내부 자화 바이어스가 다른 대칭적 형태의 셀에서 비대칭 자화를 방해하도록 형성된 자기 메모리 셀의 상측 평면도 및 단면도.
도 12a-b는 도 11a-b의 자기적으로 비대칭적인 셀에서, 바이어스된 두 개의 가능한 자화 방향을 나타내는 도면.
도 13은 자기 메모리 셀의 예측불가능한 상태을 나타내며, 인가된 자화용이축 자계의 반전시에 자기 메모리 셀의 3 개의 사이한 상태들의 에너지 다이어그램.
도 14는 본 발명의 원리들에 따라 형성되어 자화용이축 자계의 반전시에 예측가능한 상태를 유지하는 자기 메모리 셀의 에너지 다이어그램.
도면의 주요 부분에 대한 부호의 설명
820 : 기준 영역 822 : 터널층
824 : 가변 영역 825 : 전도층
826 : 바이어스층
본 명세서에는 MRAM에서 자화 방향을 반전시키는 프로세스와 연관된 문제점들을 극복하기 위한 기법들이 개시된다. 자화 방향의 반전 프로세스를 향상시키는 기법들은 MRAM 셀의 내부 비대칭 기록 자극과 물리적 설계 혹은 이 모두를 포함한다. 이러한 비대칭성은 비대칭 자화 기록 자극(자화용이축 자계를 따라 인가된 일정한 자화곤란축 자계를 사용하여 오프축(off-axis)에 인가되거나 혹은 동시에 변화된 자화용이축 자계와 자화곤란축 자계를 사용하여 자화용이축에 대해 소정의 각도로 인가됨)을 포함하는 다양한 방식으로 달성될 수 있다. 또한, 패터닝된 비대칭적 박막형, 연관된 비트라인들 혹은 워드라인들과 반정렬된 셀, 혹은 축에 대해 접합 형태 또는 대칭적 자화를 방해하는 접합 영역에 내부 이방체를 사용하는 물리적 비대칭 접합 구조가 개시된다.
이하, 도 6 내지 도 12를 참조하여, 내부 비대칭 구조(built-in asymmetry)에 관한 본 발명의 원리들이 개시된다. 그러나, 배경 기술로서 상기 인용된 미국 특허 제 5,640,343 호 및 제 5,650,958 호에 따라, 먼저 도 1a-1b에 도시된 자기 메모리 어레이의 형성 및 동작의 기초가 되는 일반적인 원리들을 간략하게 설명한다.
도 1a를 참조하면, 예시적인 MRAM 어레이는 수직한 평면 내에서 병렬로 배열된 워드 라인들(1, 2, 3)로서 기능하는 전기적 전도선들의 세트와 다른 수직한 평면 내에 병렬로 배치된 비트 라인들(4, 5, 6)로서 기능하는 전기적 도전선들의 세트를 포함한다. 비트 라인들은 워드라인에 대해 상이한 방향, 예를 들면 워드라인과 직각이므로, 위에서 볼 때 이 두 라인들 세트는 서로 교차한다. 도 1b에 상세히 도시된 통상적인 메모리 셀(9)과 같은 메모리 셀이 워드라인들과 비트라인들 사이에 수직하게 떨어진 교차 영역 내에 이들 라인들의 각 교차점에 위치한다. 3 개의 워드라인들과 3 개의 비트라인들이 도 1a에 도시되었지만, 라인들의 수는 통상적으로 이보다 많다. 메모리 셀(9)은 수직한 스택(stack)으로 정렬되고, 다이오드(7)와 자기 터널 접합(a magnetic tunnel junction : 'MTJ')(8)을 포함할 수 있다. MRAM 어레이가 동작하는 동안에, 전류는 메모리 셀(9)을 통해 수직 방향으로 흐른다. 전류 경로가 메모리 셀(9)을 통과하는 수직 경로를 가지므로 메모리 셀(9)이 매우 작은 표면적을 갖게 된다. 워드 라인들, MTJ, 다이오드에 대한 접점과 비트라인에 대한 접점은 모두 동일한 면적을 갖는다. 도 1a에는 도시되지 않았으나, MRAM 어레이는 다른 회로가 형성될 수 있는 실리콘 기판과 같은 기판 상에 형성될 수 있다. 또한, 교차 영역들 이외의 곳에는 통상적으로 절연 재료층이 MRAM 영역들의 비트라인들과 워드라인들 사이에 위치한다.
도 1b를 참조하여 메모리 셀(9)의 구조를 상세하게 기술한다. 메모리 셀(9)은 워드 라인(3)(도 1a에 도시됨) 상에 형성되어 워드 라인(3)과 접촉한다. 메모리 셀(9)은 다이오드와 유사한 소자, 예를 들면 실리콘 접합 다이오드(7)와 전기적으로 직렬 접속된 MTJ(8)의 수직한 스택을 포함한다. 다이오드(7)는 n형 실리콘층(10)과 p형 실리콘층(11)을 포함하는 실리콘 접합 다이오드이다. 다이오드(7)의 p형 실리콘층(11)은 텅스텐 스터드(stud)(12)를 통해 MTJ(8)에 접속되어 있다. 다이오드(7)의 n형 실리콘층(10)은 워드 라인(3)에 접속되어 있다.
MTJ(8)는 다른 재료층의 위에 차례로 쌓아올려진 일련의 재료층으로 형성된다. 도 1b의 MTJ(8)는 Pt와 같은 형판(型板)층(template layer)(15)과, 퍼멀로이(permalloy)(Ni-Fe)와 같은 초기 강자성체층(ferromagnetic layer)(16)과, Mn-Fe와 같은 반강자성체층(an antiferromagnetic layer)(AF)(18)과, Co, Fe 혹은 퍼멀로이와 같이 자화 방향이 고착 혹은 고정된 기준 강자성체층(FMF)(20)과, 알루미나(Al2O3)의 박막 터널링 장벽층(22)과, 퍼멀로이를 포함하는 샌드위치형의 박막 Co-Fe같이 연질(軟質)이고 가변적인 '자유(free)' 강자성체층(FMS)(24)과, Pt와 같은 접촉층(25)을 포함한다.
자유 강자성체층(24)은 자화 방향에 대하여 자화용이축('EA')으로 지칭되는 우향축(優向軸, preferred axis)을 갖도록 제조된다. 자유 강자성체층(24)에는 이 자화용이축을 따라 메모리 셀의 두 가지 상태들을 정의하는 두 가지 가능한 자화 방향이 있다. 이와 대조적으로, 기준 강자성체층(20)은 자유 강자성체층(24)의 자화용이축에 평행한 우세한 하나의 자화 방향만을 갖도록 제조된다. 이 방향은 단방향성 이방체 방향(unidirectional anisotropy direction)이라 지칭된다. 자유 강자성체층(24)에 있어서 원하는 자화용이축은 MTJ의 진성 이방체(intrinsic anosotropy), 응력변형(strain-induced) 이방체, 형상 이방체(shape anisotropy)의 소정의 조합에 의해 설정된다. 도시된 MTJ(8)와 자유 강자성체층(24)은 길이가 L이고 폭이 W이며 L이 W보다 더 긴 직사각형으로 만들어질 수 있다(도 1b). 자유 강자성체층(24)의 자기 모멘트는 L 방향을 따라 더 우세하게 정렬된다.
기준층의 단방향성 이방체 방향은 Pt, Cu혹은 Ta와 같은 형판층(15) 위에 성장된 초기 강자성체층(16) 상에 Fe-Mn AF층(18)을 성장시킴으로써 설정된다. 형판층(15)은 초기 강자성체층(16) 내에 111 방향의 결정 조직을 유기한다. 이들 층들은 자유층의 원하는 용이축에 평행한 자계 내에서 부착되어, 기준층의 원하는 진성 단방향성 이방체 방향을 만들어 낸다. 그렇지 않고, AF 재료의 차단 온도(blocking temperature)보다 더 높은 온도로 기판을 가열하는 동안에, 상기 자화용이축에 평행한 충분히 큰 자계 내에서 AF층을 형판층(15) 상에 부착할 수 있다. 이러한 대안적인 방법에 있어서, 초기 강자성체층(16)은 필요하지 않다. 또한, 부착 프로세스 동안에 인가된 자계를 따라 자화 방향을 정렬시키는 자기 이방체(magnetic anisotropy)를 전개시키기 위해, 자화 방향이 고정된 층의 자화경직(magnetostriction)을 이용하는 것도 가능하다.
기준 강자성체층(20)과 AF층 사이의 교환 결합(exchange coupling) 때문에, 기준 강자성체층(20)의 자화 방향을 변경시키는 것이 자유 강자성체층(24)의 자화 방향을 변경시키는 것보다 더 어렵다. 본 실시예에서는, 비트라인들과 워드라인들을 통해 흐르는 전류에 의해 인가된 자계의 범위 내에서, 기준 강자성체의 자화 방향은 고착 혹은 고정된다. MTJ의 형상 이방체를 따라 형성된 강자성체의 형상 이방체는 고정층의 자화 방향에 추가적인 안정성을 제공한다. 메모리 셀에 기록하기 위해 인가된 자계들은 자유 강자성체층(24)의 자화 방향을 반전시키기에는 충분하게 크지만 기준 강자성체층(20)의 자화 방향을 반전시키기에는 충분하지 않다. 따라서, 고정층의 자화 방향은 MRAM 내의 메모리 셀들이 동작하는 동안에 변화하지 않는다.
MRAM 어레이가 동작하는 동안에, 충분히 큰 전류가 MRAM의 워드라인과 비트라인 양쪽을 통해 흐를 때, 워드라인과 비트라인의 교차점에서의 결합 전류의 자체 자계는 여기된 워드라인과 비트라인의 교차점에 위치한 하나의 특정 MTJ(8)의 자유 강자성체층(24)의 자화 방향을 회전시킬 것이다. 전류 레벨들은 결합 전류의 자체 자계가 자유 강자성체층(24)의 스위칭 자계(the switching field)를 초과하도록 설계된다. 이 결합 전류의 자체 자계는 기준 강자성체의 자화 방향을 회전시키는데 필요한 자계보다 훨씬 작게 설계된다. 셀 어레이 구조는 기록 전류들이 MTJ(8)를 통과하여 흐르지 않도록 설계된다. 메모리 셀은 터널 접합 장벽(22)을 통해 기준 강자성체층(20)으로부터 자유 강자성체층(24)으로(혹은 이와 반대로) 다이오드(7)와 MTJ(8)를 수직으로 통과하여 감지 전류를 흐르게 함으로써 판독된다. Al2O3터널 장벽(22)의 저항은 Al2O3층의 두께에 크게 의존하기 때문에, 저항은 이 층의 두께에 따라 대략 지수함수적으로 변화하는데, 이것은 전류가 대부분 Al2O3터널 장벽(22)을 통해 수직하게 흐른다는 것을 의미한다. 전하 캐리어들이 터널 장벽(22)을 가로질러 터널링할 확률은 Al2O3층의 두께가 증가함에 따라 급격히 감소하므로, 접합층에 대하여 수직한 방향으로 횡단하는 캐리어들만이 접합을 가로질러 터널링하게 된다. 메모리 셀의 상태는 기록 전류보다 매우 작은 감지 전류가 MTJ(8)를 수직으로 통과하여 흐를 때 메모리 셀의 저항을 측정함으로써 판단된다. 이 감지 전류 혹은 판독 전류의 자체 자계는 무시할 수 있으므로, 메모리 셀의 자기 상태에 영향을 미치지 않는다. 전하 캐리어들이 터널 장벽(22)을 가로질러 터널링할 확률은 자유 강자성체층(24)과 기준 강자성체층(20)의 자기 모멘트들의 상대적인 정렬에 의존한다. 터널링 전류는 스핀 분극화(spin polarized)되어 있는데, 이것은 강자성체층 중 어느 하나가, 가령 고정층으로부터 전달되어 나오는 전류는 주로 하나의 스핀 타입의 전자들로 이루어져 있다는 것을 의미한다(강자성체층의 자화 방향에 따라, 상향 스핀(spin up) 혹은 하향 스핀(spin down)). 전류의 스핀 분극화 정도는 터널 장벽과 강자성체층의 접촉면(interface)에서 강자성체층을 이루는 자화 재료의 전자 밴드 구조에 의해 결정된다. 따라서, 제 1 강자성체층 터널 장벽은 스핀 필터(a spin filter)로서 작용한다. 전하 캐리어들의 터널링 확률은 제 2 강자성체층 내의 전류의 스핀 분극과 동일한 스핀 분극을 갖는 전자 상태들을 얻을 수 있는지에 영향을 받는다. 통상적으로, 제 2 강자성체층의 자기 모멘트가 제 1 강자성체층의 자기 모멘트에 대해 정렬되면, 제 2 강자성체층의 자기 모멘트가 제 1 강자성체층의 자기 모멘트에 대해 반정렬될 때 얻을 수 있는 전자 상태보다 더 많은 전자 상태들이 존재한다. 따라서, 전하 캐리어들의 터널링 확률은 제 1 및 제 2 강자성체층들의 자기 모멘트들이 정렬될 때 최고치를 갖고, 제 1 및 제 2 강자성체층들의 자기 모멘트들이 반정렬될 때 최저치를 갖는다. 제 1 및 제 2 강자성체층들의 자기 모멘트들이 정렬 혹은 반정렬도 아닌 상태로 배열될 때, 전하 캐리어들의 터널링 확률은 중간값을 갖는다. 따라서, 자기 메모리 셀의 전기적 저항은 제 1 및 제 2 강자성체층의 전류의 스핀 분극과 전자 상태들에 모두 의존한다. 결과적으로, 자유 강자성체층의 가능한 두 자화 방향들이 자기 메모리 셀의 가능한 두 비트 상태들(0 혹은 1)을 고유하게 정의한다.
본 발명에 따르면, 비대칭 형태의 자극, 즉 '오프축(off-axis)' 자화 바이어스가 먼저 고찰된다. 일정하게 변화된 자화용이축 자계를 사용하여 구현된 비대칭 형태의 실험 및 시뮬레이션 결과에 있어서, 수직한 자화곤란축 자계가 도 5, 도 6a, 도 7, 도 8a 내지 도 8b에 도시된다. 도 5는 이 기법을 증명하는 데 사용된 대칭적 접합 형태의 정면도(a top view)이다. 본 발명에 따른 도 6a의 타이밍도를 참조하면, 자화용이축 자계값(210)은 구배(215)를 따라 중간값으로부터 양의(강제적인) 값으로 도달함으로써, 자화 방향을 회전시킨다. 자화곤란축 자계(220)는 이 변동 구간 동안에 상수값(225)을 유지한다. 따라서, 자화 방향을 회전시키는 데 비대칭적 '오프축(off-axis)' 자화 바이어스가 제공됨으로써 셀에 비트 상태를 기록한다.
도 7은 0 Oe로부터 +/- 50 Oe의 범위에서, 14 개의 유사한 형태의 접합들과 각각의 일정한 자화곤란축 바이어스값 Hh에 대해 측정된 히스테리시스 곡선의 어레이이다. 각각의 셀은 장축 에지(long edge)에 대해 평행하게 배열된 자화용이축을 갖는 2.7㎛×1.2㎛의 6각형(예컨대, 도 5에 도시됨)이다. 인가된 자화용이축 자계(He)는 기준 영역의 하부층을 반전시키는 데 충분하지 않고, 양의 자화용이축 자계는 자유 영역과 기준 영역을 반정렬시키므로, 고저항(MR%)을 초래한다.
여러 가지 셀들에 대한 히스테리시스 곡선의 유사성 부재와 식별가능한 히스테리시스 곡선 영역(358, 356)의 부재를 포함하는 중요한 문제점들은 0 Oe부터 +/- 10 Oe까지의 자화곤란축 바이어스 Hh 동안에 식별될 수 있다. 자화곤란축 바이어스 Hh=+/-20 Oe에서 현저한 개선이 관찰되고, 이 자화곤란축 바이어스에 대해 이상적인 히스테리시스 곡선 영역(354)이 식벽될 수 있다. 또한, 자화곤란축 바이어스를 증가시킴에 따라, 더 매끄럽고 더 확실한 형태의 히스테리시스 곡선들을 얻을 수 있지만, 정방형 형태와 곡선 영역(350, 352)은 감소한다.
이러한 측정값들에 부가하여, 도 6a의 일정한 자화곤란축 바이어스를 사용하는 비대칭 자극에 대한 본래는 대칭적인 접합의 응답이 시뮬레이션된다. 20 Oe와 70 Oe의 자화곤란축 바이어스에 대하여, 각각 70 Å 두께인 1×0.5㎛의 퍼멀로이층 샘플에 대한 시뮬레이션 결과가 도 8a 및 도 8b에 각각 도시된다. 각각의 경우에 있어서, 미세자기 구조를 검사하면, 외부 바이어스가 인가되지 않았을 때에는 벽 구조가 전개되었지만, 20 Oe 이상의 외부 바이어스가 인가되었을 때에는 바이어스 자계의 반전 시에 발생된 자화 방향의 회전이 반대칭으로 되어 유해한 미세자기 구조를 발생시키기 않으므로, 매끄러운 히스테리시스 곡선이 형성된다.
자화 셀의 동작 동안에, 본 발명의 비대칭적 자극들은 또한 변화된 자화용이축 자계와 자화곤란측 자계를 모두 이용하여 구현될 수 있으므로, 균일하게 증가되어 합산된 자계를 자화용이축에 대해 소정의 각도로 인가한다. 본 발명의 원리들에 따라서, 자화용이축 자계(240)를 제 1 값으로부터 제 2 값으로 변화(235)시키는 기법이 도 6에 도시된다. 이 시간간격 동안에, 마찬가지로 자화곤란측 자계(240)가 변화(245)하지만, 자화용이축 자계값의 10%인 낮은 범위의 값에서 변화한다. 대칭적 자화가 완전하게 성립되는 자계 강도에서, 결과적인 자계 인가 각도가 충분해야 함으로써, 비대칭적인 자화 패턴의 전개를 보증하는 충분한 자화곤란축 자계 성분이 존재한다. 본 발명자들은 그들의 연구에서 5-10 도의 오프축 각도가 자화 셀들에 적절함을 발견했다. 도 6b에 도시된 진폭에 있어서, 자화용이축에 대한 10%의 차이는 약 5.7도인 아크탄젠트각(an angle of arctan)(0.1/1.0)이 된다.
당업자라면 접합 형태 등에 의존하는 다른 형태의 비대칭적 자극이 사용될 수 있음을 알 수 있다. 통상적으로, 본 발명의 비대칭적 자극은 인가된 자화용이축 자계 및 자화곤란축 자계의 사전설정된 진폭 변화 및/또는 타이밍을 포함하여 셀에서 예측가능한 자화 패턴의 전개를 초래한다.
전술한 비대칭적 자극 형태들, 즉 인가된 자화용이축 자계 및 자화곤란축 자계의 사전설정된 진폭 변화 및/또는 타이밍에 부가하여, 비대칭적 자극 형태도 또한 접합 내에 물리적으로 설계될 수 있다. 이 기법은 소정의 물리적 형태 및/또는 비대칭적 자화의 형태와 결합하도록 설계될 접합 특성들을 필요로 한다.
본 발명의 원리들에 따라 도 9에 도시된 접합의 정면도와 같이, 자화용이축 EA에 대해 직각이 아닌 코너들(coners)을 갖는 비대칭적 셀 설계는 셀 형태가 평행사변형으로 변형됨으로써 구현될 수 있다. 자화용이축에서 변화하는 자계와 자화곤란축 바이어스 필드가 없는 구조에 대해 수행된 시뮬레이션은 소자 형태와 일치하는 비대칭적 자화 방향을 더 선호함을 나타냄으로써, 뚜렷한 대응 히스테리시스 곡선이 얻어진다.
셀을 비대칭적으로 배치하기 위한 다른 방법이 도 10에 도시된다. 전술한 바와 같이, 자기 메모리 셀들은 통상적으로 워드라인들(701, 702, 703)과 비트라인들(704, 705, 706)의 교차점들에 위치한다. 워드라인(701)과 비트라인(706)의 교차점에 위치한 셀(709)은 비트라인(706)에 의해 인가되는 자계에 대하여 소정의 각도에 위치하므로써, 연장된 형태를 따르는 자화용이축은 인가된 반전가능한 자계와 소정의 각도(예를 들면, 5-10도)를 이룬다. 따라서, 셀은 약 5-10도로 반전가능한 자화 기록 자계를 제공하는 비트라인(706)에 대해 수직하지 않다.
본 발명에 따라 물리적인 비대칭 구조를 배치하기 위한 다른 기법은, 셀의 실제 배치를 변형시키지 않으면서도 전술한 비대칭 형태와 유사한 비대칭적 자화 형태를 제공하며, 대칭적 자화 접합을 방해하는 다른 대칭적 접합에 배치될 수 있는 내부 자기 이방체를 사용하는 것이다.
대안적으로, 자화 바이어스는 대칭적 자화를 방해하기 위해 도입될 수 있다.
예로써 도 11a 내지 도 11b를 참조하면, 자화용이축에 대해 다른 대칭적 형태의 셀(809)은 코너들에서 바람직한 자화 방향을 유지하기 위해 인가된 내부 자화 바이어스(850)를 가질 수 있다. 이 바이어스는 수직한 자화곤란축을 따라 인가될 수 있다.
도 11b의 단면도를 참조하면, 내부 자화 바이어스는 선택사양적 전도층(825)에 의해 가변 영역(824), 터널층(822), 기준 영역(820)으로부터 분리된 바이어스층(826)을 사용하여 제공될 수 있다.
도 12a 내지 도 12b를 참조하면, 자화용이축(EA)을 따르는 두 개의 개별적인 자화 방향은 직접적으로 대향되지 않고 자화용이축으로부터 약 45o로 인가될 수 있지만, 자화 바이어스(850)는 정방형 셀의 코너들(860)에서의 자화 방향을 고정시킴으로써, 셀에서 자화 방향의 반전을 용이하게 한다. 자화 바이어스(850)는 자화용이축에 대한 비대칭적 자화를 제공함으로써, 셀을 형성하는 미세자기 구조들의 반전 없이도 자화 방향의 반전을 용이하게 한다.
대칭적 형태를 유지하지만 비대칭적 자화를 배치함으로써, 어레이 내의 셀들의 밀도가 악영향을 받지 않는다.
셀 구조의 변형 및/또는 프로세스의 적절한 단계에서 자기 이방체를 구성함으로써, 상기 연관된 미국 특허에 개시된 셀들을 형성하는 데 사용된 동일한 기법들이 본 발명의 물리적인 비대칭적 셀들을 형성하는 데 사용될 수 있다. 이점에 있어서, 본 발명은 또한 전술한 물리적인 비대칭적 셀들의 제조에 관련된다.
당업자라면 적절한 자화 패턴의 전개를 보증하는데 사용될 수 있는 전술한 자극 기법과 물리적인 비대칭적 기법의 임의 조합도 가능함을 이해할 수 있다.
본 발명에 따라 제공된 비대칭적 형태의 이점은 도 13 및 도 14의 고찰로부터 분명해진다. 통상적으로 관찰된 하나의 대칭적 상태 및 두 개의 비대칭적 상태에 대한 에너지는 완전히 자화된 상태로부터 시작하는 히스테리시스 곡선으로서 계산된다. 도 7은 비대칭적 상태들(1001, 1002)과 대칭적 상태(1003)를 갖는 대칭적 접합에 대한 에너지 계산을 도시한다. 도 14는 비대칭적 상태들(2001, 2002)과 대칭적 상태(2003)를 포함하는 비대칭적 접합에 대한 에너지를 도시한다. 이들 상태의 에너지는 도(degree) 단위로 자화용이축으로부터 인가된 자계 각도에 대해서 도시된다. 인가된 바이어스가 제로(zero)인 경우에, 도 14의 비대칭적 접합 에너지 레벨들은 3 개의 모든 상태들에 대한 에너지의 완전한 분리 및 전개하기에 알맞은 특정한 하나의 비대칭적 상태(2002)를 도시한다. 이와 반대로, 도 7의 대칭적 접합에 있어서, 전개하기에 알맞은 미세자기 상태에 대한 불명료성을 초래하는 접합의 3 개 가능한 상태들 중 어느 것도 인가된 바이어스가 제로(zero)인 점에서의 에너지 레벨들은 차이가 없다. 따라서, 비대칭적으로 접합 형태를 변경시키는 것은 예측가능한 자화 패턴의 전개를 도와준다.
본 발명의 원리들은 단독으로 사용될 수 있으며, 상기 인용된 동시출원의 미국 특허 출원에 개시된 다른 원리들과 결합하여 사용될 수 있다. 예를 들어, 다중 접합 기법은 'MAGNETIC MEMORY DEVICES HAVING MULTIPLE MAGNETIC TUNNEL JUNCTIONS THEREIN'이라는 명칭의 상기 인용된 미국 특허 출원에 개시된 바와 같이 결합될 수 있다. 더우기, 자기저항성 전기 상호작용을 가변 자기 영역(들)의 바람직한 부분으로 제한함으로써, 개선된 히스테리시스 곡선들은 'LIMITING MAGNETORESISTIVE ELECTRICAL INTERACTION TO A PREFERRED PORTION OF A CHANGABLE MAGNETIC REGION IN MAGNETIC DEVICES'라는 명칭의 상기 인용된 미국 특허 출원의 원리들에 따라 획득될 수 있다. 또한, 자화 기록 자계들은 'LIMITING MAGNETIC WRITING FIELDS TO A PREFERRED PORTION OF A CHANGABLE MAGNETIC REGION IN MAGNETIC DEVICES'라는 명칭의 상기 인용된 미국 특허 출원의 원리들에 따라 가변 자기 영역(들)의 바람직한 부분으로 제한될 수 있다.
본 발명은 바람직한 실시예로서 설명되었으나, 당업자라면 첨부된 특허 청구에 정의된 바와 같이 본 발명의 정신 및 범주를 벗어나지 않고 많은 변형이 이루어질 수 있음을 알 수 있다.
본 발명은 교차 영역을 형성하는 제 1 및 제 2 교차 전도성 라인들을 포함하는 자기 메모리에 관한 것으로서, 자기 메모리 셀은 교차 영역에 위치하고, 두 개의 자화 방향이 배치될 수 있는 자화축을 갖는 가변 자기 영역을 포함함으로써, 셀이 변경될 수 있는 두 개의 개별적인 상태들을 제공한다.

Claims (15)

  1. 자기 메모리에 있어서,
    교차 영역을 형성하는 제 1 및 제 2 전도성 교차 라인들과,
    상기 교차 영역에 배치되고, 두 개의 자화 방향이 놓일 수 있는 자화축을 구비하는 가변 자기 영역을 포함하는 자기 메모리 셀 - 상기 자기 메모리 셀은 상기 제 1 및 제 2 전도성 교차 라인들을 통해 인가된 자화 자극에 따라 상기 셀이 변경될 수 있는 2 개의 개별적인 상태들을 제공하며, 상기 가변 자기 영역은 자신의 자화축에 대해 실질적으로 자기적으로 비대칭적인 형태임 -
    을 포함하는 자기 메모리.
  2. 제 1 항에 있어서,
    상기 자기 메모리 셀의 상기 가변 자기 영역은 자신의 코너들(corners)에서 직각이 아닌 각도를 가지며 자신의 자화축에 대해 실질적으로 평면인 평행사변형의 형태인
    자기 메모리.
  3. 제 1 항에 있어서,
    상기 자기 메모리 셀은 상기 자화축은 상기 제 1 및 제 2 전도성 교차 라인들 중 하나와 평행하게 되도록 상기 교차 영역에 배치되는
    자기 메모리.
  4. 제 1 항에 있어서,
    상기 가변 자기 영역은 내부 자기 이방체(a built-in magnetic anisotropy)를 통해 자신의 자화축에 대해서 자기적으로 비대칭 형태인
    자기 메모리.
  5. 제 1 항에 있어서,
    상기 자기 메모리는,
    상기 가변 자기 영역에 인접하여 상기 자화축에 대해 자기적으로 비대칭 형태를 제공하는 바이어스를 제공하는 자화 바이어스 영역을 더 포함하는
    자기 메모리.
  6. 제 5 항에 있어서,
    상기 가변 자기 영역은 자신의 대향 코너들의 제 1 쌍 사이에 정렬된 상기 자화축을 갖는 정방형으로서 실질적으로 형성되고,
    상기 바이어스는 상기 정방형의 대향 코너들의 제 2 쌍을 따라 정렬되며, 상기 정방형의 네 개의 모든 코너들에서 공통 자화 방향을 유지함으로써 상기 자화축에 대해 상기 가변 자기 영역의 상기 비대칭적 자화를 제공하고,
    상기 두 개의 자화 방향은 상기 정방형의 가변 영역의 내부 영역에 놓이는
    자기 메모리.
  7. 제 1 항에 있어서,
    상기 자기 메모리는,
    상기 제 1 및 제 2 전도성 교차 라인들을 포함하고, 상기 교차 영역을 포함하는 다수의 교차 영역들을 형성하는 다수의 제 1 및 제 2 전도성 교차 라인들과,
    상기 자기 메모리 셀을 포함하며, 각각이 상기 다수의 교차 영역들 중 개별적인 하나에 배치되고 두 개의 자화 방향이 놓일 수 있는 자신의 자화축에 대해 실질적으로 자기적으로 비대칭적인 형태를 취하여 각각의 가변 자기 메모리 셀이 변경될 수 있는 2 개의 개별적인 상태들을 제공하는 다수의 자기 메모리 셀들을 더 포함하는
    자기 메모리.
  8. 제 1 항에 있어서,
    상기 자화축을 따르는 상기 두 개의 자화 방향은 서로 직접적응로 반대되는
    자기 메모리.
  9. 제 1 항에 있어서,
    상기 자기 메모리 셀은 적어도 하나의 자기 터널 접합에서 형성되는
    자기 메모리.
  10. 자기 메모리를 제조하기 위한 방법에 있어서,
    제 1 및 제 2 전도성 교차 라인들을 제공하여 교차 영역을 형성하는 단계와,
    두 개의 자화 방향이 놓을 수 있는 자화축을 구비하는 가변 자기 영역을 포함하는 자기 메모리 셀을 상기 교차 영역에 형성하여, 상기 제 1 및 제 2 전도성 교차 라인들을 통해 인가되는 자화 자극에 따라 상기 셀이 변경될 수 있는 두 개의 개별적인 상태들을 제공하는 단계 - 상기 가변 자기 영역은 자신의 자화축에 대해 실질적으로 자기적으로 비대칭적인 형태를 취하도록 형성됨 -
    를 포함하는 자기 메모리 제조 방법.
  11. 자기 메모리에 있어서,
    교차 영역을 형성하는 제 1 및 제 2 전도성 교차 라인들과,
    상기 교차 영역에 배치되고, 두 개의 자화 방향이 놓일 수 있는 자화축을 구비하는 자기 메모리 셀 - 상기 자기 메모리 셀은 상기 제 1 및 제 2 전도성 교차 라인들을 통해 인가된 자화 자극에 따라 상기 셀이 변경될 수 있는 2 개의 개별적인 상태들을 제공하며, 상기 셀은 상기 자화축이 상기 제 1 및 제 2 전도성 교차 라인 어느 쪽에 대해서도평행하지 않도록 상기 교차 영역 내에 배치됨 -
    을 포함하는 자기 메모리.
  12. 제 19 항에 있어서,
    상기 제 1 및 제 2 전도성 교차 라인들을 포함하고, 상기 교차 영역을 포함하는 다수의 교차 영역들을 형성하는 다수의 제 1 및 제 2 전도성 교차 라인들과,
    상기 자기 메모리 셀을 포함하고, 각각이 상기 다수의 교차 영역들 중 개별적인 하나에 배치되며, 각각이 두 개의 자화 방향이 놓일 수 있는 자화축을 가져서 상기 각각의 교차 영역을 형성하는 상기 제 1 및 제 2 전도성 교차 라인들을 통해 인가된 자화 자극에 따라 각각의 셀이 변경될 수 있는 2 개의 개별적인 상태들을 제공하고, 각각이 자신의 자화축이 자신의 개별적인 제 1 또는 개별적인 제 2 전도성 교차 라인 어느 쪽에 대해서도 평행하지 않도록 자신의 교차 영역 내에 배치되는 다수의 자기 메모리 셀들을 더 포함하는
    자기 메모리.
  13. 자기 메모리를 제조하기 위한 방법에 있어서,
    제 1 및 제 2 전도성 교차 라인들을 제공하여 교차 영역을 형성하는 단계와,
    상기 교차 영역에 자기 메모리 셀을 배치하는 단계 - 상기 자기 메모리 셀은 두 개의 자화 방향이 놓일 수 있는 자화축을 구비하여 상기 제 1 및 제 2 전도성 교차 라인들을 통해 상기 셀에 인가되는 자화 자극에 따라 상기 셀이 변경될 수 있는 두 개의 개별적인 상태를 제공하며, 상기 셀은 상기 자하ㅗ 축이 상기 제 1 및 제 2 도전성 교차 라인 어느 쪽에 대해서도 평행하지 않도록 상기 교차 영역에 배치됨 -
    를 포함하는 자기 메모리 제조 방법.
  14. 두 개의 자화 방향이 놓일 수 있는 자화축을 갖는 가변 자기 영역을 포함하는 자기 메모리 셀을 그 내부에 구비하여 상기 셀에 인가되는 자화 자극에 따라 상기 셀이 변경될 수 있는 두 개의 개별적인 상태를 제공하는 자기 메모리에서 상기 두 개의 자화 방향 사이에서 상기 가변 자기 영역을 변경하는 방법에 있어서,
    상기 자화축에 대해 평행하지 않은 방향으로 상기 자화 자극을 상기 가변 영역에 인가하는 단계를 포함하는
    자기 영역 변경 방법.
  15. 두 개의 자화 방향이 놓일 수 있는 자화축을 갖는 가변 자기 영역을 포함하는 자기 메모리 셀을 그 내부에 구비하여 상기 셀에 인가되는 자화 자극에 따라 상기 셀이 변경될 수 있는 두 개의 개별적인 상태를 제공하는 자기 메모리에서 상기 두 개의 자화 방향 사이에서 상기 가변 자기 영역을 변경하는 방법에 있어서,
    상기 셀에 인접하여 교차하는 개별적인 제 1 및 제 2 라인으로부터 제 1 및 제 2 자화 자극을 사용하는 단계를 포함하여 상기 자화 자극을 상기 가변 영역에 인가하되, 상기 자화 자극의 상기 방향은 상기 제 1 및 제 2 자화 자극의 개별적으로 변화하는 진폭 및/또는 타이밍에 따라 획득되는 단계
    를 포함하는 자기 영역 변경 방법.
KR1019990001022A 1998-02-10 1999-01-15 자기 메모리 및 그 제조 방법과 가변 자기 영역 변경 방법 KR100339177B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/021,515 1998-02-10
US09/021,515 US6104633A (en) 1998-02-10 1998-02-10 Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices
US09/021,515 1998-02-10

Publications (2)

Publication Number Publication Date
KR19990072261A KR19990072261A (ko) 1999-09-27
KR100339177B1 true KR100339177B1 (ko) 2002-05-31

Family

ID=21804665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990001022A KR100339177B1 (ko) 1998-02-10 1999-01-15 자기 메모리 및 그 제조 방법과 가변 자기 영역 변경 방법

Country Status (5)

Country Link
US (2) US6104633A (ko)
EP (1) EP0936623B1 (ko)
JP (1) JP3548036B2 (ko)
KR (1) KR100339177B1 (ko)
DE (1) DE69924655T2 (ko)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW416057B (en) * 1997-09-17 2000-12-21 Siemens Ag Memory-cell device and its production method
US6134139A (en) * 1999-07-28 2000-10-17 Hewlett-Packard Magnetic memory structure with improved half-select margin
DE19942447C2 (de) * 1999-09-06 2003-06-05 Infineon Technologies Ag Speicherzellenanordnung und Verfahren zu deren Betrieb
GB9921752D0 (en) * 1999-09-15 1999-11-17 Wang Frank Z Diode-free cross-point array architecture for magnetic random access memories
US6172904B1 (en) * 2000-01-27 2001-01-09 Hewlett-Packard Company Magnetic memory cell with symmetric switching characteristics
US6424561B1 (en) * 2000-07-18 2002-07-23 Micron Technology, Inc. MRAM architecture using offset bits for increased write selectivity
DE10050076C2 (de) * 2000-10-10 2003-09-18 Infineon Technologies Ag Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement
US6724674B2 (en) * 2000-11-08 2004-04-20 International Business Machines Corporation Memory storage device with heating element
US6522579B2 (en) * 2001-01-24 2003-02-18 Infineon Technologies, Ag Non-orthogonal MRAM device
US6780652B2 (en) * 2001-03-15 2004-08-24 Micron Technology, Inc. Self-aligned MRAM contact and method of fabrication
JP4458703B2 (ja) 2001-03-16 2010-04-28 株式会社東芝 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
US6590803B2 (en) 2001-03-27 2003-07-08 Kabushiki Kaisha Toshiba Magnetic memory device
US6724586B2 (en) 2001-03-27 2004-04-20 Hitachi Global Storage Technologies Netherlands B.V. Bias structure for magnetic tunnel junction magnetoresistive sensor
US6392924B1 (en) * 2001-04-06 2002-05-21 United Microelectronics Corp. Array for forming magnetoresistive random access memory with pseudo spin valve
JP4405103B2 (ja) * 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
US6919592B2 (en) * 2001-07-25 2005-07-19 Nantero, Inc. Electromechanical memory array using nanotube ribbons and method for making same
US6835591B2 (en) 2001-07-25 2004-12-28 Nantero, Inc. Methods of nanotube films and articles
US6574130B2 (en) 2001-07-25 2003-06-03 Nantero, Inc. Hybrid circuit having nanotube electromechanical memory
US6643165B2 (en) 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6706402B2 (en) 2001-07-25 2004-03-16 Nantero, Inc. Nanotube films and articles
JP5147972B2 (ja) * 2001-08-02 2013-02-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6927995B2 (en) * 2001-08-09 2005-08-09 Hewlett-Packard Development Company, L.P. Multi-bit MRAM device with switching nucleation sites
US6510080B1 (en) 2001-08-28 2003-01-21 Micron Technology Inc. Three terminal magnetic random access memory
JP2003133529A (ja) * 2001-10-24 2003-05-09 Sony Corp 情報記憶装置およびその製造方法
US6570783B1 (en) 2001-11-15 2003-05-27 Micron Technology, Inc. Asymmetric MRAM cell and bit design for improving bit yield
JP4074086B2 (ja) * 2001-11-27 2008-04-09 株式会社東芝 磁気メモリ
US6784028B2 (en) 2001-12-28 2004-08-31 Nantero, Inc. Methods of making electromechanical three-trace junction devices
US6567300B1 (en) * 2002-02-22 2003-05-20 Infineon Technologies, Ag Narrow contact design for magnetic random access memory (MRAM) arrays
US6798691B1 (en) * 2002-03-07 2004-09-28 Silicon Magnetic Systems Asymmetric dot shape for increasing select-unselect margin in MRAM devices
JP3769241B2 (ja) 2002-03-29 2006-04-19 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
WO2003098632A2 (en) * 2002-05-16 2003-11-27 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
US6635546B1 (en) 2002-05-16 2003-10-21 Infineon Technologies Ag Method and manufacturing MRAM offset cells in a damascene structure
JP2010093277A (ja) * 2002-06-25 2010-04-22 Renesas Technology Corp 半導体集積回路装置
JP4646485B2 (ja) * 2002-06-25 2011-03-09 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6891193B1 (en) 2002-06-28 2005-05-10 Silicon Magnetic Systems MRAM field-inducing layer configuration
US6667897B1 (en) 2002-06-28 2003-12-23 International Business Machines Corporation Magnetic tunnel junction containing a ferrimagnetic layer and anti-parallel layer
JP2004111437A (ja) * 2002-09-13 2004-04-08 Toshiba Corp 磁気記憶装置
US6744651B2 (en) * 2002-09-20 2004-06-01 Taiwan Semiconductor Manufacturing Company Local thermal enhancement of magnetic memory cell during programming
US6890767B2 (en) * 2002-10-24 2005-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce switch threshold of soft magnetic films
US6862215B1 (en) 2002-10-28 2005-03-01 Silicon Magnetic Systems MRAM data line configuration and method of operation
JP3935049B2 (ja) * 2002-11-05 2007-06-20 株式会社東芝 磁気記憶装置及びその製造方法
JP3987924B2 (ja) 2002-12-13 2007-10-10 国立大学法人大阪大学 磁性メモリアレイ、磁性メモリアレイの書き込み方法及び磁性メモリアレイの読み出し方法
US7002228B2 (en) * 2003-02-18 2006-02-21 Micron Technology, Inc. Diffusion barrier for improving the thermal stability of MRAM devices
US6917087B2 (en) * 2003-02-21 2005-07-12 Micron Technology, Inc. Tilted array geometry for improved MRAM switching
JP2004288311A (ja) * 2003-03-24 2004-10-14 Toshiba Corp 半導体記憶装置及びその制御方法
US7057253B2 (en) * 2003-06-19 2006-06-06 Infineon Technologies Ag Combination of intrinsic and shape anisotropy for reduced switching field fluctuations
US7240275B2 (en) * 2003-08-05 2007-07-03 Hewlett-Packard Development Company, L.P. Logical data block, magnetic random access memory, memory module, computer system and method
US6751147B1 (en) 2003-08-05 2004-06-15 Hewlett-Packard Development Company, L.P. Method for adaptively writing a magnetic random access memory
US6826086B1 (en) 2003-08-05 2004-11-30 Hewlett-Packard Development Company, L.P. Method, apparatus and system for erasing and writing a magnetic random access memory
US6947313B2 (en) * 2003-08-27 2005-09-20 Hewlett-Packard Development Company, L.P. Method and apparatus of coupling conductors in magnetic memory
US7536612B2 (en) * 2003-08-29 2009-05-19 International Business Machines Corporation Field spike monitor for MRAM
US6794697B1 (en) 2003-10-01 2004-09-21 Hewlett-Packard Development Company, L.P. Asymmetric patterned magnetic memory
US6947333B2 (en) * 2003-10-30 2005-09-20 Hewlett-Packard Development Company, L.P. Memory device
US7057919B1 (en) 2003-10-31 2006-06-06 Silicon Magnetic Systems Magnetic memory array configuration
JP4533701B2 (ja) * 2004-08-25 2010-09-01 株式会社東芝 磁気メモリ
US20050141148A1 (en) * 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
WO2005086170A1 (ja) * 2004-03-05 2005-09-15 Nec Corporation トグル型磁気ランダムアクセスメモリ
US6946698B1 (en) 2004-04-02 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device having low-k inter-metal dielectric
US7099176B2 (en) * 2004-04-19 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Non-orthogonal write line structure in MRAM
JP4415745B2 (ja) 2004-04-22 2010-02-17 ソニー株式会社 固体メモリ装置
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
US7580228B1 (en) * 2004-05-29 2009-08-25 Lauer Mark A Current perpendicular to plane sensor with non-rectangular sense layer stack
US20070279971A1 (en) * 2004-06-04 2007-12-06 Micron Technology, Inc. Modified pseudo-spin valve (psv) for memory applications
US7211446B2 (en) * 2004-06-11 2007-05-01 International Business Machines Corporation Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
US7102916B2 (en) * 2004-06-30 2006-09-05 International Business Machines Corporation Method and structure for selecting anisotropy axis angle of MRAM device for reduced power consumption
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
US20060101111A1 (en) * 2004-10-05 2006-05-11 Csi Technology, Inc. Method and apparatus transferring arbitrary binary data over a fieldbus network
US7599156B2 (en) * 2004-10-08 2009-10-06 Kabushiki Kaisha Toshiba Magnetoresistive element having specially shaped ferromagnetic layer
JP4594694B2 (ja) * 2004-10-08 2010-12-08 株式会社東芝 磁気抵抗効果素子
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
US7154773B2 (en) * 2005-03-31 2006-12-26 Infineon Technologies Ag MRAM cell with domain wall switching and field select
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
JP2007027415A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 磁気記憶装置
US20070019337A1 (en) * 2005-07-19 2007-01-25 Dmytro Apalkov Magnetic elements having improved switching characteristics and magnetic memory devices using the magnetic elements
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
JP4594839B2 (ja) * 2005-09-29 2010-12-08 株式会社東芝 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリの製造方法、及び、磁気ランダムアクセスメモリのデータ書き込み方法
JP2007281247A (ja) * 2006-04-07 2007-10-25 Toshiba Corp スピンメモリ
US7447060B2 (en) * 2007-02-23 2008-11-04 Everspin Technologies, Inc. MRAM Memory conditioning
US7486552B2 (en) * 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
WO2008154519A1 (en) * 2007-06-12 2008-12-18 Grandis, Inc. Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
JP2009252878A (ja) 2008-04-03 2009-10-29 Renesas Technology Corp 磁気記憶装置
JP5441024B2 (ja) * 2008-12-15 2014-03-12 ルネサスエレクトロニクス株式会社 磁気記憶装置
JP5470602B2 (ja) 2009-04-01 2014-04-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
JP2011210830A (ja) 2010-03-29 2011-10-20 Renesas Electronics Corp 磁気記憶素子および磁気記憶装置
JP2012209358A (ja) 2011-03-29 2012-10-25 Renesas Electronics Corp 磁気記憶素子および磁気記憶装置
JP5677187B2 (ja) 2011-05-09 2015-02-25 株式会社東芝 半導体記憶装置
US8854871B1 (en) * 2012-11-19 2014-10-07 U.S. Department Of Energy Dynamic control of spin states in interacting magnetic elements
DE112013007035T5 (de) * 2013-06-29 2016-01-21 Intel Corporation Magnetelement für Speicher und Logik

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8327157D0 (en) * 1983-10-11 1983-11-09 Pollard T F Integrated circuit memories
MY108176A (en) * 1991-02-08 1996-08-30 Hitachi Global Storage Tech Netherlands B V Magnetoresistive sensor based on oscillations in the magnetoresistance
US5251170A (en) * 1991-11-04 1993-10-05 Nonvolatile Electronics, Incorporated Offset magnetoresistive memory structures
US5390142A (en) * 1992-05-26 1995-02-14 Kappa Numerics, Inc. Memory material and method for its manufacture
JP3110250B2 (ja) * 1993-06-23 2000-11-20 株式会社東芝 磁性体含有層の製造方法
KR0131548B1 (ko) * 1993-07-19 1998-04-18 윌리암 티. 엘리스 경사진 하드바이어스 자기저항성헤드를 갖는 자기저장시스템
US5408377A (en) * 1993-10-15 1995-04-18 International Business Machines Corporation Magnetoresistive sensor with improved ferromagnetic sensing layer and magnetic recording system using the sensor
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US5748524A (en) * 1996-09-23 1998-05-05 Motorola, Inc. MRAM with pinned ends
US5838608A (en) * 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
US5946228A (en) * 1998-02-10 1999-08-31 International Business Machines Corporation Limiting magnetic writing fields to a preferred portion of a changeable magnetic region in magnetic devices
US5982660A (en) * 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response

Also Published As

Publication number Publication date
US6368878B1 (en) 2002-04-09
EP0936623A3 (en) 2000-09-20
US6104633A (en) 2000-08-15
KR19990072261A (ko) 1999-09-27
DE69924655T2 (de) 2006-01-19
DE69924655D1 (de) 2005-05-19
JPH11273337A (ja) 1999-10-08
JP3548036B2 (ja) 2004-07-28
EP0936623A2 (en) 1999-08-18
EP0936623B1 (en) 2005-04-13

Similar Documents

Publication Publication Date Title
KR100339177B1 (ko) 자기 메모리 및 그 제조 방법과 가변 자기 영역 변경 방법
KR100333208B1 (ko) 자기저항성 소자 및 그 형성 방법, 자기저항성 소자 액세스 방법, 자기 메모리 셀 액세스 및 형성 방법, 자기 데이터 저장 매체 액세스 방법
KR100336240B1 (ko) 자기 소자 내의 가변 자기 영역의 바람직한 부분으로 자기 기록 자계를 한정시키기 위한 방법 및 장치
KR100339176B1 (ko) 복수의 자기 터널 접합을 구비하는 자기 메모리 소자
US6777730B2 (en) Antiparallel magnetoresistive memory cells
US7184300B2 (en) Magneto resistance random access memory element
US7616478B2 (en) Magnetic storage device
KR100875383B1 (ko) 보텍스 자기 랜덤 액세스 메모리
US6538921B2 (en) Circuit selection of magnetic memory cells and related cell structures
US6791868B2 (en) Ferromagnetic resonance switching for magnetic random access memory
US6946302B2 (en) Synthetic-ferrimagnet sense-layer for high density MRAM applications
KR20030053021A (ko) 데이터 저장 장치
US7799581B2 (en) Methods of forming magnetic memory devices
US6873542B2 (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
KR100374795B1 (ko) 자기 랜덤 액세스 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120427

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee