JP2004111437A

JP2004111437A - 磁気記憶装置

Info

Publication number: JP2004111437A
Application number: JP2002268269A
Authority: JP
Inventors: Kentaro Nakajima; 中島　健太郎; Masayuki Sunai; 砂井　正之; Keiji Hosoya; 細谷　啓司; Yoshiaki Asao; 浅尾　吉昭
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-09-13
Filing date: 2002-09-13
Publication date: 2004-04-08
Also published as: US20040109349A1

Abstract

【課題】書き込み電流を低減することが可能な磁気記憶装置を提供する。
【解決手段】磁気記憶装置は、第１の方向に延在され、この第１の方向と異なる第２の方向に複数に分割された第１の配線ＷＷＬ１，ＷＷＬ２と、第２の方向に延在された第２の配線ＢＬと、第１のメモリセル領域内の第１及び第２の配線ＷＷＬ１，ＷＷＬ２，ＢＬの交点近傍に配置され、分割された第１の配線ＷＷＬ１，ＷＷＬ２を跨ぐ第１の磁気抵抗効果素子１１とを具備する。
【選択図】　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、強磁性体を用いた情報再生技術に係わり、特に磁気抵抗効果素子を利用した磁気記憶装置に関する。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ：以下ＭＲＡＭと略記）とは、情報の記録媒体として強磁性体の磁化方向を利用した、記録情報を随時、書き換え、保持、読み出すことができる固体メモリの総称である。
【０００３】
ＭＲＡＭのメモリセルは、通常複数の強磁性体を積層した構造を有する。情報の記録は、メモリセルを構成する複数の強磁性体の磁化の相対配置を平行又は反平行にし、この平行又は反平行の状態を２進の情報“１”、“０”にそれぞれ対応させて行う。記録情報の書き込みは、クロスストライプ状に配置された書き込み配線に電流を流し、この電流によって生じる電流磁界により、各セルの強磁性体の磁化方向を反転させることによって行われる。記録保持時の消費電力は原理的にゼロであり、また電源を切っても記録保持が行われる不揮発性メモリである。一方、記録情報の読み出しは、セルを構成する強磁性体の磁化方向とセンス電流との相対角又は複数の強磁性層間の磁化の相対角によってメモリセルの電気抵抗が変化する現象、いわゆる磁気抵抗効果を利用して行う。
【０００４】
ＭＲＡＭの機能と従来の誘電体を用いた半導体メモリの機能とを比較すると、（１）完全な不揮発性であり、また１０^１５回以上の書き換えが可能であること、（２）非破壊読み出しが可能であり、リフレッシュ動作を必要としないため読み出しサイクルを短くすることが可能であること、（３）電荷蓄積型のメモリセルに比べ、放射線に対する耐性が強いこと、等の多くの利点を有している。ＭＲＡＭの単位面積あたりの集積度、書き込み及び読み出し時間は、おおむねＤＲＡＭと同程度となりうることが予想される。従って、不揮発性という大きな特色を生かし、携帯機器用の外部記録装置、ＬＳＩ混載用途、さらにはパーソナルコンピューターの主記憶メモリへの応用が期待されている。
【０００５】
現在、実用化の検討が進められているＭＲＡＭでは、メモリセルに強磁性トンネル効果（Ｔｕｎｎｅｌ　Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ：以下ＴＭＲ効果と略記）を示す素子を用いている（例えば、非特許文献１参照。）。このＴＭＲ効果を示す素子（以下ＴＭＲ素子と略記）は、主として強磁性層／絶縁層／強磁性層からなる３層膜で構成され、絶縁層をトンネルして電流が流れる。トンネル抵抗値は、両強磁性金属層の磁化の相対角の余弦に比例して変化し、両磁化が反平行の場合に極大値をとる。例えばＮｉＦｅ／Ｃｏ／Ａｌ_２Ｏ_３／Ｃｏ／ＮｉＦｅからなるトンネル接合では、５０ＯｅＶ以下の低磁界において２５％を越える磁気抵抗変化率が見いだされている（例えば、非特許文献２参照。）。ＴＭＲ素子の構造としては、磁界感度の改善を目的として、一方の強磁性体に隣接して反強磁性体を配置し、磁化方向を固着させた、いわゆるスピンバルブ構造のもの（例えば、非特許文献３参照。）、また磁気抵抗変化率のバイアス依存性を改善するために、２重のトンネルバリアを設けたもの（例えば、非特許文献４参照。）が、知られている。
【０００６】
【非特許文献１】
Ｒｏｙ　Ｓｃｈｅｕｅｒｌｅｉｎ，　ｅｔ　ａｌ．，Ａ　１０ｎｓ　Ｒｅａｄ　ａｎｄ　Ｗｒｉｔｅ　Ｎｏｎ−Ｖｏｌａｔｉｌｅ　Ｍｅｍｏｒｙ　Ａｒｒａｙ　Ｕｓｉｎｇ　ａ　Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ　ａｎｄ　ＦＥＴ　Ｓｗｉｔｃｈ　ｉｎ　ｅａｃｈ　Ｃｅｌｌ，「２０００　ＩＳＳＣＣ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ」，（米国），２０００年２月，ｐ．１２８−１２９
【０００７】
【非特許文献２】
Ｍ　Ｓａｔｏ，　ｅｔ　ａｌ．，Ｓｐｉｎ−Ｖａｌｖｅ−Ｌｉｋｅ　Ｐｒｏｐｅｒｔｉｅｓ　ａｎｄ　Ａｎｎｅａｌｉｎｇ　Ｅｆｆｅｃｔ　ｉｎ　Ｆｅｒｒｏｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎｓ，「ＩＥＥＥ　Ｔｒａｎｓ．Ｍａｇ．」，（米国），１９９７年，第３３巻，第５号，ｐ．３５５３−３５５５
【０００８】
【非特許文献３】
Ｍ　Ｓａｔｏ，　ｅｔ　ａｌ．，Ｓｐｉｎ−Ｖａｌｖｅ−Ｌｉｋｅ　Ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　Ｆｅｒｒｏｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎｓ，「Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．」，１９９７年，第３６巻，Ｐａｒｔ　２，ｐ．２００−２０１
【０００９】
【非特許文献４】
Ｋ　Ｉｎｏｍａｔａ，　ｅｔ　ａｌ．，Ｓｐｉｎ−ｄｅｐｅｎｄｅｎｔ　ｔｕｎｎｅｌｉｎｇ　ｂｅｔｗｅｅｎ　ａ　ｓｏｆｔ　ｆｅｒｒｏｍａｇｎｅｔｉｃ　ｌａｙｅｒ　ａｎｄ　ｈａｒｄ　ｍａｇｎｅｔｉｃ　ｎａｎｏ　ｐａｒｔｉｃｌｅｓ，「Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．」，１９９７年，第３６巻，Ｐａｒｔ　２，ｐ．１３８０−１３８３
【００１０】
【特許文献１】
米国特許第５，９４０，３１９号明細書
【００１１】
【特許文献２】
米国特許第５，９５６，２６７号明細書
【００１２】
【特許文献３】
国際公開第００／１０１７２号パンフレット
【００１３】
【特許文献４】
特開平８−３０６０１４号公報
【００１４】
【特許文献５】
米国特許第５，９４６，２２８号明細書
【００１５】
【特許文献６】
米国特許第６，０７２，７１８号明細書
【００１６】
【特許文献７】
米国特許第６，１０４，６３３号明細書
【００１７】
【特許文献８】
米国特許第６，００５，８００号明細書
【００１８】
【特許文献９】
米国特許第６，０８１，４４５号明細書
【００１９】
【特許文献１０】
米国特許第６，１３４，１３９号明細書
【００２０】
【特許文献１１】
米国特許第６，００５，８００号明細書
【００２１】
【発明が解決しようとする課題】
しかしながら、Ｇｂ級以上の集積度を持つＭＲＡＭを開発するためには、解決すべき課題が幾つか残っている。
【００２２】
このＭＲＡＭ開発の課題の一つとして、書き込み電流の低減があげられる。従来提案されているＭＲＡＭでは、図１５（ａ），（ｂ）に示すように、配線ｗｗｌ、ｂｌに電流を流して、この電流により発生した磁界で磁気抵抗効果素子（以下ＭＴＪ（Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ）と称す）１１の記録層の磁化を反転させる。配線ｗｗｌ、ｂｌから発生する磁界強度は、配線ｗｗｌ、ｂｌの電流値と配線ｗｗｌ、ｂｌ−ＭＴＪ１１間の距離とに依存して変化するが、従来知られている報告例ではおよそ数Ｏｅ／ｍＡ程度である。さらに、ＭＴＪ１１の記録層の磁化反転閾値（以下スイッチング磁界Ｈｓｗと定義）は、次式（１）のようにＭＴＪ１１の磁化困難軸方向のサイズ（以下セル幅ｗと定義）に反比例して増大する。尚、式（１）において、従来知られているＡの値は１０〜２０Ｏｅｍである。
【００２３】
Ｈｓｗ＝Ｈｓｗ^０＋Ａ／ｗ…（１）
ここで、配線の信頼性を考えた場合、エレクトロマイグレーションが一つの制限を与える。エレクトロマイグレーションは配線電流密度で加速される。そして、現在ＬＳＩ製造に用いられているＡｌ−Ｃｕ配線、Ｃｕ配線における電流密度の上限は、それぞれおよそ１０ｍＡ／ｍ^２、１００ｍＡ／ｍ^２程度である。仮に、Ｇｂ級の集積度の実現に必要な０．１ｍルールでの製造を考えた場合、Ｃｕ配線を用いた場合でも配線に流せる電流値の上限は１ｍＡ程度であり、この電流により発生する磁界の値は数Ｏｅ程度である。一方、０．１ｍ程度のサイズのＭＴＪのスイッチング磁界は、式（１）に従うと数１０Ｏｅ以上になる。すなわち、現状の技術では、Ｇｂ級のＭＲＡＭの実現は、非常に困難であった。
【００２４】
尚、この点を解決するため、例えば、特許文献１、特許文献２、特許文献３、また特許文献４に記載されているように、配線の周囲に高透磁率の磁性材料によるキーパー層又はヨーク構造を設けた例が提案されている。これらの方法は、配線の周囲に発生した磁束をキーパー層又はヨーク構造内に収束させることで、ＭＴＪ近傍に生じる磁界の向上を図り、書き込み電流値の低減を目的としたものである。また、配線とＭＴＪの配置を変化させることで書き込み電流値の低減を図った例として、例えば、特許文献５、特許文献６、特許文献７、特許文献８に開示された方式もある。また、書き換え電流値の許容幅を高めることを目的として、書き変え時の電流方向とＭＴＪの容易軸方向とを相対角を適宜制御した例として、特許文献９、特許文献１０、特許文献１１に開示された方法が知られている。
【００２５】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、書き込み電流を低減することが可能な磁気記憶装置を提供することにある。
【００２６】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【００２７】
本発明の第１の視点による磁気記憶装置は、第１の方向に延在され、この第１の方向と異なる第２の方向に複数に分割された第１の配線と、前記第２の方向に延在された第２の配線と、第１のメモリセル領域内の前記第１及び第２の配線の交点近傍に配置され、分割された前記第１の配線を跨ぐ第１の磁気抵抗効果素子とを具備する。
【００２８】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００２９】
［第１の実施形態］
第１の実施形態は、１つの磁気抵抗効果素子に対する書き込みワード線を、同一平面上で複数に分割したものである。
【００３０】
図１（ａ）は、本発明の第１の実施形態に係る磁気記憶装置の模式的な平面図を示す。図１（ｂ）は、図１のＩＢ−ＩＢ線に沿った磁気記憶装置の断面図を示す。
【００３１】
図１（ａ），（ｂ）に示すように、ビット線ＢＬ及び書き込みワード線ＷＷＬ間のビット線ＢＬ及び書き込みワード線ＷＷＬの交点付近に、磁気抵抗効果素子１１が配置されている。この磁気抵抗効果素子１１の上面にはビット線ＢＬが接続され、磁気抵抗効果素子１１の下面には下部金属層１２及びコンタクト１３を介してＭＯＳトランジスタ等のスイッチング素子（図示せず）が接続されている。
【００３２】
そして、第１の実施形態に係る磁気記憶装置は、１つの磁気抵抗効果素子１１に対して、複数に分割された書き込みワード線ＷＷＬ１，ＷＷＬ２が同一平面上に配置されている。この書き込みワード線ＷＷＬ１，ＷＷＬ２は、延在方向と異なる方向、すなわち磁気抵抗効果素子１１の長さＸ方向に、分割されている。そして、書き込みワード線ＷＷＬ１，ＷＷＬ２の間隔Ｄは、磁気抵抗効果素子１１の長さＸよりも短くなっている。従って、磁気抵抗効果素子１１は、書き込みワード線ＷＷＬ１，ＷＷＬ２を跨いでいる。
【００３３】
ここで、磁気抵抗効果素子１１は、長さＸが幅Ｙよりも大きなアスペクト比が１以上の矩形の形状であることが望ましい。これは、残留磁化状態での角型比を向上させるため、また磁化反転時の磁界閾値及びその閾値ばらつきを低減させるためである。このような磁気抵抗効果素子１１を形成するには、幅Ｙを加工時の最小加工寸法に設定すれば、長さＸは最小加工寸法よりも大きくなり、アスペクト比が１以上の矩形形状となる。
【００３４】
尚、磁気抵抗効果素子１１にデータを書き込む場合は、ビット線ＢＬ及び書き込みワード線ＷＷＬ１，ＷＷＬ２が用いられる。一方、磁気抵抗効果素子１１に書き込まれたデータを読み出す場合は、ビット線ＢＬ及びスイッチング素子が用いられる。この際、スイッチング素子としてＭＯＳトランジスタを使用した場合は、ＭＯＳトランジスタのゲートが読み出しワード線として機能する。
【００３５】
また、磁気抵抗効果素子１１は、例えば、磁化の向きが固定された磁化固着層（磁性層）と、トンネル接合層（非磁性層）と、磁化の向きが反転する磁気記録層（磁性層）とからなるＴＭＲ（Ｔｕｎｎｅｌ　Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）素子である。また、ＴＭＲ素子は、上記のような１層のトンネル接合層からなる１重トンネル接合構造であってもよいし、２層のトンネル接合層からなる２重トンネル接合構造であってもよい。さらに、磁化固着層及び磁気記録層の少なくとも一方は、強磁性層と非磁性層と強磁性層とからなる３層構造であってもよい。
【００３６】
以上のような第１の実施形態によれば、磁気抵抗効果素子１１の付近の書き込み電流の磁界分布が、書き込みワード線を分割しない場合と異なる。この点について、図２（ａ），（ｂ）乃至図６（ａ），（ｂ）を用いて、具体的に説明する。
【００３７】
図２（ａ）乃至図６（ａ）において、破線は、第１の実施形態における書き込みワード線ＷＷＬ１，ＷＷＬ２から発生するそれぞれの磁界強度を示し、実線は、第１の実施形態における書き込みワード線ＷＷＬ１，ＷＷＬ２の発生磁界の和の磁界強度を示し、点線は、従来例における分割されていない書き込みワード線ｗｗｌから発生する磁界強度を示す。尚、図２（ａ）乃至図６（ａ）は、書き込みワード線ＷＷＬ１，ＷＷＬ２，ｗｗｌの表面から５０ｎｍ離れた点での磁界の一次元分布である。
【００３８】
図２（ｂ）乃至図６（ｂ）において、第１の実施形態では、書き込みワード線ＷＷＬ１，ＷＷＬ２にそれぞれ１ｍＡの電流を流し、従来例では、書き込みワード線ｗｗｌに２ｍＡの電流を流している。つまり、第１の実施形態で書き込みワード線ＷＷＬ１，ＷＷＬ２に流す電流値の和を、従来例で書き込みワード線ｗｗｌに流す電流値と等しくしている。
【００３９】
図２（ａ）は、書き込みワード線ＷＷＬ１，ＷＷＬ２及び従来例の書き込みワード線ｗｗｌにおける端部の位置が、磁気抵抗効果素子１１の端部の位置と等しい場合における磁界強度分布の違いを示している。つまり、図２（ｂ）に示すように、第１の実施形態における書き込みワード線ＷＷＬ１，ＷＷＬ２は、幅１００ｎｍ、高さ１００ｎｍの正方形として、１００ｎｍの間隔を設けて同一平面上に配置し、従来例における書き込みワード線ｗｗｌは、幅３００ｎｍ、高さ１００ｎｍの長方形とする。この場合、第１の実施形態における合成磁界強度は、従来例と比較して、磁気抵抗効果素子１１の中心部では小さくなるが、磁気抵抗効果素子１１の端部付近では大きくなる。
【００４０】
図３（ａ）は、書き込みワード線ＷＷＬ１，ＷＷＬ２おける端部の位置が磁気抵抗効果素子１１の端部の位置と等しく、かつ、従来例の書き込みワード線ｗｗｌにおける端部の位置が磁気抵抗効果素子１１の端部よりも外側に位置する場合における磁界強度分布の違いを示している。つまり、図３（ｂ）に示すように、第１の実施形態における書き込みワード線ＷＷＬ１，ＷＷＬ２は、幅１００ｎｍ、高さ１００ｎｍの正方形として、１００ｎｍの間隔を設けて同一平面上に配置し、従来例における書き込みワード線ｗｗｌは、幅４００ｎｍ、高さ１００ｎｍの長方形とする。この場合、図２（ａ）と同様に、第１の実施形態における合成磁界強度は、従来例と比較して、磁気抵抗効果素子１１の中心部では小さくなるが、磁気抵抗効果素子１１の端部付近では大きくなる。さらに、第１の実施形態における合成磁界強度は、図２（ａ）よりも図３（ａ）の場合の方が、従来例よりも磁気抵抗効果素子１１の端部付近を大きくできる。つまり、従来例の配線ｗｗｌにおいて幅／高さの比が大きいほど、配線を分割した場合、磁気抵抗効果素子１１の端部付近で磁界強度を大きくするという効果を高められる。
【００４１】
図４（ａ）は、書き込みワード線ＷＷＬ１，ＷＷＬ２おける端部の位置が磁気抵抗効果素子１１の端部よりも内側に位置し、かつ、従来例の書き込みワード線ｗｗｌにおける端部の位置が磁気抵抗効果素子１１の端部の位置と等しい場合における磁界強度分布の違いを示している。つまり、図４（ｂ）に示すように、第１の実施形態における書き込みワード線ＷＷＬ１，ＷＷＬ２は、幅１００ｎｍ、高さ１００ｎｍの正方形として、図２（ｂ），図３（ｂ）の場合より小さな５０ｎｍの間隔を設けて同一平面上に配置し、従来例における書き込みワード線ｗｗｌは、幅３００ｎｍ、高さ１００ｎｍの長方形とする。この場合、図２（ａ）の場合とは異なり、第１の実施形態は、従来例と比較して、磁気抵抗効果素子１１の面内においてより均一な合成磁界分布で、より高い強度の合成磁界が得られる。
【００４２】
図５（ａ）は、書き込みワード線ＷＷＬ１，ＷＷＬ２おける端部の位置が磁気抵抗効果素子１１の端部よりも外側に位置し、かつ、従来例の書き込みワード線ｗｗｌにおける端部の位置が磁気抵抗効果素子１１の端部の位置と等しい場合における磁界強度分布の違いを示している。つまり、図５（ｂ）に示すように、第１の実施形態における書き込みワード線ＷＷＬ１，ＷＷＬ２は、幅１００ｎｍ、高さ１００ｎｍの正方形として、図２（ｂ），図３（ｂ）の場合より大きな２００ｎｍの間隔を設けて同一平面上に配置し、従来例における書き込みワード線ｗｗｌは、幅３００ｎｍ、高さ１００ｎｍの長方形とする。この場合、図２（ａ）と同様に、第１の実施形態における合成磁界強度は、従来例と比較して、磁気抵抗効果素子１１の中心部では小さくなるが、磁気抵抗効果素子１１の端部付近では大きくなる。さらに、図５（ａ）における磁気抵抗効果素子１１の端部での磁界の大きさは、図２（ａ）の場合よりも大きくなる。すなわち、分割した書き込みワード線ＷＷＬ１，ＷＷＬ２の間隔を広げると磁気抵抗効果素子１１近傍の磁界分布は双峰状になり、その磁界の最大値は分割しない場合に比べより大きくなる傾向を示す。
【００４３】
図６（ａ）は、書き込みワード線ＷＷＬ１，ＷＷＬ２及び従来例の書き込みワード線ｗｗｌおける端部の位置が磁気抵抗効果素子１１の端部よりも外側に位置する場合における磁界強度分布の違いを示している。つまり、図６（ｂ）に示すように、第１の実施形態における書き込みワード線ＷＷＬ１，ＷＷＬ２は、幅１００ｎｍ、高さ１００ｎｍの正方形として、図２（ｂ），図３（ｂ）の場合より大きな２００ｎｍの間隔を設けて同一平面上に配置し、従来例における書き込みワード線ｗｗｌは、幅４００ｎｍ、高さ１００ｎｍの長方形とする。この場合、図２（ａ）と同様に、第１の実施形態における合成磁界強度は、従来例と比較して、磁気抵抗効果素子１１の中心部では小さくなるが、磁気抵抗効果素子１１の端部付近では大きくなる。
【００４４】
ところで、磁気抵抗効果素子の磁化の反転は、次のように起こると考えられている。
【００４５】
図７は、矩形の磁気抵抗効果素子の磁化を反転させる場合の磁化状態を模式的に示したものである。動的磁化過程の計算、また実際の実験によれば、おおよそ０．１μｍ程度の幅の矩形の強磁性体では、端部より磁化反転が始まり、中心部に向けて磁化反転が伝播していくことが知られている。このような知見は、強磁性体の面内に対して均一に磁界を印加した場合に得られたものである。しかし、図７に示すように、磁化過程が、逆磁区の発生〜逆磁区拡大又は磁壁伝播で進むことを考慮すると、従来のように、磁気抵抗効果素子に均一に磁界をかける必要はない。
【００４６】
すなわち、上記図２（ａ）乃至図６（ａ）で示したように、第１の実施形態の磁界分布のように磁気抵抗効果素子１１の端部と中心部で磁界強度が異なってもよく、磁気抵抗効果素子１１の端部の磁界が中心部の磁界に比べて高い方がより容易に磁化反転が生じる。
【００４７】
上記第１の実施形態によれば、１つの磁気抵抗効果素子１１に対して、分割した書き込みワード線ＷＷＬ１，ＷＷＬ２を用いている。このため、書き込みワード線ＷＷＬが磁気抵抗効果素子１１に与える磁界は、書き込みワード線ＷＷＬ１，ＷＷＬ２の合成磁界になる。つまり、従来例のように分割されていない１本の書き込みワード線ｗｗｌが磁気抵抗効果素子１１に与える磁界強度と同様の磁界強度を与えるには、１本の書き込みワード線ｗｗｌに流した１／２の電流を各書き込みワード線ＷＷＬ１，ＷＷＬ２に流せばよいことになる。従って、分割された書き込みワード線ＷＷＬ１，ＷＷＬ２を用いることで、従来例よりも、各書き込みワード線ＷＷＬ１，ＷＷＬ２に流す書き込み電流を低減することができる。
【００４８】
また、書き込みワード線ＷＷＬ１，ＷＷＬ２の間隔Ｄなどで、磁気抵抗効果素子１１に対する位置を変更することで、磁気抵抗効果素子１１に対して種々の磁界分布を形成することができる。従って、例えば、書き込みワード線ＷＷＬ１，ＷＷＬ２を磁気抵抗効果素子１１の端部付近に配置することで、磁気抵抗効果素子１１の端部の磁界強度を中心部の磁界強度よりも高めることができ、磁気抵抗効果素子１１の磁化反転を容易にすることができる。
【００４９】
［第２の実施形態］
第１の実施形態は書き込みワード線を分割した例であったのに対し、第２の実施形態はビット線を分割した例である。
【００５０】
図８（ａ）は、本発明の第２の実施形態に係る磁気記憶装置の模式的な平面図を示す。図８（ｂ）は、図８のＶＩＩＩＢ−ＶＩＩＩＢ線に沿った磁気記憶装置の断面図を示す。
【００５１】
図８（ａ），（ｂ）に示すように、第２の実施形態において、第１の実施形態と異なる点は、書き込みワード線ＷＷＬではなく、ビット線ＢＬが分割されている点である。つまり、ビット線ＢＬ１，ＢＬ２が同一平面上に配置されている。そして、ビット線ＢＬ１，ＢＬ２の間隔Ｄは、磁気抵抗効果素子１１の長さＸよりも短くなっているため、磁気抵抗効果素子１１は、ビット線ＢＬ１，ＢＬ２を跨いでいる。
【００５２】
尚、磁気抵抗効果素子１１にデータを書き込む場合は、ビット線ＢＬ１，ＢＬ２及び書き込みワード線ＷＷＬが用いられる。一方、磁気抵抗効果素子１１に書き込まれたデータを読み出す場合は、ビット線ＢＬ１，ＢＬ２及びスイッチング素子が用いられる。
【００５３】
上記第２の実施形態によれば、第１の実施形態と同様、分割されたビット線ＢＬ１，ＢＬ２を用いることで、従来例よりも、各ビット線ＢＬ１，ＢＬ２に流す書き込み電流を低減することができる。
【００５４】
［第３の実施形態］
第３の実施形態は、第２の実施形態の変形例であり、分割されたビット線の一方を磁気抵抗効果素子と離間させ、他方を磁気抵抗効果素子に接するように配置している。
【００５５】
図９は、本発明の第３の実施形態に係る磁気記憶装置の断面図を示す。図９に示すように、第３の実施形態において、第２の実施形態と異なる点は、磁気抵抗効果素子１１に段差部１４を設け、ビット線ＢＬ１は磁気抵抗効果素子１１と接して配置し、ビット線ＢＬ２は磁気抵抗効果素子１１と離間して配置している点である。
【００５６】
そして、磁気抵抗効果素子１１にデータを書き込む場合は、ビット線ＢＬ１，ＢＬ２及び書き込みワード線ＷＷＬが用いられる。一方、磁気抵抗効果素子１１に書き込まれたデータを読み出す場合は、ビット線ＢＬ１及びスイッチング素子が用いられる。すなわち、書き込み時には、分割されたビット線ＢＬ１，ＢＬ２が全て用いられ、読み出し時には、分割されたビット線ＢＬ１，ＢＬ２のうち磁気抵抗効果素子１１に接するビット線ＢＬ１のみが用いられる。
【００５７】
上記第３の実施形態によれば、第２の実施形態と同様の効果を得ることができる。
【００５８】
さらに、第３の実施形態では、読み出し時に、分割されたビット線ＢＬ１，ＢＬ２のうち磁気抵抗効果素子１１に接するビット線ＢＬ１のみを用いる。このため、第２の実施形態よりも、読み出し時に使用する電流量を低減することができる。
【００５９】
尚、第３の実施形態は、隣接するメモリセル間で、ビット線ＢＬ１，ＢＬ２を共有してもよい。つまり、図１０に示すように、第１のメモリセルの書き込み及び読み出し用ビット線ＢＬ１を、第２のメモリセルの書き込み用ビット線として使用し、第１のメモリセルの書き込み用ビット線ＢＬ２を、第３のメモリセルの書き込み及び読み出し用ビット線として使用してもよい。図１０の場合、上記第３の実施形態における効果が得られるだけでなく、メモリセル領域の専有面積を縮小することもできる。
【００６０】
［第４の実施形態］
第４の実施形態は、第１の実施形態の変形例であり、分割された書き込みワード線を周辺回路領域で接続する例である。
【００６１】
図１１（ａ）は、本発明の第４の実施形態に係る磁気記憶装置の模式的な平面図を示す。図１１（ｂ）は、図１１のＸＩＢ−ＸＩＢ線に沿った磁気記憶装置の断面図を示す。
【００６２】
図１１（ａ），（ｂ）に示すように、第４の実施形態において、第１の実施形態と異なる点は、書き込みワード線ＷＷＬ１，ＷＷＬ２が、メモリセル領域の外側に位置する周辺回路領域において接続されている点である。つまり、メモリセル領域では書き込みワード線は分割されており、周辺回路領域では書き込みワード線は１本の配線になっている。従って、メモリセル領域と周辺回路領域では、書き込みワード線の配線ピッチが異なる。
【００６３】
上記第４の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００６４】
さらに、第４の実施形態では、周辺回路領域では、分割された書き込みワード線が接続されて１本の配線になっている。このため、書き込みワード線の断面積が大きくなる。従って、チップ全体での配線抵抗を低減させることが可能である。
【００６５】
尚、第４の実施形態では、図１２に示すように、ビット線ＢＬを分割し、この分割されたビット線ＢＬ１，ＢＬ２を周辺回路領域で接続してもよい。
【００６６】
［第５の実施形態］
第１の実施形態では、分割された書き込みワード線の全ての配線を隣接セルでも用いていたのに対し、第５の実施形態では、分割された書き込みワード線の一部の配線のみを隣接セルで用いた例である。
【００６７】
図１３（ａ）は、本発明の第５の実施形態に係る磁気記憶装置の模式的な平面図を示す。図１３（ｂ）は、図１３のＸＩＩＩＢ−ＸＩＩＩＢ線に沿った磁気記憶装置の断面図を示す。
【００６８】
図１３（ａ），（ｂ）に示すように、第５の実施形態において、第１の実施形態と異なる点は、分割された書き込みワード線ＷＷＬ１，ＷＷＬ２，ＷＷＬ３に対して磁気抵抗効果素子１１ａ，１１ｂ，１１ｃ，１１ｄが互い違いに配置され、書き込みワード線ＷＷＬ２のみを隣接セルで共有している点である。
【００６９】
つまり、第１の磁気抵抗効果素子１１ａにデータを書き込む場合は、２本の書き込みワード線ＷＷＬ１，ＷＷＬ２とビット線ＢＬ１とが用いられる。第２の磁気抵抗効果素子１１ｂにデータを書き込む場合は、２本の書き込みワード線ＷＷＬ２，ＷＷＬ３とビット線ＢＬ２とが用いられる。第３の磁気抵抗効果素子１１ｃにデータを書き込む場合は、２本の書き込みワード線ＷＷＬ１，ＷＷＬ２とビット線ＢＬ３とが用いられる。第４の磁気抵抗効果素子１１ｄにデータを書き込む場合は、２本の書き込みワード線ＷＷＬ２，ＷＷＬ３とビット線ＢＬ４とが用いられる。
【００７０】
上記第５の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００７１】
さらに、第５の実施形態は、書き込み時における隣接セル間の干渉を抑制できるという効果を有する。この効果について以下に説明する。
【００７２】
通常、書き込み時には、２本の書き込み配線を選択し、これら書き込み配線の交点に生じる合成磁界により、選択セルの磁気抵抗効果素子の記録層の磁化を反転させる。この場合、選択セル以外にいずれかの書き込み配線からの磁界を受ける半選択セルが存在し、半選択セルへの誤書き込みの問題があった。この誤書き込みの問題を防ぐために、書き換え動作時には選択セルの磁化は反転し、かつ半選択セルの磁化は反転しないように、書き換え電流値を調整する必要がある。大規模アレイでは、スイッチング磁界に分布が生じるために、一般に書き換え電流値の許容幅は非常に小さくなってしまう。
【００７３】
このような問題に対して、第５の実施形態では、分割された書き込みワード線の一部の配線だけを隣接セルでも使用する。このため、一つのセルが選択されたときに、その隣接セルには一つの書き込みワード線しか対応していないことになる。つまり、図１３で説明すると、第１の磁気抵抗効果素子１１ａにデータを書き込む場合はＷＷＬ１，ＷＷＬ２とＢＬ１を選択するが、隣接する第２の磁気抵抗効果素子１１ｂの書き込みワード配線はＷＷＬ２，ＷＷＬ３であるため、ＷＷＬ２から発生する磁界だけでは第２の磁気抵抗効果素子１１ｂの磁化は反転しない。従って、隣接セルの誤書き込みを低減することができる。
【００７４】
尚、第５の実施形態では、図１４（ａ），（ｂ）に示すように、ビット線ＢＬを分割し、この分割されたビット線ＢＬ１，ＢＬ２，ＢＬ３の一部の配線だけを隣接セルで使用してもよい。
【００７５】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。例えば、上記第１乃至第５の実施形態では、説明を容易にするために、配線の分割数を２本としたが、３本以上の複数本に分割してもよい。また、ワード線とビット線は直交している必要はなく、有限の角度を持って交差していればよい。また、ビット線とワード線の両方が分割されていてもよく、例えば、図１（ａ）におけるビット線ＢＬをさらに分割する場合は、分割されたビット線間の距離は磁気抵抗効果素子の幅Ｙよりも短くすることが望ましい。
【００７６】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００７７】
【発明の効果】
以上説明したように本発明によれば、書き込み電流を低減することが可能な磁気記憶装置を提供できる。
【図面の簡単な説明】
【図１】図１（ａ）は、本発明の第１の実施形態に係る磁気記憶装置を示す模式的な平面図、図１（ｂ）は、図１のＩＢ−ＩＢ線に沿った磁気記憶装置を示す断面図。
【図２】図２（ａ）は、第１の実施形態と従来例の書き込み電流の磁界分布を示す図、図２（ｂ）は、第１の実施形態と従来例の書き込みワード線を示す断面図。
【図３】図３（ａ）は、第１の実施形態と従来例の書き込み電流の他の磁界分布を示す図、図３（ｂ）は、第１の実施形態と従来例の他の書き込みワード線を示す断面図。
【図４】図４（ａ）は、第１の実施形態と従来例の書き込み電流の他の磁界分布を示す図、図４（ｂ）は、第１の実施形態と従来例の他の書き込みワード線を示す断面図。
【図５】図５（ａ）は、第１の実施形態と従来例の書き込み電流の他の磁界分布を示す図、図５（ｂ）は、第１の実施形態と従来例の他の書き込みワード線を示す断面図。
【図６】図６（ａ）は、第１の実施形態と従来例の書き込み電流の他の磁界分布を示す図、図６（ｂ）は、第１の実施形態と従来例の他の書き込みワード線を示す断面図。
【図７】本発明の第１の実施形態に係わる強磁性体の磁化の変化を示す図。
【図８】図８（ａ）は、本発明の第２の実施形態に係る磁気記憶装置を示す模式的な平面図、図８（ｂ）は、図８のＶＩＩＩＢ−ＶＩＩＩＢ線に沿った磁気記憶装置を示す断面図。
【図９】本発明の第３の実施形態に係る磁気記憶装置を示す断面図。
【図１０】本発明の第３の実施形態に係る他の磁気記憶装置を示す断面図。
【図１１】図１１（ａ）は、本発明の第４の実施形態に係る磁気記憶装置を示す模式的な平面図、図１１（ｂ）は、図１１のＸＩＢ−ＸＩＢ線に沿った磁気記憶装置を示す断面図。
【図１２】本発明の第４の実施形態に係る他の磁気記憶装置を示す断面図。
【図１３】図１３（ａ）は、本発明の第５の実施形態に係る磁気記憶装置を示す模式的な平面図、図１３（ｂ）は、図１３のＸＩＩＩＢ−ＸＩＩＩＢ線に沿った磁気記憶装置を示す断面図。
【図１４】図１４（ａ）は、本発明の第５の実施形態に係る他の磁気記憶装置を示す模式的な平面図、図１４（ｂ）は、図１４のＸＩＶＢ−ＸＩＶＢ線に沿った磁気記憶装置を示す断面図。
【図１５】図１５（ａ）は、従来技術による磁気記憶装置を示す模式的な平面図、図１５（ｂ）は、図１５のＸＶＢ−ＸＶＢ線に沿った磁気記憶装置を示す断面図。
【符号の説明】
１１、１１ａ、１１ｂ、１１ｃ…磁気抵抗効果素子、
１２、１２ａ、１２ｂ、１２ｃ…下部金属層、
１３、１３ａ、１３ｂ、１３ｃ…コンタクト、
１４、１４ａ、１４ｂ、１４ｃ…段差部、
ＢＬ、ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４…ビット線、
ＷＷＬ、ＷＷＬ１、ＷＷＬ２、ＷＷＬ３…書き込みワード線。

Claims

第１の方向に延在され、この第１の方向と異なる第２の方向に複数に分割された第１の配線と、
前記第２の方向に延在された第２の配線と、
第１のメモリセル領域内の前記第１及び第２の配線の交点近傍に配置され、分割された前記第１の配線を跨ぐ第１の磁気抵抗効果素子と
を具備することを特徴とする磁気記憶装置。
前記第１の配線は、同一面上で分割されていることを特徴とする請求項１に記載の磁気記憶装置。
前記第１の配線間の距離は、前記第１の磁気抵抗効果素子の前記第２の方向における長さよりも短いことを特徴とする請求項１に記載の磁気記憶装置。
前記第１の配線に電流を流した際に発生する磁界の強度は、前記第１の磁気抵抗効果素子の面内において複数の極大値を有することを特徴とする請求項１に記載の磁気記憶装置。
前記極大値は、前記第１の磁気抵抗効果素子の端部に存在することを特徴とする請求項４に記載の磁気記憶装置。
前記第２の配線が、前記第１の方向に複数に分割されていることを特徴とする請求項１に記載の磁気記憶装置。
前記第２の配線間の距離は、前記第１の磁気抵抗効果素子の前記第１の方向における長さよりも短いことを特徴とする請求項６に記載の磁気記憶装置。
前記第１の配線は、ワード線であることを特徴とする請求項１に記載の磁気記憶装置。
前記第１の配線は、ビット線であることを特徴とする請求項１に記載の磁気記憶装置。
分割された前記第１の配線のうち、一方の配線は前記第１の磁気抵抗効果素子と接して配置され、他方の配線は前記第１の磁気抵抗効果素子と離間して配置されている
ことを特徴とする請求項１に記載の磁気記憶装置。
前記一方の配線は、前記第１の磁気抵抗効果素子に対して書き込み及び読み出し配線として使用され、
前記他方の配線は、前記第１の磁気抵抗効果素子に対して書き込み配線として使用される
ことを特徴とする請求項１０に記載の磁気記憶装置。
前記第１の磁気抵抗効果素子に第１の段差部が設けられていることを特徴とする請求項１０に記載の磁気記憶装置。
前記第１のメモリセル領域の一方に隣接する第２のメモリセル領域と、
前記第１のメモリセル領域の他方に隣接する第３のメモリセル領域と、
前記第２のメモリセル領域内に配置された第２の磁気抵抗効果素子と、
前記第３のメモリセル領域内に配置された第３の磁気抵抗効果素子と
をさらに具備し、
前記一方の配線は、前記第１のメモリセル領域から前記第２のメモリセル領域内まで延在され、前記第２の磁気抵抗効果素子と離間して配置されており、
前記他方の配線は、前記第１のメモリセル領域から前記第３のメモリセル領域内まで延在され、前記第３の磁気抵抗効果素子と接して配置されている
することを特徴とする請求項１０に記載の磁気記憶装置。
前記一方の配線は、前記第２の磁気抵抗効果素子に対して書き込み配線として使用され、
前記他方の配線は、前記第３の磁気抵抗効果素子に対して書き込み及び読み出し配線として使用される
ことを特徴とする請求項１３に記載の磁気記憶装置。
前記第２の磁気抵抗効果素子に第２の段差部が設けられ、前記第３の磁気抵抗効果素子に第３の段差部が設けられていることを特徴とする請求項１３に記載の磁気記憶装置。
分割された前記第１の配線は、前記第１のメモリセル領域の外側に位置する周辺回路領域で接続されていることを特徴とする請求項１に記載の磁気記憶装置。
前記第１のメモリセル領域と前記周辺回路領域とは、前記第１の配線の配線ピッチが異なることを特徴とする請求項１６に記載の磁気記憶装置。
前記第１のメモリセル領域の前記第１の方向に隣接する第４のメモリセル領域と、
前記第４のメモリセル領域内に配置された第４の磁気抵抗効果素子と
をさらに具備し、
分割された前記第１の配線の一部が前記第４の磁気抵抗効果素子の書き込み配線としても使用される
ことを特徴とする請求項１に記載の磁気記憶装置。