JP2005109493A - 非対称にパターニングされた磁気メモリ - Google Patents

非対称にパターニングされた磁気メモリ Download PDF

Info

Publication number
JP2005109493A
JP2005109493A JP2004281345A JP2004281345A JP2005109493A JP 2005109493 A JP2005109493 A JP 2005109493A JP 2004281345 A JP2004281345 A JP 2004281345A JP 2004281345 A JP2004281345 A JP 2004281345A JP 2005109493 A JP2005109493 A JP 2005109493A
Authority
JP
Japan
Prior art keywords
layer
data layer
magnetic memory
data
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004281345A
Other languages
English (en)
Other versions
JP4572101B2 (ja
Inventor
Manish Sharma
マニシュ・シャーマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2005109493A publication Critical patent/JP2005109493A/ja
Application granted granted Critical
Publication of JP4572101B2 publication Critical patent/JP4572101B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/06Thin magnetic films, e.g. of one-domain structure characterised by the coupling or physical contact with connecting or interacting conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Abstract

【課題】磁気メモリにデータを記憶する際の切替え磁界のオフセットを小さくする。
【解決手段】本発明は、非対称にパターン形成された磁気メモリ記憶デバイスを提供する。特定の実施形態では、少なくとも1つの磁気メモリセル(302)が提供される。各磁気メモリセル(302)は、第1のサイズの少なくとも1つの強磁性データ層(304)と、データ層(304)に接触する中間層(306)と、第2のサイズの少なくとも1つの強磁性基準層(308)を提供する。強磁性データ層(304)は、変更可能な磁化の配向によって特徴付けられ、強磁性基準層(308)は、基準磁界によって特徴付けられる。基準層(308)は、データ層(304)と対向し、かつデータ層(304)と非対称をなすように中間層(306)と接触する。磁気メモリセル(302)は、「1つの端部の関与」だけを有するものとして特徴付けられる。より具体的には、非対称な位置合わせにより、磁極の一方の組のみが、ほぼ垂直に位置合わせされ、互いに影響を強く受け合う。
【選択図】図3A

Description

本発明は包括的には磁気メモリデバイスに関し、詳細には超高密度で非対称な磁気ランダムアクセスメモリ(一般的に「MRAM」と呼ばれる)に関する。
今日のコンピュータシステムは益々複雑になっており、ユーザは、絶えず増加する様々なコンピューティングタスクをさらに高速に実行できるようになっている。メモリのサイズおよびメモリがアクセスされることができる速さが、コンピュータシステム全体の速さに大きな影響を及ぼす。
一般的に、磁気媒体へのデータ記憶(主記憶あるいは大容量記憶)の根底にある原理は、記憶データビットの磁化の相対的な向き(すなわち、「0」あるいは「1」の論理状態)を変更および/または反転できることである。材料の保磁力は、磁性粒子の磁化を減少させる、かつ/または反転させるために、その磁性粒子に加えられなければならない減磁力のレベルである。一般的には、磁性粒子が小さいほど、その保磁力は高くなる。
従来技術の磁気メモリセルには、トンネル磁気抵抗メモリセル(TMR)、巨大磁気抵抗メモリセル(GMR)あるいはコロッサル磁気抵抗メモリセル(CMR)を用いることができる。これらのタイプの磁気メモリは一般的に、磁気トンネル接合メモリ(MTJ)と呼ばれる。従来技術の図1Aおよび図1Bに示されるように、磁気トンネル接合メモリ100は一般的に、データ層101(記憶層あるいはビット層とも呼ばれる)と、基準層103と、データ層101と基準層103との間にある中間層105とを備える。データ層101、基準層103および中間層105は、1つあるいは複数の材料層から形成されることができる。
データ層101は通常、外部から1つあるいは複数の磁界が加えられるのに応答して変更されることができる磁化の向きM2として1ビットのデータを格納する磁性材料の層である。より具体的には、論理状態を表すデータ層101の磁化の向きM2は、「0」の論理状態を表す第1の向きから、「1」の論理状態を表す第2の向きに、および/またはその逆に回転する(切り替えられる)ことができる。
基準層103は通常、磁化の向きM1が所定の方向に固定されるように「ピン止め」された磁性材料層である。いくつかの磁性材料層が必要とされる場合が多く、安定してピン止めされた基準層103を達成するための磁性材料層としての役割を果たす。その方向は予め決定されており、磁気メモリセルの製造時に用いられるマイクロエレクトロニクス処理ステップによって設定される。
データ層101および基準層103は、それぞれX軸107において長く、Y軸109において短い、積重された棒磁石と見なすことができる。各層の磁化は強い選択性を有しており、容易軸(一般的には長いX軸107)に沿って整列する。短いY軸109は困難軸である。従来の棒磁石と同様に、データ層および基準層はそれぞれ、容易軸の端部に1つずつの磁極を有する。
棒磁石を包囲する磁力線は3次元であり、N極からS極に流れる。図2Aは、一般的な棒磁石200、その磁気的な向きMおよび力線とも呼ばれる包囲する磁界(矢印201によって表される)の簡略化された側面図である。図2Bおよび図2Cに示されるように、一般的に同じ極は反発し合い、異なる極は引き寄せ合う。2つの棒磁石(203および203’)の反対の極が近づけられるとき、図2Bに示されるように、力線201が繋がり、磁石を互いに引き寄せる。2つの棒磁石(205および205’)の同じ極が近づけられるとき、図2Cに示されるように、力線201は互いから押しのけられ、磁石は反発し合う。
これらの力はいずれかの極において最も顕著である。結果として、概ね等しい長さの2つの棒磁石が縦方向に水平に重ねられるとき、両方の極は、互いに隣接する際に、同時に引き寄せ合うか、同時に反発し合うかのいずれかである。
通常、磁気メモリセルの論理状態(「0」あるいは「1」)は、データ層101および基準層103の磁化の相対的な向きに依存する。たとえば、MTJ100内のデータ層101および基準層103にわたって電位によってバイアスがかけられるとき、中間層105を通って、電子がデータ層101と基準層103との間で移動する。中間層105は通常、一般的にトンネル障壁層と呼ばれる薄い誘電体層である。障壁層を通って電子が移動できるようになる現象は、量子力学的トンネル現象またはスピントンネル現象と呼ばれる場合がある。
単純な棒磁石のモデルで続けると、データ層101の磁化は自由に回転するが、データ層101の容易軸107に沿っていずれかの方向に整列するような強い選択性を有する。同様に、基準層103も基準層103の容易軸107に沿って整列するが、固定された位置関係にピン止めされる。論理状態は、メモリセルの抵抗を測定することより判定されることができる。たとえば、データ層101内の磁化の全体的な向きが、基準層103内の磁化のピン止めされた向きに対して平行である場合には、その磁気メモリセルは、低抵抗の状態になるであろう。データ層101内の磁化の全体的な向きが、基準層103内の磁化のピン止めされた向きに対して反平行(逆)である場合には、その磁気メモリセルは、高抵抗の状態になるであろう。
データ層101および基準層103の長さが概ね等しく、かつデータ層101および基準層103の物理的な端部が対称に位置合わせされるとき、各層の極も互いに対して隣接する。図1Aの場合のように、磁界M1とM2が反平行であるとき、繋がれた磁力線111および113によって示されるように、両方の端部間に強い磁気的な引力が生じる。図1Bの場合のように、磁界M1とM2が平行であるとき、磁力線115および117によって示されるように、極から出る磁界は斥け合う。極は引き寄せ合う傾向があるので、データ層101の両方の極は、矢印119によって表されるように、基準層103内の対応する極から離れるように強く回転しようとする。データ層101および基準層103の両端に概ね同時に作用するこの1組の対称な力は、「2つの端部の関与」として簡易に記述される場合がある。
データ層101にバイナリ1または0を格納するには、データ層101の向きを回転させる必要があり、それにより同じ極が強制的に位置合わせされるようになり、斥け合う状態になるか、あるいは異なる極が位置合わせされるようになり、引き寄せ合う状態になる。いずれの場合でも、データ層101および基準層103の両方の極が関与し、新たな向きを強制的に受け入れるようにしなければならない。極間の引力が、その向きを反平行にシフトするのに必要とされる磁界を低減するのに対して、両端の斥力は、その向きを平行にシフトするのに、より大きな磁界を必要とする。
ある理想的な設定では、データ層101内の変更可能な磁界の向きは、基準層103の磁界に対して平行か、反平行かのいずれかになるであろう。データ層101および基準層103は一般的に強磁性材料から形成され、互いに対して永続的にきわめて近接して配置されるので、一般的に、より強い基準層103がデータ層101の向きに影響を及ぼす可能性がある。より具体的には、基準層103の磁化が、基準層103からデータ層101の中まで延びる減磁界を生成する可能性がある。
この基準層103からの減磁界の結果として、強制的な切替え磁界(または、切替え保持力場)がオフセットされる。このオフセットの結果として、ビットの切替え特性が非対称になる可能性がある。すなわち、ビットを平行状態から反平行状態に切り替えるために必要とされる切替え磁界の大きさは、ビットを反平行状態から平行状態に切り替えるために必要とされる切替え磁界の大きさとは異なる。信頼性のある切替え特性を有し、読出し/書込み回路を簡単にするために、このオフセットをできる限り0付近まで小さくすることが望ましい。
磁気抵抗ΔR/Rは、信号対雑音比S/Nと同じように記述されることができる。S/Nが高くなる結果として、データ層101内のビットの状態を判定するために検出することができる信号が強くなる。したがって、データ層101に対して極めて近接し、かつ固定されるピン止めされた基準層103を有するトンネル接合メモリセルの少なくとも1つの欠点は、角変位から生じる磁気抵抗ΔR/Rを小さくする可能性があることである。
製造中に基準層103をピン止めするために、基準層103は、アニール(焼きなまし)ステップにおいて高温まで加熱されなければならない。アニールステップは通常、時間を要し、おそらく1時間以上かかるであろう。ところが、基準層103は製造されているメモリの一部であるので、メモリ全体が、一定かつ集束された磁界の影響下で、約200〜300℃の範囲の温度に晒されなければならない。メモリが後に高温に晒される場合には、そのような製造時のストレスによって基準層103がピン止めされなくなり、その設定された向きを失うようになる場合がある。さらに、データ層101の特性が、いくつかの製造工程における熱によって、知らず知らずのうちに影響を及ぼされる場合がある。
ピン止めされた基準層103を確立するのを容易にするために、基準層103が複数の材料層を含むことは珍しいことではない。複数の層を用いることにより、基準層103が確実にピン止めされたままになるようにするのに役立つ場合があるが、磁気メモリ内に存在するどのメモリセルを製造するのも複雑になる。
MRAMのようなメインメモリデバイスは多くの場合に、導電性の行および列が交差する場所に配置されるトンネル接合磁気メモリセルを利用する。そのような構成はクロスポイントメモリアレイとして知られている。
一般的なクロスポイントメモリアレイでは、任意の所与の行(行A、B、C...)が全ての列(列1、2、3...)を、および任意の所与の列が全ての行を横切ることができるが、列および行アレイの従来の原理は、任意の所与の行が任意の所与の列を一度しか横切らないとするものである。それゆえ、特定の行(B)および特定の列(3)にアクセスすることにより、その交差する場所(B、3)に配置されるいずれか1つのメモリセルをアレイ内の任意の他のメモリセルから分離することができる。そのような個々の索引方式は、それ相応に複雑である。
記憶ビット上で実行されることができる2つの基本的な動作(「書込み」あるいは「読出し」)の間では、一般的に書込み動作のほうが複雑である。従来のクロスポイントメモリアレイに関して、所望のセルのデータ層101の磁界は変更されることができるが、隣接するセルのデータ層101に悪影響を及ぼさないように、あるいはそれを変更しないようにすることが望ましい。書込み動作は一般的に、より大きな電流および磁界を必要とし、電源、行および列導線においてより頑強な特性と、適切なバッファリング空間とを必要とする。それゆえ、一般的に、設計および製造上の課題は、書込み動作によって課せられる要件に集中する。
磁気メモリ構成要素に関して、サイズが減少するのに応じて、保磁力が大きくなることがよく知られている。保磁力が大きいことは、より大きな磁界が切り替えられる必要があり、そのため、より大きな電源を必要とし、より大きな切替えトランジスタ(スイッチングトランジスタ)を必要とする可能性があるので、一般的には望ましくない。大きな電源および大きな切替えトランジスタを設けることは一般的に、構成要素の必要なサイズを小さくするためのナノテクノロジーの焦点と相反する。さらに、隣接するメモリセルを誤って切り替える可能性を減らすために、ナノメートルスケールのメモリセルは一般的に、ナノメートルスケールでないサイズのメモリセルよりも、そのサイズ全体に対して広い間隔で配置される。さらに、磁気メモリのサイズが小さくなると、個々のメモリセル間の未使用の空間が増加する傾向がある。
磁気メモリセルのこれらの課題および現在の設計は、ハードドライブ読出しセルおよび読取りヘッドにおいて一般的に用いられるような磁界センサの設計および使用にもそのまま当てはまる。そのような実施では、データ層101はセンス層と呼ばれ、読取りヘッドに隣接する記憶ビットから出る磁界によって向きを定められる。2つの端部の関与が存在するので、ハードドライブ上の機能低下あるいは劣化したデータ記憶ビットは、センス層を適正に配向させるための十分な磁界を持たない場合がある。
それゆえ、一般的なMRAMアレイでは、空間全体のうちのかなりの量が、セル間に物理的なバッファを単に設けるために用いられる場合がある。このバッファリング空間が存在しない場合、あるいは存在してもその割合を小さくする場合、同じ物理的な空間において、より大きな記憶容量を得ることができるであろう。
それゆえ、これまでに確認された欠点のうちの1つあるいは複数を克服する超高密度の熱によって支援されるメモリアレイが必要とされている。本発明は、これらの必要性のうちの1つまたは複数を満たす。
本発明は、非対称にパターニングされた磁気メモリ記憶デバイスを提供する。
具体的には、例示として、本発明の実施形態によれば、本発明は非対称にパターニング(またはパターン形成)された磁気デバイスを提供し、そのデバイスは第1のサイズの少なくとも1つの強磁性データ層であって、そのデータ層が変更可能な磁化の向きによって特徴付けられる、少なくとも1つの強磁性データ層と、該データ層と接触する中間層と、第2のサイズの少なくとも1つの強磁性基準層であって、その基準層は基準磁界によって特徴付けられ、またその基準層は前記中間層と接触するが、前記データ層の反対側にあり、前記データ層に対して非対称である、少なくとも1つの強磁性基準層とを含む。
さらに、本発明の1実施形態によれば、本発明は少なくとも1つの磁気メモリセルを含む非対称にパターニングされた磁気メモリ記憶デバイスを提供することができ、各セルは、第1のサイズの少なくとも1つの強磁性データ層であって、そのデータ層は変更可能な磁化の向きによって特徴付けられる、少なくとも1つの強磁性データ層と、該データ層と接触する中間層と、第2のサイズの少なくとも1つの強磁性基準層であって、その基準層は基準磁界によって特徴付けられ、またその基準層はデータ層の反対側で、かつそれに非対称に中間層と接触する、少なくとも1つの強磁性基準層とによって特徴付けられる。
さらに、本発明の1実施形態によれば、本発明は少なくとも1つの磁気メモリセルを備える、非対称にパターニングされた磁気メモリ記憶デバイスを提供することができ、各セルは、第1の端部と、第2の端部と、その間の長手方向軸に沿ったある長さとを有し、前記長手方向軸に沿った変更可能な磁化の向きによってさらに特徴付けられる、第1のサイズの少なくとも1つの強磁性データ層であって、前記変更可能な磁化はデータ層の各端部に整列するN極およびS極を有することからなる、少なくとも1つの強磁性データ層と、該データ層と接触する中間層と、該中間層と接触し、前記データ層の反対側にあり、かつ前記データ層とは非対称である、第2のサイズの強磁性基準層であって、その基準層は第1の端部と、第2の端部と、その間の長手方向軸に沿ったある長さとを有し、前記長手方向軸に沿った基準磁界によってさらに特徴付けられ、その基準磁界は、基準層の各端部に整列するN極およびS極を有することからなる、強磁性基準層とによって特徴付けられる。
さらに別の実施形態では、本発明は、複数の平行な導電性の行と、行を横切る複数の平行な導電性の列であって、それにより列と行が複数の交差する場所(交差部)を有するクロスポイントアレイを形成することからなる、複数の平行な導電性の列と、複数の磁気メモリセルであって、各メモリセルは1つの行と1つの列とが交差する場所に配置されることからなる、複数の磁気メモリセルとを含む非対称にパターニングされた磁気メモリ記憶デバイスを提供することができ、各セルは、第1の端部と、第2の端部と、その間の長手方向軸に沿ったある長さとを有し、その長手方向軸に沿った変更可能な磁化の向きによってさらに特徴付けられる、第1のサイズの少なくとも1つの強磁性データ層であって、その変更可能な磁化はデータ層の各端部に整列するN極およびS極を有する、少なくとも1つの強磁性データ層と、データ層と接触する中間層と、中間層と接触し、データ層の反対側にあり、かつデータ層とは非対称である、第2のサイズの強磁性基準層であって、その基準層は第1の端部と、第2の端部と、その間の長手方向軸に沿ったある長さとを有し、その長手方向軸に沿った基準磁界によってさらに特徴付けられ、その基準磁界は基準層の各端部に整列するN極およびS極を有することからなる、強磁性基準層とによって特徴付けられる。
さらに別の実施形態では、本発明は、メインボードと、メインボードに接続される少なくとも1つの中央演算処理装置(CPU)と、メインボードによってCPUに接続される少なくとも1つのメモリ記憶装置とを備えるコンピュータシステムを提供することができ、メモリ記憶装置は少なくとも1つのメモリセルを有し、各メモリセルは、第1の端部と、第2の端部と、その間の長手方向軸に沿った長さとを有し、その長手方向軸に沿った変更可能な磁化の向きによってさらに特徴付けられる、第1のサイズの少なくとも1つの強磁性データ層と、データ層と接触する中間層と、中間層と接触し、データ層の反対側にあり、かつデータ層とは非対称である、第2のサイズの強磁性基準層であって、基準層は第1の端部と、第2の端部と、その間の長手方向軸に沿った長さとを有し、その長手方向軸に沿った磁化の向きに沿った基準磁界によってさらに特徴付けられる、強磁性基準層とを含む。
好ましい方法および装置のこれらの目的、特徴および利点および他の目的、特徴および利点については、本発明の原理を例示する添付の図面と共に以下の詳細な説明から明らかになるであろう。
詳細な説明を始める前に、本発明がある特定のタイプの磁気メモリでの用途あるいは応用形態には限定されないことは理解されたい。したがって、本発明は、説明の便宜上、典型的かつ例示的な実施形態に関して図示および説明されるが、本発明が他のタイプの磁気メモリにも適用されることができることは理解されよう。
ここで図面を、より詳細には図3Aを参照すると、本発明の一実施形態による、少なくとも1つの磁気トンネル接合メモリセル302(MTJ)を含む非対称にパターニングされた磁気メモリ300の一部が示される。より具体的には、MTJ302は、第1のサイズの少なくとも1つの強磁性データ層304と、データ層304と接触する中間層306と、磁化M1の向きを有する第2のサイズの強磁性基準層308とを有する。MRAMのような磁気メモリ記憶デバイスを実現するために、MTJ302を、導電性の列312を横切る導電性の行310と電気的に接触して配置することができる。図5は、MRAM構成において用いることができるようなクロスポイントアレイの一部を示す。
図3Aに関して、強磁性データ層304によって、1ビットのデータを、変更可能な磁化M2の向きとして格納できるようになる。中間層306は対向する面(側部)を有し、一方の面に接触しているデータ層304が、中間層306の第2の面に接触している基準層308と非対称に垂直に位置合わせされ、かつ基準層308から概ね均等な間隔で配置されるようにする。
第1のサイズのデータ層304は、第1の端部314と、第2の端部316と、その間の長手方向軸320に沿った長さ318とを有する。変更可能な磁化M2の向きは、容易軸としても知られている長手方向軸320に対して概ね平行である。より具体的には、少なくとも1つの実施形態では、磁界M2はデータ層304の長手方向軸320を中心にして概ね対称である。さらに、少なくとも1つの実施形態では、データ層304は直角の角度を有する概ね平坦な平行四辺形形状をなす。
M2の磁界は正極(N極322とも呼ばれる)と負極(S極324とも呼ばれる)とを有する。N極322およびS極324は互いに対して逆の極性である。N極322が第2の端部316と位置合わせされるとき、S極324は第1の端部314と位置合わせされ、M2が逆にされるときには反対になる。
第2のサイズの基準層308は、第1の端部350と、第2の端部352と、その間の長手方向軸356に沿った長さ354とを有する。磁化M1の基準磁界は、容易軸としても知られている長さ354に対して概ね平行である。より具体的には、少なくとも1つの実施形態では、磁界M1は、基準層308の長手方向軸356を中心にして概ね対称である。さらに、少なくとも1つの実施形態では、基準層308は直角の角度を有する概ね平坦な平行四辺形である。
M1の磁界は正極(N極358とも呼ばれる)と負極(S極360とも呼ばれる)とを有する。N極358およびS極360は互いに対して逆の極性である。N極358が第1の端部350に位置合わせされるとき、S極360は第2の端部352に位置合わせされる。この位置合わせは、基準磁界M1が逆にされる場合には逆にされる。
図3Bの斜視図にさらに完全に示されるように、データ層304は基準層308よりも小さい。その図は、長さが異なることに起因してサイズが小さくなる(データ層304の長さ318は基準層308の長さ354よりも短い)ことを示すが、適切な状況下では、幅および/または高さの他の寸法を同様に短くすることもできる。これについては、図3Cを参照されたい。データ層304の長さ318が短くなると、データ層304および基準層308が非対称に積み重ねられるので、データ層304のただ1つの極と基準層308のただ1つの極(1組の極)が概ね互いに近接することができる。さらに、データ層304の第1の端部314が、基準層308の第1の端部350と概ね垂直に位置合わせされる。より具体的には、少なくとも1つの実施形態では、データ層304の第1の端部314は基準層308の第1の端部350と同一平面上にある。図3Cに示されるような別の実施形態では、データ層304の第1の端部314は、基準層308の第1の端部350に近接するが、同一平面上にはない。
非対称な位置合わせの有利な結果が図4A〜図4Cに概念的に示されている。図に示されるように、非対称な位置合わせがMTJ302を実現し、データ層304の1つの極および基準層308の1つの極のみが概ね垂直に近接して位置合わせされる。その場合に、これらの垂直に近接し、概ね位置合わせされた極が、互いに大きく影響を及ぼすのに対して、垂直に位置合わせされない極は互いに大きくは影響を及ぼさない。MTJ302内のこの構成は、「1つの端部の関与」として簡易に記述される場合がある。
図4Aに示される事例では、M2とM1は反平行である。この構成では、データ層304のS極324はデータ層304の第1の端部314と位置合わせされる。それゆえ、S極324は、基準層308のN極358と概ね位置合わせされ、かつそれに近接する。矢印400によって表されるような強い磁気引力が、データ層304および基準層308の第1の端部(314と350の)間に存在する。第2の端部(316と352)は実質的には位置合わせされないので、第1の端部(314および350)に比べて、矢印402によって表される引力は小さくなる。
図4Bに示される事例では、M2とM1は平行である。この構成では、データ層304のN極322はデータ層304の第1の端部314に位置合わせされる。それゆえ、N極322は基準層308のN極358に概ね位置合わせされ、かつそれに近接する。矢印404によって表されるような強い磁気斥力が、データ層304および基準層308の第1の端部(314と350の)間に存在する。第2の端部(316と352)は実質的には位置合わせされないので、第1の端部(314と350)に比べて、矢印406によって表される斥力は小さくなる。図4Cの斜視図に示されるように、従来技術よりも優れた利点は、データ層304の位置合わせされたN極322が強い斥力を示し、位置合わせから外れるように回転しようとする(矢印408によって表される)のに対して、データ層304のS極324はそれぞれ何の作用もしないままである(すなわち、そのような強い斥力を及ぼし合わない)。
MTJ302のデータ層304上での書込み動作を実行するために、データ層304の保磁力に打ち勝つだけの十分な磁界がかけられる。従来技術では、かけられる磁界が、2組の磁極がM2の向きを変更しようとするか、それに逆らうことを満たす必要があったのに対して、図4A〜図4Cに示される非対称なパターニングのもとでは、書込み磁界は、データ層304内のM2の保持力に打ち勝ち、1組の極を位置合わせするのに十分であることのみが必要とされる。より具体的には、書込み動作がM1とM2との間の平行な位置合わせを生み出す場合、磁界がかけられて、データ層304の保磁力に打ち勝ち、データ層の第1の端部314にあるデータ層のN極322を、基準層の第1の端部350にある基準層のN極358と位置合わせする。別の実施形態は、書込み動作がM1とM2との間の平行な位置合わせを生み出す場合、磁界がかけられて、データ層304の保磁力に打ち勝ち、データ層の第1の端部314にあるデータ層のS極324を、基準層の第1の端部350にある基準層のS極360と位置合わせする。
データ層304と基準層308の非対称の位置合わせの「1つの端部の関与」により、反平行から平行にM2をシフトするために必要とされる書込み磁界強度の閾値と、平行から反平行にM2をシフトするために必要とされる書込み磁界強度の閾値とを変えることが可能になる。そのように閾値に差があることにより、MTJ302は、多状態セルとして有利に動作できるようになる。
非対称にパターニングされた磁気メモリ300がデータを格納する能力が図5に例示されている。所定の大きさおよび方向の外部から供給される書込み電流IWRを導線行310の中に流し、それにより磁界(曲線の矢印500によって表される)を生成することにより、書込み磁界を実現することができる。さらに、所定の大きさおよび方向の外部から供給される書込み電流IWCが列312の中に供給され、それにより、磁界(曲線の矢印502によって表される)が生成される。
図に示されるように、行310の書込み電流IWRは、「+」記号によって指示される、紙面の中に流れており、これにより、磁界500が、右手の法則に従って時計回りの向きのベクトルを有するようになる。列312の書込み電流IWCは紙面に沿って流れており、これにより、列312の磁界502が行310の磁界500と協働的に相互作用するようになる。磁界500および502は、片方だけでは、行310と列312が交差する場所(クロスポイント)に配置されないMTJ302のデータ層304の保磁力に打ち勝つには十分ではない。
基準層308には、ピン止めされた基準層あるいは軟らかい基準層を用いることができる。少なくとも1つの実施形態では、基準層308は軟らかい基準層である。これは、磁化M1の向きを既知の方向に動的に設定することができるのでそのように呼ばれる。そのような動的な設定は、MTJ302において交差する行301と列312の中に流れる、外部から供給される電流によって与えられる磁界によって実現することができる。この事例では、軟らかい基準層308の磁化M1を既知の方向に設定するために行310および列312に加えられる電流の大きさは比較的小さい。この電流は、データ層304あるいは他の選択されないメモリセルの磁化状態M2を変更しないであろう。
一般的に、このイベント(事象)は、基準層308の磁化M1が既知の方向に設定され、その後、データ層304のM2の方向と比較されて、メモリビットセルの「0」あるいは「1」状態を判定する際の読出しサイクル中に生じる。基準層は一般的に磁気的に軟らかい材料を含み、従来の多くのピン止めされた基準層の場合に用いられる通常の硬くピン止めされた材料から形成されないので、「軟らかい」と呼ばれる。軟らかい基準層を用いるとき、一般的には、M1が向けられることになる方向に関して1つの取り決めが採用される。
軟らかい基準層を用いることは、MTJ302においていくつかの利点を有する場合がある。軟らかい基準層は向きが実質的に固定されないので、固定された基準層を確立するために多くの場合に必要とされるような製造中の高温にMTJ302を晒す必要がないであろう。さらに、基準層内に十分かつ一定の磁界が存在しないことにより、基準層からの減磁界がデータ層に作用する可能性が小さくなり、それにより強制的な切替え磁界のオフセット(例えば、切替え磁界の大きさの差)が小さくなる。
強磁性データ層304は、基準層308よりも低い保磁力を有し、限定はしないが、ニッケル鉄(NiFe)、ニッケル鉄コバルト(NiFeCo)、コバルト鉄(CoFe)およびそのような材料の合金を含む材料(またはこれらのいずれか)から形成されることができる。さらに、基準層308およびデータ層304はいずれも複数の材料層から形成されることができる。しかしながら、概念的に簡単にし、かつ説明を容易にするために、本明細書では、各層の構成要素は単一の層として説明される。
MTJ302内に抵抗を生じさせる現象は磁気メモリの分野ではよく理解されており、TMRメモリセルの場合によく理解されている。GMRおよびCMRメモリセルは類似の磁気的な挙動を有するが、電気伝導の仕組みが異なるので、それらの磁気抵抗は異なる物理的な効果から生じる。たとえば、TMRベースのメモリセルでは、その現象は量子力学的トンネル現象あるいはスピン依存トンネル現象と呼ばれる。TMRメモリセルでは、中間層306は、データ層304と基準層308との間で電子が量子力学的に突き抜ける、誘電体材料からなる薄い障壁である。
GMRメモリセルでは、中間層306は、非磁性であるが、伝導性の材料からなる薄いスペーサ層である。ここでは、伝導は、中間層306を通ってデータ層304と基準層308との間で電子の通過がスピンに依存して散乱することである。いずれの場合でも、データ層304と基準層308との間の抵抗は、磁界M1およびM2の相対的な向きに応じて増減するであろう。データ層304が「0」の論理状態を格納しているか、「1」の論理状態を格納しているかを判定するために、その抵抗の差が検出される。
少なくとも1つの実施形態では、中間層306は、データ層304を基準層308から離隔し、電気的に分離する絶縁性材料(誘電体)から形成されるトンネル層である。誘電体中間層306のために適した誘電体材料は、限定はしないが、シリコン酸化物(SiO)、酸化マグネシウム(MgO)、窒化ケイ素(SiNx)、酸化アルミニウム(Al)、窒化アルミニウム(AlNx)およびタンタル酸化物(TaOx)(またはこれらの材料のいずれか)を含むことができる。
少なくとも1つの他の実施形態では、中間層306は、元素の周期表に記載されている3d、4d、または5d遷移金属のような非磁性の材料から形成されるトンネル層である。非磁性の中間層306のために適した非磁性材料は、限定はしないが、銅(Cu)、金(Au)および銀(Ag)(またはこれらの物質のいずれか)を含むことができる。中間層306の実際の厚みは、中間層306を形成するために選択される材料、および所望のトンネルメモリセルのタイプによるが、一般的に、中間層306は約0.5nm〜約5.0nmの厚みを有することができる。
上記の説明は全般に磁気メモリセル302に関連しているが、その構造に関連する説明はハードドライブのための読取りヘッド、あるいは任意の他の磁界読取りセンサのような磁気的な読取りデバイスにも当てはまる。そのような状況では、データ層304はセンス層と呼ばれ、たとえば行310および列312によって与えられる磁界からではなく、記憶ビットから出る磁界によって向きを定められる。実際には、非対称のパターニングの「1つの端部の関与」によって、センス層(別の状況ではデータ層304として知られている)が、より小さな磁界および/または弱められた磁界に応答できるようになる点で有利である。
別の実施形態として考えられるのは、非対称にパターニングされた磁気メモリ300を組み込んだコンピュータシステムである。メインボード、CPUおよび上記の非対称にパターニングされた磁気メモリ300の一実施形態から構成される少なくとも1つのメモリ記憶装置とを備えるコンピュータは、改善されたMTJ302の利点を、システムレベルで実現する。
本発明は、非対称にパターン形成された磁気メモリ記憶デバイスを提供する。特定の実施形態では、少なくとも1つの磁気メモリセル(302)が提供される。各磁気メモリセル(302)は、第1のサイズの少なくとも1つの強磁性データ層(304)と、データ層(304)に接触する中間層(306)と、第2のサイズの少なくとも1つの強磁性基準層(308)を提供する。強磁性データ層(304)は、変更可能な磁化の配向によって特徴付けられ、強磁性基準層(308)は、基準磁界によって特徴付けられる。基準層(308)は、データ層(304)と対向し、かつデータ層(304)と非対称をなすように中間層(306)と接触する。磁気メモリセル(302)は、「1つの端部の関与」だけを有するものとして特徴付けられる。より具体的には、非対称な位置合わせにより、磁極の一方の組のみが、ほぼ垂直に位置合わせされ、互いに影響を強く受け合う。
本発明を好ましい実施形態を参照して説明したが、本発明の範囲から逸脱することなく、種々の修正、変形および改良をなすことができ、それらの実施形態の構成要素およびステップの代わりに同等のものを用いることができることは当業者には理解されよう。さらに、本発明の基本的な範囲から逸脱することなく、本発明の教示に対して特定の状況または特定の材料を適合させるために多くの変更をなすことができる。そのような修正、変形、変更および改良は、明示されてはいないものの、本発明の範囲および思想の中にあることが意図されており、示唆されている。それゆえ、本発明は、本発明を実施するために考えられる最良の形態として開示された特定の実施形態には限定されず、本発明は特許請求の範囲内に入る全ての実施形態を含むことが意図されている。
反平行および平行な磁界を有する対称な層を有する従来の磁気メモリセルの斜視図である。 反平行および平行な磁界を有する対称な層を有する従来の磁気メモリセルの斜視図である。 棒磁石を囲む磁界を示す概念図である。 棒磁石を囲む磁界を示す概念図である。 棒磁石を囲む磁界を示す概念図である。 本発明の好ましい1実施形態による非対称にパターニングされた磁気メモリの概略図である。 図3Aの非対称にパターニングされたメモリセルの斜視図である。 図3Aの非対称にパターニングされた磁気メモリセルの別の実施形態の図である。 図3Aの非対称にパターニングされたメモリにおける反平行な磁界の概略図である。 図3Aの非対称にパターニングされたメモリにおける平行な磁界の概略図である。 図3Aの非対称にパターニングされたメモリセルにおける反平行な磁界の斜視図である。 図3Aの非対称にパターニングされたメモリからなるクロスポイントメモリアレイの一部を示す斜視図である。
符号の説明
300 磁気メモリ
302 磁気メモリセル
304 データ層
306 中間層
308 基準層

Claims (16)

  1. 非対称にパターニングされた磁気メモリ(300)記憶デバイスであって、
    少なくとも1つの磁気メモリセル(302)を備え、
    該セルの各々は、
    第1のサイズの少なくとも1つの強磁性データ層(304)であって、該データ層(304)は変更可能な磁化の向きによって特徴付けられることからなる、少なくとも1つの強磁性データ層と、
    該データ層(304)と接触する中間層(306)と、
    第2のサイズの少なくとも1つの強磁性基準層(308)であって、該基準層(308)は基準磁界によって特徴付けられ、該基準層(308)は前記中間層(306)と接触するが、前記データ層(304)とは逆の側にあり、前記データ層(304)と非対称であることからなる、少なくとも1つの強磁性基準層
    とによって特徴付けられることからなる、磁気メモリ記憶デバイス。
  2. 前記データ層(304)は前記基準層(308)よりも小さい、請求項1に記載の磁気メモリ。
  3. 前記データ層(304)はさらに、第1の端部(314)と、第2の端部(316)と、それらの間の長手方向軸(320)に沿ったある長さ(318)とを有することを特徴とし、前記変更可能な磁化は前記データ層(304)の各端部(314、316)に整列するN極(322)およびS極(324)を有し、
    前記基準層(308)は、第1の端部(350)と、第2の端部(342)と、それらの間の長手方向軸(356)に沿ったある長さ(354)とを有することを特徴とし、前記基準磁界は前記基準層(308)の各端部(350、352)に整列するN極(358)およびS極(360)を有し、前記データ層(304)の前記長さ(354)は前記基準層(308)の前記長さ(318)とは異なる、請求項1に記載の磁気メモリ。
  4. 前記データ層(304)の前記第1の端部(314)は前記基準層(308)の前記第1の端部(350)に概ね垂直に位置合わせされる、請求項3に記載の磁気メモリ。
  5. 前記データ層(304)の前記極と前記基準層(308)の前記極との間の相互作用は1つの端部の関与として特徴付けることができる、請求項4に記載の磁気メモリ。
  6. 前記データ層(304)の磁界は前記長手方向軸(320)を中心にして概ね対称である、請求項3に記載の磁気メモリ。
  7. 前記データ層(304)は直角の角度を有する概ね平坦な平行四辺形である、請求項6に記載の磁気メモリ。
  8. 前記中間層(306)はトンネル層である、請求項1に記載の磁気メモリ。
  9. 非対称にパターニングされた磁気メモリ記憶デバイスであって、
    少なくとも1つの磁気メモリセル(302)を備え、
    該セル(302)の各々は、
    第1の端部(314)と、第2の端部(316)と、それらの間の長手方向軸(320)に沿ったある長さ(318)とを有し、前記長手方向軸(320)に沿った変更可能な磁化の向きによってさらに特徴付けられる、第1のサイズの少なくとも1つの強磁性データ層(304)であって、前記変更可能な磁化は該データ層(304)の各端部(314、316)に整列するN極(322)およびS極(324)を有することからなる、少なくとも1つの強磁性データ層と、
    該データ層(304)と接触する中間層(306)と、
    該中間層(306)と接触し、前記データ層(304)とは逆の側にあり、かつ前記データ層(304)と非対称である、第2のサイズの強磁性基準層(308)であって、該基準層(308)は第1の端部(350)と、第2の端部(352)と、それらの間の長手方向軸(356)に沿ったある長さ(354)とを有し、該基準層は、さらに、前記長手方向軸(356)に沿った基準磁界によって特徴付けられ、該基準磁界は、前記基準層(308)の各端部に整列するN極(358)およびS極(360)を有することからなる、強磁性基準層
    とによって特徴付けられることからなる、磁気メモリ記憶デバイス。
  10. 前記データ層(304)の磁界は前記長手方向軸(320)を中心にして概ね対称である、請求項9に記載の磁気メモリ。
  11. 前記データ層(304)は直角の角度を有する概ね平坦な平行四辺形である、請求項10に記載の磁気メモリ。
  12. 前記データ層(304)は前記基準層(308)よりも小さい、請求項9に記載の磁気メモリ。
  13. 前記データ層(304)の前記極と前記基準層(308)の前記極との間の相互作用は1つの端部の関与として特徴付けることができる、請求項9に記載の磁気メモリ。
  14. 前記データ層(304)の前記第1の端部(314)は前記基準層(308)の前記第1の端部(350)と概ね垂直に位置合わせされる、請求項12に記載の磁気メモリ。
  15. 磁気メモリ(300)であって、
    複数の平行な導電性の行(310)と、
    該行(310)を横切る複数の平行な導電性の列(312)であって、それにより前記列(312)および前記行(310)は複数の交差部を有するクロスポイントアレイを形成することからなる、複数の平行な導電性の列
    とをさらに備え、
    前記メモリセル(302)はそれぞれ1つの行(310)と1つの列(312)との交差部に配置される、請求項9に記載の磁気メモリ。
  16. 前記中間層(306)はトンネル層である、請求項9に記載の磁気メモリ。
JP2004281345A 2003-10-01 2004-09-28 非対称にパターニングされた磁気メモリ Active JP4572101B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/677,394 US6794697B1 (en) 2003-10-01 2003-10-01 Asymmetric patterned magnetic memory

Publications (2)

Publication Number Publication Date
JP2005109493A true JP2005109493A (ja) 2005-04-21
JP4572101B2 JP4572101B2 (ja) 2010-10-27

Family

ID=32991290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004281345A Active JP4572101B2 (ja) 2003-10-01 2004-09-28 非対称にパターニングされた磁気メモリ

Country Status (3)

Country Link
US (2) US6794697B1 (ja)
EP (1) EP1521269A3 (ja)
JP (1) JP4572101B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933042B2 (en) * 2003-07-30 2005-08-23 Hitachi Global Storage Technologies Netherlands B.V. Ballistic GMR structure using nanoconstruction in self pinned layers
US7372117B2 (en) * 2004-09-16 2008-05-13 Industrial Technology Research Institute Magneto-resistance transistor and method thereof
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
FR2892231B1 (fr) * 2005-10-14 2008-06-27 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetoresistive et memoire magnetique a acces aleatoire
US7940592B2 (en) * 2008-12-02 2011-05-10 Seagate Technology Llc Spin-torque bit cell with unpinned reference layer and unidirectional write current
US8455267B2 (en) * 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US9385308B2 (en) * 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
US8467234B2 (en) * 2011-02-08 2013-06-18 Crocus Technology Inc. Magnetic random access memory devices configured for self-referenced read operation
US8488372B2 (en) 2011-06-10 2013-07-16 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8576615B2 (en) 2011-06-10 2013-11-05 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US10609843B2 (en) * 2012-10-04 2020-03-31 Compass Datacenters, Llc Magnetic blocking tiles for a datacenter facility

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308292A (ja) * 2000-02-29 2001-11-02 Hewlett Packard Co <Hp> 磁気記憶セル
JP2003017782A (ja) * 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
WO2003092076A1 (fr) * 2002-04-23 2003-11-06 Nec Corporation Memoire magnetique et mode operatoire
JP2004111961A (ja) * 2002-09-19 2004-04-08 Samsung Electronics Co Ltd 磁気抵抗記憶素子及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590750B2 (en) 1996-03-18 2003-07-08 International Business Machines Corporation Limiting magnetoresistive electrical interaction to a preferred portion of a magnetic region in magnetic devices
US6104633A (en) 1998-02-10 2000-08-15 International Business Machines Corporation Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US6219212B1 (en) * 1998-09-08 2001-04-17 International Business Machines Corporation Magnetic tunnel junction head structure with insulating antiferromagnetic layer
US6005800A (en) 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
US6295225B1 (en) 1999-05-14 2001-09-25 U.S. Philips Corporation Magnetic tunnel junction device having an intermediate layer
JP2001084756A (ja) * 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
DE10146546A1 (de) * 2001-09-21 2003-04-10 Infineon Technologies Ag Digitale magnetische Speicherzelleneinrichtung
US6740947B1 (en) * 2002-11-13 2004-05-25 Hewlett-Packard Development Company, L.P. MRAM with asymmetric cladded conductor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308292A (ja) * 2000-02-29 2001-11-02 Hewlett Packard Co <Hp> 磁気記憶セル
JP2003017782A (ja) * 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
WO2003092076A1 (fr) * 2002-04-23 2003-11-06 Nec Corporation Memoire magnetique et mode operatoire
JP2004111961A (ja) * 2002-09-19 2004-04-08 Samsung Electronics Co Ltd 磁気抵抗記憶素子及びその製造方法

Also Published As

Publication number Publication date
EP1521269A2 (en) 2005-04-06
US6921954B2 (en) 2005-07-26
EP1521269A3 (en) 2006-01-25
US6794697B1 (en) 2004-09-21
US20050073016A1 (en) 2005-04-07
JP4572101B2 (ja) 2010-10-27

Similar Documents

Publication Publication Date Title
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
KR102078850B1 (ko) 자기 메모리 소자 및 이에 대한 정보 쓰기 방법
JP4492780B2 (ja) 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
US8514615B2 (en) Structures and methods for a field-reset spin-torque MRAM
JP4658102B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
US7502248B2 (en) Multi-bit magnetic random access memory device
EP1653475B1 (en) Multi-bit magnetic random access memory device and method for writing the same
JP4226295B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子
JP2016225633A (ja) 外部強磁性バイアス膜を用いる電圧制御磁気異方性スイッチング装置
US7457149B2 (en) Methods and apparatus for thermally assisted programming of a magnetic memory device
US10461242B2 (en) Antiferromagnetic exchange coupling enhancement in perpendicular magnetic tunnel junction stacks for magnetic random access memory applications
KR20060048867A (ko) 보텍스 자기 랜덤 액세스 메모리
EP2656346B1 (en) Memory array having local source lines
KR20030074469A (ko) 자기 메모리 디바이스와 정보 저장 디바이스
EP1580758A2 (en) Soft-reference three conductor magnetic memory storage device
JP2005203791A (ja) 軟基準4導体の磁気メモリ記憶デバイス
JP4342409B2 (ja) Mramのための熱支援型切換えアレイ構成
JP4572101B2 (ja) 非対称にパターニングされた磁気メモリ
US6873542B2 (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
JP4477829B2 (ja) 磁気記憶デバイスを動作させる方法
US7352613B2 (en) Magnetic memory device and methods for making a magnetic memory device
KR100952919B1 (ko) 수직 자화 터널 접합을 이용한 고용량 엠램

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4572101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250