KR20060048867A - 보텍스 자기 랜덤 액세스 메모리 - Google Patents

보텍스 자기 랜덤 액세스 메모리 Download PDF

Info

Publication number
KR20060048867A
KR20060048867A KR1020050068947A KR20050068947A KR20060048867A KR 20060048867 A KR20060048867 A KR 20060048867A KR 1020050068947 A KR1020050068947 A KR 1020050068947A KR 20050068947 A KR20050068947 A KR 20050068947A KR 20060048867 A KR20060048867 A KR 20060048867A
Authority
KR
South Korea
Prior art keywords
layer
mtj
magnetic
conductive line
vortex
Prior art date
Application number
KR1020050068947A
Other languages
English (en)
Other versions
KR100875383B1 (ko
Inventor
타이 민
이민 구오
보강 왕
Original Assignee
헤드웨이 테크놀로지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헤드웨이 테크놀로지스 인코포레이티드 filed Critical 헤드웨이 테크놀로지스 인코포레이티드
Publication of KR20060048867A publication Critical patent/KR20060048867A/ko
Application granted granted Critical
Publication of KR100875383B1 publication Critical patent/KR100875383B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Steering Control In Accordance With Driving Conditions (AREA)
  • Reciprocating, Oscillating Or Vibrating Motors (AREA)

Abstract

자유층 및 기준층이 시계 방향 및 반시계 방향 회전으로 형성되는 보텍스 자화 상태를 갖는 MTJ가 개시되어 있다. MTJ는 종횡비가 작은 타원형이며, 자기층들은 플럭스 클로저 구성(flux closure configuration)을 용이하게 하기 위하여 C, N, B, Zr, Ta, Pt, Nb 또는 Hf 중 하나인 도펀트를 갖는다. 보텍스 자화는 자기층의 잔여 자화에 반대 방향으로 역 자계를 인가함으로써 유도된다. 반강자성층은 보텍스 상태가 인접한 기준층 내에 유도된 후에 AFM 상으로 설정된다. 자유층의 보텍스 상태를 스위칭하는 것은 보텍스를 깨뜨리기 위해 제 1 방향으로 제 1 필드를 인가하고, 반대 스핀의 보텍스가 유도되는 임계 지점에 역 방향으로 더 작은 제 2 필드를 인가하는 것을 수반한다.
MTJ, MRAM, 자유층, 기준층, 반강자성층, 보텍스 상태, 종횡비, 자기층

Description

보텍스 자기 랜덤 액세스 메모리{Vortex magnetic random access memory}
도 1은 MTJ들이 제 1 도전층과 제 2 도전층 사이에 끼워지는 종래의 MRAM 구조를 도시하는 단면도.
도 2는 MTJ 구조 내의 다양한 층들을 도시한 도 1의 MTJ의 확대도.
도 3은 MTJ가 제 1 도전층과 제 2 도전층 사이에 형성되고 절연층에 인접한 측벽들을 갖는 본 발명의 MRAM 구조의 단면도.
도 4는 장축 및 단축이 있는 타원형을 갖는 도 3의 MTJ의 상면도.
도 5는 동일한 장축을 따라 접합되는 2개의 반 타원들의 조합에 의해 타원이 형성되는 본 발명의 MTJ의 대안적 실시예의 상면도.
도 6은 제 1 및 제 2 도전층들에 대한 위치를 도시한 도 3의 MTJ의 상면도.
도 7은 자유층 및 기준층 내의 보텍스 회전이 MTJ의 낮은 저항 상태 및 높은 저항 상태를 결정하는 방법을 도시한 도면.
도 8a, 도 8b, 도 9a 및 도9b는 자기층 내의 초기 자화 방향에 의해 보텍스의 회전 방향이 결정되는 방법을 도시한 컴퓨터 시뮬레이션.
도 10 및 도 11은 x축을 따라 제 1 필드를 인가하고 x축을 따라 더 작은 역 필드를 인가함으로써, 자유층 내의 보텍스 방향을 한 방향에서 반대 방향으로 스위칭하는 방법을 설명하는 도면들.
도 12는 MTJ의 기준층 내의 보텍스 자화 상태를 도시한 컴퓨터 시뮬레이션.
도 13 내지 도 16은 보텍스 회전 방향을 한 방향에서 반대 방향으로 스위칭하는 다양한 단계들에서 자유층 내의 자화 상태들을 도시한 도면.
본 발명은 MRAM 셀 구조에 관한 것이며, 특히 자유층 및 기준층이 자화의 보텍스 상태를 갖는, 종횡비가 작은 타원형의 자기 터널 접합(MTJ)에 관한 것이다. 결과로서 생긴 플럭스 클로저 구조(flux closure configuration)는 조밀한 어레이들을 위한 더 작은 MRAM 셀을 허용한다.
메모리 저장 장치로서 MTJ를 포함하는 자기 랜덤 액세스 메모리(MRAM)는 미래의 메모리 응용들을 위해 고밀도, 고속(1 내지30ns 판독/기록 속도) 및 비휘발성 솔루션을 제공하기 위한 강력한 후보이다. MRAM 어레이는 일반적으로, 수평면 상의 평행의 제 1 도전 라인들의 어레이와, 상기 제 1 도전 라인들의 수직 방향으로 위로 이격되어 형성된 제 2 수평면 상의 평행한 제 2 도전 라인들의 어레이로 이루어져 있으며, MTJ는 제 1 도전 라인과 제 2 도전 라인 사이의 교차점에 삽입되어 있다. 제 1 도전 라인은 워드 라인이고 제 2 도전 라인은 비트 라인이며, 그 반대로도 가능하다. 대안적으로, 제 1 도전 라인은 하부 전극인 구분된 라인(sectioned line)이 될 수 있다. 통상적으로, 제 1 도전 라인들의 어레이보다 아래에 트랜지스터들 및 다이오드들을 포함하는 다른 장치들이 있다.
MTJ는 층들의 스택으로 이루어져 있고, 상기 스택은 터널 장벽층이라 불리는 Al2O3 또는 AlNXOY와 같은 얇은 비자기 절연층에 의해 2개의 강자성층들이 분리되는 구성이다. 강자성층들 중 하나는, 자화(자기 모멘트) 방향이 사전 설정된 방향을 따라 다소 균일하고, 인접한 반강자성(AFM; anti-ferromagnetic) 고정층(pinning layer)과의 교환 결합에 의해 고정되는 피고정층(pinned layer)이다. 제 2 강자성층은, 자화 방향이 외부 자계들에 의해 변경될 수 있는 자유층(free layer)이다. 자유층의 자화 방향은, 도전 라인들을 통해 전류들을 통과시킴으로써 발생될 수 있는 외부 자계들에 응답하여 변경될 수 있다. 자유층의 자화 방향이 피고정층의 자화 방향과 평행할 때, 자유층 및 피고정층의 자화 방향이 반평행(anti-parallel)할 때보다 절연층(터널 장벽)을 가로지르는 터널링 전류에 대한 저항이 더 낮다. MTJ는 2개의 상이한 자기 상태들 중 하나를 가짐으로써 정보를 저장한다.
판독 동작에 있어서, 통상적으로 평면에 수직인 전류(CPP; current perpendicular to plane) 구성에서 MTJ를 통해 흐르는 감지 전류를 통해 MTJ의 자기 상태(저항 레벨)를 감지함으로써 정보가 판독된다. 기록 동작 동안, 비트 라인 전류 및 워드 라인 전류를 인가하는 결과로서 외부 자계들을 발생시켜 적절한 어느 한 상태로 자기 상태를 변경함으로써 정보가 MTJ에 기록된다. 선택적으로 기록되는 셀들은 비트 라인 및 워드 라인 둘 다로부터 자계들에 영향을 받고, 인접한 셀들(반선택된 셀들; half-selected cells)은 비트 라인 또는 워드 라인 필드에만 노출된다. 자유층의 스위칭 필드에 영향을 미치는 MTJ 크기 및 형상의 변동들 (variations)로 인해, 반선택된 셀 내의 자기 상태는 선택된 셀에 기록될 때 바람직하지 않게 변경될 수 있다.
소거에 대해 데이터(자기 상태)를 보존하기 위해, 평면내 자기 이방성은 저장 자기층 내에서 충분히 강력해져야 한다. 현행 설계들은 직사각형, 타원형, 눈(eye) 및 다이아몬드형 패턴들을 포함하는 형상 이방성에 기초한다. 이러한 설계들이 갖는 문제는 형상, 종횡비, 및 MTJ 셀 크기에 매우 의존하고, 따라서 셀 패터닝 처리들로 인해 변형되는 셀 형상 및 에지 형상에 매우 민감하다는 점이다. 따라서 MTJ 셀 차이들은 스위칭 필드를 매우 가변적이고 제어하기 어렵게 한다.
현재의 DRAM, SRAM 및 플래시 기술들에 맞서기 위해, MRAM 셀 크기는 서브-마이크론 치수(sub-micron dimension)이어야 한다. 그러나 서브-마이크론 셀 크기들에 대해, 열 동요(thermal agitation)는, 특히 반선택된 셀들에 대해 랜덤하게 셀 자화를 스위칭할 수 있다. 반선택된 셀들의 열 동요를 방지하기 위하여, 더 큰 자기 이방성이 요구되며, 이것은 매우 높은 기록 전류를 요구하여 MRAM이 높은 전류 및 전력 소모로 인해 다른 기존의 기술들에 대해 비경쟁적이 되게 한다. 따라서 고밀도 및 고속 응용들에 유용한 MRAM을 만들기 위해 더 높은 자기 이방성을 제공하는 대안 수단이 요구된다.
도 1을 참조하면, 2개의 MTJ들(4)을 구비한 2개의 인접한 MRAM셀들로 이루어진 종래의 MRAM 어레이(1)가 도시되어 있다. 제 1 도전층을 가진 기판(2)이 있으며, 이 예에서는 기판(2)은 제 1 도전층 내에 형성된 하부 전극들(3)을 포함한다. 각 하부 전극(3)은 위에 있는 MTJ(4)를 접촉하며, MTJ(4)는 절연층(5)에 의해 측면 들이 둘러싸인다. 이 예에서, MTJ들(4)의 상부와 접촉하는 제 2 도전층 내에 비트 라인(6)이 있다. 통상적으로, 제 2 절연층(7)은 비트 라인(6)을 포함하는 제 2 도전층 상에 침착된 후 화학 기계 연마(CMP) 공정으로 평탄화된다. 워드 라인들의 어레이가 될 수 있는 제 3 도전층(9)은 제 2 절연층(7) 상의 제 3 절연층(8) 내에 형성된다. 판독 또는 기록 동작들을 위한 특정 MTJ들을 선택하기 위해 사용되는 다른 회로(도시되지 않음)가 있다.
도 2를 참조하면, 하부 전극(3) 상에 형성된 NiFeCr와 같은 하나 이상의 하부 시드층들(bottom seed layers; 10)을 포함하는 층들의 스택인 통상적인 MTJ(4)가 도시되어 있다. 다음에, 예컨대 PtMn일 수 있는 반강자성(AFM) 고정층(11)이 시드층(10) 상에 침착된다. 기준층으로서도 또한 알려진 강자성 "피고정(pinned)"층(12)이 AFM층(11)상에 있으며, 이 피고정층은 CoFe 층들을 포함하는 다중층들의 복합일 수 있다. Z피고정층(12) 상에 있는 터널 장벽층(13)은 일반적으로 Al2O3과 같은 절연 재료로 이루어져 있다. 터널 장벽층(13) 위에는, 예컨대 NiFe를 포함하는 다른 복합층일 수 있는 강자성 "자유(free)"층(14)이 있다. MTJ 스택의 상부에는 하나 이상의 캡층들(cap layers; 15)이 있다. 단 하나의 캡층이 이용되는 구성에 있어서, 캡층(15)은, 후속적으로 형성된 비트 라인(6)에 전기 접촉을 이루기 위한 Ru와 같은 도전 재료로 이루어져 있다. 이 MTJ 스택은 소위 하부 기준층 구성을 갖는다. 대안적으로, MTJ 스택은 자유층이 시드층 위에 형성되고 그 후에 터널 장벽, 기준층, AFM층 및 캡층을 후속적으로 형성하는 상부 기준층 구성을 가질 수 있다.
미국 특허 제6,654,278호에서, MTJ의 기준 자기 영역 내에서 영(0)의 순 자기 모멘트를 갖는 자화 보텍스를 형성하기 위한 공정이 이용된다. 인가된 자계는 비트 이지 축(bit easy axis) 또는 순 인가 필드에 수직인 방향으로 보텍스 중심을 이동시킨다.
미국 특허 제 6,269,018호에는, 자유층 및 피고정층의 형상이 대략 원형(등방성)이고 보텍스 형태의 자화를 갖는 MTJ 장치가 개시되어 있다. 기록 전류가 MTJ를 통해 흐를 때, 자유층의 자화 보텍스 상태를 제 1 미리 결정된 방향성(handedness)으로부터 제 2 미리 결정된 방향성으로 변경하는 자체 필드(self-field)가 생성된다.
미국 특허 출원 공개 번호 제2004/0021539호에는, 강자성 재료의 폐루프가 반대 반향(opposite sense) 자기 도메인들의 짝수를 갖는 자기 소자가 개시되어 있다. 데이터 저장을 위해, 노치들(notches)을 갖는 2개의 원형 루프들은 하나 위에 다른 하나가 있게 적층되고, 한 루프의 도메인들은 제 2 루프의 도메인에 평행 또는 반평행한다.
미국 특허 출원 공개 번호 제2002/196658호에는, 저장 소자의 원형 제 1 자기막 내에 스핀 보텍스가 형성되고, 스핀 보텍스의 중심에서 수직 자화가 발생된다. 제 2 자기막은 상면 및 하면에 수직인 자화를 가진다.
미국 특허 제6,266,289호에는, 2개 또는 4개의 전류 도전 바이어스 버스바(busbar) 사이에 환상면(toroid) 소자가 삽입된 환상면 판독 및 기록 방법이 개시되어 있다. 버스바들 중 하나는 보텍스 자계를 발생하기 위해 환상면 소자의 축 개 구부로 연장하고 제 2 버스바는 보텍스 필드에 대해 횡단하는 자계를 발생한다.
본 발명의 하나의 목적은, 자유층 및 기준층이 보텍스 자화를 갖는 타원형 MTJ에 기초하는 MRAM 셀 구조를 제공하는 것이다.
본 발명의 다른 목적은, 제 1 방향으로 제 1 자계를 인가하고 제 1 방향에 반대 방향으로 제 2 자계를 인가하는 것을 수반하는 제 1 목적에 따라 자유층 및 기준층 내에 보텍스 자화를 형성하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 자유층 내의 보텍스 자화를 제 1 회전 방향에서 제 2 회전 방향으로 스위칭하는 방법을 제공하는 것이다.
제 1 목적은, 제 1 도전 라인과 제 2 도전 라인 사이에 MTJ가 형성되는 MRAM 셀 구조로서, 제 2 도전 라인은 제 1 도전 라인과 교차하는, 상기 MRAM 셀 구조로 달성된다. MTJ는 유리하게 플럭스 클로저 구성을 가진 타원형이다. 달리 말하면, MTJ는 측벽, 상부 및 하부가 타원형으로 형성된다. 한 실시예에서, 측벽 형상을 결정하는 타원의 종횡비(장축 길이/단축 길이)는 3보다 작다. 대안적으로, 타원은 단축들과 크기가 같지 않고 동일한 장축을 따라 접합되는 2개의 반 타원들의 조합에 의해 표현된 형상을 갖는다. 이 경우, 타원의 전체 폭 대 장축의 비는 5보다 작다. 바람직하게, 제 1 도전 라인의 폭 및 제 2 도전 라인의 폭은 MTJ 셀의 가로 치수(폭)의 50%보다 더 크다.
MTJ는 제 1 도전 라인 상에 형성된 시드층이 될 수 있는 하층을 갖는다. 반강자성(AFM) 고정층은 시드층 상에 형성되고 기준(피고정)층은 AFM층상에 배치된 다. 기준층 위에는 터널 장벽층, 자유층 및 캡핑층이 후속적으로 형성된다. 한 실시예에서, 기준층은 시계 방향 회전으로 고정된 자화 보텍스를 가지고, 자유층은 시계 방향 회전(낮은 저항 상태) 또는 반시계 방향 회전(높은 저항 상태) 중 어느 하나로 형성된 자화 보텍스를 가진다. 선택적으로, 기준층은 반시계 방향 회전으로 고정된 자화 보텍스를 가지고 자유층은 반시계 방향 회전(낮은 저항 상태) 또는 시계 방향 회전(높은 저항 상태)으로 형성된 자화 보텍스를 가진다. 자유층 내의 자화 보텍스의 회전은 제 1 방향으로 제 1 축을 따라 외부 자계를 인가함으로써 변경될 수 있으며, 이는 보텍스를 깨뜨리고 제 1 축을 따라 일반적으로 정렬된 잔여 자화를 남겨둔다. 그 다음, 보텍스 자기 상태를 유도하기 위하여 더 작은 역 자계가 제 1 방향에 반대인 제 1 축을 따라 인가된다. 일단 역 필드가 제거되면, 2개의 자계들이 인가되기 전에 존재하는 것과 반대의 회전을 가진 보텍스 구성에 잔여 자화가 남아 있다.
순 자기 모멘트가 본질적으로 영이 되는 보텍스 자화를 형성하는 방법이 개시된다. 자유층 내의 자화의 보텍스 상태는 2개의 반 타원들의 조합에 의해 형성된 이전에 개시된 타원형과 같은 셀 형상의 대칭을 깨뜨림으로써 달성된다. 먼저, 높은 자계가 인가되어 제 1 축을 따라 자유층 내의 자화 방향을 정렬시킨다. 형상 비대칭은, "C" 상태라 불리는 타원 형상의 자유층의 두 단부들에서 곡선을 이루는 잔여 자화를 유발한다. 작은 역 자계가 인가되면, "C" 상태는 보텍스 상태를 포함한다. 예를 들면, 자화는 높은 필드에 의해 +x 방향을 따라 설정되고, -x 방향으로 인가된 더 작은 역 자계는 시계 방향으로 보텍스 회전을 형성한다. 한편, 자화가 높은 필드에 의해 -x 방향을 따라 초기에 설정된다면, +x 방향으로 인가된 더 작은 역 자계는 반시계 방향으로 보텍스 회전을 유발할 것이다.
기준층에 대해, 자화 보텍스는 다음의 방식으로 발생된다. 보텍스는 특정 임계 온도보다 위의 온도를 인가함으로써 정착(고정)되어, AFM 층이 상자성 상(phase)으로 있고 보텍스 고정 방향을 설정하기 위하여 냉각된다. PtMn AFM층의 경우에, MTJ는 반강자성 상으로 PtMn을 어닐링하지 않고 의도된 타원형을 제공하기 위해 패터닝된다. PtMn의 어닐링 온도에서, 보텍스 상태는 기준층 내에 포함되고, PtMn층은 AFM 상으로 변경된다. 보텍스 상태는 교환 결합 상수(exchange coupling constant)를 감소시키는, C, N, B, Ta, Pt, Zr, Nb 또는 Hf 중 하나 이상으로 이루어진 도펀트를 부가함으로써 자유층 및 기준층 내에 더욱 쉽게 포함된다.
본 발명은 자유층 및 기준층이 보텍스 자화 상태를 갖는 MTJ에 기초한 MRAM 구조이며, 보텍스 자화 상태는 제 1 방향으로 제 1 자계를 인가하고 반대 방향으로 더 작은 자계를 인가함으로써 유도 및 스위칭되는 약 0의 순 자기 모멘트 가진다. 도면들은 예의 방식으로 제공되며, 본 발명의 범위를 제한하는 것으로 의도되지 않는다. 단 하나의 MRAM 셀이 도면들 상에 도시되었지만, MRAM 칩 상에 다수의 로우들(rows) 및 컬럼들(columns)을 갖는 어레이 내에 복수의 MRAM 셀들이 있음을 안다. 예시적 실시예가 하부 스핀 밸브 구성을 가진 MTJ에 관련되지만, 당업자는 본 발명이 상부 스핀 밸브 구성에도 또한 적용됨을 인식할 것이다.
도 3을 참조하면, 구조(21)를 포함하는 MRAM 구조(20)의 일부가 도시되어 있 으며, 구조(21)는 실리콘 또는 본 발명의 분야에 사용되는 다른 반도체 구조가 될 수도 있다. 구조(21)는 통상적으로 트랜지스터들 및 다이오드들과 같은 다른 장치들을 포함한다. Cu와 같은 전기 도전 재료로 이루어진 제 1 도전 라인(22)은 구조(21) 상에 널리 공지된 기술에 의해 형성되며, 5000옹스트롬보다 작은 두께를 갖는 것이 바람직하다. 통상적으로, 제 1 도전 라인(22)은 제 1 절연층(도시되지 않음)과 동일 평면이며 제 1 도전 라인들의 어레이 내에 형성된다. 제 1 도전 라인들의 어레이는 평행 워드 라인들, 평행 비트 라인들 또는 구획 라인들(sectioned lines)로 이루어질 수 있다. 각각의 제 1 도전 라인(22)은 NiFe, CoFe, CoNiFe, 또는 다른 Co, Ni 또는 Fe 합금들과 같은 자기층을 가진 측면들 및 하부 상에 클래딩될 수 있으며, 이들은 종래 방식으로 형성된다. 후속적으로 형성된 자유층(27)에 면한 제 1 도전 라인(22)의 상부는 클래딩되지 않는다. 자기 클래딩층의 두께는 약 10 내지 5000옹스트롬이다.
MTJ(30)는 당업자에게 공지된 방법에 의해 제 1 도전 라인(22) 상에 형성된다. 일반적으로 층들의 MTJ 스택은 제 1 도전 라인들의 어레이 상에서 제 1 절연층에 인접하여 스퍼터 침착되고(sputter deposit), 제 1 도전 라인들 상에 복수의 MTJ들을 발생하기 위해 패터닝 및 에칭 시퀀스가 뒤따르며, 각각의 MTJ는 상부, 하부 및 측벽을 갖는다. 후속적으로, 실리콘 산화물 또는 낮은 k 유전체 재료로 이루어진 제 2 절연층(29)은 MTJ들을 덮기 위해 침착되며, 그 후에 MTJ(30)의 상면(28a)과 동일 평면이 되도록 평탄화된다.
MTJ(30) 내의 하층은 통상적으로 NiFeCr과 같은 시드층(seed layer; 23)이 며, 상기 NiFeCr은 후속적으로 형성된 층들 내에서 균일하고 조밀하게 패킹된 성장을 촉진한다. 시드층(23) 위에는 AFM 고정층(pinning layer; 24)이 있으며, 이 AFM 고정층(24)은 한 실시예에서 PtMn이지만, 위에 있는 기준층(25) 내에 자화 방향으로 고정하는데 이용되는 AFM 층으로서 NiMn, OsMn, IrMn, RuMn, PdMn, RuRhMn, 또는 CrPdMn이 이용될 수도 있다. 기준층(25)은 Ni, Co 및 Fe 또는 그 합금들 중 하나 이상으로 구성되는 것이 바람직하며, 약 10 내지 200옹스트롬의 두께를 가진다. 본 발명의 중요한 특징은 기준층(25)이 약 1중량% 내지 40중량%의 농도를 갖고, C, N, B, Zr, Ta, Pt, Nb 또는 Hf 중 하나 이상인 도펀트로 이루어진다. 도펀트는 나중에 더 설명되는 보텍스 자화 상태의 형성을 용이하게 하기 위해 기준층 내의 교환 결합 상수를 감소시키는데 필요하다. 선택적으로, 기준층(25)은 합성 반평행 피고정(SyAP)층이 될 수 있고, 상기 합성 반평행 피고정(SyAP)층은, 약간 상이한 두께들의 CoFe와 같은 2개의 강자성층들이 2개의 강자성층들 사이를 결합하는 강한 반평행 자기를 유지하는 얇은 Ru, Rh, Cr 또는 Cu 결합층에 의해 분리된다. 도펀트는 SyAP 기준층 실시예에서 결합층에 부가되지 않음을 주지한다.
터널 장벽층(26)은 기준층(25) 상에 배치된다. 한 실시예에서, Al층은 기준층 상에 스퍼터 침착되고, 나머지 MTJ층들이 스퍼터 침착되기 전에 약 11 내지 15옹스트롬의 두께를 가진 AlOx로 이루어진 터널 장벽층(26)을 형성하도록 후속적으로 산화된다.
바람직하게 약 10 내지 200옹스트롬의 두께를 가진 터널 장벽층(26) 사에 형성된 자유층(27)이 있으며, 복합층이 될 수도 있다. 기준층(25)과 마찬가지로, 자 유층(27)은 Ni, Co 및 Fe 또는 그 합금 중 하나 이상으로 이루어지며, 약 1중량% 내지 40중량%의 농도를 갖는, C, N, B, Zr, Ta, Pt, Nb 또는 Hf 중 하나 이상의 도펀트를 갖는다. 더욱이 자유층(27)은 합성 반강자성(SAF)층이 될 수 있으며, 상기 합성 반강자성(SAF)층에서 NiFe와 같은 2개의 강자성층들은 Ru, Rh, Cu 또는 Cr 결합층에 의해 분리된다. 대안적으로, 자유층(27)은 제 1 강자성층이 비강자성 금속 스페이서를 통해 제 2 강자성층에 반평행 정자기적으로(magneto statically) 결합되는 복합층이 될 수 있다. Cr, Ta, Ag, Au, Zr NiCr 또는 NiFeCr과 같은 금속 스페이서는 2개의 강자성층들 사이의 자화의 교환 결합을 방지하기 위하여 적당한 두께를 갖는다. 자유층이 SAF 구성을 가질 때, 터널 장벽층(26)에 인접한 제 1 강자성층은 한 방향으로의 보텍스 회전을 가지고, 제 2 강자성층은 반대 방향으로의 보텍스를 가져서 자유층의 약 0의 순 자기 모멘트를 유발한다.
MTJ(30) 내의 상층은 두께가 약 50 내지 400옹스트롬이고, Cu, Ru와 같은 도전 재료 또는 상부 Ru층을 가진 복합층인 것이 통상적인 캡층(28)이다.
제 2 도전 라인(31)은 종래의 방법으로 상면(28a) 상에 제 2 절연층(29)에 인접하여 형성되며, 평행 비트 라인들 및 평행 워드 라인들로 구성된 제 2 도전 라인들의 어레이의 일부이다. MTJ(30)와 유사한 MTJ는 제 2 도전 라인 및 제 1 도전 라인 사이에서 제 2 도전 라인이 제 1 도전 라인과 교차하는 각각의 위치에 형성된다. MRAM 내의 제 1 및 제 2 도전 라인들이 널리 공지된 처리 또는 비상감 방법(non-damscene method)에 의해 형성될 수 있음을 알아야 하며, 상기 방법은 기판 상에 시트 금속막이 침착되고 도전 라인들을 형성하도록 패터닝된다. 당업자가 알 고 있는 바와 같이, 제 2 도전 라인(31)은, 자기층에 의해 상부 및 측면들 상에 클래딩되는 Cu와 같은 전기 도전 재료로 이루어질 수 있다. 전기 도전 재료의 두께는 5000옹스트롬보다 더 작은 것이 바람직하다. 상면(28a)에 면한 제 2 도전 라인(31)의 하부는 자기 클래딩층에 의해 덮이지 않는다. 이를 설명하기 위해, 제 2 도전 라인은 이후 비트 라인(31)이라 칭해질 것이며, 제 1 도전 라인은 이후 워드 라인(22)이라 칭해질 것이다. 한 양상에서, 비트 라인(31)은 워드 라인(22)에 직교하여 정렬된다. 판독 동작에 있어서, 감지 전류는 워드 라인(22)과 비트 라인(31) 사이의 z-축을 따라 MTJ(30)를 통해 향하게 된다.
도 4를 참조하면, MTJ의 상면(28a)의 상면도가 도시되어 있다. MTJ(30) 내의 층들 각각은 상면(28a)과 동일한 형상을 가짐을 알아야 한다. 한 실시예에서, 상면(28a)은 장축(32)이 x축을 따라 형성되고 길이 c를 가지는 타원형이다. 단축(33)은 y축을 따라 형성되며 길이 d를 가진다. 바람직하게, c/d비는 약 3보다 작다. 따라서 MTJ(30)는 타원형 측벽, 상면(28a), 하부로 이루어지며, 상면과 하면 사이의 두께는 일반적으로 약 50 내지 1000옹스트롬이다. 예시적 실시예에서 장축이 x-축과 일치하고 단축이 y-축과 일치하지만, x 및 y축의 지시는 전환될 수 있다. 달리 말하면, 장축은 y-축을 따라 형성될 수 있고 단축은 x-축을 따라 형성될 수 있다.
도 5를 참조하면, MTJ의 상면(28a)이 x-축을 따라 길이 b로 형성된 장축(36)을 갖는 비대칭 타원의 형상으로 있는 대안적 실시예가 도시되어 있다. 타원은 단축들(34, 35)이 치수들 e1 및 e2(여기서 e1 >e2이고 e1 + e2는 비대칭 타원의 총 폭 e와 같음)를 각각 갖는 2개의 반 타원들(도시되지 않음)의 조합이다. 2개의 반 타원들은 x-축을 따라 결합된다. 이 경우, 폭 e에 대한 길이 b의 비는 약 5보다 작은 것이 바람직하다. 선택적으로, 장축(36)은 y-축을 따라 형성될 수 있고, 단축들(34, 35)은 x-축을 따라 형성될 수 있다.
도 6을 참조하면, MTJ(30) 내의 클래딩층(28)의 사면(28a)의 상면도는 워드 라인(22) 및 비트 라인(31)에 대해 도시되어 있다. 통상적으로 비트 라인(31)과 동일 평면으로 형성되는 절연층은 제 2 절연층(29)을 드러내기 위해 제거되었다. 바람직하게, 워드 라인(22)의 폭 w1은 MTJ(30)와 상면(28a)의 폭 d의 50%보다 크다. 비트 라인(31)의 폭 w2는 상면(28a)의 폭 d보다 더 큰 것이 바람직하다. 통상적으로, 폭 d 및 길이 c는 5미크론보다 더 작다.
도 4, 도 5에 도시된 전술된 타원형들 둘 다는 시계 방향 회전 또는 반시계 방향 회전을 가진 보텍스 자화 상태가 기준층(25) 및 자유층(27) 내에 형성되도록 허용한다. 보텍스 형성 방법은 나중 부분에 설명될 것이다. 도 7을 참조하면, 기준층(25)이 시계 방향 회전의 보텍스 자화(40)를 가지고 자유층(27)이 시계 방향의 보텍스 자화(41)를 가져서 낮은 저항 상태 "0"을 유발하는 실시예가 도시된다. 선택적으로, 기준층(25) 및 자유층(27) 모두는 낮은 저항 상태를 생성하기 위해 반시계 방향 회전의 보텍스 자화를 가질 수 있다. 또한 도 7에 도시된 바와 같이, 기준층이 시계 방향 회전의 보텍스 자화(40)를 가지고 자유층(27)이 반시계 방향 회전의 보텍스 자화(42)를 가져서, 높은 저항 상태 "1"를 갖는 구성이 도시된다. 당업자는 동일한 높은 저항 상태가, 기준층 및 자유층이 반시계 방향 및 시계 방향 회 전 각각의 보텍스 자화들을 갖는 경우를 유발함을 인식할 것이다. 모든 경우, 플럭스 클로저 구성은 MTJ의 에지에서의 변경들을 발생하지 않도록 하여 달성된다.
본 발명의 자유층의 스위칭 거동(behavior)은 형상 이방성보다, 교환 결합 상수 및 Mst(자기 플럭스 포화 x 두께값)와 같은 고유막 성질들에 더욱 의존한다. 따라서 형상 이방성에 기초한 종래의 MTJ에 비해 훨씬 더 높은 보자력이 얻어진다. 더욱이, 본 발명에 따른 높은 보자력 및 타원형을 갖는 강자성층을 구비한 MTJ는 매우 밀집한 MRAM 어레이들에 요구되는 더 작은 MRAM 셀이 형성되게 한다. 부가적으로, 본 발명에 의해 제공되는 더 높은 보자력은 저장된 비트 안정도를 향상시키고 기록 동작 동안 반선택된 MTJ 셀들에 대한 소거의 저항을 충분히 증가시킨다. 더욱이, 종횡비가 작은 타원의 MTJ는 처리를 용이하게 하고 더 높은 밀집 어레이들에 대해 이상적이다.
도 8a 및 도 8b에서, 자유층(27)의 보텍스 자화가 어떻게 형성되는지를 설명하기 위한 컴퓨터 시뮬레이션이 보이고 있다. 자유층 내의 복수의 작은 화살표들은 기판(21)에 평행한 수평면에서 다양한 (x, y) 좌표들의 자화 방향을 표현한다. x-축은 타원형 자유층의 장축을 따르는 방향으로서 정의되고, y-축은 자유층의 단축을 따르는 방향으로서 정의된다. 이들 도면들에서, 단축에 대한 장축의 비는 1.5이고 자유층(27)의 두께는 600emu/cc의 Ms값을 가진 80옹스트롬이다. 시뮬레이션(60; 도 8a)에서, 자유층(27)의 자화 방향(50)은 +x 방향으로 약 100 내지 250에르스텟의 제 1 자계를 인가함으로써 +x축을 따라 초기에 설정된다. 잔여 자화가 일반적으로 x 축에 평행하게 지시되지만, "C" 상태라 불리는 자유층의 각 단부에서 자화의 약간의 곡선이 있다. 다음, 보텍스 자화는 제 1 필드보다 더 작고 -x 방향으로 인가되는 제 2 자계를 인가함으로써 유도된다. 시뮬레이션(61; 도 8b)은 -x 방향으로 75에르스텟의 크기를 가진 제 2 필드를 인가하고 제 2 필드를 제거한 후에 형성된 보텍스 자화(41)를 보여준다. 제 2 필드의 크기가 보텍스 형성을 유도하는 값(핵형성 필드)에 도달하는 것이 중요하다. 제 2 필드가 제거된 후에, 보텍스 자화(41)는 시계 방향 회전으로 유지된다. 제 1 및 제 2 필드들이 인가되는 동안의 시간 길이는 중요하지 않음을 주의한다.
도 9a 및 도 9b에서, 컴퓨터 시뮬레이션들은 보텍스 자화의 반시계 방향 회전이 자유층(27)에서 어떻게 형성되는지를 설명한다. 시뮬레이션(62; 도 9a)에서, 자유층(27)의 자화 방향(51)은 -x 방향으로 약 100 내지 250에르스텟의 제 1 자계를 인가하고 제 1 필드를 제거함으로써 -x 축을 따라 초기에 설정된다. 소위 "C" 상태는 자유층의 각 단부에서 발생한다. 다음, 보텍스 자화는 제 1 필드보다 더 작은 제 2 자계를 +x 방향으로 인가함으로써 유도된다. 시뮬레이션(63; 도 9b)은 +x 방향으로 75에르스텟의 크기를 가진 제 2 필드를 인가하고 제 2 필드를 제거한 후에 형성된 보텍스 자화(42)를 보여준다. 제 2 필드의 크기는 보텍스 형성을 유도하는 핵형성 필드인 임계값에 도달하는 것이 중요하다. 제 2 필드가 제거되면, 보텍스 자화(42)는 반시계 방향으로 유지된다.
도 10을 참조하면, x-축이 인가된 자계이고 y-축이 저항에 등가인 자계 응답인 컴퓨터 모델링 도면으로 스위칭 메커니즘이 도시되어 있다. 이 실시예에서, 자유층(27)은 도 9b에 표시된 반시계 방향의 보텍스 자화를 가지고, 기준층(25)은 컴 퓨터 시뮬레이션(64; 도 12)에 의해 표시된 시계 방향으로 고정된 보텍스 자화를 가진다. 지점 A에서 시작하여, MTJ는 높은 저항 상태에 있다. MTJ는 자유층(27)의 보텍스 회전을 스위칭함으로써 지점 E에서 낮은 저항 상태로 변경된다. 이 절차는 워드 라인(22) 및 비트 라인(31)의 전류들에 의해 제공되는 +x 방향으로 제 1 자계를 인가하는 것을 수반한다. 제 1 필드의 크기는 제 1 단계에서 지점 B까지 곡선(71)을 따라 증가된다. 결과적으로, 보텍스(42a)는 상향 이동되어(제 1 필드에 직교), 더 많은 자화들이 컴퓨터 시뮬레이션(65; 도 13)에 도시된 x-축으로 평행하게 배향된다. 제 1 필드가 임계 지점 B를 넘어 증가할 때, 보텍스(42a)는 깨지고 자화 방향은 일반적으로 컴퓨터 시뮬레이션(66; 도 14)에 의해 도시된 +x 방향에 있다. 제 1 필드가 제거된 후에(곡선 72), 잔여 자화(지점 C)는 +x 방향으로 정렬되지만 시뮬레이션(67; 도 15)에 의해 표시된 "C" 상태에 있다. 다음에, -x 방향으로 더 작은 제 2 자계가 인가된다. 곡선(73)은 제 2 필드로서 저항 변경들이 어떻게 증가되는지를 보여준다. 제 2 임계 지점 D에서, 시계 방향 회전의 보텍스 자화(41a)는 자유층(27; 도 16)에서 유도되다. 제 2 필드가 제거된 후에, 잔여 자화는 곡선(74)을 따라 보텍스 구성을 유지하고, 지점 E에서 낮은 저항 상태에 도달한 후에도 여전히 시계 방향 회전을 갖는다. 보텍스(41a)는 제 2 필드가 낮은 에너지 상태로 두기 위해 제거된 후에 y-축을 따라 이동할 것이다.
예시적 실시예에서, 자유층(27)이 80옹스트롬의 두께를 가지고 600emu/cc의 Ms값을 가질 때, 임계 지점 B는 156에르스텟이고 제 2 임계 지점 D는 -60에르스텟(Oe)이다. 당연히, 임계 지점값들 B, D는 자유층의 Ms값, 두께 및 형상에 의존하여 가변할 수 있다. 실제 동작에서, 제 1 필드는 통상적으로 156Oe보다 더 크거나 같게 인가되고 지점 B로 증가(ramp)하지 않음을 이해한다. 마찬가지로, 제 2 필드는 증가 프로그램 없이 -60Oe의 값으로 즉시 인가된다. 통상적으로, 제 1 필드 및 제 2 필드는 약 1 내지 100나노초의 기간 동안 안가된다. 더욱이, 제 1 필드와 제 2 필드 사이의 지연 시간은 중요하지 않고, 0 내지 약 10나노초로 가변할 수 있다.
도 11을 참조하면, MTJ가 낮은 저항 상태에서 높은 저항 상태로 변경되는 컴퓨터 모델링 도면으로 스위칭 메커니즘이 보여진다. 이 실시예에서 자유층(27)은 도 8b에 도시된 시계 방향의 보텍스 자화를 가지고, 기준층(25)은 컴퓨터 시뮬레이션(64; 도 12)에 의해 표시된 시계 방향으로 고정된 보텍스 자화를 가진다. 지점 E에서 시작하여, MTJ는 낮은 저항 상태에 있다. MTJ는 자유층(27)의 보텍스 회전을 스위칭함으로써 지점 A에서 높은 저항 상태로 변경된다. 이 절차는 워드 라인(22) 및 비트 라인(31)의 전류들에 의해 제공되는 -x 방향으로 제 1 자계를 인가하는 것을 수반한다. 통상적으로 증가 프로그램이 이용되지 않고, 지점 F의 것보다 같거나 더 큰 값을 가진 제 1 필드가 즉시 인가되지만, 제 1 필드의 크기는 제 1 단계에서 지점 F까지 곡선(75)을 따라 증가할 수 있다. 지점 F에서, 보텍스는 제 1 필드에 직교로 이동하여, 더 많은 자화가 -x 방향으로 x-축에 병행하게 배향되게 한다. 제 1 필드가 임계 지점 F를 넘어 증가할 때, 보텍스는 깨지고 자화 방향은 일반적으로 -x 방향으로 정렬된다. 제 1 필드가 제거된 후에(곡선 76), 잔여 자화(지점 G)는 -x 방향으로 정렬되지만 "C" 상태에 있다. 다음에, +x 방향으로 더 작은 제 2 자계가 인가된다. 곡선(77)은 제 2 필드가 증가됨에 따라 저항이 어떻게 변하는지를 보 여준다. 제 2 임계 지점 H에서, 반시계 방향 회전의 보텍스 자계는 도 9b에 도시되는 것과 유사한 자유층(27)에 유도된다. 제 2 필드는 지점 H보다 같거나 더 큰 값으로 즉시 인가될 수 있다. 제 1 필드와 제 2 필드 사이의 지연 시간은 0 내지 약 10나노초인 것이 바람직하다. 제 2 필드가 제거된 후에, 잔여 자화는 곡선(78)을 따라 보텍스 구성을 유지하고, 지점 A의 더 높은 저장 상태에 도달한 후에도 여전히 반시계 방향 회전을 가진다. 예시적 실시예에서, 임계 지점 F는 -240에르스텟이고, 제 2 임계 지점 H는 +140에르스텟이다. 그러나 임계 지점값들 F, H는 자유층의 Ms값, 두께 및 형상에 의존하여 가변할 수 있다.
보텍스 자계를 스위칭하는 방법은 보텍스 자화를 가진 MTJ가 종횡비가 작은 타원형으로 인해 플럭스 클로저 구성과 더 높은 보자력을 가지기 때문에, 형상 이방성의 종래의 MTJ를 스위칭하는 것보다 신뢰적이고 더욱 선택적이다.
기준층(25)의 보텍스 자화 상태를 고정하는데 있어서 중요한 특징은, 보텍스 형성을 "고정(fix)"하는 위에 있는 AFM층(24)이 어닐링되기 전에 보텍스 자화가 발생되어야한다는 점이다. AFM층(24)이 예컨대 PtMn으로 이루어질 때, MTJ는 AFM층을 반강자성 상으로 어닐링하지 않고 원하는 형상으로 패터닝된다. 다음에, +x축을 따라 제 1 방향으로 제 1 필드를 인가하고 제 1 방향에 반대인 방향으로 더 작은 크기의 제 2 필드를 인가함으로써 기준층(25)에 보텍스 상태가 유도된다. 그 다음, AFM 상으로 PtMn층 또는 그 등가물을 변경하기 위해 물이 어닐링된다. 이 지점에서, 기준층의 보텍스 상태는 시계 방향 또는 반시계 방향 회전으로 고정된다. 대안적으로, 기준층(25)의 보텍스 상태는 당업자에게 알려진 바와 같이 AFM층(24)의 닐 온도(Neel temperature) 이상으로 기판(21)을 가열하고, 기준층의 보텍스 상태를 동결하기 위해 자계 없이 기판을 냉각하는 단계가 뒤따라 기준층의 보텍스 상태를 포함함으로써 고정될 수 있다.
본 발명이 양호한 실시예를 참조하여 특별히 도시되고 기술되었지만, 당업자는 본 발명의 기술 사상 및 범주를 벗어나지 않고 형태 및 세부사항들의 다양한 변경들이 이루어질 수 있음을 이해할 것이다.
본 발명에 의하면, 자유층 및 기준층이 보텍스 자화를 갖는 타원형 MTJ 상에 기초한 MRAM 셀 구조를 제공함으로써, 결과로서 생긴 플럭스 클로저 구조(flux closure configuration)는 조밀한 어레이들을 위한 더 작은 MRAM 셀을 허용한다.

Claims (54)

  1. MRAM 구조에서 제 1 도전 라인 및 제 2 도전 라인 사이에 형성된 길이 및 폭을 가진 자기 터널 접합(MTJ: magnetic tunnel junction)에 있어서:
    (a) 교환 결합 상수를 낮추기 위한 도펀트를 가진 자유층(free layer)으로서, 상기 자유층은 회전 방향을 가진 보텍스 자화(vortex magnetization)를 갖는 상기 자유층;
    (b) 상기 교환 결합 상수를 낮추기 위한 도펀트를 갖는 기준층으로서, 상기 기준층은 인접한 반강자성(AFM)층에 의해 고정(pinned)되는 회전 방향을 가진 보텍스 자화를 갖는 상기 기준층; 및
    (c) 상기 자유층 및 기준층 사이에 형성된 터널 장벽층을 포함하는, 자기 터널 접합(MTJ).
  2. 제 1 항에 있어서,
    상기 자유층 및 기준층의 상기 회전 방향들은 둘 다 시계 방향 또는 둘 다 반시계 방향이며, 이는 낮은 저항 상태를 생성하는, 자기 터널 접합(MTJ).
  3. 제 1 항에 있어서,
    상기 자유층의 상기 회전 방향은 상기 기준층의 상기 회전 방향에 반대이고, 이는 높은 저항 상태를 생성하는, 자기 터널 접합(MTJ).
  4. 제 1 항에 있어서,
    상기 MTJ의 상기 길이 및 폭은 두께를 가진 타원형 측벽, 상부 및 하부에 의해 정의되며, 상기 하부는 상기 제 1 도전 라인 상에 형성되고, 상기 상부는 상기 제 2 도전 라인에 접촉하고, 상기 측벽 형상을 결정하는 상기 타원은 약 3보다 작은 종횡비(길이/폭)를 가지며, 상기 종횡비에서 장축 치수가 상기 길이이고, 단축 치수가 상기 폭인, 자기 터널 접합(MTJ).
  5. 제 1 항에 있어서,
    상기 MTJ는 두께를 가진 비대칭 타원형 측벽, 상부 및 하부를 가지고, 상기 하부는 상기 제 1 도전 라인 상에 형성되고, 상기 상부는 상기 제 2 도전 라인에 접촉하고, 상기 측벽 형상을 결정하는 상기 비대칭 타원은, 동일한 장축을 갖고 상기 장축을 따라 접합(join)되는 2개의 반 타원들을 조합하여 형성되며, 제 1 반 타원은 제 1 단축 치수를 가지고, 제 2 반 타원은 상기 제 1 단축 치수보다 작은 제 2 단축 치수를 갖는, 자기 터널 접합(MTJ).
  6. 제 5 항에 있어서,
    상기 비대칭 타원은 상기 장축을 따르는 길이와, 상기 제 1 및 제 2 단축 치수들의 총계인 폭을 갖고, 상기 폭 대 길이의 비는 약 5보다 작은, 자기 터널 접합(MTJ).
  7. 제 1 항에 있어서,
    상기 자유층 및 기준층은 Ni, Fe 및 Co, 또는 그 합금들 중 하나 이상으로 이루어지고, 상기 도펀트는, 약 1중량% 내지 40중량%의 농도를 갖는 C, N, B, Zr, Ta, Pt, Nb 또는 Hf 중 하나인, 자기 터널 접합(MTJ).
  8. 제 1 항에 있어서,
    상기 AFM층은 PtMn, NiMn, OsMn, IrMn, RuMn, RhMn, PdMn, RuRhMn 또는 CrPdMn으로 이루어지는, 자기 터널 접합(MTJ).
  9. 제 1 항에 있어서,
    상기 기준층은, Rh, Ru, Cr 또는 Cu로 이루어진 결합층이 2개의 강자성층들 사이에 형성되는 SyAP 구성을 갖는, 자기 터널 접합(MTJ).
  10. 제 1 항에 있어서,
    상기 자유층은, Rh, Ru, Cr 또는 Cu로 이루어진 결합층이 2개의 강자성층들 사이에 형성되는 SAF 구성을 갖는, 자기 터널 접합(MTJ).
  11. 제 1 항에 있어서,
    상기 자유층은, 제 1 강자성층이 비강자성 금속 스페이서(non-ferromagnetic metal spacer)를 통해 제 2 강자성에 반평행 정자기적으로(anti-parallel magneto-statically) 결합되는 복합층(composite layer)인, 자기 터널 접합(MTJ).
  12. 제 1 항에 있어서,
    상기 제 2 도전 라인은 5000옹스트롬들보다 작은 두께를 가지고 MTJ의 폭보다 큰 폭을 갖는 전기 도전성 비자기층으로 이루어진 비트 라인인, 자기 터널 접합(MTJ).
  13. 제 1 항에 있어서,
    상기 제 1 도전 라인은 5000옹스트롬보다 더 작은 두께를 가지고 상기 MTJ 폭의 50%보다 큰 폭을 갖는 전기 도전 재료로 이루어진 워드 라인인, 자기 터널 접합(MTJ).
  14. 제 1 항에 있어서,
    상기 제 2 도전 라인 및 상기 제 1 도전 라인은, 상기 MTJ에 접촉하는 한 측면을 포함하는 4개의 측면들을 각각 가지며, 자기 클래딩층은 상기 MTJ에 접촉하지 않는 3개의 측면들 상에 형성되는, 자기 터널 접합(MTJ).
  15. 제 1 항에 있어서,
    상기 자유층은 약 10 내지 200옹스트롬들의 두께를 가지며, 상기 기준층은 약 10 내지 200옹스트롬의 두께를 갖는, 자기 터널 접합(MTJ).
  16. 기판 상에 형성된 MRAM 구조에 있어서:
    (a) 제 1 수평면 상에 형성된 제 1 도전 라인들의 어레이;
    (b) 상기 제 1 도전 라인들에 직교하는 방향이고, 상기 제 1 수평면에 평행하고 그 위에 형성된 제 2 수평면에 배향된 평행한 제 2 도전 라인들의 어레이; 및
    (c) 상기 제 1 수평면과 상기 제 2 수평면 사이에 배치된 MTJ들의 어레이로서, MTJ는 제 2 도전 라인이 제 1 도전 라인과 교차하는 각각의 위치에 형성되는, 상기 MTJ들의 어레이를 포함하며, 상기 MTJ들은:
    (1) 교환 결합 상수를 낮추기 위한 도펀트를 가진 자유층으로서, 상기 자유층은 회전 방향을 가진 보텍스 자화를 갖는 상기 자유층;
    (2) 상기 교환 결합 상수를 낮추기 위한 도펀트를 갖는 기준층으로서, 상기 기준층은 인접한 반강자성(AFM)층에 의해 고정되는 회전 방향을 가진 보텍스 자화를 갖는 상기 기준층; 및
    (3) 상기 자유층 및 기준층 사이에 형성된 터널 장벽층으로 이루어지는, MRAM 구조.
  17. 제 16 항에 있어서,
    상기 MTJ는 두께를 가진 타원형 측벽, 상부 및 하부에 의해 정의된 길이 및 폭을 가지며, 상기 하부는 상기 제 1 도전 라인 상에 형성되고, 상기 상부는 상기 제 2 도전 라인에 접촉하는, MRAM 구조.
  18. 제 17 항에 있어서,
    상기 측벽 형상을 결정하는 상기 타원은 상기 길이인 장축 치수와 상기 폭인 단축 치수를 가지며, 상기 폭 대 상기 길이의 비는 약 3보다 작은, MRAM 구조.
  19. 제 17 항에 있어서,
    상기 측벽 형상을 결정하는 상기 타원은, 동일한 장축 치수를 갖고 상기 장축을 따라 접합되는 2개의 반 타원들을 조합하여 형성되며, 제 1 반 타원은 제 1 단축 치수를 가지고, 제 2 반 타원은 상기 제 1 단축 치수보다 작은 제 2 단축 치수를 갖는, MRAM 구조.
  20. 제 19 항에 있어서,
    상기 타원은 상기 장축을 따르는 길이와, 상기 제 1 및 제 2 단축 치수들의 총계인 폭을 갖고, 상기 폭 대 길이의 비는 약 5보다 작은, MRAM 구조.
  21. 제 17 항에 있어서,
    상기 MTJ는 약 5미크론보다 작은 길이 및 폭을 갖는, MRAM 구조.
  22. 제 16 항에 있어서,
    상기 자유층 및 기준층은 Ni, Fe 및 Co, 또는 그 합금들 중 하나 이상으로 이루어지고, 상기 도펀트는, 약 1중량% 내지 40중량%의 농도를 갖는 C, N, B, Zr, Ta, Pt, Nb 또는 Hf 중 하나인, MRAM 구조.
  23. 제 16 항에 있어서,
    상기 AFM층은 PtMn, NiMn, OsMn, IrMn, RuMn, RhMn, PdMn, RuRhMn 또는 CrPdMn으로 이루어지는, MRAM 구조.
  24. 제 16 항에 있어서,
    상기 기준층은 Rh, Ru, Cr 또는 Cu로 이루어진 결합층이 2개의 강자성층들 사이에 형성되는 SyAP 구성을 갖는 복합층인, MRAM 구조.
  25. 제 16 항에 있어서,
    상기 자유층은 Rh, Ru, Cr 또는 Cu로 이루어진 결합층이 2개의 강자성층들 사이에 형성되는 SAF 구성을 갖는 복합층인, MRAM 구조.
  26. 제 16 항에 있어서,
    상기 자유층은 제 1 강자성층이 비강자성 금속 스페이서를 통해 제 2 강자성에 반평행 정자기적으로 결합되는 복합층인, MRAM 구조.
  27. 제 16 항에 있어서,
    상기 제 2 도전 라인은 비트 라인이고, 상기 제 1 도전 라인은 워드 라인이며, 각각은 약 5000옹스트롬들보다 작은 두께를 갖는, MRAM 구조.
  28. 제 27 항에 있어서,
    상기 워드 라인 및 비트 라인 중 하나 또는 둘 다는 전기 도전층 상에 형성된 자기 클래딩층으로 이루어지고, 상기 자기 클래딩층은 상기 MTJ에 면한 상기 전기 도전층의 측면을 덮지 않는, MRAM 구조.
  29. 제 17 항에 있어서,
    상기 제 1 도전 라인은 상기 MTJ 폭의 50%보다 큰 폭을 갖고, 상기 제 2 도전 라인은 상기 MTJ 폭보다 큰 폭을 갖는, MRAM 구조.
  30. 제 16 항에 있어서,
    상기 자유층 및 기준층의 회전 방향들은 둘 다 시계 방향 또는 둘 다 반시계 방향이며, 이는 상기 MTJ의 낮은 저항 상태를 생성하는, MRAM 구조.
  31. 제 16 항에 있어서,
    상기 자유층의 회전 방향은 상기 기준층의 회전 방향에 반대이며, 이는 상기 MTJ의 높은 저항 상태를 생성하는, MRAM 구조.
  32. MTJ 내의 자기층의 보텍스 자화 상태를 형성하는 방법에 있어서:
    (a) 제 1 도전 라인이 제 1 축을 따라 형성되는 기판을 제공하는 단계;
    (b) 상기 제 1 도전 라인 상에 MTJ를 형성하는 단계로서, 상기 MTJ는 타원형 측벽, 상면과 하면, 길이와 폭을 가지며, 기준 자기층과 자유 자기층으로 이루어지며, 잔여 자화(remnant magnetization)는 제 1 방향으로 정렬되는, 상기 MTJ 형성 단계;
    (c) 상기 MTJ의 상면에 접촉하고 상기 제 1 축에 직교하는 제 2 축을 따라 형성되는 제 2 도전 라인을 형성하는 단계;
    (d) 상기 제 1 방향에 반대인 제 2 방향으로 역 자계를 생성하는 상기 제 1 및 제 2 도전 라인들에서 전류들을 발생하는 단계로서, 상기 역 자계는 상기 자유 자기층의 보텍스 자화 상태를 유도하는, 상기 전류 발생 단계; 및
    (e) 상기 역 자계를 제거하는 단계를 포함하는, 자화 상태 형성 방법.
  33. 제 32 항에 있어서,
    상기 MTJ 형성 단계는, 상기 잔여 자화를 생성하는 상기 제 1 방향으로 높은 자계를 인가하는 단계를 포함하고, 상기 역 자계는 상기 높은 자계보다 더 작은, 자화 상태 형성 방법.
  34. 제 32 항에 있어서,
    제 1 보텍스 자화는 상기 자유 자기층 내에 형성되고, 제 2 보텍스 자화는 상기 기준 자기층 내에 형성되는, 자화 상태 형성 방법.
  35. 제 34 항에 있어서,
    상기 제 1 보텍스 자화 및 상기 제 2 보텍스 자화 모두는 상기 MTJ의 낮은 저항 상태를 생성하기 위하여 시계 방향 또는 반시계 방향 회전을 갖는, 자화 상태 형성 방법.
  36. 제 34 항에 있어서,
    상기 제 1 보텍스 자화는, 상기 MTJ의 높은 저항 상태를 발생하기 위해 상기 제 2 보텍스 자화의 회전에 반대되는 회전을 갖는, 자화 상태 형성 방법.
  37. 제 32 항에 있어서,
    상기 타원형 측벽을 결정하는 상기 타원은 상기 길이인 장축 치수와 상기 폭인 단축 치수를 가지며, 상기 폭 대 상기 길이의 비는 약 3보다 작은, 자화 상태 형성 방법.
  38. 제 32 항에 있어서,
    상기 타원형 측벽을 결정하는 상기 타원은, 동일한 장축을 가지고 상기 장축을 따라 접합되는 2개의 반 타원들을 조합하여 형성된 비대칭 타원이며, 제 1 반 타원은 제 1 단축 치수를 가지고, 제 2 반 타원은 상기 제 1 단축 치수보다 작은 제 2 단축 치수를 갖는, 자화 상태 형성 방법.
  39. 제 38 항에 있어서,
    상기 비대칭 타원은 상기 장축을 따르는 길이와, 상기 제 1 및 제 2 단축 치수들의 총계인 폭을 갖고, 상기 폭 대 길이의 비는 약 5보다 작은, 자화 상태 형성 방법.
  40. 제 34 항에 있어서,
    상기 MTJ는 상기 기준 자기층에 인접하게 형성된 AFM층으로 더 이루어져 있으며, 상기 AFM층은 시계 방향 또는 반시계 방향으로 상기 제 2 보텍스 자화를 고정하는, 자화 상태 형성 방법.
  41. 제 32 항에 있어서,
    상기 제 1 도전 라인 및 제 2 도전 라인은 전기 도전층 및 상기 전기 도전층 위에 형성된 자기 클래딩층으로 각각 이루어져 있고, 상기 자기 클래딩층은 상기 MTJ에 면한 상기 전기 도전층의 측면을 덮지 않는, 자화 상태 형성 방법.
  42. 제 32 항에 있어서,
    상기 자유 자기층 및 기준 자기층은 Ni, Fe 및 Co, 또는 그 합금들 중 하나 이상으로 이루어지고, 도펀트는 약 1중량% 내지 40중량%의 농도를 갖는 C, N, B, Zr, Ta, Pt, Nb 또는 Hf 중 하나인, 자화 상태 형성 방법.
  43. 제 32 항에 있어서,
    상기 MTJ는, MRAM 구조에서 제 1 도전 라인들의 어레이와 제 2 도전 라인들의 어레이 사이에 형성된 MTJ들의 어레이의 일부인, 자화 상태 형성 방법.
  44. MTJ의 자유 자기층에서 제 1 회전 방향에서 제 2 회전 방향으로 보텍스 자화 상태를 스위칭하는 방법에 있어서:
    (a) 제 1 도전 라인이 형성되고, 상기 제 1 도전 라인위에, 상기 제 1 도전 라인과 직교하는 제 2 도전 라인이 형성되며, MTJ는 상기 제 1 도전 라인과 상기 제 2 도전 라인 사이에 형성된 기판을 제공하는 단계로서, 상기 MTJ는 타원형 측벽, 상면과 하면, 길이와 폭을 가지며, 제 1 회전 방향으로 형성된 보텍스 자화를 갖는 자유 자기층으로 이루어지는, 상기 기판 제공 단계;
    (b) 상기 보텍스 자화를 깨뜨(break)리고 상기 자유층 내의 잔여 자화를 제 1 방향으로 발생하기 위하여, 충분한 크기를 가진 제 1 자계를 제 1 축을 따라 상기 제 1 방향으로 인가하는 단계;
    (c) 상기 제 1 자계를 제거하는 단계;
    (d) 상기 제 1 방향에 반대인 제 2 방향으로 제 2 자계를 인가하는 단계로서, 상기 제 2 자계는 상기 제 1 회전 방향에 반대인 제 2 회전 방향으로 보텍스 자화를 유도하는 크기를 갖는, 상기 제 2 자화 인가 단계; 및
    (e) 상기 제 2 자계를 제거하는 단계를 포함하는, 보텍스 자화 상태 스위칭 방법.
  45. 제 44 항에 있어서,
    상기 제 2 자계는 상기 제 1 자계보다 작은 크기를 갖는, 보텍스 자화 상태 스위칭 방법.
  46. 제 44 항에 있어서,
    상기 MTJ는 인접한 AFM층에 의해 제 2 회전 방향으로 고정된 보텍스 자화를 갖는 기준층으로 더 이루어지고, 단계(e) 후에 상기 MTJ에서 낮은 저항 상태가 생성되는, 보텍스 자화 상태 스위칭 방법.
  47. 제 44 항에 있어서,
    상기 MTJ는, 인접한 AFM층에 의해 제 1 회전 방향으로 고정된 보텍스 자화를 갖는 기준층으로 더 이루어지고, 단계(e) 후에 상기 MTJ에서 높은 저항 상태가 생성되는, 보텍스 자화 상태 스위칭 방법.
  48. 제 46 항에 있어서,
    상기 자유층은 약 100 내지 2000emu/cc의 Ms와 약 10 내지 200옹스트롬의 두 께를 갖는, 보텍스 자화 상태 스위칭 방법.
  49. 제 47 항에 있어서,
    상기 자유층은 약 100 내지 2000emu/cc의 Ms와 약 10 내지 200옹스트롬의 두께를 갖는, 보텍스 자화 상태 스위칭 방법.
  50. 제 48 항에 있어서,
    상기 제 1 회전 방향은 반시계 방향이고, 상기 제 2 회전 방향은 시계 방향이고, 상기 제 1 자계의 크기는 약 +50 내지 +500에르스텟이고, 상기 제 2 자계의 크기는 약 -5 내지 -200에르스텟인, 보텍스 자화 상태 스위칭 방법.
  51. 제 49 항에 있어서,
    상기 제 1 회전 방향은 시계 방향이고, 상기 제 2 회전 방향은 반시계 방향이고, 상기 제 1 자계의 크기는 약 -50 내지 -500에르스텟이고, 상기 제 2 자계의 크기는 약 +5 내지 +200에르스텟인, 보텍스 자화 상태 스위칭 방법.
  52. 제 44 항에 있어서,
    상기 MTJ는 보텍스 자화를 갖는 기준 자기층으로 더 이루어져 있고, 상기 자유 자기층 및 기준 자기층은 Ni, Fe 및 Co, 또는 그 합금들 중 하나 이상으로 이루어지고, 도펀트는 약 1중량% 내지 40중량%의 농도를 갖는 C, N, B, Zr, Ta, Pt, Nb 또는 Hf 중 하나인, 보텍스 자화 상태 스위칭 방법.
  53. 제 44 항에 있어서,
    상기 제 1 자계는 약 1 내지 100나노초의 기간 동안 인가되고, 상기 제 2 자계는 약 1 내지 100나노초의 기간 동안 인가되는, 보텍스 자화 상태 스위칭 방법.
  54. 제 44 항에 있어서,
    상기 제 1 자계를 제거하는 단계는, 자계가 없는 0 내지 약 10나노초의 기간을 포함하는, 보텍스 자화 상태 스위칭 방법.
KR1020050068947A 2004-07-28 2005-07-28 보텍스 자기 랜덤 액세스 메모리 KR100875383B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/900,943 US7072208B2 (en) 2004-07-28 2004-07-28 Vortex magnetic random access memory
US10/900,943 2004-07-28

Publications (2)

Publication Number Publication Date
KR20060048867A true KR20060048867A (ko) 2006-05-18
KR100875383B1 KR100875383B1 (ko) 2008-12-23

Family

ID=35169970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050068947A KR100875383B1 (ko) 2004-07-28 2005-07-28 보텍스 자기 랜덤 액세스 메모리

Country Status (7)

Country Link
US (1) US7072208B2 (ko)
EP (1) EP1622161B1 (ko)
JP (1) JP5179711B2 (ko)
KR (1) KR100875383B1 (ko)
AT (1) ATE409943T1 (ko)
DE (1) DE602005010011D1 (ko)
TW (1) TWI283405B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101323767B1 (ko) * 2010-11-23 2013-10-31 시게이트 테크놀로지 엘엘씨 플럭스 프로그래밍된 멀티-비트 자기 메모리
US9529714B2 (en) 2014-06-09 2016-12-27 SK Hynix Inc. Electronic device

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403264B2 (ja) * 2003-06-05 2010-01-27 独立行政法人産業技術総合研究所 環状単磁区構造微小磁性体およびその製造方法又はそれを用いた磁気記録素子
US7356909B1 (en) * 2004-09-29 2008-04-15 Headway Technologies, Inc. Method of forming a CPP magnetic recording head with a self-stabilizing vortex configuration
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
JP4822792B2 (ja) * 2005-10-04 2011-11-24 株式会社東芝 半導体装置およびその製造方法
US20070115715A1 (en) * 2005-11-23 2007-05-24 Ryu Ho J Magnetic access memory device using perpendicular magnetization and fabrication method thereof
US7345911B2 (en) * 2006-02-14 2008-03-18 Magic Technologies, Inc. Multi-state thermally assisted storage
US7595520B2 (en) * 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
US7672093B2 (en) * 2006-10-17 2010-03-02 Magic Technologies, Inc. Hafnium doped cap and free layer for MRAM device
US7617475B2 (en) * 2006-11-13 2009-11-10 United Microelectronics Corp. Method of manufacturing photomask and method of repairing optical proximity correction
US7447060B2 (en) * 2007-02-23 2008-11-04 Everspin Technologies, Inc. MRAM Memory conditioning
US7962683B2 (en) * 2007-08-15 2011-06-14 Silicon Motion, Inc. Flash memory, and method for operating a flash memory
EP2206119B1 (en) * 2007-10-19 2012-12-05 SNU R&DB Foundation Method for recording of information in magnetic recording element and method for recording of information in magnetic random access memory
US8094487B2 (en) * 2007-10-19 2012-01-10 Snu R&Db Foundation Method for read-out of information in magnetic recording element and method for read-out of information in magnetic random access memory
WO2009051435A1 (en) 2007-10-19 2009-04-23 Snu R & Db Foundation Ultrafast magnetic recording element and nonvolatile magnetic random access memory using the magnetic recording element
US7936596B2 (en) * 2008-02-01 2011-05-03 Qualcomm Incorporated Magnetic tunnel junction cell including multiple magnetic domains
US7885105B2 (en) * 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
JP2009252878A (ja) * 2008-04-03 2009-10-29 Renesas Technology Corp 磁気記憶装置
US7826256B2 (en) * 2008-09-29 2010-11-02 Seagate Technology Llc STRAM with compensation element
US8536669B2 (en) 2009-01-13 2013-09-17 Qualcomm Incorporated Magnetic element with storage layer materials
FR2944910B1 (fr) 2009-04-23 2011-07-15 Commissariat Energie Atomique Dispositif de memorisation magnetique a vortex
US8169816B2 (en) * 2009-09-15 2012-05-01 Magic Technologies, Inc. Fabrication methods of partial cladded write line to enhance write margin for magnetic random access memory
CN103069493B (zh) * 2010-08-31 2017-04-12 香港城市大学 磁存储单元
CN102790170B (zh) * 2011-05-19 2014-11-05 宇能电科技股份有限公司 磁阻感测元件及其形成方法
FR2989211B1 (fr) 2012-04-10 2014-09-26 Commissariat Energie Atomique Dispositif magnetique a ecriture assistee thermiquement
US20150129946A1 (en) * 2013-11-13 2015-05-14 International Business Machines Corporation Self reference thermally assisted mram with low moment ferromagnet storage layer
US10989769B2 (en) 2013-12-27 2021-04-27 Infineon Technologies Ag Magneto-resistive structured device having spontaneously generated in-plane closed flux magnetization pattern
KR101663958B1 (ko) 2014-12-08 2016-10-12 삼성전자주식회사 자기 메모리 소자의 제조방법
DE102017112546B4 (de) 2017-06-07 2021-07-08 Infineon Technologies Ag Magnetoresistive Sensoren mit Magnetisierungsmustern mit geschlossenem Fluss
CN110837066B (zh) 2018-08-17 2022-01-04 爱盛科技股份有限公司 磁场感测装置
CN112712830B (zh) * 2020-12-09 2022-05-13 中国人民解放军国防科技大学 电压诱导的纳米点磁化单轴到涡旋态的非易失调控方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
JP2000076844A (ja) * 1998-05-18 2000-03-14 Canon Inc 磁性薄膜メモリ素子およびその記録再生方法、画像録画再生装置
US6266289B1 (en) * 1999-03-09 2001-07-24 Amphora Method of toroid write and read, memory cell and memory device for realizing the same
JP2001084758A (ja) * 1999-09-17 2001-03-30 Fujitsu Ltd 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
US6269018B1 (en) * 2000-04-13 2001-07-31 International Business Machines Corporation Magnetic random access memory using current through MTJ write mechanism
JP3482469B2 (ja) * 2001-05-21 2003-12-22 北海道大学長 磁気記憶素子、磁気メモリ、磁気記録方法、磁気記憶素子の製造方法、及び磁気メモリの製造方法
JP4462790B2 (ja) 2001-09-04 2010-05-12 ソニー株式会社 磁気メモリ
WO2003032336A1 (en) 2001-10-05 2003-04-17 Universität Regensburg Magnetic elements with magnetic flux closure, production method and memory application
JP4157707B2 (ja) * 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
US6654278B1 (en) * 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
JP3893456B2 (ja) * 2002-10-18 2007-03-14 国立大学法人大阪大学 磁性メモリ及び磁性メモリアレイ
US6963500B2 (en) * 2003-03-14 2005-11-08 Applied Spintronics Technology, Inc. Magnetic tunneling junction cell array with shared reference layer for MRAM applications
JP3546238B1 (ja) * 2003-04-23 2004-07-21 学校法人慶應義塾 磁気リングユニット及び磁気メモリ装置
JP4403264B2 (ja) * 2003-06-05 2010-01-27 独立行政法人産業技術総合研究所 環状単磁区構造微小磁性体およびその製造方法又はそれを用いた磁気記録素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101323767B1 (ko) * 2010-11-23 2013-10-31 시게이트 테크놀로지 엘엘씨 플럭스 프로그래밍된 멀티-비트 자기 메모리
US9529714B2 (en) 2014-06-09 2016-12-27 SK Hynix Inc. Electronic device

Also Published As

Publication number Publication date
JP2006041537A (ja) 2006-02-09
ATE409943T1 (de) 2008-10-15
JP5179711B2 (ja) 2013-04-10
TW200625305A (en) 2006-07-16
EP1622161B1 (en) 2008-10-01
EP1622161A2 (en) 2006-02-01
US20060023492A1 (en) 2006-02-02
TWI283405B (en) 2007-07-01
US7072208B2 (en) 2006-07-04
KR100875383B1 (ko) 2008-12-23
DE602005010011D1 (de) 2008-11-13
EP1622161A3 (en) 2006-03-15

Similar Documents

Publication Publication Date Title
KR100875383B1 (ko) 보텍스 자기 랜덤 액세스 메모리
EP1600977B1 (en) Multi-bit magnetic random acces memory device
KR100333208B1 (ko) 자기저항성 소자 및 그 형성 방법, 자기저항성 소자 액세스 방법, 자기 메모리 셀 액세스 및 형성 방법, 자기 데이터 저장 매체 액세스 방법
KR100741303B1 (ko) 결합된 인접 연자성 층을 갖는 자기 랜덤 액세스 메모리어레이
US6509621B2 (en) Magnetic random access memory capable of writing information with reduced electric current
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
US7799581B2 (en) Methods of forming magnetic memory devices
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
WO2007119446A1 (ja) Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
JP2005522044A (ja) 高密度ｍｒａｍ用途用の合成フェリ磁性体センス層
US20040150901A1 (en) Magnetic device and method of making the same
JP2008187048A (ja) 磁気抵抗効果素子
US20110199818A1 (en) Method of initializing magnetic memory element
JP4187021B2 (ja) 記憶素子及びメモリ
JP2007317733A (ja) メモリ
JP2007281334A (ja) スピン注入磁化反転素子、その製造方法、およびそれを用いた磁気記録装置
US6807092B1 (en) MRAM cell having frustrated magnetic reservoirs
JP3977816B2 (ja) 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
EP1890296B1 (en) Multi-bit magnetic random access memory device and methods of operating and sensing the same
Daughton Magnetoresistive random access memories

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee