CN102790170B - 磁阻感测元件及其形成方法 - Google Patents

磁阻感测元件及其形成方法 Download PDF

Info

Publication number
CN102790170B
CN102790170B CN201110195635.8A CN201110195635A CN102790170B CN 102790170 B CN102790170 B CN 102790170B CN 201110195635 A CN201110195635 A CN 201110195635A CN 102790170 B CN102790170 B CN 102790170B
Authority
CN
China
Prior art keywords
layer
patterning
barrier layer
sensing element
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110195635.8A
Other languages
English (en)
Other versions
CN102790170A (zh
Inventor
刘富台
汪大镛
彭伟栋
汤泰郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Woo Woo Electronics (cayman) Polytron Technologies Inc
Original Assignee
Voltafield Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Voltafield Technology Corp filed Critical Voltafield Technology Corp
Publication of CN102790170A publication Critical patent/CN102790170A/zh
Application granted granted Critical
Publication of CN102790170B publication Critical patent/CN102790170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/0023Electronic aspects, e.g. circuits for stimulation, evaluation, control; Treating the measured signals; calibration
    • G01R33/0035Calibration of single magnetic sensors, e.g. integrated calibration
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

本发明涉及一种磁阻感测元件,该磁阻感测元件包括基板、多功能电路结构、以及磁阻结构,在基板上方具有第一介电层,多功能电路结构设置在第一介电层上方,且多功能电路结构中包括有可产生测试与设定用的磁场的绕线结构,磁阻结构设置在多功能电路结构上方,磁阻结构的最上层具有磁阻层且磁阻结构可随着测试与设定用的磁场而产生电阻的变化。该磁阻感测元件具有多功能电路结构,该电路结构具有内建自我测试与/或元件设定的功能。

Description

磁阻感测元件及其形成方法
技术领域
本发明涉及一种磁阻感测元件,尤其涉及一种具有多功能电路结构的磁阻感测元件,该多功能电路结构具有内建自我测试(Built-in-self-test,BIST)与/或元件设定的功能,以及其形成方法。
背景技术
磁阻元件可随着磁场强度的变化而改变其电阻值,目前已广泛应用于各式电子电路元件中。常见的磁阻元件有异向性磁阻(anisotropicmagnetoresistance,AMR)、巨磁阻(giant magnetoresistance,GMR)及穿隧磁阻(tunneling magnetoresistance,TMR)等类型,目前已可整合到集成电路芯片中,进而达到小型化与高度集成化的目的。但是,小型化及集成化的磁阻元件将造成测试上的问题。一般来说,内建自我测试电路运用于一般逻辑电路与存储器(Memory)元件中。
发明内容
本发明的目的就是在提供一种多功能电路结构的磁阻感测元件,可对磁阻层进行自我测试,亦可利用产生的测试磁场达到元件设定的目的,藉以对元件实施设定/重置(Set/Reset)、补偿(Offset)、初始化设定(Initialization)及/或调整(Adjustment)。
本发明的另一目的是提供一种磁阻感测元件的形成方法,可对磁阻层进行自我测试,亦可利用产生的测试磁场达到元件设定的目的。
本发明提出一种磁阻感测元件,所述磁阻感测元件具有多功能电路结构,所述电路结构具有内建自我测试与/或元件设定的功能,所述磁阻感测元件包括:基板、所述多功能电路结构、以及磁阻结构,在所述基板上方具有第一介电层;所述多功能电路结构设置在所述第一介电层上方,所述多功能电路结构中包括有绕线结构,所述绕线结构可产生测试与设定用磁场;所述磁阻结构设置在所述多功能电路结构上方,所述磁阻结构的最上层具有磁阻层,且所述磁阻层可随着所述用于测试的磁场而产生电阻变化,所述多功能电路结构还包括:图案化的第一阻挡层、图案化的第一导线层、图案化的第二阻挡层、以及第二介电层,所述图案化的第一阻挡层设置在所述第一介电层上;所述图案化的第一导线层设置在所述图案化的第一阻挡层上,且与所述第一阻挡层具有相同的平面形状;所述图案化的第二阻挡层设置在所述图案化的第一导线层上,且与所述第一导线层具有相同的平面形状;所述第二介电层包覆所述图案化的第一阻挡层、所述图案化的第一导线层及所述图案化的第二阻挡层,所述磁阻感测元件还包括:第三介电层,所述第三介电层设置在所述第二介电层和图案化的第二阻挡层上,在所述第三介电层内形成多个开口,所述磁阻结构还包括在多个开口的内壁表面上形成的第三阻挡层和在所述第三阻挡层上沉积的第二导线层,所述第二导线层收容在所述开口内。
在本发明的一个实施例中,上述的第一导线层的布线方式是以蛇状蜿蜒方式布线。
在本发明的一个实施例中,上述的第一导线层的布线方式是以多条第一导线彼此平行方式布线。
在本发明的一个实施例中,上述的第一导线层的布线方式是以平板状的方式布线。
在本发明的一个实施例中,上述的磁阻结构的所述第二导线层和所述第三阻挡层构成导线结构,所述导线结构设置于多功能电路结构及磁阻层之间。
在本发明的一个实施例中,上述的导线结构可以是单层内联线结构。
在本发明的一个实施例中,上述的磁阻层的电阻值会随着外在磁场而改变,其材料为铁磁材料、反铁磁材料、非铁磁性金属材料、穿隧氧化物材料之一或其组合。
本发明还提供一种磁阻感测元件的形成方法,此方法包括:提供具有第一介电层的基板、在第一介电层上形成多功能电路结构,其中,多功能电路结构中包括有绕线结构,其可产生测试与设定用磁场、以及在多功能电路结构上形成磁阻结构,在磁阻结构的最上层具有磁阻层,且磁阻结构随着测试与设定用磁场而产生电阻的变化;其中,形成所述多功能电路结构的步骤包括:在所述第一介电层上形成第一阻挡层;在所述第一阻挡层上形成第一导线层;在所述第一导线层上形成第二阻挡层;蚀刻以移除部分所述第二阻挡层、所述第一导线层及所述第一阻挡层,由下往上依序形成图案化的第一阻挡层、在所述图案化的第一阻挡层上的图案化的第一导线层,以及在所述图案化的第一导线层上的图案化的第二阻挡层,所述图案化的第一阻挡层、图案化的第一导线层及图案化的第二阻挡层具有相同的平面形状;以及形成第二介电层以包覆所述图案化的第一阻挡层、所述图案化的第一导线层及所述图案化的第二阻挡层;其中,磁阻感测元件的形成方法还包括:在所述第二介电层和图案化的第二阻挡层上形成第三介电层,在所述第三介电层内形成多个开口,所述磁阻结构还包括在多个开口的内壁表面上形成的第三阻挡层和在所述第三阻挡层上沉积的第二导线层,所述第二导线层收容在所述开口内。
在本发明的一个实施例中,上述的磁阻结构包括有导线结构。
在本发明的一个实施例中,上述的导线结构是单层内联线结构。
在本发明的一个实施例中,上述的磁阻层结构包括异向性磁阻、巨磁阻以及穿隧式磁阻或其组合中之一。
在本发明的一个实施例中,上述的磁阻层的电阻值会随着外在磁场变化而改变,其材料为铁磁材料、反铁磁材料、非铁磁性金属材料、穿隧氧化物材料之一或其组合。
本发明多功能电路结构的磁阻感测元件及其形成方法是先形成该多功能电路结构,接着,在自我测试电路结构上方形成磁阻结构,且在磁阻结构的最上层具有磁阻层,因此可以避免在现有制程中先在基板上形成磁阻层,而磁阻层中铁、钴、镍等磁性物质会造成后续制程中机台的金属污染的问题,同时影响前段晶体管元件的特性与可靠度。通过在磁阻结构下方形成多功能电路结构,可以减少退火及化学机械研磨制程对磁阻结构的磁阻层的影响,而增加磁阻层的热力及应力的稳定性。另外,通过在磁阻感测元件中内建多功能电路结构,可以产生较均匀的磁场来侦测磁阻层是否可以操作之外,也可以通过所产生的磁场来监控磁阻层电阻的变化,而不需要外加的磁场来对磁阻层进行测试。其中多功能电路结构具有平坦化的金属层表面,因此当多功能电路结构与电流电性连接之后,多功能电路结构可以产生均匀的磁场,可以稳定地测试以及监控磁阻层的磁阻变化。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是根据本发明所揭露的技术,表示在基板上形成多功能电路结构的截面示意图;
图2是根据本发明所揭露的技术,表示在具有基板的介电层上方配置多功能电路结构的截面示意图;
图3是根据本发明所揭露的技术,表示将导线结构配置在多功能电路结构上方的截面示意图;以及
图4A~6B是根据本发明所揭露的技术,表示电流提供具有不同导线绕线方式的多功能电路结构,在磁阻层与多功能电路结构之间产生磁场之后,磁场流动方向的各个示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的具有内建自我测试与元件设定电路的磁阻感测元件及其形成方法其具体实施方式、方法、步骤、结构、特征及功效,详细说明如后。
有关本发明的前述及其它技术内容、特点及功效,在以下配合参考图式的较佳实施例详细说明中将可清楚的呈现。通过具体实施方式的说明,可对本发明为达成预定目的所采取的技术手段及功效有一更加深入且具体的了解,然而所附图式仅是提供参考与说明之用,并非用来对本发明加以限制。
本发明在此所探讨的方向为一种磁阻感测元件,其具有多功能电路结构,其结构具有内建自我测试与/或元件设定电路的功能,以及其形成方法。为了能彻底地了解本发明,将在下列的描述中提出详尽的多功能电路结构的磁阻感测元件及其制造步骤。显然地,本发明的施行并未限定此磁阻感测元件的本领域的技术人员所熟悉的特殊细节,然而,对于本发明的较佳实施例,则会详细描述如下。
图1为本发明的一个实施例中在基板上形成多功能电路结构的截面示意图。请参考图1,先提供基板10,该基板10可以是表层覆盖介电层12的硅基板、或是具有前段逻辑晶体管元件的硅芯片。
接着,请参考图2,在具有基板10的介电层12上方配置第一导线结构20作为多功能电路结构,该第一导线结构20中包括有绕线结构,其可产生用于测试的磁场,第一导线结构20形成方法包括:先在介电层12上方依序形成第一阻挡层、第一导线层及第二阻挡层,接着在第二阻挡层上方形成图案化光阻层(未在图中表示)。接着,进行蚀刻制程,以移除部分的第二阻挡层、部分第一导线层以及部分第一阻挡层。接着,在移除光阻层之后,在具有介电层12的基板10上形成由图案化的第一阻挡层14、图案化的第一导线层15及图案化的第二阻挡层16所构成的第一导线结构20,并且暴露出介电层12的部分表面。接着,再形成另一介电层22,将第一导线结构20包覆住,且同时覆盖已暴露的介电层12的表面。在本发明的实施例中,介电层12、22的材料可以是氮化硅或是氧化硅;第一阻挡层14以及第二阻挡层16主要用以防止电迁移(electromigration),其材料可以是现有的金属扩散阻绝层(diffusion barrier)材料,如氮化钽(TaN)或氮化钛(TiN);第一导线层15具有平坦化的金属层表面,且其材料可以是铝。
接着,请参考图3,表示将磁阻结构配置在第一导线结构20上方,且磁阻结构包括第二导线结构30及磁阻层40,且磁阻层40设置在第二导线结构30的最上层。第二导线结构30是由图案化的第三阻挡层31及图案化的第二导线层32所构成。其中,图案化的第三阻挡层31配置在介电层22上方,以及图案化的第二导线层32配置在图案化的第三阻挡层31上方。在这里,第二导线结构30的形成方式可使用大马士革镶嵌(damascene)制程,其步骤包括:首先在介电层22上方形成另一层介电层34,接着利用微影与蚀刻制程在介电层34内形成多个开口(未在图中表示),接着,在多个开口的内壁表面上形成一层第三阻挡层,然后再在第三阻挡层上沉积第二导线层并且覆盖在介电层。接着,利用化学机械研磨法移除在开口上方多余的第三阻挡层与第二导线层材料,以形成图案化的第二导线层32及图案化的第三阻挡层31,同时暴露出介电层34的部分表面(未在图中表示)。在本发明的实施例中,介电层22、34的材料可以是氮化硅或是氧化硅,第三阻挡层31的材料可以是金属扩散阻绝层(diffusion barrier)材料,如氮化钽(TaN)或氮化钛(TiN),以及第二导线层32的材料可以是钨或是铜。在此需要说明的是,在本发明的另一个实施例中,第一导线结构20也可以利用大马士革镶嵌制程来形成,另外,第一导线结构20中的第一阻挡层14和第二阻挡层16的材料可以是金属扩散阻绝层(diffusion barrier)材料,如氮化钽(TaN)或氮化钛(TiN),第一导线层15的材料可以是钨或是铜。
接着,请继续参考图3,在具有第二导线结构30的磁阻结构的最上层配置多个磁阻层40。一般来说,磁阻层40的磁阻机制包括异向性磁阻(Anisotropic Magnetoresistance,AMR)、巨磁阻(GiantMagnetoresistance,GMR)以及穿隧式磁阻(TunnelingMagnetoresistance,TMR)或其组合中之一;而磁阻层40的材料可为铁磁材料(ferromagnet)、反铁磁材料(antiferromagnet)、非铁磁性金属材料(non-ferromagnetic metal)、穿隧氧化物材料(tunneling oxide)之一或其组合,但本发明不以此为限。另外,在本实施例中,在磁阻结构最上层的磁阻层40的配置方式可以如图3所示,但也可以是其它任何形式,并不限制于本发明所述。
另外,在本发明所述的第一导线结构20与第二导线结构30除了可以是单层的内联线结构之外,在另一个较佳实施例中,第一导线结构20与第二导线结构30也可以由多层内联线结构(未在图中表示)所构成的导线结构,其形成方式及结构与一般的多层内联线结构相同,故不在此多加赘述。
由于在本实施例中,是将第一导线结构20形成在磁阻感测元件内,并且配置在磁阻层40下方,因此,可以通过提供电流给第一导线结构20之后用以产生多功能用的磁场,来测试或并且监控磁阻结构随着用于测试的磁场而产生电阻的变化。以下是针对不同的多功能电路结构(第一导线结构)20的布线方式以及产生磁场的方向来做说明。
请参考图4A,在多功能电路结构20内,图案化的第一导线层15是以类似漩涡状的方式进行布线,而在多功能电路结构20上方的磁阻层40可以是,例如蛇状、且由右上方向左下方蜿蜒方式布线,且与多功能电路结构20重叠。当电流50与多功能电路结构20电性连接之后,提供电流给多功能电路结构20,多功能电路结构20会在磁阻层40与多功能电路结构20之间产生磁场141,此磁场141用来造成磁阻层40的电阻的变化,根据安培右手定则,磁场141的方向如图中箭头方向所示。
在图4B中,多功能电路结构20内的第一导线层15同样是以类似漩涡状的方式进行布线,而磁阻层40可以是,例如蛇状、且由图示的左上方往右下方(或是由右下方往左上方)蜿蜒方式布线,且与多功能电路结构20重叠。同样的,当电流50与多功能电路结构20电性连接之后,提供电流50给多功能电路结构20,该多功能电路结构20会在磁阻层40与多功能电路结构20之间产生磁场142,此磁场142用来造成磁阻层40的电阻的变化,而根据安培右手定则,磁场142的方向如图中箭头方向所示。
图5A表示在多功能电路结构20内,图案化的第一导线层15的布线方式,是将多条彼此平行的第一导线形成在磁阻层40下方。在图5A中,而在多功能电路结构20上方的磁阻层40可以是,例如蛇状、由右上方向左下方蜿蜒方式布线,且与多功能电路结构20的每一条第一导线重叠。当电流50由图标的左侧与多功能电路结构20电性连接之后,提供电流50给多功能电路结构20,其中电流50的方向是由左向右,藉此多功能电路结构20会在磁阻层40与多功能电路结构20之间产生磁场143,此磁场143是用来造成磁阻层40的电阻的变化,而根据安培右手定则,磁场143的方向如图中箭头方向所示。
图5B表示在多功能电路结构20内,图案化的第一导线层15的布线方式,是将多条彼此平行的第一导线形成在磁阻层40下方,而磁阻层40可以是,例如蛇状、且由图示的左上方往右(或是由右下方往左)蜿蜒方式布线,且与多功能电路结构20的第一导线层15的每一条第一导线重叠。当电流50由图标的左侧与多功能电路结构20电性连接之后,提供电流50给多功能电路结构20,其中电流50的方向是由左向右,藉此多功能电路结构20会产生磁场144,此磁场144是用来造成磁阻层40的磁阻变化。并且根据安培右手定则,磁场144的方向如图中箭头方向所示。
图6A表示在多功能电路结构20内,图案化的第一导线层15的布线方式,是以平板状的方式形成在磁阻层40下方。而在多功能电路结构20上方的磁阻层40可以是,例如蛇状、且由图示的右侧向左侧蜿蜒方式布线、且与多功能电路结构20的以平板状布线的第一导线重叠。当电流50由图示的左侧与多功能电路结构20电性连接之后,提供电流50给多功能电路结构20,其中电流50的方向是由左向右,藉此,多功能电路结构20会产生磁场145,此磁场145是用来造成磁阻层40的电阻变化,而根据安培右手定则,磁场145的方向如图中箭头方向所示。
图6B表示在多功能电路结构20内,图案化的第一导线层15的布线方式,是以平板状的方式形成在磁阻层40下方。而磁阻层40可以是,例如蛇状、且由图示的左上方往右下方(或是由右下方往左上方)蜿蜒方式布线,且与多功能电路结构20整个平板重叠,当电流50由图标的左侧与多功能电路结构20电性连接之后,提供电流50给多功能电路结构20,藉此多功能电路结构20会产生磁场146,此磁场146是用来造成磁阻层40的电阻变化,并且根据安培右手定则,磁场146的方向如图中箭头方向所示。
综上所述,由于在多功能电路结构20内,图案化的第一导线层15为具有平坦表面的金属层,因此当多功能电路结构20与电流电性连接之后,多功能电路结构20可以产生均匀的磁场,可以稳定地测试以及监控磁阻层40的磁阻变化。
此外,本发明的多功能电路结构的磁阻感测元件是先形成多功能电路结构20,在多功能电路结构20上方再形成磁阻结构,且在磁阻结构的最上层具有磁阻层40,因此可以避免在现有制程中先在基板上形成磁阻层,而磁阻层中铁、钴、镍等磁性物质会造成后续制程中机台的金属污染的问题,同时影响前段晶体管元件的特性与可靠度。
另外,在磁阻结构下方形成多功能电路结构20,可以减少退火及化学机械研磨制程对磁阻结构的磁阻层40的影响,而增加磁阻层40的热力及应力的稳定性。另外,通过在磁阻感测元件中内建多功能电路结构20,可以产生较均匀的磁场来侦测磁阻层40是否可以操作之外,也可以通过所产生的磁场来监控磁阻层40电阻的变化,而不需要外加的磁场来对磁阻层40进行测试。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (13)

1.一种磁阻感测元件,其特征是:所述磁阻感测元件具有多功能电路结构,所述电路结构具有内建自我测试与/或元件设定的功能,所述磁阻感测元件包括:基板、所述多功能电路结构、以及磁阻结构,在所述基板上方具有第一介电层;所述多功能电路结构设置在所述第一介电层上方,所述多功能电路结构中包括有绕线结构,所述绕线结构可产生测试与设定用磁场;所述磁阻结构设置在所述多功能电路结构上方,所述磁阻结构的最上层具有磁阻层,且所述磁阻层可随着所述用于测试的磁场而产生电阻变化,所述多功能电路结构还包括:图案化的第一阻挡层、图案化的第一导线层、图案化的第二阻挡层、以及第二介电层,所述图案化的第一阻挡层设置在所述第一介电层上;所述图案化的第一导线层设置在所述图案化的第一阻挡层上,且与所述第一阻挡层具有相同的平面形状;所述图案化的第二阻挡层设置在所述图案化的第一导线层上,且与所述第一导线层具有相同的平面形状;所述第二介电层包覆所述图案化的第一阻挡层、所述图案化的第一导线层及所述图案化的第二阻挡层,所述磁阻感测元件还包括:第三介电层,所述第三介电层设置在所述第二介电层和图案化的第二阻挡层上,在所述第三介电层内形成多个开口,所述磁阻结构还包括在多个开口的内壁表面上形成的第三阻挡层和在所述第三阻挡层上沉积的第二导线层,所述第二导线层收容在所述开口内。
2.根据权利要求1所述的磁阻感测元件,其特征是:所述第一导线层的布线方式是以蛇状蜿蜒方式布线。
3.根据权利要求1所述的磁阻感测元件,其特征是:所述第一导线层的布线方式是以多条第一导线彼此平行方式布线。
4.根据权利要求1所述的磁阻感测元件,其特征是:所述第一导线层的布线方式是以平板状的方式布线。
5.根据权利要求1所述的磁阻感测元件,其特征是:所述磁阻结构的所述第二导线层和所述第三阻挡层构成导线结构,所述导线结构设置于所述多功能电路结构及所述磁阻层之间。
6.根据权利要求5所述的磁阻感测元件,其特征是:所述导线结构为单层内联线结构。
7.根据权利要求1所述的磁阻感测元件,其特征是:所述磁阻层结构包括异向性磁阻、巨磁阻以及穿隧式磁阻或其组合中之一。
8.根据权利要求1所述的磁阻感测元件,其特征是:所述磁阻层的电阻值会随着外在磁场变化而改变,其材料为铁磁材料、反铁磁材料、非铁磁性金属材料、穿隧氧化物材料之一或其组合。
9.一种磁阻感测元件的形成方法,其特征是:所述磁阻感测元件的形成方法包括:
提供具有第一介电层的基板;
在所述第一介电层上形成多功能电路结构,所述多功能线路结构中包括有可产生测试与设定用磁场的绕线结构;以及
在所述多功能线路结构上形成磁阻结构,在所述磁阻结构的最上层具有磁阻层,且所述磁阻结构可随着所述测试与设定用磁场而产生电阻的变化;
其中,形成所述多功能电路结构的步骤包括:
在所述第一介电层上形成第一阻挡层;
在所述第一阻挡层上形成第一导线层;
在所述第一导线层上形成第二阻挡层;
蚀刻以移除部分所述第二阻挡层、所述第一导线层及所述第一阻挡层,由下往上依序形成图案化的第一阻挡层、在所述图案化的第一阻挡层上的图案化的第一导线层,以及在所述图案化的第一导线层上的图案化的第二阻挡层,所述图案化的第一阻挡层、图案化的第一导线层及图案化的第二阻挡层具有相同的平面形状;以及
形成第二介电层以包覆所述图案化的第一阻挡层、所述图案化的第一导线层及所述图案化的第二阻挡层;
其中,磁阻感测元件的形成方法还包括:在所述第二介电层和图案化的第二阻挡层上形成第三介电层,在所述第三介电层内形成多个开口,所述磁阻结构还包括在多个开口的内壁表面上形成的第三阻挡层和在所述第三阻挡层上沉积的第二导线层,所述第二导线层收容在所述开口内。
10.根据权利要求9所述的磁阻感测元件的形成方法,其特征是:所述磁阻结构包括有导线结构。
11.根据权利要求10所述的磁阻感测元件的形成方法,其特征是:所述导线结构是单层内联线结构。
12.根据权利要求9所述的磁阻感测元件的形成方法,其特征是:所述磁阻层结构包括异向性磁阻、巨磁阻以及穿隧式磁阻或其组合中之一。
13.根据权利要求9所述的磁阻感测元件的形成方法,其特征是:所述磁阻层的电阻值会随着外在磁场变化而改变,其材料为铁磁材料、反铁磁材料、非铁磁性金属材料、穿隧氧化物材料之一或其组合。
CN201110195635.8A 2011-05-19 2011-07-13 磁阻感测元件及其形成方法 Active CN102790170B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100117615 2011-05-19
TW100117615 2011-05-19

Publications (2)

Publication Number Publication Date
CN102790170A CN102790170A (zh) 2012-11-21
CN102790170B true CN102790170B (zh) 2014-11-05

Family

ID=47155514

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110195635.8A Active CN102790170B (zh) 2011-05-19 2011-07-13 磁阻感测元件及其形成方法
CN2012101580185A Pending CN102820424A (zh) 2011-05-19 2012-05-18 磁阻感测元件及其形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2012101580185A Pending CN102820424A (zh) 2011-05-19 2012-05-18 磁阻感测元件及其形成方法

Country Status (3)

Country Link
US (1) US20120293164A1 (zh)
CN (2) CN102790170B (zh)
TW (1) TWI448714B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9817078B2 (en) 2012-05-10 2017-11-14 Allegro Microsystems Llc Methods and apparatus for magnetic sensor having integrated coil
US10725100B2 (en) 2013-03-15 2020-07-28 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having an externally accessible coil
US9664755B2 (en) 2014-01-21 2017-05-30 Nxp Usa, Inc. Magnetic field sensor with structure for reconditioning magnetic polarization of flux guides
US9720051B2 (en) 2014-05-29 2017-08-01 Nxp Usa, Inc. Sensor package including a magnetic field sensor and a continuous coil structure for enabling z-axis self-test capability
TWI559424B (zh) * 2015-03-05 2016-11-21 力晶科技股份有限公司 半導體晶圓的金屬汙染即時監控方法
US9857435B2 (en) 2015-05-12 2018-01-02 Nxp Usa, Inc. Corruption detection and smart reset of ferromagnetic structures in magnetic field sensors
CN105182258A (zh) * 2015-10-21 2015-12-23 美新半导体(无锡)有限公司 能够实现重置和自检的磁场传感器
CN105259520B (zh) * 2015-11-10 2018-02-27 美新半导体(无锡)有限公司 具有螺旋重置线圈的磁场传感器
GB201519905D0 (en) * 2015-11-11 2015-12-23 Analog Devices Global A thin film resistive device for use in an integrated circuit, an integrated cicruit including a thin film resistive device
CN108318848B (zh) * 2018-02-13 2020-09-22 北京无线电计量测试研究所 一种沉积静电放电电流的校准装置和方法
TWI693418B (zh) * 2019-03-22 2020-05-11 宇能電科技股份有限公司 校正磁場產生裝置及其具有自我校正磁場能力的磁場感測器與校正方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548130A (en) * 1992-08-11 1996-08-20 Seiko Instruments Inc. DC superconducting quantum interference device with shield layer
US6259586B1 (en) * 1999-09-02 2001-07-10 International Business Machines Corporation Magnetic tunnel junction sensor with AP-coupled free layer
CN1417872A (zh) * 2001-10-29 2003-05-14 雅马哈株式会社 磁传感器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001134910A (ja) * 1999-08-26 2001-05-18 Tdk Corp 磁気抵抗センサ及び薄膜磁気ヘッド
JP2001177163A (ja) * 1999-12-20 2001-06-29 Tdk Corp 磁気変換素子および薄膜磁気ヘッド
US6538859B1 (en) * 2000-07-31 2003-03-25 International Business Machines Corporation Giant magnetoresistive sensor with an AP-coupled low Hk free layer
US6984978B2 (en) * 2002-02-11 2006-01-10 Honeywell International Inc. Magnetic field sensor
US7054118B2 (en) * 2002-03-28 2006-05-30 Nve Corporation Superparamagnetic field sensing devices
US6770491B2 (en) * 2002-08-07 2004-08-03 Micron Technology, Inc. Magnetoresistive memory and method of manufacturing the same
JP3906139B2 (ja) * 2002-10-16 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
US7072208B2 (en) * 2004-07-28 2006-07-04 Headway Technologies, Inc. Vortex magnetic random access memory
KR100712358B1 (ko) * 2005-12-28 2007-05-02 동부일렉트로닉스 주식회사 반도체 소자의 다마신 배선 형성 방법 및 그에 의해 형성된다마신 배선 구조체
US20100033175A1 (en) * 2007-03-30 2010-02-11 Nxp, B.V. Magneto-resistive sensor
TWI361504B (en) * 2008-01-30 2012-04-01 Ind Tech Res Inst Hollow stylus-shaped structure, methods for fabricating the same, and phase-change memory devices, magnetic random access memory devices, resistive random access memory devices, field emission display, multi-electrobeams direct writing lithography appara
US9159910B2 (en) * 2008-04-21 2015-10-13 Qualcomm Incorporated One-mask MTJ integration for STT MRAM
IT1403433B1 (it) * 2010-12-27 2013-10-17 St Microelectronics Srl Sensore magnetoresistivo con capacita' parassita ridotta, e metodo

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548130A (en) * 1992-08-11 1996-08-20 Seiko Instruments Inc. DC superconducting quantum interference device with shield layer
US6259586B1 (en) * 1999-09-02 2001-07-10 International Business Machines Corporation Magnetic tunnel junction sensor with AP-coupled free layer
CN1417872A (zh) * 2001-10-29 2003-05-14 雅马哈株式会社 磁传感器
CN2600826Y (zh) * 2001-10-29 2004-01-21 雅马哈株式会社 磁传感器

Also Published As

Publication number Publication date
TW201248177A (en) 2012-12-01
CN102790170A (zh) 2012-11-21
TWI448714B (zh) 2014-08-11
US20120293164A1 (en) 2012-11-22
CN102820424A (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
CN102790170B (zh) 磁阻感测元件及其形成方法
US9595661B2 (en) Magnetoresistive random access memory structure and method of forming the same
US9030199B2 (en) Magnetoresistance sensor and fabricating method thereof
CN110707122B (zh) 半导体元件及其制作方法
US20090085132A1 (en) MRAM Cell Structure with a Blocking Layer for Avoiding Short Circuits
CN111564468B (zh) 半导体元件及其制作方法
US11114612B2 (en) Magnetoresistive random access memory and method for fabricating the same
EP3736869A1 (en) Magnetoresistive random access memory
US20120212218A1 (en) Magnetoresistive sensor
US20230403941A1 (en) Semiconductor device and method for fabricating the same
US20240237549A1 (en) Semiconductor device and method for fabricating the same
TWI738340B (zh) 自旋軌道矩磁阻式隨機存取記憶體裝置、其製造方法和其使用方法
TWI815948B (zh) 半導體元件及其製作方法
TW202329493A (zh) 半導體元件及其製作方法
TWI811517B (zh) 磁阻式隨機存取記憶體之佈局圖案
TWI814856B (zh) 半導體元件及其製作方法
CN112768601B (zh) 磁阻式随机存取存储器
US20240334836A1 (en) Semiconductor device and method for fabricating the same
CN107078149B (zh) 用于基于mram的磁性设备的电气互连设备
TW202339314A (zh) 半導體元件及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Taiwan Hsinchu County Chinese jhubei City, Taiwan 1 yuan a Street No. 6 Building 1

Applicant after: Voltafield Technology Corp.

Address before: Taiwan Hsinchu County Tai Yuan Street Chinese jhubei City, No. 28 5 floor 2

Applicant before: Voltafield Technology Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170718

Address after: 2/ F, Caribbean Plaza, North Tower, 878 West Bay Road, Cayman Islands, Cayman Islands

Patentee after: Woo woo Electronics (Cayman) Polytron Technologies Inc

Address before: Taiwan Hsinchu County Chinese jhubei City, Taiwan 1 yuan a Street No. 6 Building 1

Patentee before: Voltafield Technology Corp.

TR01 Transfer of patent right