TWI811517B - 磁阻式隨機存取記憶體之佈局圖案 - Google Patents

磁阻式隨機存取記憶體之佈局圖案 Download PDF

Info

Publication number
TWI811517B
TWI811517B TW109101457A TW109101457A TWI811517B TW I811517 B TWI811517 B TW I811517B TW 109101457 A TW109101457 A TW 109101457A TW 109101457 A TW109101457 A TW 109101457A TW I811517 B TWI811517 B TW I811517B
Authority
TW
Taiwan
Prior art keywords
gate pattern
mtj
area
active area
item
Prior art date
Application number
TW109101457A
Other languages
English (en)
Other versions
TW202129406A (zh
Inventor
蔡雅卉
黃瑞民
王裕平
陳宏岳
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW109101457A priority Critical patent/TWI811517B/zh
Priority to US16/792,271 priority patent/US11374055B2/en
Priority to EP20174591.6A priority patent/EP3852161A1/en
Publication of TW202129406A publication Critical patent/TW202129406A/zh
Priority to US17/750,386 priority patent/US11895848B2/en
Application granted granted Critical
Publication of TWI811517B publication Critical patent/TWI811517B/zh
Priority to US18/395,649 priority patent/US20240130141A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明揭露一種磁阻式隨機存取記憶體之佈局圖案，其主要包含一基底包含第一主動區、第二主動區以及一字元線連接區設於第一主動區及第二主動區之間以及一閘極圖案由第一主動區延伸至第二主動區，其中閘極圖案依據上視角度包含一H形。閘極圖案又包含第一閘極圖案沿著第一方向由第一主動區延伸至第二主動區、第二閘極圖案沿著第一方向由第一主動區延伸至第二主動區以及第三閘極圖案沿著第二方向連接第一閘極圖案以及第二閘極圖案。

Description

磁阻式隨機存取記憶體之佈局圖案
本發明是關於一種磁阻式隨機存取記憶體的佈局圖案。
已知，磁阻(magnetoresistance,MR)效應係材料的電阻隨著外加磁場的變化而改變的效應，其物理量的定義，是在有無磁場下的電阻差除上原先電阻，用以代表電阻變化率。目前，磁阻效應已被成功地運用在硬碟生產上，具有重要的商業應用價值。此外，利用巨磁電阻物質在不同的磁化狀態下具有不同電阻值的特點，還可以製成磁性隨機存儲器(MRAM)，其優點是在不通電的情況下可以繼續保留存儲的數據。
上述磁阻效應還被應用在磁場感測(magnetic field sensor)領域，例如，行動電話中搭配全球定位系統(global positioning system,GPS)的電子羅盤(electronic compass)零組件，用來提供使用者移動方位等資訊。目前，市場上已有各式的磁場感測技術，例如，異向性磁 阻(anisotropic magnetoresistance,AMR)感測元件、巨磁阻(GMR)感測元件、磁穿隧接面(magnetic tunneling junction,MTJ)感測元件等等。然而，上述先前技藝的缺點通常包括：較佔晶片面積、製程較昂貴、較耗電、靈敏度不足，以及易受溫度變化影響等等，而有必要進一步改進。
本發明一實施例揭露一種磁阻式隨機存取記憶體之佈局圖案，其主要包含一基底包含第一主動區、第二主動區以及一字元線連接區設於第一主動區及第二主動區之間以及一閘極圖案由第一主動區延伸至第二主動區，其中閘極圖案依據上視角度包含一H形。閘極圖案又包含第一閘極圖案沿著第一方向由第一主動區延伸至第二主動區、第二閘極圖案沿著第一方向由第一主動區延伸至第二主動區以及第三閘極圖案沿著第二方向連接第一閘極圖案以及第二閘極圖案。
本發明另一實施例揭露一種磁阻式隨機存取記憶體之佈局圖案，其主要包含一基底包含第一主動區、第二主動區以及一字元線連接區設於第一主動區及第二主動區之間、第一閘極圖案沿著第一方向由第一主動區延伸至第二主動區、第二閘極圖案沿著第一方向由第一主動區延伸至第二主動區以及第一磁穿隧接面(magnetic tunneling junction,MTJ)設於第一閘極圖案以及第二閘極圖案之間以及字元線連接區內。
12:基底
14:MRAM區域
16:主動區
18:主動區
20:主動區
22:主動區
24:字元線連接區
26:層間介電層
28:閘極圖案
30:閘極圖案
32:閘極圖案
34:閘極圖案
36:閘極圖案
38:閘極圖案
40:閘極圖案
42:閘極圖案
44:閘極圖案
46:閘極圖案
48:擴散區
50:側壁子
52:接觸插塞
54:金屬內連線
56:金屬內連線
58:金屬內連線
60:停止層
62:金屬間介電層
64:金屬內連線
66:金屬內連線
68:MTJ
70:虛置MTJ
72:金屬內連線
74:停止層
76:金屬間介電層
78:金屬間介電層
80:停止層
82:下電極
84:MTJ堆疊結構
86:上電極
88:固定層
90:阻障層
92:自由層
第1圖與為本發明一實施例之一半導體元件之佈局上視圖。
第2圖為第1圖中沿著切線AA’之剖面示意圖。
第3圖為第1圖中沿著切線BB’之剖面示意圖。
第4圖與為本發明一實施例之一半導體元件之佈局上視圖。
第5圖為第4圖中沿著切線CC’之剖面示意圖。
第6圖為第4圖中沿著切線DD’之剖面示意圖。
請同時參照第1圖至第3圖，第1圖與為本發明一實施例之一半導體元件，或更具體而言一MRAM元件之佈局上視圖，第2圖為第1圖中沿著切線AA’之剖面示意圖，第3圖為第1圖中沿著切線BB’之剖面示意圖。如第1圖至第3圖所示，本發明的MRAM元件主要包含一基底12，例如一由半導體材料所構成的基底12，其中半導體材料可選自由矽、鍺、矽鍺複合物、矽碳化物(silicon carbide)、砷化鎵(gallium arsenide)等所構成之群組，且基底12上較佳定義有一MRAM區域14以及邏輯區域(圖未示)。MRAM區域又細部包含複數個主動區16、18、20、22以及一字元線連接區24，例如主動區16、18、20、22沿著例如X方向延伸以及字元線連接區24同樣沿著X方向延伸並緊鄰主動區16、20之間。
基底12上可包含例如金氧半導體(metal-oxide semiconductor,MOS)電晶體等主動元件、被動元件、導電層以及例如層間介電層(interlayer dielectric,ILD)26等介電層覆蓋於其上。更具體而言，基底12上可包含平面型或非平面型(如鰭狀結構電晶體)等電晶體元件，其中電晶體可包含閘極結構例如閘極圖案28、30、32、34、36、38、40、42、44、46、源極/汲極區域或擴散區48、側壁子50、磊晶層、接觸洞蝕刻停止層等標準電晶體元件。層間介電層26可設於基底12上並覆蓋電晶體，且層間介電層26中可設有複數個接觸插塞52與金屬內連線54電連接電晶體的閘極結構例如閘極圖案28、30、32、34、36、38、40、42、44、46及擴散區48。由於平面型或非平面型電晶體與層間介電層等相關製程均為本領域所熟知技藝，在此不另加贅述。
半導體元件另包含金屬內連線56、58設於層間介電層26上並連接金屬內連線54、停止層60與金屬間介電層62環繞金屬內連線56、58、金屬內連線64、66設於金屬內連線58上、MTJ 68設於主動區16、18、20、22的金屬內連線58上、虛置MTJ 70設於字元線連接區24的金屬間介電層62上且下方不連接下一層的金屬內連線58、金屬內連線72設於MTJ 68下方、停止層74與金屬間介電層76環繞金屬內連線72以及另一金屬間介電層78設於金屬間介電層76上並環繞MTJ 68、虛置MTJ 70以及金屬內連線64、66周圍以及另一停止層80設於MTJ 68、虛置MTJ 70及金屬間介電層78上。
在本實施例中，各金屬內連線54、56、58、64、66均可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層以及/或停止層中並彼此電連接。例如各金屬內連線54較佳包含一溝渠導體，金屬內連線56 包含一接觸洞導體，金屬內連線58包含一溝渠導體，金屬內連線64包含一接觸洞導體，而金屬內連線66則包含一溝渠導體。其中金屬內連線54又可稱為第一層金屬內連線層M1，金屬內連線56可稱之為第一層接觸洞層V1，金屬內連線58可稱為第二層金屬內連線層M2，金屬內連線64可稱之為第二層接觸洞層V2，金屬內連線66可稱為第三層金屬內連線層M3。
此外各金屬內連線54、56、58、64、66可更細部包含一阻障層以及一金屬層，其中阻障層可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等所構成的群組，但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝，在此不另加贅述。此外在本實例中金屬層較佳包含銅、層間介電層26較佳包含氧化矽、金屬間介電層62、78包含超低介電常數介電材料、金屬間介電層76包含四乙氧基矽烷(tetraethyl orthosilicate,TEOS)、而停止層60、74、80則包含氮摻雜碳化物層(nitrogen doped carbide,NDC)、氮化矽、或氮碳化矽(silicon carbon nitride,SiCN)，但不侷限於此。
在本實施例中，各MTJ 68與虛置MTJ 70可包含一下電極82設於金屬內連線72或金屬間介電層76上、一MTJ堆疊結構84設於下電極82上以及一上電極86設於MTJ堆疊結構84上，其中MTJ堆疊結構84較佳包含一固定層(pinned layer)88、阻障層(barrier layer)90及自由層(free layer)92所構成。從細部來看，下電極82與上電極86較佳包含導 電材料，例如但不侷限於鉭(Ta)、鉑(Pt)、銅(Cu)、金(Au)、鋁(Al)。固定層88可以是由反鐵磁性(antiferromagnetic,AFM)材料所構成者，例如鐵錳(FeMn)、鉑錳(PtMn)、銥錳(IrMn)、氧化鎳(NiO)等，用以固定或限制鄰近層的磁矩方向。阻障層90可由包含氧化物之絕緣材料所構成，例如氧化鋁(AlOx)或氧化鎂(MgO)，但均不侷限於此。自由層92可以是由鐵磁性材料所構成者，例如鐵、鈷、鎳或其合金如鈷鐵硼(cobalt-iron-boron,CoFeB)，但不限於此。其中，自由層92的磁化方向會受外部磁場而「自由」改變。
請再參照第1圖，如第1圖中所示，MRAM單元主要包含複數個閘極圖案28例如三組閘極圖案28由主動區18延伸至主動區22，其中各閘極圖案28依據上視角度包含一H形。以圖中最左側的一組閘極圖案28為例，閘極圖案28又細部包含閘極圖案30沿著例如Y方向由主動區18延伸至主動區22、閘極圖案32平行於閘極圖案30並同樣沿著Y方向由主動區18延伸至主動區22以及一閘極圖案34沿著例如X方向連接閘極圖案30以及閘極圖案32，其中閘極圖案34較佳設於字元線連接區24內而閘極圖案30、32則同時跨越主動區16、18、20、22及字元線連接區24。
從細部來看，擴散區48除了沿著X方向延伸於主動區16、18、20、22外又設於主動區16、20之間的字元線連接區24內，其中擴散區48較佳設於字元線連接區24內的H形周圍或更具體而言字元線連接區24內的閘極圖案30、閘極圖案32以及閘極圖案34周圍。此外，主動區16、18、20、22內包含複數個MTJ 68而字元線連接區24內則包含 複數個虛置MTJ 70，其中各MTJ 68較佳設於兩條閘極圖案如閘極圖案30與閘極圖案32之間的主動區16、18、20、22內並重疊擴散區48，而各虛置MTJ 70則重疊閘極圖案28的H形例如重疊閘極圖案34以及部分擴散區48。另外所有設於主動區16、18、20、22內的複數個MTJ 68以及字元線連接區24內的複數個虛置MTJ 70之間較佳為等間距或等線寬，其中等間距的定義可包含由一MTJ 68中心點或一虛置MTJ 70中心點至另一MTJ 68中心點或另一虛置MTJ 70中心點之間具有相同距離，或是由一MTJ 68邊緣或一虛置MTJ 70邊緣至另一MTJ 68邊緣或另一虛置MTJ 70邊緣之間具有相同距離，這些實施例均屬本發明所涵蓋的範圍。
以第2圖與第3圖的剖面結構來看，MTJ 68、虛置MTJ 70以及金屬內連線64、66或第三層金屬內連線層M3較佳設於同一層，其中於第2圖的角度來看虛置MTJ 70與金屬內連線64、66較佳以一個虛置MTJ 70相鄰一個金屬內連線64、66的方式重複排列。另外相較於MTJ 68正下方設有金屬內連線72，虛置MTJ 70正下方較佳不設置任何金屬內連線而是直接接觸金屬間介電層76。
請繼續參照第4圖至第6圖，第4圖與為本發明一實施例之一半導體元件，或更具體而言一MRAM元件之佈局上視圖，第5圖為第4圖中沿著切線CC’之剖面示意圖，第6圖為第4圖中沿著切線DD’之剖面示意圖。如第4圖至第6圖所示，本實施例的MRAM單元同樣包含複數個主動區16、18、20、22沿著X方向延伸、一字元線連接區24沿著X方向延伸並緊鄰主動區16、18、20、22之間以及複數個閘極圖案30、32、 36、38、42、44例如三組閘極圖案28由主動區16經由字元線連接區24延伸至主動區22。相較於前述實施例中的每組閘極圖案28依據上視角度呈現H形，本實施例中的每組閘極圖案28例如圖中最左側一組的閘極圖案28僅包含兩條平行閘極圖案如閘極圖案30沿著Y方向由主動區16延伸至主動區22以及閘極圖案32同樣沿著Y方向由主動區16延伸至主動區22。
如同前述實施例，本實施例的MRAM單元包含複數個擴散區48除了沿著X方向延伸於主動區16、18、20、22外又設於主動區16、20之間的字元線連接區24內。相較於前述實施例中各主動區16、18、20、22與字元線連接區24內僅包含單一擴散區48，本實施例中的的各主動區16、18、20、22內包含單一擴散區48沿著X方向延伸而字元線連接區24則包含兩個擴散區48沿著X方向延伸並設於字元線連接區24內的閘極圖案30、32、36、38、42、44兩側。此外，主動區16、18、20、22內包含複數個MTJ 68而字元線連接區24內則包含複數個虛置MTJ 70，其中MTJ 68較佳設於兩條閘極圖案如閘極圖案30與閘極圖案32之間的主動區16、18、20、22內並重疊擴散區48，而虛置MTJ 70則設於兩條閘極圖案如閘極圖案30與閘極圖案32之間以及兩條擴散區48之間的字元線連接區24內且較佳不重疊任何閘極圖案以及/或擴散區48。
以第5圖與第6圖的剖面結構來看，MTJ 68、虛置MTJ 70以及金屬內連線64、66或第三層金屬內連線層M3較佳設於同一層，其中於第5圖的角度來看虛置MTJ 70與金屬內連線64、66較佳以一個虛置 MTJ 70相鄰一個金屬內連線64、66的方式重複排列。如同前述實施例虛置MTJ 70正下方較佳不設置任何金屬內連線而是直接接觸金屬間介電層76，但相較於前述實施例中的虛置MTJ 70下方僅設有一閘極結構或H形中的閘極圖案34，本實施例中的虛置MTJ 70較佳設於兩條閘極圖案如閘極圖案30、32之間因此較佳不重疊任何閘極結構或閘極圖案。
一般而言，現行嵌入式MRAM陣列單元中設於主動區與用來連接字元線的字元線連接區之間較佳設有多個虛置區域，其中虛置區域中設有複數個虛置MTJ而字元線連接區中則無任何MTJ包括主動MTJ或虛置MTJ。此外現行嵌入式MRAM陣列單元中的字元線連接區內也無任何擴散區。為了避免上層金屬內連線造成汙染甚至造成漏電，現行MRAM陣列單元中需採用以主動區、虛置區域以及字元線連接區三者為核心的佈局圖案，而此配置不但佔據極大空間外又影響元件的整體運作效能。為了進一步改善此缺電並提升元件效能，本發明較佳提供一種新的MRAM佈局圖案，其主要去除主動區與字元線連接區之間的虛置區域並將虛置MTJ以及擴散區整合至字元線連接區內，其中由主動區經由字元線連接區並延伸至另一主動區的閘極圖案可如同前述實施例般在上視角度下呈現H形或相互之間不接觸。依據本發明較佳實施例上述佈局圖案在元件配置上的設計可大幅節省面積並改善漏電的情形。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
14:MRAM區域
16:主動區
18:主動區
20:主動區
22:主動區
24:字元線連接區
28:閘極圖案
30:閘極圖案
32:閘極圖案
34:閘極圖案
36:閘極圖案
38:閘極圖案
40:閘極圖案
42:閘極圖案
44:閘極圖案
46:閘極圖案
48:擴散區
52:接觸插塞
54:金屬內連線
56:金屬內連線
58:金屬內連線
64:金屬內連線
66:金屬內連線
68:MTJ
70:虛置MTJ

Claims (20)

  1. 一種磁阻式隨機存取記憶體之佈局圖案，其特徵在於，包含：一基底包含一第一主動區、一第二主動區以及一字元線連接區設於該第一主動區及該第二主動區之間，其中該字元線連接區不與該第一主動區及該第二主動區重疊；以及一閘極圖案由該第一主動區延伸至該第二主動區，其中該閘極圖案依據上視角度包含一H形。
  2. 如申請專利範圍第1項所述之佈局圖案，其中該閘極圖案包含：一第一閘極圖案沿著一第一方向由該第一主動區延伸至該第二主動區；一第二閘極圖案沿著該第一方向由該第一主動區延伸至該第二主動區；以及一第三閘極圖案沿著一第二方向連接該第一閘極圖案以及該第二閘極圖案。
  3. 如申請專利範圍第2項所述之佈局圖案，其中該第一方向垂直該第二方向。
  4. 如申請專利範圍第2項所述之佈局圖案，其中該第三閘極圖案係設於該字元線連接區內。
  5. 如申請專利範圍第2項所述之佈局圖案，另包含一擴散區沿著該第二方向延伸並設於該H形旁。
  6. 如申請專利範圍第2項所述之佈局圖案，另包含一第一磁穿隧接面(magnetic tunneling junction,MTJ)重疊該第三閘極圖案。
  7. 如申請專利範圍第6項所述之佈局圖案，其中該第一MTJ包含一虛置MTJ。
  8. 如申請專利範圍第6項所述之佈局圖案，另包含一第二MTJ設於該第一閘極圖案以及該第二閘極圖案之間並設於該第一主動區內。
  9. 如申請專利範圍第8項所述之佈局圖案，其中該第二MTJ底部連接一金屬內連線。
  10. 如申請專利範圍第6項所述之佈局圖案，另包含一第三MTJ設於該第一閘極圖案以及該第二閘極圖案之間並設於該第二主動區內。
  11. 如申請專利範圍第10項所述之佈局圖案，其中該第三MTJ底部連接一金屬內連線。
  12. 一種磁阻式隨機存取記憶體之佈局圖案，其特徵在於，包含：一基底包含一第一主動區、一第二主動區以及一字元線連接區設於該第一主動區及該第二主動區之間，其中該字元線連接區不與該第一主動區及該第二主動區重疊；一第一閘極圖案沿著一第一方向由該第一主動區延伸至該第二主動區；一第二閘極圖案沿著該第一方向由該第一主動區延伸至該第二主動區；以及一第一磁穿隧接面(magnetic tunneling junction,MTJ)設於該第一閘極圖案以及該第二閘極圖案之間以及該字元線連接區內。
  13. 如申請專利範圍第12項所述之佈局圖案，另包含一金屬內連線設於該字元線連接區並與該第一MTJ設於同一層。
  14. 如申請專利範圍第12項所述之佈局圖案，另包含：一第一擴散區沿著一第二方向延伸並交錯該第一閘極圖案以及該第二閘極圖案於該字元線連接區內；以及一第二擴散區沿著該第二方向延伸並交錯該第一閘極圖案以及該第二閘極圖案於該字元線連接區內。
  15. 如申請專利範圍第14項所述之佈局圖案，其中該第一MTJ係設於該第一擴散區以及該第二擴散區之間。
  16. 如申請專利範圍第14項所述之佈局圖案，其中該第一方向垂直該第二方向。
  17. 如申請專利範圍第12項所述之佈局圖案，另包含一第二MTJ設於該第一閘極圖案以及該第二閘極圖案之間並設於該第一主動區內。
  18. 如申請專利範圍第17項所述之佈局圖案，其中該第二MTJ底部連接一金屬內連線。
  19. 如申請專利範圍第12項所述之佈局圖案，另包含一第三MTJ設於該第一閘極圖案以及該第二閘極圖案之間並設於該第二主動區內。
  20. 如申請專利範圍第19項所述之佈局圖案，其中該第三MTJ底部連接一金屬內連線。
TW109101457A 2020-01-16 2020-01-16 磁阻式隨機存取記憶體之佈局圖案 TWI811517B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW109101457A TWI811517B (zh) 2020-01-16 2020-01-16 磁阻式隨機存取記憶體之佈局圖案
US16/792,271 US11374055B2 (en) 2020-01-16 2020-02-16 Layout pattern for magnetoresistive random access memory
EP20174591.6A EP3852161A1 (en) 2020-01-16 2020-05-14 Layout pattern for magnetoresistive random access memory
US17/750,386 US11895848B2 (en) 2020-01-16 2022-05-22 Layout pattern for magnetoresistive random access memory
US18/395,649 US20240130141A1 (en) 2020-01-16 2023-12-25 Layout pattern for magnetoresistive random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109101457A TWI811517B (zh) 2020-01-16 2020-01-16 磁阻式隨機存取記憶體之佈局圖案

Publications (2)

Publication Number Publication Date
TW202129406A TW202129406A (zh) 2021-08-01
TWI811517B true TWI811517B (zh) 2023-08-11

Family

ID=70736660

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109101457A TWI811517B (zh) 2020-01-16 2020-01-16 磁阻式隨機存取記憶體之佈局圖案

Country Status (3)

Country Link
US (3) US11374055B2 (zh)
EP (1) EP3852161A1 (zh)
TW (1) TWI811517B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119897A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体記憶装置
TW200635048A (en) * 2005-03-31 2006-10-01 Fujitsu Ltd Semiconductor device with integrated flash memory and peripheral circuit and its manufacture method
TWI437692B (zh) * 2007-04-03 2014-05-11 Micron Technology Inc 利用封閉電晶體具有格狀陣列之可變電阻記憶體
US20160300843A1 (en) * 2015-04-10 2016-10-13 SK Hynix Inc. Anti-fuse, anti-fuse array and method of operating the same
US20170084319A1 (en) * 2015-09-22 2017-03-23 SK Hynix Inc. Bit line equalizer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211544B1 (en) 1999-03-18 2001-04-03 Infineon Technologies North America Corp. Memory cell layout for reduced interaction between storage nodes and transistors
JP4599048B2 (ja) 2003-10-02 2010-12-15 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク
JP4945592B2 (ja) 2009-03-13 2012-06-06 株式会社東芝 半導体記憶装置
JP2012064258A (ja) 2010-09-14 2012-03-29 Toshiba Corp 半導体記憶装置
US8441850B2 (en) 2010-10-08 2013-05-14 Qualcomm Incorporated Magnetic random access memory (MRAM) layout with uniform pattern
JP2012195038A (ja) 2011-03-17 2012-10-11 Renesas Electronics Corp 半導体記憶装置
US9496314B1 (en) * 2015-09-14 2016-11-15 Qualcomm Incorporated Shared source line magnetic tunnel junction (MTJ) bit cells employing uniform MTJ connection patterns for reduced area
KR102572127B1 (ko) * 2016-06-01 2023-08-30 삼성전자주식회사 반도체 메모리 장치
US10868234B2 (en) * 2018-12-12 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Storage device having magnetic tunnel junction cells of different sizes, and method of forming storage device
US11283005B2 (en) * 2019-09-30 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer scheme and method for MRAM

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119897A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体記憶装置
TW200635048A (en) * 2005-03-31 2006-10-01 Fujitsu Ltd Semiconductor device with integrated flash memory and peripheral circuit and its manufacture method
TWI437692B (zh) * 2007-04-03 2014-05-11 Micron Technology Inc 利用封閉電晶體具有格狀陣列之可變電阻記憶體
US20160300843A1 (en) * 2015-04-10 2016-10-13 SK Hynix Inc. Anti-fuse, anti-fuse array and method of operating the same
US20170084319A1 (en) * 2015-09-22 2017-03-23 SK Hynix Inc. Bit line equalizer

Also Published As

Publication number Publication date
US20210225933A1 (en) 2021-07-22
EP3852161A1 (en) 2021-07-21
US11374055B2 (en) 2022-06-28
US11895848B2 (en) 2024-02-06
US20240130141A1 (en) 2024-04-18
US20220285437A1 (en) 2022-09-08
TW202129406A (zh) 2021-08-01

Similar Documents

Publication Publication Date Title
CN110581213B (zh) 半导体元件
TWI814942B (zh) 半導體元件及其製作方法
CN111384234B (zh) 磁阻式随机存取存储器的布局图案
CN112968036A (zh) 半导体元件及其制作方法
US20230354716A1 (en) Semiconductor device and method for fabricating the same
CN111916472A (zh) 磁阻式随机存取存储器
CN114447023A (zh) 半导体元件及其制作方法
TWI821466B (zh) 半導體元件及其製作方法
CN113809118A (zh) 一种磁阻式随机存取存储器
TW202329493A (zh) 半導體元件及其製作方法
TWI811517B (zh) 磁阻式隨機存取記憶體之佈局圖案
CN113809117A (zh) 半导体元件及其制作方法
CN112992965B (zh) 磁阻式随机存取存储器的布局图案
CN112768601B (zh) 磁阻式随机存取存储器
US11957061B2 (en) Semiconductor device
CN113539943B (zh) 半导体元件及其制作方法
TW202339314A (zh) 半導體元件及其製作方法
CN114566517A (zh) 半导体元件
TW202401865A (zh) 磁阻式隨機存取記憶體
TW202343683A (zh) 半導體元件及其製作方法
CN114725155A (zh) 半导体元件
TW202403969A (zh) 一種製作磁阻式隨機存取記憶體的方法
TW202316580A (zh) 半導體元件及其製作方法
TW202329494A (zh) 半導體元件及其製作方法
CN114792703A (zh) 半导体元件及其制作方法