CN114725155A - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN114725155A
CN114725155A CN202110011336.8A CN202110011336A CN114725155A CN 114725155 A CN114725155 A CN 114725155A CN 202110011336 A CN202110011336 A CN 202110011336A CN 114725155 A CN114725155 A CN 114725155A
Authority
CN
China
Prior art keywords
pattern
metal
mtj
metal interconnect
tunnel junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110011336.8A
Other languages
English (en)
Inventor
郭致玮
许家彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202110011336.8A priority Critical patent/CN114725155A/zh
Priority to US17/165,837 priority patent/US11706995B2/en
Publication of CN114725155A publication Critical patent/CN114725155A/zh
Priority to US18/201,741 priority patent/US20230301201A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开一种半导体元件,其主要包含一阵列区域定义于基底上,一圈虚置图案环绕该阵列区域,以及一间隙设于该阵列区域以及该圈虚置图案之间,其中该圈虚置图案又包含一圈磁性隧穿结(magnetic tunneling junction,MTJ)图案环绕阵列区域以及一圈金属内连线图案重叠该圈MTJ图案并环绕该阵列区域。

Description

半导体元件
技术领域
本发明涉及一种半导体元件,尤其是涉及一种磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)元件。
背景技术
已知,磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应,其物理量的定义,是在有无磁场下的电阻差除上原先电阻,用以代表电阻变化率。目前,磁阻效应已被成功地运用在磁盘生产上,具有重要的商业应用价值。此外,利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点,还可以制成磁性随机存储器(MRAM),其优点是在不通电的情况下可以继续保留存储的数据。
上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域,例如,移动电话中搭配全球定位系统(global positioning system,GPS)的电子罗盘(electroniccompass)零组件,用来提供使用者移动方位等信息。目前,市场上已有各式的磁场感测技术,例如,各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧穿结(magnetic tunneling junction,MTJ)感测元件等等。然而,上述现有技术的缺点通常包括:较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足,以及易受温度变化影响等等,而有必要进一步改进。
发明内容
本发明一实施例揭露一种半导体元件,其主要包含一阵列区域定义于基底上,一圈虚置图案环绕该阵列区域,以及一间隙设于该阵列区域以及该圈虚置图案之间,其中该圈虚置图案又包含一圈磁性隧穿结(magnetic tunneling junction,MTJ)图案环绕阵列区域以及一圈金属内连线图案重叠该圈MTJ图案并环绕该阵列区域。
附图说明
图1为本发明一实施例的一半导体元件的上视图;
图2为图1中沿着切线AA’的剖面示意图;
图3为图1中沿着切线BB’的剖面示意图。
主要元件符号说明
12:基底
14:阵列区域
16:虚置图案
18:MRAM区域
20:逻辑区域
22:金属内连线图案
24:MTJ图案
26:间隙
28:第一金属内连线图案
30:第二金属内连线图案
32:第三金属内连线图案
34:第四金属内连线图案
36:第一转角
38:第二转角
40:第三转角
42:第四转角
52:层间介电层
54:金属内连线结构
56:金属内连线结构
60:金属内连线
62:间隙壁
64:金属间介电层
66:金属内连线结构
68:停止层
70:金属间介电层
72:金属内连线
74:停止层
76:金属间介电层
78:金属内连线
80:停止层
82:金属间介电层
84:金属内连线
86:阻障层
88:金属层
90:下电极
92:固定层
94:阻障层
96:自由层
98:上电极
128:第一MTJ图案
130:第二MTJ图案
132:第三MTJ图案
134:第四MTJ图案
具体实施方式
请同时参照图1至图3,图1为本发明一实施例的一半导体元件,或更具体而言一MRAM元件的上视图,图2为图1中沿着切线AA’的剖面示意图,图3则为图1中沿着切线BB’的剖面示意图。如图1至图3所示,本发明的MRAM元件主要包含一基底12,例如一由半导体材料所构成的基底12,其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(siliconcarbide)、砷化镓(gallium arsenide)等所构成的群组。基底12上较佳定义有一阵列区域14以及一圈虚置图案16环绕阵列区域14,其中阵列区域14在本实施例中又可称之为MRAM巨集(MRAM macro)区域,阵列区域14可细部包含一MRAM区域18以及逻辑区域20。
在本实施例中,虚置图案16又细部包含一圈磁性隧穿结(magnetic tunnelingjunction,MTJ)图案24以及一圈金属内连线图案22重叠MTJ图案24并环绕阵列区域14,MRAM区域18中则包含多个以阵列方式排列的MTJ图案24,另外MRAM元件也包含一间隙26设于阵列区域14以及该圈虚置图案16之间,使虚置图案16不直接接触阵列区域14。从细部来看,该圈MTJ图案24又包含第一MTJ图案128以及第二MTJ图案130沿着第一方向例如X方向延伸以及第三MTJ图案132以及第四MTJ图案134沿着第二方向例如Y方向延伸。其中第一MTJ图案128重叠第三MTJ图案132于第一转角36,第一MTJ图案128重叠第四MTJ图案134于第二转角38,第二MTJ图案130重叠第三MTJ图案132于第三转角40,以及第二MTJ图案130重叠第四MTJ图案134于第四转角42。
同样地,该圈MTJ图案24上方的该圈金属内连线图案22包含第一金属内连线图案28以及第二金属内连线图案30沿着第一方向例如X方向延伸以及第三金属内连线图案32以及第四金属内连线图案34沿着第二方向例如Y方向延伸。其中第一金属内连线图案28重叠第三金属内连线图案32于第一转角36,第一金属内连线图案28重叠第四金属内连线图案34于第二转角38,第二金属内连线图案30重叠第三金属内连线图案32于第三转角40,以及第二金属内连线图案30重叠第四金属内连线图案34于第四转角42。
换句话说,第一MTJ图案128、第二MTJ图案130、第三MTJ图案132以及第四MTJ图案134一同构成环形环绕阵列区域14,同样地第一金属内连线图案28、第二金属内连线图案30、第三金属内连线图案32以及第四金属内连线图案34也一同构成一环形环绕阵列区域14,且一MTJ图案128、第二MTJ图案130、第三MTJ图案132以及第四MTJ图案134所构成的环形较佳完全重叠第一金属内连线图案28、第二金属内连线图案30、第三金属内连线图案32以及第四金属内连线图案34所构成的环形。需注意的是,本实施例虽仅于阵列区域14周围形成单一一圈由MTJ图案24及金属内连线图案22所构成的虚置图案16,但不局限于此,依据本发明其他实施例又可调整虚置图案16的数量,例如可于阵列区域14周围形成一圈以上例如两圈甚至三圈虚置图案16,此变化型均属本发明所涵盖的范围。另外又需注意的是,虽然虚置图案16中的MTJ图案24在上视角度是构成一环形环绕阵列区域14,但MRAM区域18中的MTJ图案24则是以阵列方式排列且各MTJ图案24较佳包含矩形例如正方形或长方形。
如图2至图3的剖面来看,基底12上可包含例如金属氧化物半导体(metal-oxidesemiconductor,MOS)晶体管等主动(有限元)元件、被动(无源)元件、导电层以及例如层间介电层(interlayer dielectric,ILD)52等介电层覆盖于其上。更具体而言,基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件,其中MOS晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等标准晶体管元件,层间介电层52可设于基底12上并覆盖MOS晶体管,且层间介电层52可具有多个接触插塞(图未示)电连接MOS晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术,在此不另加赘述。
此外半导体元件另包含金属内连线结构54、56设于层间介电层52上、MTJ图案24设于虚置图案16以及MRAM区域18的金属内连线结构56上、金属内连线60设于阵列区域14的金属内连线结构56上、间隙壁62设于各MTJ图案24周围侧壁、金属间介电层64设于间隙壁62周围以及另一金属内连线结构66设于MTJ图案24及金属内连线60上。
在本实施例中,金属内连线结构54包含停止层68、金属间介电层70以及多个金属内连线72镶嵌于停止层68与金属间介电层70中,金属内连线结构56包含一停止层74、一金属间介电层76以及多个金属内连线78镶嵌于停止层74与金属间介电层76中,金属内连线结构66则包含一停止层80、一金属间介电层82以及金属内连线84镶嵌于停止层80以及金属间介电层82中。
在本实施例中,金属内连线结构54、56、66中的各金属内连线72、78、84以及金属内连线60均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层70、76、82以及/或停止层68、74、80中并彼此电连接。例如各金属内连线72较佳包含一沟槽导体,各金属内连线78较佳包含一接触洞导体,各金属内连线84较佳包含一接触洞导体,而金属内连线60较佳包含一沟槽导体。
此外各金属内连线72、78、84可更细部包含一阻障层86以及一金属层88,其中阻障层86可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组,而金属层88可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungstenphosphide,CoWP)等所构成的群组,但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术,在此不另加赘述。此外在本实例中金属层88较佳包含铜、金属间介电层70、76、82较佳包含氧化硅、而停止层68、74、80则包含氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、或氮碳化硅(silicon carbon nitride,SiCN),但不局限于此。
在本实施例中,形成MTJ图案24的方式可先依序形成一下电极90、一MTJ堆叠结构、一上电极98以及一图案化掩模(图未示)于金属内连线结构56上,其中MTJ堆叠结构较佳包含一固定层(pinned layer)92、一阻障层(barrier layer)94以及一自由层(free layer)96于下电极90上。在本实施例中,下电极90及上电极98较佳包含导电材料,例如但不局限于钽(Ta)、氮化钽(TaN)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)。固定层92可包含铁磁性材料例如但不局限于钴铁硼(cobalt-iron-boron,CoFeB)、钴铁(cobalt-iron,CoFe)、铁(Fe)、钴(Co)等。此外,固定层92也可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者,例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等,用以固定或限制邻近层的磁矩方向。阻障层94可由包含氧化物的绝缘材料所构成,例如氧化铝(AlOx)或氧化镁(MgO),但均不局限于此。自由层96可以是由铁磁性材料所构成者,例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB),但不限于此。其中,自由层96的磁化方向会受外部磁场而「自由」改变。
随后进行一图案转移制作工艺或光刻剂蚀刻制作工艺,例如可利用图案化掩模例如图案化光致抗蚀剂为掩模去除部分上电极98、部分MTJ堆叠结构以及部分下电极90以形成虚置图案16中整圈的MTJ图案24,其中MTJ图案24或下电极90接触并电连接设于其下方的整圈金属内连线78。需注意的是,虽然虚置图案16以及MRAM区域18的MTJ图案24底部的下电极90均直接接触或电连接金属内连线结构56中的金属内连线78,但实际上只有设于MRAM区域18中的MTJ图案24会经由设于其下方的金属内连线78连接至其他设于基底12表面的MOS晶体管元件成为实际运作的MTJ。虚置图案16中的MTJ图案24则为虚置MTJ图案,即其上与其下的金属内连线78、84均为虚置金属内连线且不向下电连接至其他元件或导线,使虚置图案16中的MTJ图案24及金属内连线78、84等一同构成一虚置挡墙环绕阵列区域14。
另外又需注意的是,在图2与图3中设于MTJ图案24上方的金属内连线如金属内连线84即为图1中环绕阵列区域14的金属内连线图案22,且由于MTJ图案24与金属内连线84均是以一整圈环绕的方式设于阵列区域14外围,因此以图3中沿着BB’剖面的结构来看单一金属内连线84底部较佳电连接以及/或接触单一MTJ图案24上方的上电极98。
综上所述,本发明主要于半导体元件的阵列区域或逻辑区域周围利用一圈MTJ图案以及多层堆叠的金属内连线图案层形成至少一圈虚置图案来阻隔电磁波。依据本发明的优选实施例,环绕整个阵列区域或逻辑区域的虚置图案主要用来作为隔绝电磁波的挡墙,其细部包含一整圈MTJ图案环绕于阵列区域周围以及同样一整圈金属内连线图案设于MTJ图案正上方,其中MTJ图案以及金属内连线图案在上视角度下均呈现环形而非如现有技术般以多个矩形图案所构成的阵列方式排列。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,都应属本发明的涵盖范围。

Claims (6)

1.一种半导体元件,其特征在于,包含:
基底,包含阵列区域设于其上;以及
圈虚置图案,环绕该阵列区域,其中该圈虚置图案包含:
圈磁性隧穿结(magnetic tunneling junction,MTJ)图案,环绕该阵列区域;以及
圈金属内连线图案,重叠该圈磁性隧穿结图案并环绕该阵列区域。
2.如权利要求1所述的半导体元件,另包含间隙,设于该阵列区域以及该圈虚置图案之间。
3.如权利要求1所述的半导体元件,其中该圈磁性隧穿结图案包含:
第一磁性隧穿结图案以及第二磁性隧穿结图案,沿着第一方向延伸;以及
第三磁性隧穿结图案以及第四磁性隧穿结图案,沿着第二方向延伸。
4.如权利要求3所述的半导体元件,其中该第一磁性隧穿结图案重叠该第三磁性隧穿结图案于第一转角,该第一磁性隧穿结图案重叠该第四磁性隧穿结图案于第二转角,该第二磁性隧穿结图案重叠该第三磁性隧穿结图案于第三转角,以及该第二磁性隧穿结图案重叠该第四磁性隧穿结图案于第四转角。
5.如权利要求1所述的半导体元件,其中该圈金属内连线图案包含:
第一金属内连线图案以及第二金属内连线图案沿着第一方向延伸;以及
第三金属内连线图案以及第四金属内连线图案沿着第二方向延伸。
6.如权利要求5所述的半导体元件,其中该第一金属内连线图案重叠该第三金属内连线图案于第一转角,该第一金属内连线图案重叠该第四金属内连线图案于第二转角,该第二金属内连线图案重叠该第三金属内连线图案于第三转角,以及该第二金属内连线图案重叠该第四金属内连线图案于第四转角。
CN202110011336.8A 2021-01-06 2021-01-06 半导体元件 Pending CN114725155A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110011336.8A CN114725155A (zh) 2021-01-06 2021-01-06 半导体元件
US17/165,837 US11706995B2 (en) 2021-01-06 2021-02-02 Semiconductor device
US18/201,741 US20230301201A1 (en) 2021-01-06 2023-05-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110011336.8A CN114725155A (zh) 2021-01-06 2021-01-06 半导体元件

Publications (1)

Publication Number Publication Date
CN114725155A true CN114725155A (zh) 2022-07-08

Family

ID=82218988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110011336.8A Pending CN114725155A (zh) 2021-01-06 2021-01-06 半导体元件

Country Status (2)

Country Link
US (2) US11706995B2 (zh)
CN (1) CN114725155A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4646485B2 (ja) * 2002-06-25 2011-03-09 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US8441850B2 (en) * 2010-10-08 2013-05-14 Qualcomm Incorporated Magnetic random access memory (MRAM) layout with uniform pattern
CN110581213B (zh) 2018-06-08 2023-05-12 联华电子股份有限公司 半导体元件

Also Published As

Publication number Publication date
US11706995B2 (en) 2023-07-18
US20220216395A1 (en) 2022-07-07
US20230301201A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
CN110581213B (zh) 半导体元件
CN112447788B (zh) 磁阻式随机存取存储器
CN110707122B (zh) 半导体元件及其制作方法
CN111969103A (zh) 半导体元件及其制作方法
US11723215B2 (en) Semiconductor device and method for fabricating the same
CN110890460A (zh) 半导体元件及其制作方法
CN111564468A (zh) 半导体元件及其制作方法
CN111916472A (zh) 磁阻式随机存取存储器
CN111384234A (zh) 磁阻式随机存取存储器的布局图案
CN110459673B (zh) 半导体元件及其制作方法
CN113809118A (zh) 一种磁阻式随机存取存储器
CN113471244B (zh) 半导体元件及其制作方法
CN113809117B (zh) 半导体元件及其制作方法
CN116249357A (zh) 半导体元件及其制作方法
CN113903764A (zh) 半导体元件及其制作方法
CN112820821A (zh) 半导体元件及其制作方法
CN114725155A (zh) 半导体元件
CN111477738A (zh) 一种制作半导体元件的方法
TWI811517B (zh) 磁阻式隨機存取記憶體之佈局圖案
CN112768601B (zh) 磁阻式随机存取存储器
CN114566517A (zh) 半导体元件
CN113539943B (zh) 半导体元件及其制作方法
CN113571465A (zh) 半导体元件及其制作方法
CN114792703A (zh) 半导体元件及其制作方法
CN113972315A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination