CN111384234A - 磁阻式随机存取存储器的布局图案 - Google Patents

磁阻式随机存取存储器的布局图案 Download PDF

Info

Publication number
CN111384234A
CN111384234A CN201811610931.8A CN201811610931A CN111384234A CN 111384234 A CN111384234 A CN 111384234A CN 201811610931 A CN201811610931 A CN 201811610931A CN 111384234 A CN111384234 A CN 111384234A
Authority
CN
China
Prior art keywords
pattern
mtj
metal interconnect
layout
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811610931.8A
Other languages
English (en)
Other versions
CN111384234B (zh
Inventor
朱中良
汤志贤
陈昱瑞
蔡雅卉
黄瑞民
戴觉非
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201811610931.8A priority Critical patent/CN111384234B/zh
Priority to US16/255,786 priority patent/US10714466B1/en
Publication of CN111384234A publication Critical patent/CN111384234A/zh
Application granted granted Critical
Publication of CN111384234B publication Critical patent/CN111384234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开一种磁阻式随机存取存储器的布局图案，其包含第一磁隧穿结(magnetic tunneling junction,MTJ)图案，设于基底上，第二MTJ图案设于该第一MTJ图案旁以及第一金属内连线图案设于该第一MTJ图案以及该第二MTJ图案之间，其中该第一MTJ图案、该第一金属内连线图案以及该第二MTJ图案交错排列。

Description

磁阻式随机存取存储器的布局图案
技术领域
本发明涉及一种磁阻式随机存取存储器的布局图案。
背景技术
已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(MRAM)，其优点是在不通电的情况下可以继续保留存储的数据。
上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域，例如，移动电话中搭配全球定位系统(global positioning system,GPS)的电子罗盘(electroniccompass)零组件，用来提供使用者移动方位等信息。目前，市场上已有各式的磁场感测技术，例如，各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧穿结(magnetic tunneling junction,MTJ)感测元件等等。然而，上述现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。
发明内容
本发明一实施例公开一种磁阻式随机存取存储器的布局图案，其中，包含第一磁隧穿结(magnetic tunneling junction,MTJ)图案设于基底上，第二MTJ图案设于该第一MTJ图案旁以及第一金属内连线图案设于该第一MTJ图案以及该第二MTJ图案之间，其中该第一MTJ图案、该第一金属内连线图案以及该第二MTJ图案交错排列。
本发明又一实施例公开一种磁阻式随机存取存储器的布局图案，其中，包含第一金属内连线图案设于一基底上，其中该第一金属内连线图案包含一第一L形；以及磁隧穿结(magnetic tunneling junction,MTJ)图案设于该第一金属内连线图案旁，其中该MTJ图案包含二第一L形。
附图说明
图1为本发明一实施例的一MRAM元件的结构示意图；
图2为现行MRAM单元中MTJ与金属内连线的布局图案示意图；
图3为本发明一实施例MRAM单元中MTJ与金属内连线的布局图案示意图；
图4为本发明一实施例MRAM单元中MTJ与金属内连线的布局图案示意图。
主要元件符号说明
12 基底 14 阵列区域
18 MRAM区域 20 逻辑区域
50 金属内连线 52 层间介电层
54 金属内连线 56 金属内连线结构
58 MTJ 60 金属内连线
62 遮盖层 64 金属间介电层
66 金属内连线结构 68 停止层
70 金属间介电层 72 金属内连线
74 停止层 76 金属间介电层
78 金属内连线 80 停止层
82 金属间介电层 84 金属内连线
86 阻障层 88 金属层
90 第一电极层 92 固定层
94 自由层 96 遮盖层
98 第二电极层
102 第一MTJ图案 104 第一金属内连线图案
106 第二MTJ图案 108 第二金属内连线图案
110 第三金属内连线图案 112 接触洞图案
122 第一MTJ图案 124 第一金属内连线图案
126 第二MTJ图案 128 第二金属内连线图案
130 第三金属内连线图案 132 接触洞图案
134 第一方向 136 第二方向
138 第三方向
142 第一金属内连线图案 144 第一MTJ图案
146 第二金属内连线图案 148 第二MTJ图案
150 第三金属内连线图案 152 第一接触洞图案
154 第二接触洞图案 156 第一部分
158 第二部分 160 第三部分
162 第四部分
具体实施方式
请同时参照图1，图1为本发明一实施例的一半导体元件，或更具体而言一MRAM元件的结构示意图。如图1所示，本发明的MRAM元件主要包含一基底12，例如一由半导体材料所构成的基底12，其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(siliconcarbide)、砷化镓(gallium arsenide)等所构成的群组，且基底12上较佳定义有一阵列区域14以及一边缘区域(图未示)环绕阵列区域14，其中阵列区域14在本实施例中又可称之为MRAM巨集(MRAM macro)区域，且阵列区域14可细部包含一MRAM区域18以及逻辑区域20。
基底12上可包含例如金属氧化物半导体(metal-oxide semiconductor,MOS)晶体管等主动(有源)元件、被动(无源)元件、导电层以及例如层间介电层(interlayerdielectric,ILD)52等介电层覆盖于其上。更具体而言，基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件，其中MOS晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等标准晶体管元件，层间介电层52可设于基底12上并覆盖MOS晶体管，且层间介电层52可具有多个接触插塞(图未示)电连接MOS晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术，在此不另加赘述。
此外半导体元件另包含金属内连线结构54、56设于层间介电层52上、MTJ 58设于边缘区域以及MRAM区域18的金属内连线结构56上、金属内连线60设于逻辑区域20的金属内连线结构56上、遮盖层62设于MTJ 58周围侧壁、金属间介电层64设于遮盖层62周围以及另一金属内连线结构66设于MTJ 58及金属内连线60上。
在本实施例中，金属内连线结构54包含停止层68、金属间介电层70以及多个金属内连线72镶嵌于停止层68与金属间介电层70中，金属内连线结构56包含一停止层74、一金属间介电层76以及多个金属内连线78镶嵌于停止层74与金属间介电层76中，金属内连线结构66则包含一停止层80、一金属间介电层82、金属内连线84以及金属内连线50镶嵌于停止层80以及金属间介电层82中。
在本实施例中，金属内连线结构54、56、66中的各金属内连线50、60、72、78、84以及金属内连线60均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层70、76、82以及/或停止层68、74、80中并彼此电连接。例如各金属内连线72较佳包含一沟槽导体，各金属内连线78较佳包含一接触洞导体，金属内连线60较佳包含一沟槽导体，各金属内连线84较佳包含一接触洞导体，而金属内连线50较佳包含一沟槽导体。其中金属内连线72又可称为第一金属内连线层M1，金属内连线78可称之为第一接触洞层V1，金属内连线60可称为第二金属内连线层M2，金属内连线84可称之为第二接触洞层V2，金属内连线50可称为第三金属内连线层M3。
此外各金属内连线72、78、84可更细部包含一阻障层86以及一金属层88，其中阻障层86可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层88可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungstenphosphide，CoWP)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。此外在本实例中金属层88较佳包含铜、金属间介电层70、76、82较佳包含氧化硅、而停止层68、74、80则包含氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、或氮碳化硅(silicon carbon nitride,SiCN)，但不局限于此。
在本实施例中，形成MTJ 58的方式可先依序形成一第一电极层90、一固定层(fixed layer)92、一自由层(free layer)94、一遮盖层(capping layer)96以及一第二电极层98。在本实施例中，第一电极层90以及第二电极层98较佳包含导电材料，例如但不局限于钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)。固定层92可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者，例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等，用以固定或限制邻近层的磁矩方向。自由层94可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB)，但不限于此。其中，自由层94的磁化方向会受外部磁场而「自由」改变。遮盖层96可由包含氧化物的绝缘材料所构成，例如氧化铝(AlOx)或氧化镁(MgO)，但均不局限于此。
随后进行一图案转移制作工艺或光刻剂蚀刻制作工艺，例如可利用一图案化光致抗蚀剂为掩模去除部分第二电极层98、部分遮盖层96、部分自由层94、部分固定层92以及部分第一电极层90以形成MTJ 58于MRAM区域18，其中MTJ 58较佳接触并电连接设于其下方的金属内连线78。
请继续参照图2，图2为现行MRAM单元中MTJ与紧邻金属内连线的布局图案经过光学近接修正(optical proximity correction，OPC)等校正步骤后所产生的布局图案。如图2所示，现行MRAM单元主要包含多列例如三列由MTJ图案以及金属内连线图案所构成的图案组合以阵列方式排列，其中每一列图案各包含多个MTJ图案、金属内连线图案以及接触洞图案以直线方式排列。以左列的布局图案为例，其主要包含第一MTJ图案102、第一金属内连线图案104、第二MTJ图案106(如图1中MTJ 58)、第二金属内连线图案108(如图1中第二金属内连线层M2)、第三金属内连线图案110(或图1中第三金属内连线层M3)以及接触洞图案112以直线方式排列于基底12上，其中第一MTJ图案102、第一金属内连线图案104、第二MTJ图案106以及第二金属内连线图案108较佳交错设置同时由上至下构成一直线，而重叠各第一MTJ图案102、第一金属内连线图案104、第二MTJ图案106以及第二金属内连线图案108的接触洞图案112也较佳构成一直线。
需注意的是，由于上述MRAM单元中MTJ图案、金属内连线图案以及接触洞图案以直线方式排列的态样容易使MTJ与紧邻的金属内连线以及相邻的接触洞之间过于接近，例如使MTJ与紧邻金属内连线之间的距离D1或相邻接触洞之间的距离VD1过短而导致制作工艺后段时产生污染(contamination)，本发明下列实施例中主要调整各图案之间，包括MTJ图案、金属内连线图案以及/或接触洞图案的排列方式使三者之间不致过于接近，由此降低发生污染的机率。
请参照图3，图3为本发明一实施例的MRAM单元中MTJ与紧邻金属内连线的布局图案经过光学近接修正(optical proximity correction，OPC)等校正步骤后所产生的布局图案。如图3所示，MRAM的布局图案主要包含多列例如三列由MTJ图案以及金属内连线图案所构成的图案以阵列方式排列，其中每一列图案各包含多个MTJ图案以及金属内连线图案。以左列的布局图案为例，其主要包含第一MTJ图案122设于基底12上，第二MTJ图案126(如图1中MTJ 58)设于第一MTJ图案122旁，第一金属内连线图案124设于第一MTJ图案122及第二MTJ图案126之间，第二金属内连线图案128(如图1中第二金属内连线层M2)设于第二MTJ图案126旁，第三金属内连线图案130(如图1中第三金属内连线层M3)环绕第二MTJ图案126与第二金属内连线图案128以及接触洞图案132重叠第一MTJ图案122、第一金属内连线图案124、第二MTJ图案126及第二金属内连线图案128，其中第一MTJ图案122、第一金属内连线图案124、第二MTJ图案126、第二金属内连线图案128以及接触洞图案132较佳为交错排列。
更具体而言，第一金属内连线图案124是相对于第一MTJ图案122沿着一第一方向134延伸，第二MTJ图案126是相对于第一金属内连线图案124沿着一第二方向136延伸，第二MTJ图案126是相对于第一MTJ图案122沿着一第三方向138(例如Y方向)延伸，且第二金属内连线图案128是相对于第二MTJ图案126沿着同样第一方向134延伸同时第二金属内连线图案128又相对于第一金属内连线图案124沿着第三方向138延伸，其中第一方向134以及该第三方向138间的夹角较佳小于90度。整体来看，第一MTJ图案122、第一金属内连线图案124以及第二MTJ图案126三者的排列位置，例如第一MTJ图案122、第一金属内连线图案124以及第二MTJ图案126三者的中心点较佳一同构成一三角形，而第一金属内连线图案124、第二MTJ图案126以及第二金属内连线图案128三者的中心点也一同构成另一三角形。
从另一角度来看，由第一MTJ图案122中心点延伸至第一金属内连线图案124中心点的第一方向134、由第一金属内连线图案124中心点延伸至第二MTJ图案126中心点的第二方向136、以及由第一MTJ图案122延伸至第二MTJ图案126中心点的第三方向138较佳一同构成一三角形。同样地，由第一金属内连线图案124中心点延伸至第二MTJ图案126中心点的第二方向136、由第二MTJ图案126中心点延伸至第二金属内连线图案128中心点的第一方向134、以及由第一金属内连线图案124延伸至第二金属内连线图案128中心点的第三方向138一同构成另一三角形。需注意的是，上述无论由各图案本身或是三个方向一同构成的三角形可包含各种三角形，例如正三角形、等腰三角形、直角三角形甚至不规则三角形。另外各接触洞图案132的排列方式同样比照上述MTJ图案与金属内连线图案的排列，在此不另加赘述。
需注意的是，由于本实施例中MTJ图案与金属内连线图案较佳为错位设置使例如第一MTJ图案122边缘至第一金属内连线图案124边缘的最短距离D2对应于一三角形的斜边(hypotenuse)而非图2实施例中的直角边(cathetus)，因此各MTJ图案边缘至各金属内连线图案边缘的最短距离D2即大于图2实施例中MTJ图案边缘至金属内连线图案边缘的最短距离D1。同样地，接触洞图案132边缘间例如由重叠第一MTJ图案122的接触洞图案132边缘至重叠第一金属内连线图案124的接触洞图案132边缘最短距离VD2也大于图2实施例中相邻接触洞之间的距离VD1。如此即可避免MTJ与金属内连线之间不致因距离过于接近而产生污染。
请参照图4，图4为本发明一实施例的MRAM单元中MTJ与紧邻金属内连线的布局图案经过光学近接修正(optical proximity correction，OPC)等校正步骤后所产生的布局图案。如图4所示，MRAM的布局图案主要包含多列例如两列由MTJ图案以及金属内连线图案所构成的图案以阵列方式排列，其中每一列图案各包含多个MTJ图案以及多个金属内连线图案。以左列的布局图案为例，其主要包含第一金属内连线图案142(如图1中第二金属内连线层M2)、第一MTJ图案144(如图1中MTJ 58)、第二金属内连线图案146以及第二MTJ图案148交错设置于基底12上，其中第一MTJ图案144与第二MTJ图案148两侧又设有第三金属内连线图案150(如图1中第一金属内连线层M1)，各第一金属内连线图案142与第二金属内连线图案146包含一第一接触洞图案152，而各第一MTJ图案144与第二MTJ图案148则包含一第二接触洞图案154。需注意的是，本实施例中各MTJ图案如第一MTJ图案144较佳对应图1的MTJ 58且各金属内连线图案如第一金属内连线图案142较佳对应图1的第二金属内连线层M2，因此两者较佳在同一层例如同一层金属间介电层内。
在本实施例中，各第一MTJ图案144与第二MTJ图案148包含一第一L形，各第一金属内连线图案142与第二金属内连线图案146包含一第二L形，第三金属内连线图案150包含长方形，而各第一接触洞图案152与第二接触洞图案154则包含圆形，其中第一L形与第二L形较佳为对角设置。
从细部来看，例如以第一金属内连线图案142与对应的第一MTJ图案144为例，第一金属内连线图案142包含一第一部分156沿着一第一方向(例如X方向)延伸以及一第二部分158沿着一第二方向(例如Y方向)延伸，而第一MTJ图案144则包含一第三部分160沿着同样第一方向延伸以及一第四部分162沿着第二方向延伸。其中第一部分156尾端包含上述的第一接触洞图案152，第三部分160尾端包含第二接触洞图案154，且第一接触洞图案152设于第二接触洞图案154的对角处。
值得注意的是，由于本实施例中的第一MTJ图案144与第一金属内连线图案142各为对角设置的L形图案，因此除了第一金属内连线图案142边缘至第一MTJ图案144边缘的最短距离D3可大于图2实施例中MTJ图案边缘至金属内连线图案边缘的最短距离D1外，由第一接触洞图案152边缘至第二接触洞图案154边缘的最短距离VD3可同样大于图2实施例中相邻接触洞之间的距离VD1。如此即可避免MTJ与金属内连线之间不致因距离过于接近而产生污染。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种磁阻式随机存取存储器的布局图案，其特征在于，包含：
第一磁隧穿结(magnetic tunneling junction,MTJ)图案，设于基底上；
第二MTJ图案，设于该第一MTJ图案旁：以及
第一金属内连线图案，设于该第一MTJ图案以及该第二MTJ图案之间，其中该第一MTJ图案、该第一金属内连线图案以及该第二MTJ图案交错排列。
2.如权利要求1所述的布局图案，其中该第一金属内连线图案相对于该第一MTJ图案沿着第一方向延伸且该第二MTJ相对于该第一金属内连线图案沿着第二方向延伸。
3.如权利要求2所述的布局图案，其中该第二MTJ图案相对于该第一MTJ图案沿着第三方向延伸。
4.如权利要求3所述的布局图案，其中该第一方向以及该第三方向间的夹角小于90度。
5.如权利要求3所述的布局图案，其中该第一方向、该第二方向以及该第三方向一同构成一三角形。
6.如权利要求3所述的布局图案，另包含第二金属内连线图案，相对于该第二MTJ图案沿着该第一方向延伸。
7.如权利要求6所述的布局图案，其中该第二金属内连线图案，相对于该第一金属内连线图案沿着该第三方向延伸。
8.如权利要求6所述的布局图案，另包含第三金属内连线图案，沿着该第一方向延伸并环绕该第二MTJ图案以及该第二金属内连线图案。
9.如权利要求8所述的布局图案，其中该第三金属内连线图案包含长方形。
10.如权利要求6所述的布局图案，其中各该第一金属内连线图案以及该第二金属内连线图案包含椭圆形。
11.如权利要求1所述的布局图案，其中各该第一MTJ图案以及该第二MTJ图案包含圆形。
12.一种磁阻式随机存取存储器的布局图案，其特征在于，包含：
第一金属内连线图案，设于基底上，其中该第一金属内连线图案包含第一L形；以及
磁隧穿结(magnetic tunneling junction,MTJ)图案，设于该第一金属内连线图案旁，其中该MTJ图案包含第二L形。
13.如权利要求12所述的布局图案，其中该第一金属内连线图案包含第一部分沿着第一方向延伸以及第二部分沿着第二方向延伸且该MTJ图案包含第三部分沿着该第一方向延伸以及第四部分沿着该第二方向延伸。
14.如权利要求13所述的布局图案，其中该第一方向垂直该第二方向。
15.如权利要求13所述的布局图案，其中该第一部分包含第一接触洞图案且该第三部分包含第二接触洞图案。
16.如权利要求15所述的布局图案，其中该第一接触洞图案以及该第二接触洞图案对角设置。
17.如权利要求16所述的布局图案，其中各该第一接触洞图案以及该第二接触洞图案包含圆形。
18.如权利要求12所述的布局图案，另包含第二金属内连线图案，设于该MTJ图案两侧。
19.如权利要求18所述的布局图案，其中该第二金属内连线图案包含长方形。
20.如权利要求12所述的布局图案，其中该MTJ图案以及该第一金属内连线图案设于同一层。
CN201811610931.8A 2018-12-27 2018-12-27 磁阻式随机存取存储器的布局图案 Active CN111384234B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811610931.8A CN111384234B (zh) 2018-12-27 2018-12-27 磁阻式随机存取存储器的布局图案
US16/255,786 US10714466B1 (en) 2018-12-27 2019-01-23 Layout pattern for magnetoresistive random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811610931.8A CN111384234B (zh) 2018-12-27 2018-12-27 磁阻式随机存取存储器的布局图案

Publications (2)

Publication Number Publication Date
CN111384234A true CN111384234A (zh) 2020-07-07
CN111384234B CN111384234B (zh) 2023-07-04

Family

ID=71123183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811610931.8A Active CN111384234B (zh) 2018-12-27 2018-12-27 磁阻式随机存取存储器的布局图案

Country Status (2)

Country Link
US (1) US10714466B1 (zh)
CN (1) CN111384234B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018147916A (ja) * 2017-03-01 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法
CN117425353A (zh) * 2019-05-09 2024-01-19 联华电子股份有限公司 磁阻式随机存取存储器
US11049537B2 (en) * 2019-07-29 2021-06-29 Applied Materials, Inc. Additive patterning of semiconductor film stacks
CN112992965B (zh) * 2019-12-13 2023-08-15 联华电子股份有限公司 磁阻式随机存取存储器的布局图案

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1815623A (zh) * 2004-12-03 2006-08-09 台湾积体电路制造股份有限公司 磁阻性随机存取存储阵列
CN102017208A (zh) * 2008-04-21 2011-04-13 高通股份有限公司 自旋力矩转移磁性隧道结架构和集成
US20130341801A1 (en) * 2012-06-22 2013-12-26 Kimihiro Satoh Redeposition Control in MRAM Fabrication Process
CN104051613A (zh) * 2013-03-14 2014-09-17 三星电子株式会社 磁阻型随机存取存储器器件及其制造方法
US20170263677A1 (en) * 2016-03-14 2017-09-14 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI226636B (en) * 2003-12-19 2005-01-11 Ind Tech Res Inst Magnetic random access memory with high selectivity and low power and production method thereof
US20070178785A1 (en) * 2004-06-18 2007-08-02 Collins Loren M Anti-skid flame blocker thermal barrier
US7635884B2 (en) * 2005-07-29 2009-12-22 International Business Machines Corporation Method and structure for forming slot via bitline for MRAM devices
US20070187785A1 (en) * 2006-02-16 2007-08-16 Chien-Chung Hung Magnetic memory cell and manufacturing method thereof
US8674465B2 (en) 2010-08-05 2014-03-18 Qualcomm Incorporated MRAM device and integration techniques compatible with logic integration
US9349638B2 (en) * 2013-08-30 2016-05-24 Kabushiki Kaisha Toshiba Memory device
KR20150102323A (ko) * 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자장치 및 그 제조방법
KR102406722B1 (ko) * 2015-09-25 2022-06-09 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US10269401B2 (en) * 2015-10-15 2019-04-23 Samsung Electronics Co., Ltd. Magnetic memory devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1815623A (zh) * 2004-12-03 2006-08-09 台湾积体电路制造股份有限公司 磁阻性随机存取存储阵列
CN102017208A (zh) * 2008-04-21 2011-04-13 高通股份有限公司 自旋力矩转移磁性隧道结架构和集成
US20130341801A1 (en) * 2012-06-22 2013-12-26 Kimihiro Satoh Redeposition Control in MRAM Fabrication Process
CN104051613A (zh) * 2013-03-14 2014-09-17 三星电子株式会社 磁阻型随机存取存储器器件及其制造方法
US20170263677A1 (en) * 2016-03-14 2017-09-14 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same

Also Published As

Publication number Publication date
US10714466B1 (en) 2020-07-14
US20200212030A1 (en) 2020-07-02
CN111384234B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
CN110581213B (zh) 半导体元件
CN111969103B (zh) 半导体元件及其制作方法
CN110707122B (zh) 半导体元件及其制作方法
CN111384234B (zh) 磁阻式随机存取存储器的布局图案
CN111564468B (zh) 半导体元件及其制作方法
CN111916472B (zh) 磁阻式随机存取存储器
US20230354716A1 (en) Semiconductor device and method for fabricating the same
TWI821466B (zh) 半導體元件及其製作方法
US20230157182A1 (en) Method for fabricating semiconductor device
CN113809118A (zh) 一种磁阻式随机存取存储器
CN111009606B (zh) 半导体元件及其制作方法
TW202329493A (zh) 半導體元件及其製作方法
TWI811517B (zh) 磁阻式隨機存取記憶體之佈局圖案
CN113809117B (zh) 半导体元件及其制作方法
CN112992965B (zh) 磁阻式随机存取存储器的布局图案
CN113539943B (zh) 半导体元件及其制作方法
CN113808997B (zh) 半导体元件及其制作方法
CN114566517A (zh) 半导体元件
CN114725155A (zh) 半导体元件
CN118234246A (zh) 磁阻式随机存取存储器的布局图案
CN116981340A (zh) 半导体元件及其制作方法
CN113903763A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant