CN113809118A - 一种磁阻式随机存取存储器 - Google Patents

一种磁阻式随机存取存储器 Download PDF

Info

Publication number
CN113809118A
CN113809118A CN202010528241.9A CN202010528241A CN113809118A CN 113809118 A CN113809118 A CN 113809118A CN 202010528241 A CN202010528241 A CN 202010528241A CN 113809118 A CN113809118 A CN 113809118A
Authority
CN
China
Prior art keywords
source
transistor
metal interconnect
drain region
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010528241.9A
Other languages
English (en)
Inventor
李国兴
薛胜元
叶德炜
吴建良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202010528241.9A priority Critical patent/CN113809118A/zh
Priority to US16/924,169 priority patent/US11569295B2/en
Publication of CN113809118A publication Critical patent/CN113809118A/zh
Priority to US18/088,761 priority patent/US11864391B2/en
Priority to US18/512,058 priority patent/US20240090234A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18Bit line organisation; Bit line lay-out
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开一种磁阻式随机存取存储器,其主要包含第一晶体管以及第二晶体管设于基底上、一源极线偶接该第一晶体管的第一源极/漏极区域以及一第一金属内连线偶接第一晶体管的第二源极/漏极区域,其中第一金属内连线延伸并重叠第一晶体管及第二晶体管,且第一金属内连线包含第一端偶接第一晶体管的第二源极/漏极区域以及第二端偶接一磁性隧穿结(magnetic tunneling junction,MTJ)。

Description

一种磁阻式随机存取存储器
技术领域
本发明涉及一种磁阻式随机存取存储器的布局图案。
背景技术
已知,磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应,其物理量的定义,是在有无磁场下的电阻差除上原先电阻,用以代表电阻变化率。目前,磁阻效应已被成功地运用在硬盘生产上,具有重要的商业应用价值。此外,利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点,还可以制成磁性随机存储器(MRAM),其优点是在不通电的情况下可以继续保留存储的数据。
上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域,例如,移动电话中搭配全球定位系统(global positioning system,GPS)的电子罗盘(electroniccompass)零组件,用来提供使用者移动方位等资讯。目前,市场上已有各式的磁场感测技术,例如,各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧穿结(magnetic tunneling junction,MTJ)感测元件等等。然而,上述技术现有技术的缺点通常包括:较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足,以及易受温度变化影响等等,而有必要进一步改进。
发明内容
本发明一实施例揭露一种磁阻式随机存取存储器,其主要包含第一晶体管以及第二晶体管设于基底上、一源极线偶接该第一晶体管的第一源极/漏极区域以及一第一金属内连线偶接第一晶体管的第二源极/漏极区域,其中第一金属内连线延伸并重叠第一晶体管及第二晶体管,且第一金属内连线包含第一端偶接第一晶体管的第二源极/漏极区域以及第二端偶接一磁性隧穿结(magnetic tunneling junction,MTJ)。
本发明另一实施例揭露一种磁阻式随机存取存储器,其主要包含一栅极结构沿着第一方向延伸于基底上、第一源极/漏极区域沿着第二方向延伸于栅极结构旁、第二源极/漏极区域沿着第二方向延伸于栅极结构旁以及第一金属内连线重叠栅极结构一侧的第一源极/漏极区域以及栅极结构另一侧的第二源极/漏极区域。
附图说明
图1为本发明一实施例的一MRAM元件的结构示意图;
图2为本发明一实施例的一MRAM元件相对于图1结构的实际布局示意图。
主要元件符号说明:
12:基底
14:第一晶体管
16:第二晶体管
18:栅极结构
20:源极/漏极区域
22:接触插塞
24:金属内连线
26:金属内连线
28:金属内连线
30:金属内连线
32:金属内连线
34:MTJ(磁性隧穿结)
36:金属内连线
38:金属内连线
40:固定层
42:阻障层
44:自由层
52:栅极结构
54:栅极结构
56:栅极结构
58:栅极结构
60:栅极结构
62:栅极结构
64:掺杂区
66:掺杂区
68:掺杂区
70:掺杂区
72:栏位
74:栏位
76:栏位
78:栏位
80:源极区域
82:漏极区域
84:绝缘区域
86:第一部分
88:第二部分
90:第三部分
M1:第一层金属内连线
M2:第二层金属内连线
M3:第三层金属内连线
M4:第四层金属内连线
V1:第一层接触洞
V2:第二层接触洞
V3:第三层接触洞
BLN:位线
BLN+1:位线
SLN:源极线
SLN+1:源极线
WL:字符线
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解,制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的权利要求并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的基准。在通篇说明书及后续的请求项当中所提及的「包含」为一开放式的用语,故应解释成「包含但不限定于」。另外,「耦接」一词在此包含任何直接及间接的电气连接手段。因此,若文中描述一第一装置偶接于一第二装置,则代表该第一装置可直接电气连接于该第二装置,或透过其他装置或连接手段间接地电气连接至该第二装置。
请同时参照图1,图1为本发明一实施例的一半导体元件,或更具体而言一MRAM元件的结构示意图。如图1所示,本发明的MRAM元件主要包含二晶体管例如第一晶体管14以及第二晶体管16设于一由半导体材料所构成的基底12上,其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(silicon carbide)、砷化镓(gallium arsenide)等所构成的群组。
在本实施例中,各第一晶体管14以及第二晶体管16可包含例如金属氧化物半导体(metal-oxide semiconductor,MOS)晶体管且基底上除了MOS晶体管等主动元件外又可包含被动元件、导电层以及例如层间介电层(interlayer dielectric,ILD)等介电层覆盖于其上。更具体而言,各第一晶体管14以及第二晶体管16可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件,其中MOS晶体管可包含栅极结构18(例如金属栅极)以及源极/漏极区域20、间隙壁、外延层、接触洞蚀刻停止层等标准晶体管元件。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术,在此不另加赘述。
此外MRAM元件另包含接触插塞22连接第一晶体管14以及第二晶体管16的源极/漏极区域20、金属内连线24设于接触插塞22上并偶接接触插塞22、金属内连线26设于金属内连线24上并偶接金属内连线24、金属内连线28设于金属内连线26上并偶接金属内连线26、金属内连线30设于金属内连线28上并偶接金属内连线28、金属内连线32设于金属内连线30上并偶接金属内连线30、MTJ 34设于金属内连线30上并偶接金属内连线30、金属内连线36设于MTJ 34以及金属内连线32上并偶接MTJ 34及金属内连线32、金属内连线38设于金属内连线36上并偶接金属内连线36。需注意的是,各接触插塞22、金属内连线24、26、28、30、32、36、38以及MTJ34周围均设有金属间介电层以及/或停止层等介电材料,但为了更明确显示各元件之间的连结关系金属间介电层等介电材料并未标示于图示中。
在本实施例中,各金属内连线24、26、28、30、32、36、38均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层以及/或停止层中并彼此电连接。例如各金属内连线24较佳包含一沟槽导体,各金属内连线26较佳包含一接触洞导体,金属内连线28较佳包含一沟槽导体,各金属内连线30较佳包含一接触洞导体,金属内连线32较佳包含一沟槽导体,各金属内连线34较佳包含一接触洞导体,而金属内连线38较佳包含一沟槽导体。其中金属内连线24又可称为第一层金属内连线M1,金属内连线26可称之为第一层接触洞V1,金属内连线28可称为第二层金属内连线M2,金属内连线30可称之为第二层接触洞V2,金属内连线32可称为第三层金属内连线M3,金属内连线36可称之为第三层接触洞V3,金属内连线38可称为第四层金属内连线M4。
此外各金属内连线24、26、28、30、32、36、38可更细部包含一阻障层以及一金属层,其中阻障层可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组,而金属层可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungstenphosphide,CoWP)等所构成的群组,但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术,在此不另加赘述。此外在本实例中金属内连线24、26、28、32、36、38较佳包含铜、偶接MTJ 34的金属内连线30较佳包含钨而其他的金属内连线30则包含铜、金属间介电层较佳包含氧化硅、停止层则包含氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、或氮碳化硅(silicon carbon nitride,SiCN),但不局限于此。
在本实施例中,形成MTJ 34的方式可依序形成一下电极层(图未示)、一固定层(pinned layer)40、一阻障层(barrier layer)42、一自由层(free layer)44以及一上电极层。在本实施例中,下电极层及上电极层较佳包含导电材料例如但不局限于钽(Ta)、氮化钽(TaN)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)。固定层40可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者,例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等,用以固定或限制邻近层的磁矩方向。阻障层42可由包含氧化物的绝缘材料所构成,例如氧化铝(AlOx)或氧化镁(MgO),但均不局限于此。自由层44可以是由铁磁性材料所构成者,例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB),但不限于此。其中,自由层44的磁化方向会受外部磁场而「自由」改变。
以第一晶体管14与周边元件的连接方式来看,第一晶体管14一侧如左侧的源极/漏极区域20较佳经由接触插塞22及金属内连线24偶接一源极线SLN,栅极结构18偶接一字符线WL,第一晶体管14另一侧如右侧的源极/漏极区域20则经由接触插塞22、金属内连线24、金属内连线26、金属内连线28、金属内连线30、金属内连线32、金属内连线36偶接金属内连线38。金属内连线38较佳包含第一端以及第二端,其中第一端偶接第一晶体管14的源极/漏极区域20而第二端则经由金属内连线36偶接MTJ 34。
如前所述MTJ 34主要包含一自由层44、一阻障层42以及一固定层40,其中自由层44较佳偶接金属内连线36而固定层40则经由金属内连线30及金属内连线28偶接位线BLN。另外第一晶体管14左侧的源极/漏极区域20正上方设有偶接前一颗晶体管的金属内连线28、金属内连线30、MTJ 34、金属内连线36以及金属内连线38,其中金属内连线28偶接位线BLN-1。如同第一晶体管14,第二晶体管16左侧的源极/漏极区域20也经由接触插塞22及金属内连线24偶接一源极线SLN+1,第二晶体管16右侧的源极/漏极区域20则经由接触插塞22、金属内连线24、金属内连线26、金属内连线28、金属内连线30、金属内连线32、金属内连线36偶接最上层如第4层金属内连线38。如同重叠第一晶体管14及第二晶体管16的金属内连线38,同样位于第四层的金属内连线38一端偶接第二晶体管14右侧的源极/漏极区域20而另一端则偶接MTJ 34并同时重叠第二晶体管16及另一颗紧邻第二晶体管16的晶体管(未示于图中)。
值得注意的是,相较于现有MRAM单元中最上层例如第四层的金属内连线M4以及MTJ仅重叠第一晶体管14两侧的源极/漏极区域20但不重叠任何相邻晶体管,本实施例较佳将最上层例如第四层金属内连线M4的位置向邻近第二晶体管16的位置偏移,使金属内连线38同时重叠部分第一晶体管14包括第一晶体管14的源极/漏极区域20以及部分第二晶体管16的源极/漏极区域20,同时偶接第一晶体管14的MTJ 34也经偏移后重叠第二晶体管16的源极/漏极区域20。此外相较于现有MRAM单元中偶接晶体管一侧的源极/漏极区域以及位线BLN的第二层金属内连线M2是直接设于偶接同一颗晶体管另一侧的源极/漏极区域以及源极线SLN的第一层金属内连线M1正上方形成等效电容(equivalent capacitance),本发明较佳将偶接第一晶体管14一侧的源极/漏极区域20以及位线BLN的第二层金属内连线M2或28设于偶接第二晶体管16一侧的源极/漏极区域20以及源极线SLN+1的第一层金属内连线M1或24正上方形成等效电容。
依据本发明的较佳实施例,将最上层如第四层金属内连线M4以及第二层金属内连线M2进行一个栏位的偏移(one column shift)使第四层金属内连线38同时重叠两个晶体管如前述实施例中的第一晶体管14及第二晶体管16并错开偶接位线BLN的金属内连线28以及偶接源极线SLN的金属内连线24,本发明可大幅降低位线BLN以及源极线SLN之间的等效电容(equivalent capacitance)约40%至50%并由此提升整个元件的运作速度。
请继续参照图2,图2为本发明一实施例的一MRAM元件相对于图1结构的实际布局示意图。如图2所示,本发明的MRAM元件主要包含多个栅极结构52、54、56、58、60、62沿着第一方向例如Y方向延伸于基底12上、多个掺杂区64、66、68、70沿着第二方向如X方向延伸于栅极结构52、54、56、58、60、62两侧、多个栏位72、74、76、78或横向区域同样沿着第二方向定义于基底12上、源极/漏极区域包括源极区域80以及漏极区域82分别设于栅极结构52、54、56、58、60、62两侧的掺杂区64、66、68、70上、绝缘区域84设于掺杂区64、66、68、70之间、金属内连线24沿着第二方向延伸并重叠栅极结构52、54、56、58、60、62以及栅极结构一侧的源极/漏极区域以及金属内连线38由其中一掺杂区64、66、68延伸至另一掺杂区66、68、70并重叠掺杂区上的源极区域80以及漏极区域82。在本实施例中,金属内连线24较佳为图1中的第一层金属内连线M1而金属内连线38即为图1中的第四层金属内连线M4。
从细部来看,金属内连线24又分为两部分,其中一部分沿着X方向延伸并重叠各掺杂区64、66、68、70的上半部,而另一部分则重叠各掺杂区64、66、68、70的下半部、部分栅极结构54、56、60、62、金属内连线38以及栅极结构56一侧的源极/漏极区域例如漏极区域82。另外金属内连线38依据上视角度较佳包含Z字形图案。以重叠栅极结构56以及掺杂区64、66的金属内连线38为例,金属内连线38或Z字形图案又包含第一部分86沿着第二方向延伸并重叠栅极结构56以及栅极结构56一侧掺杂区64上的漏极区域82、第二部分88沿着第一方向延伸并重叠绝缘区域84以及第三部分90沿着第二方向延伸并重叠MTJ 34、栅极结构56甚至栅极结构54以及栅极结构56另一侧掺杂区66上的源极区域80,其中第一部分86又重叠金属内连线24。
如同图1的配置,本实施例所揭露最上层例如第4层的金属内连线38较佳由栏位72偏移至栏位74,使金属内连线38同时重叠第一晶体管的源极/漏极区域(例如栅极结构56一侧并位于掺杂区64上或栏位72内的漏极区域82)以及第二晶体管的源极/漏极区域(例如栅极结构56另一侧并位于掺杂区66上或栏位74内的源极区域80),其中漏极区域82可代表图1中第一晶体管14右侧的源极/漏极区域20而源极区域80可代表图1中第二晶体管16左侧的源极/漏极区域20。
综上所述,相较于现行MRAM单元中最上层例如第四层的金属内连线M4仅重叠晶体管两侧的源极/漏极区域但不重叠任何相邻晶体管,本实施例较佳将最上层例如第四层金属内连线M4的位置朝邻近晶体管的位置偏移,使最上层金属内连线例如金属内连线38同时重叠部分第一晶体管14包括第一晶体管14的源极/漏极区域20以及部分第二晶体管16的源极/漏极区域20,同时偶接第一晶体管14的MTJ 34及第二层金属内连线M2也经偏移后重叠第二晶体管16的源极/漏极区域20。依据本发明的较佳实施例,将最上层如第四层金属内连线M4以及第二层金属内连线M2进行一个栏位的偏移(one column shift)使第四层金属内连线38同时重叠两个晶体管此外再错开偶接位线BLN的金属内连线28以及偶接源极线SLN的金属内连线24,本发明可大幅降低位线BLN以及源极线SLN之间的等效电容(equivalentcapacitance)约40%至50%并由此提升整个元件的运作速度。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,都应属本发明的涵盖范围。

Claims (18)

1.一种磁阻式随机存取存储器,其特征在于,包含:
第一晶体管以及第二晶体管,设于基底上;
源极线,偶接该第一晶体管的第一源极/漏极区域;以及
第一金属内连线,偶接该第一晶体管的第二源极/漏极区域,其中该第一金属内连线延伸并重叠该第二晶体管。
2.如权利要求1所述的磁阻式随机存取存储器,其中该第一金属内连线重叠该第一晶体管及该第二晶体管。
3.如权利要求1所述的磁阻式随机存取存储器,其中该第二晶体管包含:
第三源极/漏极区域;以及
第四源极/漏极区域,其中该第一金属内连线重叠该第一晶体管的该第二源极/漏极区域以及该第二晶体管的该第三源极/漏极区域。
4.如权利要求3所述的磁阻式随机存取存储器,其中该第一金属内连线包含:
第一端,偶接该第一晶体管的该第二源极/漏极区域;以及
第二端,偶接一磁性隧穿结(magnetic tunneling junction,MTJ)。
5.如权利要求4所述的磁阻式随机存取存储器,其中该磁性隧穿结重叠该第二晶体管的该第三源极/漏极区域。
6.如权利要求4所述的磁阻式随机存取存储器,其中该磁性隧穿结包含:
自由层,偶接该第一金属内连线;
阻障层;以及
固定层,偶接一位线。
7.如权利要求6所述的磁阻式随机存取存储器,另包含第二金属内连线,偶接该磁性隧穿结的该固定层以及该位线。
8.如权利要求7所述的磁阻式随机存取存储器,其中该第二金属内连线重叠该第二晶体管的该第三源极/漏极区域。
9.一种磁阻式随机存取存储器,其特征在于,包含:
栅极结构,沿着第一方向延伸于基底上;
第一掺杂区以及第二掺杂区,沿着第二方向延伸于该栅极结构两侧;
第一源极/漏极区域,设于该栅极结构一侧的该第一掺杂区上;
第二源极/漏极区域,设于该栅极结构另一侧的该第二掺杂区上;以及
第一金属内连线,重叠该第一源极/漏极区域以及该第二源极/漏极区域。
10.如权利要求9所述的磁阻式随机存取存储器,另包含绝缘区域,设于该第一掺杂区以及该第二掺杂区之间。
11.如权利要求10所述的磁阻式随机存取存储器,其中该第一金属内连线重叠该第一源极/漏极区域、该绝缘区域以及该第二源极/漏极区域。
12.如权利要求10所述的磁阻式随机存取存储器,其中该第一金属内连线依据上视角度包含Z字形图案。
13.如权利要求12所述的磁阻式随机存取存储器,其中该Z字形图案包含:
第一部分,沿着该第二方向延伸并重叠该栅极结构以及该第一源极/漏极区域;
第二部分,沿着该第一方向延伸并重叠该绝缘区域;以及
第三部分,沿着该第二方向延伸并重叠该栅极结构以及该第二源极/漏极区域。
14.如权利要求13所述的磁阻式随机存取存储器,其中该第一部分重叠该栅极结构一侧的该第一源极/漏极区域。
15.如权利要求13所述的磁阻式随机存取存储器,其中该第三部分重叠该栅极结构另一侧的该第二源极/漏极区域。
16.如权利要求13所述的磁阻式随机存取存储器,其中该第三部分重叠一磁性隧穿结(magnetic tunneling junction,MTJ)。
17.如权利要求13所述的磁阻式随机存取存储器,另包含第二金属内连线,沿着该第二方向延伸并重叠该栅极结构以及该第一源极/漏极区域。
18.如权利要求17所述的磁阻式随机存取存储器,其中该第一部分重叠该第二金属内连线。
CN202010528241.9A 2020-06-11 2020-06-11 一种磁阻式随机存取存储器 Pending CN113809118A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010528241.9A CN113809118A (zh) 2020-06-11 2020-06-11 一种磁阻式随机存取存储器
US16/924,169 US11569295B2 (en) 2020-06-11 2020-07-08 Magnetoresistive random access memory
US18/088,761 US11864391B2 (en) 2020-06-11 2022-12-26 Magnetoresistive random access memory
US18/512,058 US20240090234A1 (en) 2020-06-11 2023-11-17 Magnetoresistive random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010528241.9A CN113809118A (zh) 2020-06-11 2020-06-11 一种磁阻式随机存取存储器

Publications (1)

Publication Number Publication Date
CN113809118A true CN113809118A (zh) 2021-12-17

Family

ID=78824062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010528241.9A Pending CN113809118A (zh) 2020-06-11 2020-06-11 一种磁阻式随机存取存储器

Country Status (2)

Country Link
US (3) US11569295B2 (zh)
CN (1) CN113809118A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856801B2 (en) * 2020-06-16 2023-12-26 Taiwan Semiconductor Manufacturing Company Limited Threshold voltage-modulated memory device using variable-capacitance and methods of forming the same
US11545202B2 (en) * 2021-04-30 2023-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit design and layout with high embedded memory density

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140284738A1 (en) * 2013-03-22 2014-09-25 Takashi Nakazawa Magnetic memory and manufacturing method thereof
US20150069553A1 (en) * 2013-09-10 2015-03-12 Toshihiko Nagase Magnetic memory and method for manufacturing the same
CN107430881A (zh) * 2015-03-09 2017-12-01 东芝存储器株式会社 半导体存储装置
US20190371383A1 (en) * 2018-06-01 2019-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Interleaved routing for mram cell selection
CN110890394A (zh) * 2018-09-07 2020-03-17 联华电子股份有限公司 磁阻式随机存取存储器
US20200098822A1 (en) * 2018-09-21 2020-03-26 Globalfoundries Singapore Pte. Ltd. Magnetoresistive random access memory structures having two magnetic tunnel junction elements

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085581B2 (en) 2008-08-28 2011-12-27 Qualcomm Incorporated STT-MRAM bit cell having a rectangular bottom electrode plate and improved bottom electrode plate width and interconnect metal widths
US8674465B2 (en) 2010-08-05 2014-03-18 Qualcomm Incorporated MRAM device and integration techniques compatible with logic integration
EP3559997A4 (en) * 2016-12-24 2020-11-04 INTEL Corporation VERTICAL TRANSISTOR DEVICES AND METHODS
US10290679B1 (en) * 2018-03-09 2019-05-14 Globalfoundries Singapore Pte. Ltd. High-Density STT-MRAM with 3D arrays of MTJs in multiple levels of interconnects and method for producing the same
TWI742284B (zh) * 2018-05-24 2021-10-11 聯華電子股份有限公司 半導體裝置以及其製作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140284738A1 (en) * 2013-03-22 2014-09-25 Takashi Nakazawa Magnetic memory and manufacturing method thereof
US20150069553A1 (en) * 2013-09-10 2015-03-12 Toshihiko Nagase Magnetic memory and method for manufacturing the same
CN107430881A (zh) * 2015-03-09 2017-12-01 东芝存储器株式会社 半导体存储装置
US20190371383A1 (en) * 2018-06-01 2019-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Interleaved routing for mram cell selection
CN110890394A (zh) * 2018-09-07 2020-03-17 联华电子股份有限公司 磁阻式随机存取存储器
US20200098822A1 (en) * 2018-09-21 2020-03-26 Globalfoundries Singapore Pte. Ltd. Magnetoresistive random access memory structures having two magnetic tunnel junction elements

Also Published As

Publication number Publication date
US20210391383A1 (en) 2021-12-16
US11864391B2 (en) 2024-01-02
US20240090234A1 (en) 2024-03-14
US20230135847A1 (en) 2023-05-04
US11569295B2 (en) 2023-01-31

Similar Documents

Publication Publication Date Title
CN110581213B (zh) 半导体元件
CN110707122B (zh) 半导体元件及其制作方法
CN112447788A (zh) 磁阻式随机存取存储器
CN111969103A (zh) 半导体元件及其制作方法
US11864391B2 (en) Magnetoresistive random access memory
US20230354716A1 (en) Semiconductor device and method for fabricating the same
CN111916472A (zh) 磁阻式随机存取存储器
CN111384234A (zh) 磁阻式随机存取存储器的布局图案
CN114447023A (zh) 半导体元件及其制作方法
CN115440881A (zh) 半导体元件及其制作方法
CN110890394B (zh) 磁阻式随机存取存储器
CN113471244B (zh) 半导体元件及其制作方法
CN113809117A (zh) 半导体元件及其制作方法
CN113903764A (zh) 半导体元件及其制作方法
TWI811517B (zh) 磁阻式隨機存取記憶體之佈局圖案
CN112992965B (zh) 磁阻式随机存取存储器的布局图案
CN113539943B (zh) 半导体元件及其制作方法
CN112768601B (zh) 磁阻式随机存取存储器
CN113972315A (zh) 半导体元件及其制作方法
CN114566517A (zh) 半导体元件
CN114725155A (zh) 半导体元件
CN116267013A (zh) 半导体元件及其制作方法
CN113571465A (zh) 半导体元件及其制作方法
CN114361201A (zh) 半导体装置
CN114792703A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination