KR100563423B1 - 자성 메모리, 자성 메모리 어레이, 자성 메모리로의 기록 방법 및 자성 메모리로부터의 판독 방법 - Google Patents

자성 메모리, 자성 메모리 어레이, 자성 메모리로의 기록 방법 및 자성 메모리로부터의 판독 방법 Download PDF

Info

Publication number
KR100563423B1
KR100563423B1 KR1020030058006A KR20030058006A KR100563423B1 KR 100563423 B1 KR100563423 B1 KR 100563423B1 KR 1020030058006 A KR1020030058006 A KR 1020030058006A KR 20030058006 A KR20030058006 A KR 20030058006A KR 100563423 B1 KR100563423 B1 KR 100563423B1
Authority
KR
South Korea
Prior art keywords
magnetic layer
magnetic
magnetic memory
magnetization
additional
Prior art date
Application number
KR1020030058006A
Other languages
English (en)
Other versions
KR20040018195A (ko
Inventor
야마모또마사히꼬
나까따니료이찌
엔도야스시
Original Assignee
일본국 (오사까 다이가꾸쵸)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일본국 (오사까 다이가꾸쵸) filed Critical 일본국 (오사까 다이가꾸쵸)
Publication of KR20040018195A publication Critical patent/KR20040018195A/ko
Application granted granted Critical
Publication of KR100563423B1 publication Critical patent/KR100563423B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Record Carriers (AREA)

Abstract

자성 메모리는 원호 형상으로 그 외주를 부분적으로 절단하여 형성된 노치를 갖는 링형의 자성층을 구비한다.
자성 메모리, 자성층

Description

자성 메모리, 자성 메모리 어레이, 자성 메모리로의 기록 방법 및 자성 메모리로부터의 판독 방법 {MAGNETIC MEMORY, MAGNETIC MEMORY ARRAY, METHOD FOR RECORDING IN A MAGNETIC MEMORY AND METHOD FOR READING OUT FROM A MAGNETIC MEMORY}
도 1 은 본 발명에 따른 자성 메모리를 구성하는 자성층을 나타낸 개략적인 구성도.
도 2 는 도 1 에 도시된 자성층에서의 자화 상태들을 나타낸 도면.
도 3 은 본 발명에 따른 구체적인 자성 메모리를 나타낸 구성도.
도 4 는 자화의 스위칭 프로세스에서의 자성 메모리의 전기 저항의 변화를 개념적으로 나타낸 도면.
도 5 는 본 발명의 자성 메모리의 자성층에 대한 자화의 스위칭 프로세스를 나타낸 시뮬레이션도.
* 도면의 주요부분에 대한 부호의 설명*
11, 21 : 자성층 12 : 노치
22 : 비-자성층 23 : 추가적인 자성층
24 : 반강자성층 30 : 자성 메모리
본 발명은 자성 임의 접근 메모리 (magnetic random access memory; MRAM) 로서 바람직하게 이용할 수 있는 비휘발성 자성 메모리 및 자성 메모리 어레이에 관한 것이다. 또한, 본 발명은 비휘발성 자성 메모리로의 기록 방법 및 비휘발성 자성 메모리로부터의 판독 방법에 관한 것이다.
다양한 전자 장치들이 우주 공간 등의 특수한 상황에서도 이용되고 있기 때문에, 한번 저장된 정보는 방사선의 조사 (irradiation) 에 의해 지워지지 않는 기록 장치를 확립하는 것이 요구되고 있다. 이러한 관점에서, 방사선에 내성이 크고 비휘발성이며, 각각이 간단한 구조의 자성 메모리 셀들을 갖는 MRAM들이 연구 및 개발되고 있다.
종래에, 이러한 자성 메모리 셀 (magnetic memory cell) 은 직사각형이었으며, 정보 "0" 또는 "1" 은 자성 메모리 셀의 자성 방향에 따라 저장되었다. 그러나, 종래의 자성 메모리 셀에 경우, 자화 (magnetization) 로부터 기인한 자속은 그 구성 (configuration) 로 인해 자성 메모리 셀로부터 외부로 누설되었다. 한편, MRAM 의 기록 용량을 증대시키기 위하여, 복수의 자성 메모리 셀들을 고밀도로 배열시키는 시도가 있다. 그러나, 이 경우, 누설된 자속은 인접한 자성 메모리 셀들에게 상당한 영향을 미쳐, 의도한 고밀도의 MRAM 을 실현할 수 없다.
이러한 관점에서, 발명자들은 링형의 (ring-shaped) 자성 메모리를 개발하였는데, 오른쪽 방향 (시계 방향) 의 자화 또는 왼쪽 방향 (반시계 방향) 의 자화가 와류 (vortex) 형태로 생성되며, 정보 "0" 또는 "1" 은 그 자화의 회전 방향에 따라 저장된다 (일본 특허출원 제 2002-73681호 참조).
이 경우, 자속은 자성 메모리로부터 누설되지 않기 때문에, 상술한 바와 같이, 복수의 자성 메모리가 고밀도로 배열되는 경우, 누설된 자속은 인접한 자성 메모리들에게 거의 영향을 미치지 않아서 고밀도의 MRAM 을 실현할 수 있다.
그러나, 정보를 저장하기 위해 자성 메모리의 자성층 (magnetic layer) 의 두께가 감소함에 따라, 와류 자화는 생성되지 않을 수 있으므로, 와류 자화를 이용한 정보의 기록은 실현되지 않을 수도 있다 (Physical Review Letters, 83, No.5, pp 1042-1045 (1999) 참조).
본 발명의 목적은 자성 메모리 및 자성 메모리 어레이를 구성하는 자성층의 두께에 관계없이, 와류 자화를 생성할 수 있는 자성 메모리 및 자성 메모리 어레이를 제공하는 것이다. 본 발명의 또 다른 목적은 자성 메모리에 대한 기록 방법 및 판독 방법을 제공하는 것이다.
상술한 목적들을 달성하기 위하여, 본 발명은 원호 (circular arc) 형상으로 그 외주 (periphery) 를 부분적으로 절단하여 형성된 노치 (notch) 를 갖는 링형의 자성층을 구비하는 자성 메모리에 관한 것이다.
본 발명자들은, 만약 자성 메모리를 구성하는 링형의 자성층의 외주가 부분적으로 절단되어 그 단면의 표면이 자성 메모리의 반지름 방향에 수직이면, 비록 자성층의 두께가 작더라도, 시계 방향의 자화 및 반시계 방향의 자화는 와류 형태 로 용이하게 생성될 수 있는 것을 많은 연구 및 개발을 통하여 알아냈다.
따라서, 본 발명에 의하면, 비록 자성층의 두께가 1 내지 10 ㎚ 로 감소되더라도, 와류 자화는 자성층에서 용이하게 생성될 수 있으며, 정보 "0" 또는 "1" 은 와류 자화의 회전 방향에 따라 자성층에 기록될 수 있다.
본 발명에서는, 와류 자화로 인해 자성층으로부터 자속이 누설되지 않기 때문에, 비록 각각의 자성층들을 갖는 복수의 자성 메모리들이 자성 메모리 어레이를 형성하도록 고밀도로 배열되더라도, 누설된 자속은 인접한 자성 메모리들에게 영향을 미치지 않는다. 따라서, 실용적으로 이용할 수 있는 고밀도의 자성 메모리 어레이를 제공할 수 있다.
이하, 본 발명의 자성 메모리에 대한 다른 특징들 및 이점들을 설명한다. 또한, 이하, 자성 메모리에 대한 기록 방법 및 판독 방법을 설명한다.
본 발명을 더 잘 이해하기 위하여, 첨부된 도면을 참조한다.
이하, 본 발명을 도면을 참조하여 자세히 설명한다.
도 1 은 본 발명에 따른 자성 메모리를 구성하는 자성층을 개략적으로 나타낸 구성도이며, 도 2 는 도 1 에 도시된 자성층에서의 자화 상태들을 나타낸 도면이다. 도 1 에 도시된 바와 같이, 자성층 (11) 은 링형이며, 자성층 (11) 의 외주는 부분적으로 절단되어 그 단면의 표면은 자성층 (11) 의 반지름 방향에 수직이다. 따라서, 원호 노치 (circular arc notch) 가 자성층 (11) 의 외주에 형성된다. 노치 (12) 를 갖는 링형의 자성층 (11) 에 있어서, 예를 들어, 비록 자성층 (11) 의 두께가 1 내지 10 ㎚ 로 감소되더라도, 오른쪽 방향 (시계 방향) 또는 왼쪽 방향 (반시계 방향) 의 와류 자화는, 도 2a 및 2b 에 도시된 바와 같이, 자성층 (11) 에 생성될 수 있다.
따라서, 도 2 에 도시된 바와 같이, 만약 오른쪽 방향 (시계 방향) 의 자화를 정보 "0" 에 할당하고 왼쪽 방향 (반시계 방향) 의 자화를 정보 "1" 에 할당하면, 자성층 (11) 에 대하여 기록 프로세스를 수행할 수 있다.
오른쪽 방향 (시계 방향) 의 자화 및 왼쪽 방향 (반시계 방향) 의 자화는 500 내지 2000 Oe 의 세기를 갖는 자계를 인가함으로써 자성층 (11) 에 생성된다. 도 2a 에 도시된 자화 상태로부터 도 2b 에 도시된 자화 상태로 또는 도 2b 에 도시된 자화 상태로부터 도 2a 에 도시된 자화 상태로 변이할 때, 도 2c 에 도시된 바와 같은 자화 상태를 나타낸다.
만약 노치 (12) 의 높이를 "h", 및 링형의 자성층 (11) 의 외경 (outer diameter) 을 "H1" 으로 정의하면, 비율 (h/H1) 은 0.01 이상으로 설정하는 것이 바람직하며, 더 바람직하기는, 0.05 이상으로 설정하는 것이다. 따라서, 만약 상술한 관계를 만족하도록 자성층 (11) 의 외주를 절단하여 노치 (12) 를 형성하면, 본 발명의 목적은 좀더 효율적으로 달성될 수 있다.
비록 비율 (h/H1) 의 상한값을 제한하지는 않았지만, 그 값을 0.2 로 설정하는 것이 바람직할 수도 있다. 비율 (h/H1) 의 상한값을 0.2 이상으로 설정하면, 본 발명의 효과/작용을 향상시킬 수 없으며, 자성층 (11) 에 와류 자화가 생성될 수가 없어서 자성 메모리로 이용할 수 없다.
자성층 (11) 의 링 형상을 유지하기 위하여, 만약 자성층 (11) 의 내경 (inner diameter) 을 "H2" 로 정의하면, "h < (H1-H2)/2" 의 관계를 만족하는 것이 요구된다.
자성층 (11) 은, 예를 들어, Ni-Fe, Ni-Fe-Co 또는 Co-Fe 등의 실온 강자성체 (room temperature ferromagnetic material) 로 형성될 수도 있다. "실온 강자성체" 는 실온에서 강자성적인 특성을 나타내는 자성체를 의미한다. 따라서, Ni-Fe 등과 같은 상술한 강자성체들 대신, 다른 자성체들을 이용할 수도 있다.
자성층 (11) 의 두께는 1 내지 10 ㎚ 로 설정하는 것이 바람직하며, 더 바람직하기로는, 3 내지 5 ㎚ 로 설정하는 것이다. 이 경우, 자성층 (11) 에 충분하게 큰 와류 자화가 생성될 수 있기 때문에, 정보 "0" 또는 "1" 을 와류 자화의 회전 방향에 할당할 경우, 정보를 안정적으로 저장할 수 있다.
도 3 은 본 발명에 따른 구체적인 자성 메모리를 나타낸 구성도이다. 도 3 에 도시된 자성 메모리 (30) 에서, 도 1 에 도시된 자성층 (21) 상에 비-자성층 (22) 을 거쳐서 추가적인 자성층 (23) 및 반강자성층 (antiferromagnetic layer; 24) 를 순차적으로 형성한다. 자성층 (21) 은 링형이며, 자성층 (21) 의 외주는 그곳에 노치를 형성하도록 부분적으로 절단된다. 비-자성층 (22) 내지 반강자성층 (24) 는 자성층 (21) 에 대해 동심 (同心) 적인 링형이다.
자성층 (21) 은 오른쪽 방향 (시계 방향) 또는 왼쪽 방향 (반시계 방향) 으로 자화되며, 정보 "0" 또는 "1" 이 그 와류 자화의 회전 방향에 할당된다. 이러한 방식으로, 자성층 (21) 에 대한 기록 프로세스가 수행된다.
도 3 에 도시된 자성 메모리 (30) 에서, 추가적인 자성층 (23) 은 오른쪽 방향 (시계 방향) 또는 왼쪽 방향 (반시계 방향) 으로 미리 자화되며, 추가적인 자성층 (23) 의 와류 자화는 반강자성층 (24) 와의 상호교환 결합에 의해 고정된다. 자성층 (21) 및 추가적인 자성층 (23) 은 비-자성층 (22) 에 의해 자기적으로 분할되어 있다.
상술한 바와 같이, 자성층 (21) 은 실온 강자성체로 형성될 수도 있으며, 자성체 (21) 의 두께는 1 내지 10 ㎚ 로 설정할 수도 있다. 상술한 바와 같이, 추가적인 자성층 (23) 은 실온 강자성체로 형성될 수도 있으며, 추가적인 자성체 (23) 의 두께는 1 내지 10 ㎚ 로 설정할 수도 있다.
비-자성층 (22) 는 Cu, Ag 또는 Au 등의 비-자성체로 형성할 수도 있으며, 반강자성층 (24) 는 Mn-Ir, Mn-Pt 또는 Fe-Mn 등의 반강자성체로 형성할 수도 있다. 비-자성체 (22) 의 두께는 자성체 (21) 와 추가적인 자성층 (23) 에 의해 자기적으로 분할되도록 설정된다. 반강자성층 (24) 의 두께는 상호교환 결합에 의해 추가적인 자성층 (23) 의 자화를 자기적으로 고정시키도록 설정된다.
외부 자계의 인가를 통한, 도 2a 에 도시된 자화 상태로부터 도 2b 에 도시된 자화 상태로의 변이 또는 도 2b 에 도시된 자화 상태로부터 도 2a 에 도시된 자화 상태로의 변이에 있어서, 자성 메모리 (30) 의 전기 저항은 추가적인 자성층 (23) 의 자화 방향에 따라 크게 변화한다.
도 4 는 자화의 스위칭 프로세스에서의 자성 메모리의 전기 저항의 변화를 개념적으로 나타낸 도면들이다. 예를 들어, 자성 메모리 (30) 의 스위칭 프로 세스에서, 만약 추가적인 자성층 (23) 이 오른쪽 방향 (시계 방향) 으로 자화되면, 도 2a 에 도시된 자화 상태 (오른쪽 방향) 로부터 도 2b 에 도시된 자화 상태 (왼쪽 방향) 로의 변이로 인하여, 도 4a 에 도시된 바와 같이, 자성 메모리 (30) 의 전기 저항은 영 (zero)-자계 근처에서 증대하며, 도 2b 에 도시된 자화 상태 (오른쪽 방향) 로부터 도 2a 에 도시된 자화 상태 (왼쪽 방향) 로의 변이로 인하여, 도 4b 에 도시된 바와 같이, 자성 메모리 (30) 의 전기 저항은 영-자계 근처에서 감소한다.
자성 메모리 (30) 으로부터 기록된 정보 ("0" 및 "1") 의 판독 프로세스는 자성층 (21) 과 추가적인 자성층 (23) 사이의 상대적인 자화 위치에 의존하는 저항의 변화로 인한 자성 메모리 (30) 의 전류의 변화에 따라 수행된다. 즉, 자성층 (21) 의 자화 방향이 추가적인 자성층 (23) 의 자화 방향과 거의 동일 (평행) 할 경우, 자성 메모리 (30) 의 전기 저항은 감소한다. 따라서, 이 경우, 자성 메모리 (30) 을 흐르는 전류는 증대한다.
이와 대조적으로, 자성층 (21) 의 자화 방향이 추가적인 자성층 (23) 의 자화 방향과 반대 (반-평행) 일 경우, 자성 메모리 (30) 의 전기 저항은 증대한다. 따라서, 이 경우, 자성 메모리 (30) 을 흐르는 전류는 감소한다.
즉, 추가적인 자성층 (23) 은 오른쪽 방향 (시계 방향) 또는 왼쪽 방향 (반시계 방향) 으로 미리 자화되며, 자성 메모리 (30) 의 전기 저항은 기록된 정보 "0" 또는 "1" 에 관련된 자계의 인가를 통하여 자성층 (21) 의 자화 방향에 따라 변화된다. 이러한 방식으로, 만약 자성 메모리 (30) 의 전류 변화를 측정하면, 기록된 정보 ("0" 및 "1") 는 자성 메모리 (30) (특히, 자성층 (21)) 로부터 판독될 수 있다.
실시예:
자성층 및 추가적인 자성층은 각각 Ni-20 at% Fe 합금으로부터 5 ㎚ 의 두께로 형성되었으며, 비-자성층은 Cu 로부터 2.5 ㎚ 의 두께로 형성되었으며, 반강자성층은 Fe-40 at% Mn 합금으로부터 10 ㎚ 의 두께로 형성되어, 도 3 에 도시된 바와 같은 자성 메모리가 제조되었다. 각 층은 링형이었으며, 각 층, 즉, 자성 메모리의 외경 및 내경은 각각 1000 ㎚ 및 500 ㎚ 로 설정하였다. 그에 따른 자성층의 노치의 높이는 50 ㎚ 로 설정하였다.
소정의 자계를 자성 메모리에 인가하였으며, 기록층으로 작용하는 자성층의 자화 변화를 시뮬레이션하여, 도 5 에 도시하였다.
도 5 로부터 분명한 바와 같이, 인가된 자계의 세기를 2000 Oe 로부터 -100 Oe 로 변화시킬 동안, 도 5a 내지 5e 에 도시된 바와 같이, 왼쪽 방향 (반시계 방향) 의 자화 비율은 오른쪽 방향 (시계 방향)의 자화 비율에 비하여 증대한다. 따라서, 이 경우, 자성층의 자화 방향은 오른쪽 방향에서 왼쪽 방향으로 변경된다. 유사하게, 인가된 자계의 세기를 100 Oe 로부터 -2000 Oe 로 변화시킬 동안, 도 5f 내지 5j 에 도시된 바와 같이, 오른쪽 방향 (시계 방향) 의 자화 비율은 왼쪽 방향 (반시계 방향)의 자화 비율에 비하여 증대한다. 따라서, 이 경우, 자성층의 자화 방향은 왼쪽 방향에서 오른쪽 방향으로 변경된다.
비록 상기 실시예들을 참조하여 본 발명을 상세히 설명하였으나, 본 발명은 상기 개시에 한하지 않으며, 본 발명의 범주를 벗어나지 않은 범위에서 모든 변형 및 변경이 가능하다.
상술한 바와 같이, 본 발명에 의하면, 자성층의 두께에 관계없이 와류 자화를 생성할 수 있고 와류 자화의 방향에 따라 안정적인 기록 프로세스를 수행할 수 있는 자성 메모리 및 자성 메모리 어레이를 제공할 수 있다. 또한, 자성 메모리에 대한 기록 방법 및 판독 방법을 제공할 수 있다.

Claims (22)

  1. 원호 형상으로 그 외주를 부분적으로 절단하여 형성된 노치를 갖는 링형의 자성층을 구비하는 것을 특징으로 하는 자성 메모리.
  2. 제 1 항에 있어서,
    상기 자성층의 외주에 형성된 상기 노치의 높이를 "h", 및 상기 자성층의 외경을 "H1" 으로 정의할 경우, 비율 (h/H1) 은 0.01 이상으로 설정하는 것을 특징으로 하는 자성 메모리.
  3. 제 1 항에 있어서,
    상기 자성층은 실온 강자성체로 형성하는 것을 특징으로 하는 자성 메모리.
  4. 제 1 항에 있어서,
    상기 자성층의 두께는 1 내지 10 ㎚ 로 설정하는 것을 특징으로 하는 자성 메모리.
  5. 제 1 항에 있어서,
    상기 자성층의 자화 방향은 상기 자성층에서 오른쪽 방향 (시계 방향) 또는 왼쪽 방향 (반시계 방향) 으로 설정하는 것을 특징으로 하는 자성 메모리.
  6. 제 1 항에 있어서,
    상기 자성층상에 비-자성층을 거쳐서 링형의 추가적인 자성층을 더 구비하는 것을 특징으로 하는 자성 메모리.
  7. 제 6 항에 있어서,
    상기 추가적인 자성층은 실온 강자성체로 형성되는 것을 특징으로 하는 자성 메모리.
  8. 제 6 항에 있어서,
    상기 추가적인 자성층의 두께는 1 내지 10 ㎚ 로 설정하는 것을 특징으로 하는 자성 메모리.
  9. 제 6 항에 있어서,
    상기 자성층에 대향하는 상기 추가적인 자성층의 주표면상에 형성된 반강자성층을 더 구비하는 것을 특징으로 하는 자성 메모리.
  10. 제 6 항에 있어서,
    상기 추가적인 자성층의 자화 방향은 상기 추가적인 자성층에서 오른쪽 방향 (시계 방향) 또는 왼쪽 방향 (반시계 방향) 으로 설정하는 것을 특징으로 하는 자 성 메모리.
  11. 제 9 항에 있어서,
    상기 추가적인 자성층의 자화 방향은 고정되는 것을 특징으로 하는 자성 메모리.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에서 각각 정의되는 복수의 자성 메모리들이 일정하게 배열되는 것을 특징으로 하는 자성 메모리 어레이.
  13. 링형의 자성층을 구비한 자성 메모리로의 기록 방법에 있어서,
    원호 형상으로 상기 자성층의 외주를 부분적으로 절단하여 노치를 형성하는 단계, 및
    상기 자성층을 오른쪽 방향 (시계 방향) 또는 왼쪽 방향 (반시계 방향) 으로 자화시켜 정보 "0" 또는 "1" 을 기록하는 단계를 포함하는 것을 특징으로 하는 자성 메모리로의 기록 방법.
  14. 제 13 항에 있어서,
    상기 자성층의 외주에 형성된 상기 노치의 높이를 "h", 및 상기 자성층의 외경을 "H1" 으로 정의할 경우, 비율 (h/H1) 은 0.01 이상으로 설정하는 것을 특징으로 하는 자성 메모리로의 기록 방법.
  15. 제 13 항에 있어서,
    상기 자성층은 실온 강자성체로 형성하는 것을 특징으로 하는 자성 메모리로의 기록 방법.
  16. 제 13 항에 있어서,
    상기 자성층의 두께는 1 내지 10 ㎚ 로 설정하는 것을 특징으로 하는 자성 메모리로의 기록 방법.
  17. 링형의 자성층을 구비한 자성 메모리로부터의 판독 방법에 있어서,
    링형의 자성층의 외주를 원호 형상으로 부분적으로 절단하여 형성된 노치를 구비하고 있으며 상기 자성층이 오른쪽 방향 (시계 방향) 또는 왼쪽 방향 (반시계 방향) 의 자화에 따라 정보 "0" 또는 "1" 이 상기 자성층 내에 기록되는 상기 링형의 자성층을, 준비하는 단계와,
    상기 자성층상에 비-자성층을 통해 링형의 추가적인 자성층을 형성하는 단계로서, 상기 추가적인 자성층은 오른쪽 방향 (시계 방향) 또는 왼쪽 방향 (반시계 방향) 으로 자화되는, 단계와,
    상기 자성층과 상기 추가적인 자성층 사이에서 자화의 상대적인 위치에 의존하는 전기 저항의 변화로 인한 전류의 변화에 대해, 상기 자성층 내에 기록된 상기 정보를 판독하는 단계를 포함하는 것을 특징으로 하는 자성 메모리로부터의 판독 방법.
  18. 제 17 항에 있어서,
    상기 자성층에 대향하는 상기 추가적인 자성층의 주표면상에 반자성층을 형성하여, 상기 추가적인 자성층의 자화 방향을 고정하는 단계를 더 포함하는 것을 특징으로 하는 자성 메모리로부터의 판독 방법.
  19. 제 17 항에 있어서,
    상기 자성층의 외주에 형성된 상기 노치의 높이를 "h", 및 상기 자성층의 외경을 "H1" 으로 정의할 경우, 비율 (h/H1) 은 0.01 이상으로 설정하는 것을 특징으로 하는 자성 메모리로부터의 판독 방법.
  20. 제 17 항에 있어서,
    상기 자성층은 실온 강자성체로 형성하는 것을 특징으로 하는 자성 메모리로부터의 판독 방법.
  21. 제 17 항에 있어서,
    상기 자성층의 두께는 1 내지 10 ㎚ 로 설정하는 것을 특징으로 하는 자성 메모리로부터의 판독 방법.
  22. 제 17 항에 있어서,
    상기 추가적인 자성층의 두께는 1 내지 10 ㎚ 로 설정하는 것을 특징으로 하는 자성 메모리로부터의 판독 방법.
KR1020030058006A 2002-08-22 2003-08-21 자성 메모리, 자성 메모리 어레이, 자성 메모리로의 기록 방법 및 자성 메모리로부터의 판독 방법 KR100563423B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002242208A JP4016101B2 (ja) 2002-08-22 2002-08-22 磁性メモリ、磁性メモリアレイ、磁性メモリの記録方法、及び磁性メモリの読み出し方法
JPJP-P-2002-00242208 2002-08-22

Publications (2)

Publication Number Publication Date
KR20040018195A KR20040018195A (ko) 2004-03-02
KR100563423B1 true KR100563423B1 (ko) 2006-03-22

Family

ID=31185221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030058006A KR100563423B1 (ko) 2002-08-22 2003-08-21 자성 메모리, 자성 메모리 어레이, 자성 메모리로의 기록 방법 및 자성 메모리로부터의 판독 방법

Country Status (4)

Country Link
US (1) US6950332B2 (ko)
EP (1) EP1391894B1 (ko)
JP (1) JP4016101B2 (ko)
KR (1) KR100563423B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3987924B2 (ja) * 2002-12-13 2007-10-10 国立大学法人大阪大学 磁性メモリアレイ、磁性メモリアレイの書き込み方法及び磁性メモリアレイの読み出し方法
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
JP3546238B1 (ja) * 2003-04-23 2004-07-21 学校法人慶應義塾 磁気リングユニット及び磁気メモリ装置
KR100835275B1 (ko) 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
KR100615089B1 (ko) 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
US7369428B2 (en) 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
KR100568512B1 (ko) 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
US7372722B2 (en) 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
KR100642638B1 (ko) 2004-10-21 2006-11-10 삼성전자주식회사 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
US10989769B2 (en) 2013-12-27 2021-04-27 Infineon Technologies Ag Magneto-resistive structured device having spontaneously generated in-plane closed flux magnetization pattern

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475304A (en) * 1993-10-01 1995-12-12 The United States Of America As Represented By The Secretary Of The Navy Magnetoresistive linear displacement sensor, angular displacement sensor, and variable resistor using a moving domain wall
US5923583A (en) * 1997-10-23 1999-07-13 Womack; Richard Ferromagnetic memory based on torroidal elements
KR100369721B1 (ko) * 1998-08-12 2003-01-30 인피니언 테크놀로지스 아게 자기 저항성 소자 및 메모리 셀 장치내에 메모리 소자로서상기 소자의 사용
US6391483B1 (en) * 1999-03-30 2002-05-21 Carnegie Mellon University Magnetic device and method of forming same
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
JP2001084758A (ja) * 1999-09-17 2001-03-30 Fujitsu Ltd 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ
JP4462790B2 (ja) * 2001-09-04 2010-05-12 ソニー株式会社 磁気メモリ
WO2003032336A1 (en) * 2001-10-05 2003-04-17 Universität Regensburg Magnetic elements with magnetic flux closure, production method and memory application
US6798691B1 (en) * 2002-03-07 2004-09-28 Silicon Magnetic Systems Asymmetric dot shape for increasing select-unselect margin in MRAM devices

Also Published As

Publication number Publication date
EP1391894A3 (en) 2004-06-30
JP4016101B2 (ja) 2007-12-05
EP1391894B1 (en) 2012-09-19
US6950332B2 (en) 2005-09-27
US20040080850A1 (en) 2004-04-29
EP1391894A2 (en) 2004-02-25
JP2004087519A (ja) 2004-03-18
KR20040018195A (ko) 2004-03-02

Similar Documents

Publication Publication Date Title
KR100832843B1 (ko) 기록 컨덕터 레이아웃 구조체
EP1600977B1 (en) Multi-bit magnetic random acces memory device
EP1074992B1 (en) Magnetic random access memory device
KR100893852B1 (ko) 자기 메모리 셀
KR100816747B1 (ko) 클래드형 판독 도전체를 포함하는 터널 접합
JP4959589B2 (ja) Ｍｒａｍメモリアレイ
TW200410247A (en) Magnetoresistance random access memory
KR101598833B1 (ko) 자기 메모리 소자 및 그 동작방법
KR100526280B1 (ko) 자성 메모리 어레이, 자성 메모리 어레이에 기록하는방법, 및 자성 메모리 어레이로부터 판독하는 방법
JP2005530340A (ja) スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ
JP2006041537A (ja) 磁気トンネル接合、磁気ランダムアクセスメモリ、渦磁化状態の形成方法および渦磁化状態の切り換え方法
JP2000030434A (ja) 磁気メモリセル
KR100519898B1 (ko) 자성 메모리, 자성 메모리 어레이, 자성 메모리 제조방법, 자성 메모리에의 기록 방법 및 자성 메모리로부터의판독 방법
KR100563423B1 (ko) 자성 메모리, 자성 메모리 어레이, 자성 메모리로의 기록 방법 및 자성 메모리로부터의 판독 방법
US20060067115A1 (en) MRAM with improved storage and read out characteristics
CN1983444A (zh) 磁存储器
US7352613B2 (en) Magnetic memory device and methods for making a magnetic memory device
JP2006179694A (ja) 記憶素子
EP1890296B1 (en) Multi-bit magnetic random access memory device and methods of operating and sensing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee