KR100519898B1 - 자성 메모리, 자성 메모리 어레이, 자성 메모리 제조방법, 자성 메모리에의 기록 방법 및 자성 메모리로부터의판독 방법 - Google Patents

자성 메모리, 자성 메모리 어레이, 자성 메모리 제조방법, 자성 메모리에의 기록 방법 및 자성 메모리로부터의판독 방법 Download PDF

Info

Publication number
KR100519898B1
KR100519898B1 KR10-2003-0071849A KR20030071849A KR100519898B1 KR 100519898 B1 KR100519898 B1 KR 100519898B1 KR 20030071849 A KR20030071849 A KR 20030071849A KR 100519898 B1 KR100519898 B1 KR 100519898B1
Authority
KR
South Korea
Prior art keywords
magnetic layer
magnetic
magnetization
layer
magnetic memory
Prior art date
Application number
KR10-2003-0071849A
Other languages
English (en)
Other versions
KR20040034477A (ko
Inventor
야마모또마사히꼬
나까따니료이찌
엔도야스시
Original Assignee
일본국 (오사까 다이가꾸쵸)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일본국 (오사까 다이가꾸쵸) filed Critical 일본국 (오사까 다이가꾸쵸)
Publication of KR20040034477A publication Critical patent/KR20040034477A/ko
Application granted granted Critical
Publication of KR100519898B1 publication Critical patent/KR100519898B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자성 메모리는 원반-형 제 1 자성층 및 제 1 자성층상에 형성된 링-형상 제 2 자성층으로 구성된 자성체를 구비한다.

Description

자성 메모리, 자성 메모리 어레이, 자성 메모리 제조 방법, 자성 메모리에의 기록 방법 및 자성 메모리로부터의 판독 방법{MAGNETIC MEMORY, MAGNETIC MEMORY ARRAY, METHOD FOR FABRICATING A MAGNETIC MEMORY, METHOD FOR RECORDING IN A MAGNETIC MEMORY AND METHOD FOR READING OUT FROM A MAGNETIC MEMORY}
본 발명은, 자성 랜덤 액세스 메모리 (MRAM) 로서 바람직하게 사용할 수 있는 비휘발성 자성 메모리 및 비휘발성 자성 메모리 어레이에 관한 것이다. 또한, 본 발명은, 비휘발성 자성 메모리를 제조하는 방법에 관한 것이다. 또한, 본 발명은, 비휘발성 메모리에 기록하는 방법 및 비휘발성 메모리로부터 판독하는 방법에 관한 것이다.
여러 전자 장치가 우주 공간과 같은 특수한 환경하에서 사용되어 왔고, 따라서, 일단 저장된 정보가 방사선의 방사에 의해 삭제될 수 없는 기록 장치를 확립하는 것이 바람직하다. 이러한 관점에서, 각각 단순한 구조의 자성 메모리 셀을 갖는 큰 방사선-저항 및 비휘발성 MRAMs가 연구되고 개발되었다.
종래에, 이러한 자성 메모리 셀은 직사각형 형상이고, 정보 "0" 또는 "1"은 자성 메모리 셀의 자성 방향에 의해 저장된다. 그러나, 종래의 자성 메모리 셀을 사용하면, 자화로부터 발생하는 자속이 그것의 구성으로 인해 자성 메모리 셀로부터 외부로 누설된다. 한편, MARM의 기록 용량을 증가시키기 위해, 복수의 자성 메모리 셀을 고밀도로 배열하는 것과 같은 시도가 이루어졌다. 그러나, 이 경우에, 누설된 자속이 근접 자성 메모리 셀에 상당한 영향을 미치고, 따라서, 의도한 고밀도 MRAM을 실현할 수 없다.
이러한 관점에서, 본 발명자등은, 우회전 (시계방향) 또는 좌회전 (반시계방향) 자화가 소용돌이 (vortex) 형태로 생성되고, 정보 "0" 또는 "1"이 자화의 회전 방향에 의해 저장되는 링-형상 자성 메모리를 개발하였다 (일본 특허 출원 2002-73681).
이 경우에, 자속이 자성 메모리로부터 누설되지 않기 때문에, 복수의 자성 메모리가 전술한 바와 같이 고밀도로 배열되는 경우에, 누설된 자속은 근접 자성 메모리에 거의 영향을 줄 수 없고, 따라서, 고밀도 MRAM을 실현할 수 있다.
그러나, 링-형상 자성 메모리를 사용하면, 자벽 (磁壁) 의 이동이 내주벽 (內周壁) 으로 인해 방해를 받아서, 자성이 쉽게 반전될 수 없다. 우회전 자화 및 좌회전 자화를 제어하기 위해, "Journal of Applied Physics,87,9,p6668-6673(2001)"에 기재된 바와 같이, 링-형상 자성 메모리에 수직으로 전류를 흐르게 하고, 링-형상 구성을 따라 자성 메모리에서 회전 자계를 발생시킬 필요성이 있다. 따라서, 링-형상 자성 메모리의 자성 상태의 제어는 매우 어렵고 복잡하여서, 링-형상 자성 메모리는 실제적으로 사용될 수 없다.
본 발명의 목적은, 소용돌이 자화의 방향에 의한 안정한 기록 성능을 쉽게 실현하기 위해, 우회전 (시계방향) 소용돌이 자화 및 좌회전 (반시계방향) 소용돌이 자화를 발생시킬 수 있는 자성 메모리 및 자성 메모리 어레이를 제공하는 것이다. 본 발명의 또 다른 목적은, 자성 메모리를 제조하는 방법, 자성 메모리에 기록하는 방법 및 자성 메모리로부터 판독하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은, 원반-형상의 제 1 자성층과 제 1 자성층상에 형성된 링-형상의 제 2 자성층으로 구성된 자성체를 구비하는 것을 특징으로 하는 자성 메모리에 관한 것이다.
본 발명자등은, 링-형상 자성층이 자성 메모리를 구성하기 위해 원반-형상 자성층에 근접하게 형성된 경우, 구체적으로는, 원반-형상 자성체상에 형성된 경우 및, 소정의 외부 자계가 자성 메모리에 인가된 경우에, 원반-형상 자성체가 소용돌이 형태로 자화된다는 것을 광범위한 연구와 개발을 통해 발견하였다. 이 경우에, 원반-형상 자성층의 소용돌이 자화는 핵으로서 기능하여 링-형상 자성층의 표면을 따라 링-형상 자성층에서 우회전 (시계방향) 자화 및 좌회전 (반시계방향) 자화를 쉽게 발생시킨다.
외부 자계의 극성이 변화되는 경우에, 소용돌이 자화의 방향이 원반-형상 자성층에서 변화될 수 있어서, 링-형상 자성층의 소용돌이 자화의 방향이, 우회전 (시계방향) 자화로부터 좌회전 (반시계방향) 자화로 또는 좌회전 (반시계 방향) 자화로부터 우회전 (시계방향) 자화로 쉽게 변화될 수 있다. 따라서, 정보 "0" 또는 "1"이 링-형상 자성층의 소용돌이 자화의 방향에 의해 저장되는 경우에, 원반-형상 자성층 및 링-형상 자성층으로 구성된 자성체를 구비하는 자성 메모리가 실용적으로 사용될 수 있다.
본 발명의 자성 메모리에서, 링-형상 자성층이 형성되기 때문에, 자속이 소용돌이 자화로부터 누설될 수 없다. 따라서, 자성 메모리가 자성 메모리 어레이를 구성하기 위해 고밀도로 배열되는 경우에, 누설 자속은 근접 자성 메모리에 영향을 줄 수 없다. 그 결과, 자성 메모리 어레이가 고밀도 자성 메모리 어레이로서 실용적으로 사용될 수 있다.
본 발명의 바람직한 실시형태에서, 원반-형상 자성층 및 링-형상 자성층으로 구성된 자성체의 외주부가 노치 (notch) 된다. 이 경우에, 우회전 (시계방향) 소용돌이 자화 및 좌회전 (반시계방향) 소용돌이 자화가 자성 메모리의 링-형상 자성층에서 쉽게 발생될 수 있고, 정보 "0" 또는 "1"이, 소용돌이 자화 방향을 양호하게 제어하여 소용돌이 자화의 방향에 의해 자성 메모리에 쉽게 저장될 수 있다. 따라서, 자성 메모리가 더욱 실용적으로 사용될 수 있다.
이하, 본 발명의 자성 메모리의 다른 특징 및 이점을 설명한다. 또한, 자성 메모리 제조 방법, 기록 방법 및 판독 방법을 설명한다.
본 발명을 더욱 양호하게 이해하기 위해, 첨부한 도면을 참조한다.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 자성 메모리를 구성하는 자성체를 도시하는 평면도이고, 도 2는 라인 "A-A"를 따라 취해진, 도 1에 도시한 자성체의 횡단면도이다. 도 1 및 2에 도시한 자성체 (110) 는 원반-형상 제 1 자성층 (101) 및 제 1 자성층 (101) 상에 형성된 링-형상 제 2 자성층 (102) 을 구비한다.
제 2 자성체 (102) 의 내경 (D2) 대 외경 (D1) 의 비율 (D2/D1) 은 0.1~0.8, 특히, 0.3~0.6 로 설정하는 것이 바람직하다. 이 경우에, 외부 자계가 자성체 (110) 에 인가될 때, 제 2 자성층 (102) 에서, 자벽 (磁壁) 이 내주벽 (內周壁) 에 영향을 주지 않고 쉽게 제거될 수 있다. 따라서, 외부 자계에 의해 발생하는 제 1 자성층 (101) 의 소용돌이 자화는 핵으로서 기능하고 표면을 따라 제 1 자성층 (101) 에서 소정의 소용돌이 자화를 형성한다. 이 경우에, 제 2 자성층 (102) 에서의 소용돌이 자화의 방향이 쉽게 제어될 수 있다.
구체적으로는, 제 2 자성층 (102) 의 외경 (D1) 을 100~1500nm로 설정하는 것이 바람직하고, 제 2 자성층의 내경 (D2) 을 10~1200nm로 설정하는 것이 바람직하다. 또한, 제 1 자성층 (101) 의 두께 (t1) 대 제 2 자성층 (102) 의 두께 (t2) 의 비율 (t1/t2) 은 1/5~5 로, 특히, 1/2~2 로 설정하는 것이 바람직하다. 이 경우에, 제 1 자성층 (101) 은 제 2 자성층 (102) 과 양호한 상태로 자기적으로 결합되어, 핵으로서 제 1 자성층 (101) 의 소용돌이 자화로부터 생성되는 소용돌이 자화가 제 2 자성층 (102) 에 쉽게 형성될 수 있다. 이 경우에, 제 2 자성층 (102) 에서의 소용돌이 자화의 방향이 쉽게 제어될 수 있다.
구체적으로는, 제 1 자성층 (101) 의 두께 (t1) 는 4~20nm 로 설정하는 것이 바람직하고, 제 2 자성층 (102) 의 두께 (t2) 는 4~20nm 로 설정하는 것이 바람직하다.
제 1 자성층 (101) 및 제 2 자성층 (102) 은 Ni-Fe, Ni-Fe-Co, Co-Fe 또는 Ni-Fe-Co와 같은 실온 강자성 재료로 이루어질 수 있다. 여기서, "실온 강자성 재료"는 실온에서 강자성 특성을 나타낼 수 있는 강자성 재료를 의미하고, 따라서, 상기 언급한 자성 재료 이외의 또 다른 널리 공지된 자성 재료를 포함할 수 있다.
도 1 및 2에 도시한 자성 메모리는 다음과 같이 제조할 수 있다. 도 3-6은 자성 메모리의 제조 방법을 설명하는 공정도이다.
도 1에 도시한 바와 같이, 먼저, 소정의 기판 (201) 을 준비하고, 원형 개구부 (204) 를 갖는 마스크 (203) 를 기판 (201) 의 주표면 (202) 상에 레지스트 패턴으로 형성한다. 다음으로, 기판 (201) 을 소정의 속도, 예를 들어, 60rpm으로 회전시키면서, 기판 (201) 의 주표면 (202) 에 대한 법선으로부터의 경사각 (θ) 으로, 기판 (201) 의 주표면 (202) 상의 마스크 (203) 의 개구부 (204) 로 자성 입자 (205) 가 입사된다. 도 4 및 5에 도시한 바와 같이, 자성 입자 (205) 는 기판 (201) 의 주표면 (202) 및 마스크 (203) 의 개구부 (204) 의 측표면상에 증착된다.
다음으로, 소정의 양의 자성 입자가 개구부 (204) 에 증착된 이후에, 도 6에 도시한 바와 같이, 원반-형상 제 1 자성층 (207) 및 링-형상 제 2 자성층 (209) 이 연속적으로 적층되는 자성체 (210) 를 완성하기 위해, 마스크 (203) 는 아세톤과 같은 소정의 용제로 용해된다.
자성 입자 (205) 는 진공 증착법 또는 스퍼터링과 같은 널리 공지된 수단에 의해 증착될 수도 있다. 여기서, 각 θ는 30~60도 로 설정하는 것이 바람직하다. 이 경우에, 자성 입자 (205) 가 주표면 (202) 및 개구부 (204) 의 측표면상에 효율적으로 증착될 수 있어서, 의도한 자성체 (210) 가 쉽게 이루어질 수 있다.
도 7은 본 발명에 따른 또 다른 자성 메모리를 구성하는 또 다른 자성체를 도시하는 평면도이고, 도 8은 라인 "B-B"를 따라 취해진, 도 7에 도시한 자성체의 횡단면도이다. 도 7 및 8에 도시한 자성체 (310) 는 원반-형상 제 1 자성층 (301) 및 제 1 자성층 (301) 상에 형성된 링-형상 자성층 (302) 을 구비한다. 자성체 (310) 의 외주부, 즉, 제 1 자성층 (301) 및 제 2 자성층 (302) 의 외주부는 노치된다.
자성체 (310) 의 외주부가 노치되기 때문에, 우회전 (시계방향) 소용돌이 자화 및 좌회전 (반시계방향) 소용돌이 자화가 링-형상 제 2 자성층 (302) 에서 쉽게 발생할 수 있고, 소용돌이 자화 방향을 양호하게 제어하여 의해 소용돌이 자화의 방향에 의해 정보 "0" 또는 "1"을 쉽게 저장할 수 있다.
노치 (305) 의 높이는, 비율 (h/H) ≥0.006 (H : 자성체 (310) 의 외경) 의 관계를 충족시키도록 설정된다. 반드시 제한하는 것은 아니지만, 비율 (h/H) 은 0.2 이하로 설정하는 것이 바람직하다. 비율 (h/H) 이 0.2를 초과하여 설정되는 경우에, 상기 언급한 기능은 향상될 수 없고, 소용돌이 자화가 제 2 자성층 (302) 에 형성될 수 없을 수도 있고, 그 결과, 자성 메모리로서의 자성체 (310) 의 기능장애를 발생시킨다.
자성체 (310) 의 제 1 자성층 (301) 및 제 2 자성층 (302) 은 도 1 및 2에 관한 이전의 실시형태에서와 동일한 방식으로 이루어질 수 있다.
도 9는 도 7 및 8에 도시한 자성체를 구비하는 구체적인 자성 메모리를 도시하는 평면도이고, 도 10은 라인 "C-C"를 따라 취해진, 도 9에 도시한 자성 메모리를 도시하는 횡단면도이다.
도 9 및 10에 도시한 자성 메모리 (420) 에 대하여, 링-형상 제 3 자성층 (404) 이, 연속적으로 적층되는 원반-형상 제 1 자성층 (401) 및 링-형상 제 2 자성층 (402) 으로 구성된 자성체 (410) 상의 링-형상 비-자성층 (403) 을 통해 형성된다. 또한, 링-형상 반강자성층 (405) 이 제 3 자성층 (404) 상에 형성된다. 비-자성층 (403) 내지 반강자성층 (405) 은 자성체 (410) 에 대해 동심적으로 형성된다.
자성체 (410) 는 도 7 및 8에 관한 이전의 실시형태에서와 동일한 방식으로 이루어질 수 있고, 상기 언급한 요구를 충족시킨다. 이러한 관점에서, 자성체 (410) 를 구성하는 제 1 자성층 (401) 의 두께 (t1) 및 제 2 자성층 (402) 의 두께 (t2) 가 각각 4~20nm 로 설정되는 경우에, 제 3 자성층 (404) 의 두께 (t3) 는 5~20nm 로 설정하는 것이 바람직하다. 따라서, 자성 메모리에 대한 판독 동작은 이하 설명하는 바와 같이 양호한 조건으로 수행될 수 있다.
제 3 자성층 (404) 은 제 1 자성층 (401) 및 제 2 자성층 (402) 과 동일한 실온 강자성 재료로 이루어질 수 있다. 비-자성층 (403) 은 Cu, Ag 또는 Au와 같은 비-자성 재료로 이루어질 수 있다. 반강자성층 (405) 은 Mn-Ir, Mn-Pt 또는 Fe-Mn과 같은 반강자성 재료로 이루어질 수 있다. 비-자성층 (403) 및 반강자성층 (405) 의 두께는, 자성체 (410) 및 제 3 자성층 (404) 을 자기적으로 분할하고, 교환 상호작용을 통해 제 3 자성층 (404) 의 자화를 자기적으로 고정시키도록 적절하게 결정된다.
도 9 및 10에 도시한 자성 메모리 (420) 의 판독 동작은 아래와 같이 실행된다. 도 11은, 외부 자계가 인가될 때, 자성체 (410) 의 제 1 자성층 (401) 의 자화 상태를 도시하는 개략도이고, 도 12는, 외부 자계가 인가될 때, 자성체 (410) 의 제 2 자성층 (402) 의 자화 상태를 도시하는 개략도이다. 여기서, 화살표는 자화의 방향을 나타낸다.
도 7로부터 명백한 바와 같이, 외부 자계가 도 9 및 10에 도시한 자성 메모리 (420) 에 인가될 때, 우회전 (시계방향) 소용돌이 자화 (X1) (도 11 (a)) 또는 좌회전 (반시계방향) 소용돌이 자화 (X2) (도 11 (b)) 가 외부 자계의 극성에 의해 원반-형상 제 1 자성층 (401) 에 생성된다. 제 1 자성층 (401) 이 제 2 자성층 (402) 과 자기적으로 결합되기 때문에, 제 1 자성층 (401) 의 소용돌이 자화는 핵으로서 기능하여, 표면을 따라 제 2 자성층 (402) 에서, 대응하는 우회전 (시계방향) 소용돌이 자화 (Y1) 또는 대응하는 좌회전 (반시계방향) 소용돌이 자화 (Y2) 를 생성한다. 이 방법으로, 소용돌이 자화가 제 2 자성층 (402) 에서 쉽게 형성될 수 있다.
제 1 자성층 (X1 및 X2) 의 소용돌이 자화는 외부 자계의 극성에 의해 스위치될 수 있고, 소용돌이 자화 (Y1 및 Y2) 또한 소용돌이 자화 (X1 및 X2) 의 스위칭에 의해 쉽게 스위치될 수 있다. 따라서, 제 2 자성층 (402) 의 소용돌이 자화의 방향을 쉽게 제어할 수 있다. 그 결과, 정보 "0" 또는 "1"이 소용돌이 자화 (Y1 또는 Y2) 에 의해 저장되는 경우에, 자성 메모리 (402) 에 대한 판독 동작이 안정하게 수행될 수 있어서, 실용적인 자성 메모리 (420) 가 사용될 수 있다.
자성 메모리 (420) 에 대한 판독 동작은 아래와 같이 수행된다. 제 3 자성층 (404) 의 자화는 소정의 방향, 예를 들어, 반강자성층 (405) 과의 교환 상호작용을 통해 우회전 (시계방향) 방향 또는 좌회전 (반시계방향) 방향으로 고정된다. 이 경우에, 자성 메모리 (420) 의 전기 저항은, 제 3 자성층 (404) 의 소용돌이 자화에 대한 제 2 자성층 (402) 의 소용돌이 자화의 상대적 방향에 의존한다.
제 2 자성층 (402) 의 소용돌이 자화가 제 3 자성층 (404) 의 소용돌이 자화와 평행일 때, 자성 메모리 (420) 의 전기 저항은 최소가 되고, 제 2 자성층 (402) 의 소용돌이 자화가 제 3 자성층 (404) 의 소용돌이 자화와 평행이 아닐 때, 자성 메모리 (420) 의 전기 저항은 최대가 된다. 따라서, 상기 언급한 판독 동작이, 제 3 자성층 (404) 의 자화를 소정의 방향으로 고정하면서 소용돌이 자화를 생성하기 위해 자성 메모리 (420) 에 대해 수행되는 경우에, 판독 동작은, 자성 메모리 (420) 의 전기 저항의 변화로 인한 전류의 변화를 검출함으로써 수행될 수 있다.
실시예 :
원반-형상 제 1 자성층 및 링-형상 제 2 자성층은 각각 8nm 및 16nm의 두께의 Ni-20 at % 합금으로 형성하여, 제 2 자성층의 외경 및 내경을 각각 500nm 및 300nm로 설정하여, 도 1 및 2에 도시한 바와 같은 자성체를 제작하였다. 다음으로, 제 1 자성층 및 제 2 자성층의 자화 상태에서의 변동을 시뮬레이션 하였다.
도 13은 제 2 자성층의 자화 스위칭 공정을 나타내는 시뮬레이션 도면이고, 도 14는 제 1 자성층의 자화 스위칭 공정을 나타내는 시뮬레이션 도면이다. 도 13으로부터 명백한 바와 같이, 우회전 (시계방향) 소용돌이 자화는, 외부 자계가 -3000 Oe로부터 증가될 때 제 2 자성층에서 유기되고, 다음으로, 우회전 (시계방향) 소용돌이 자화가 약 170 Oe의 자계에서 제 2 자성층에서 생성되었다. 도 14로부터 명백한 바와 같이, 우회전 (시계방향) 소용돌이 자화가 약 170 Oe의 자계에서 제 1 자성층에서 또한 생성되었다. 따라서, 제 2 자성층의 우회전 (시계방향) 자화가 핵으로서 제 1 자성층의 우회전 (시계방향) 소용돌이 자화로부터 생성된다는 것이 판명되었다.
본 발명을 상기 실시예들을 참조하여 상세히 설명하였지만, 본 발명은 상기 개시물 및 여러 종류의 변동물에 제한되는 것이 아니라, 변형물이 본 발명의 범위를 벗어나지 않고 이루어질 수 있다.
전술한 바와 같이, 본 발명에 따르면, 우회전 (시계방향) 소용돌이 자화 및 좌회전 (반시계방향) 소용돌이 자화를 생성할 수 있는 자성 메모리 및 자성 메모리 어레이를 제공하므로, 소용돌이 자화의 방향에 대해 안정한 기록 성능을 쉽게 실현할 수 있다. 또한, 자성 메모리를 제조하는 방법, 자성 메모리에 기록하는 방법 및 자성 메모리로부터 판독하는 방법을 제공할 수 있다.
도 1은 본 발명에 따른 자성 메모리를 구성하는 자성체를 도시하는 평면도.
도 2는 라인 "A-A"를 따라 취해진, 도 1에 도시한 자성체의 횡단면도.
도 3은 본 발명의 자성 메모리를 제조하는데 있어 일 단계를 도시하는 횡단면도.
도 4는 도 3에 도시한 단계 이후의 단계를 도시하는 횡단면도.
도 5는 도 4에 도시한 단계 이후의 단계를 도시하는 횡단면도.
도 6은 도 5에 도시한 단계 이후의 단계를 도시하는 횡단면도.
도 7은 본 발명에 따른 또 다른 자성 메모리를 구성하는 또 다른 자성체를 도시하는 평면도.
도 8은 라인 "B-B"를 따라 취해진, 도 7에 도시한 자성체의 횡단면도.
도 9는 도 7 및 8에 도시한 자성체를 구비하는 구체적 자성 메모리를 도시하는 평면도.
도 10은 라인 "C-C"를 따라 취해진, 도 9에 도시한 자성 메모리를 도시하는 횡단면도.
도 11은 외부 자계가 인가될 때 본 발명의 자성 메모리를 구성하는 자성체의 제 1 자성층의 자화 상태를 도시하는 개략도.
도 12는 외부 자계가 인가될 때 본 발명의 자성 메모리를 구성하는 자성체의 제 2 자성층의 자화 상태를 도시하는 개략도.
도 13은 본 발명의 자성 메모리를 구성하는 자성체의 제 2 자성층의 자화 스위칭 공정을 도시하는 시뮬레이션 도면.
도 14는 본 발명의 자성 메모리를 구성하는 자성체의 제 1 자성층의 자화 스위칭 공정을 도시하는 시뮬레이션 도면.
*도면의 주요 부분에 대한 부호의 설명*
101, 301, 401 : 제 1 자성층
102, 302, 402 : 제 2 자성층
110, 310, 410 : 자성체
305 : 노치
403 : 비-자성층
404 : 제 3 자성층
405 : 반강자성층
420 : 자성 메모리

Claims (34)

  1. 원반-형상 제 1 자성층 및 상기 제 1 자성층상에 형성된 링-형상 제 2 자성층으로 구성된 자성체를 구비하는 것을 특징으로 하는 자성 메모리.
  2. 제 1 항에 있어서,
    상기 제 2 자성층의 외경 및 내경을 각각 D1 및 D2로 나타내는 경우에, 비율 D2/D1가 0.1~0.8 로 설정되는 것을 특징으로 하는 자성 메모리.
  3. 제 2 항에 있어서,
    상기 제 2 자성층의 상기 외경 (D1) 은 100~1500nm 로 설정되고, 상기 제 2 자성층의 상기 내경 (D2) 은 10~1200nm 로 설정되는 것을 특징으로 하는 자성 메모리.
  4. 제 1 항에 있어서,
    상기 제 1 자성층 및 상기 제 2 자성층의 두께를 각각 t1 및 t2로 나타내는 경우에, 비율 t1/t2가 1/5~5 로 설정되는 것을 특징으로 하는 자성 메모리.
  5. 제 4 항에 있어서,
    상기 제 1 자성층의 두께 (t1) 는 4~20nm 로 설정되고, 상기 제 2 자성층의 두께 (t2) 는 4~20nm 로 설정되는 것을 특징으로 하는 자성 메모리.
  6. 제 1 항에 있어서,
    상기 제 1 자성층 및 상기 제 2 자성층은 실온 강자성 재료로 이루어지는 것을 특징으로 하는 자성 메모리.
  7. 제 1 항에 있어서,
    상기 제 2 자성층은 상기 자성층의 표면을 따라 우회전 (시계방향) 방향 또는 좌회전 (반시계방향) 방향으로 자화되는 것을 특징으로 하는 자성 메모리.
  8. 제 1 항에 있어서,
    상기 자성체의 외주부는 노치 (notch) 되어 있는 것을 특징으로 하는 자성 메모리.
  9. 제 8 항에 있어서,
    상기 자성체의 상기 외주부의 노치 높이를 h로 나타내고, 상기 자성체의 외경을 H로 나타내는 경우에, 비율 h/H는 0.006 이상으로 설정되는 것을 특징으로 하는 자성 메모리.
  10. 제 1 항에 있어서,
    상기 자성체상의 비-자성층을 통한 링-형상 제 3 자성층을 더 구비하는 것을 특징으로 하는 자성 메모리.
  11. 제 10 항에 있어서,
    상기 제 3 자성층의 두께 (t3) 는 5~20nm 로 설정되는 것을 특징으로 하는 자성 메모리.
  12. 제 10 항에 있어서,
    상기 제 3 자성층은 실온 강자성 재료로 이루어지는 것을 특징으로 하는 자성 메모리.
  13. 제 10 항에 있어서,
    상기 자성체로부터 떨어져 상기 제 3 자성층의 주표면에 인접하도록 되어 있는 반강자성층을 더 구비하는 것을 특징으로 하는 자성 메모리.
  14. 제 10 항에 있어서,
    상기 제 3 자성층은 상기 제 3 자성층의 표면을 따라, 우회전 (시계방향) 방향 또는 좌회전 (반시계방향) 방향으로 자화되는 것을 특징으로 하는 자성 메모리.
  15. 제 14 항에 있어서,
    상기 제 3 자성층의 방향은 고정되는 것을 특징으로 하는 자성 메모리.
  16. 규칙적으로 배열되어 있는 제 1 항 내지 제 15 항 중 어느 한 항에 기재된 복수의 자성 메모리를 구비하는 것을 특징으로 하는 자성 메모리 어레이.
  17. 소정의 기판을 준비하는 단계,
    상기 기판의 주표면상에 원형 개구부를 갖는 마스크를 형성하는 단계,
    상기 기판을 회전시키면서, 상기 주표면에 대한 법선으로부터의 소정의 경사각으로 상기 기판의 상기 주표면상의 상기 마스크의 상기 개구부로 자성 입자를 입사시켜서, 연속적으로 적층되는 원반-형상 제 1 자성층과 링-형상 제 2 자성층으로 구성된 자성체를 형성하는 단계를 포함하는 것을 특징으로 하는 자성 메모리의 제조 방법.
  18. 제 17 항에 있어서,
    상기 경사각은 상기 주표면에 대해 상기 법선으로부터 30~60도 로 설정되는 것을 특징으로 하는 자성 메모리의 제조 방법.
  19. 원반-형상 제 1 자성층 및 링-형상 제 2 자성층을 연속적으로 적층하여 자성체를 형성하는 단계,
    상기 자성체에 외부 자계를 인가하여 상기 제 1 자성층에서 소용돌이 자화를 생성하는 단계,
    상기 제 1 자성층의 상기 소용돌이 자화를 핵으로서 활용함으로써 상기 자성층의 표면을 따라 상기 제 2 자성층에서, 우회전 (시계방향) 소용돌이 자화 또는 좌회전 (반시계방향) 소용돌이 자화를 생성하는 단계, 및
    상기 제 2 자성층의 상기 우회전 (시계방향) 소용돌이 자화 또는 상기 좌회전 (반시계방향) 소용돌이 자화에 의해 정보 "0" 또는 "1"을 저장하는 것을 특징으로 하는 자성 메모리에의 기록 방법.
  20. 제 19 항에 있어서,
    상기 제 2 자성층의 외경 및 내경을 각각 D1 및 D2로 나타내는 경우에, 비율 D2/D1은 0.1~0.8 로 설정되는 것을 특징으로 하는 자성 메모리에의 기록 방법.
  21. 제 20 항에 있어서,
    상기 제 2 자성층의 상기 외경 (D1) 은 100~15000nm 로 설정되고, 상기 제 2 자성층의 상기 내경 (D2) 은 10~1200nm 로 설정되는 것을 특징으로 하는 자성 메모리에의 기록 방법.
  22. 제 19 항에 있어서,
    상기 제 1 자성층 및 상기 제 2 자성층의 두께를 각각 t1 및 t2로 나타내는 경우에, 비율 t1/t2는 1/5~5 로 설정되는 것을 특징으로 하는 자성 메모리에의 기록 방법.
  23. 제 22 항에 있어서,
    상기 제 1 자성층의 상기 두께 (t1) 는 4~20nm 로 설정되고, 상기 제 2 자성층의 상기 두께 (t2) 는 4~20nm 로 설정되는 것을 특징으로 하는 자성 메모리에의 기록 방법.
  24. 제 19 항에 있어서,
    상기 제 1 자성층 및 상기 제 2 자성층은 실온 강자성 재료로 이루어지는 것을 특징으로 하는 자성 메모리에의 기록 방법.
  25. 제 19 항에 있어서,
    상기 자성체의 외주부는 노치되어 있는 것을 특징으로 하는 자성 메모리에의 기록 방법.
  26. 제 25 항에 있어서,
    상기 자성체의 상기 외주부의 노치 높이를 h로 나타내고, 상기 자성체의 외경을 H로 나타내는 경우에, 비율 h/H는 0.006 이상으로 설정되는 것을 특징으로 하는 자성 메모리에의 기록 방법.
  27. 원반-형상 제 1 자성층 및 링-형상 제 2 자성층을 연속적으로 적층하여 자성체를 형성하는 단계,
    상기 자성 메모리를 완성하기 위해, 비-자성층을 통해 상기 자성체상에 링-형상 제 3 자성층을 형성하는 단계,
    상기 자성체에 외부 자계를 인가하여 상기 제 1 자성층에 소용돌이 자화를 생성하는 단계,
    상기 제 1 자성층의 상기 소용돌이 자화를 핵으로서 활용함으로써 상기 자성층의 표면을 따라 상기 제 2 자성층에서 우회전 (시계방향) 소용돌이 자화 또는 좌회전 (반시계방향) 소용돌이 자화를 생성하는 단계,
    상기 제 2 자성층의 상기 우회전 (시계방향) 소용돌이 자화 또는 상기 좌회전 (반시계방향) 소용돌이 자화에 의해 정보 "0" 또는 "1"을 저장하는 단계, 및
    상기 제 3 자성층의 자화에 대해 상기 제 2 자성층의 자화의 상대적 방향에 의한 상기 자성 메모리의 전기 저항에서의 변화로 인한 전류의 변화를 검출하는 단계를 포함하는 것을 특징으로 하는 자성 메모리로부터의 판독 방법.
  28. 제 27 항에 있어서,
    상기 제 3 자성층의 자화를 고정시키기 위해 상기 자성체로부터 떨어져 상기 제 3 자성층의 주표면에 인접하도록 되어 있는 반강자성체를 형성하는 단계를 더 포함하는 것을 특징으로 하는 자성 메모리로부터의 판독 방법.
  29. 제 27 항에 있어서,
    상기 제 2 자성층의 외경 및 내경을 각각 D1 및 D2로 나타내는 경우에, 비율 D2/D1은 0.1~0.8 로 설정되는 것을 특징으로 하는 자성 메모리로부터의 판독 방법.
  30. 제 29 항에 있어서,
    상기 제 2 자성층의 상기 외경 (D1) 은 100~1500nm 로 설정되고, 상기 제 2 자성층의 상기 내경 (D2) 은 10~1200nm 로 설정되는 것을 특징으로 하는 자성 메모리로부터의 판독 방법.
  31. 제 27 항에 있어서,
    상기 자성체의 외주부는 노치되어 있는 것을 특징으로 하는 자성 메모리로부터의 판독 방법.
  32. 제 31 항에 있어서,
    상기 자성체의 상기 외주부의 노치 높이를 h로 나타내고, 상기 자성체의 외경을 H로 나타내는 경우에, 비율 h/H는 0.006 이상으로 설정되는 것을 특징으로 하는 자성 메모리로부터의 판독 방법.
  33. 제 27 항에 있어서,
    상기 제 1 자성층의 두께 (t1) 는 4~20nm 로 설정되고, 상기 제 2 자성층의 두께 (t2) 는 4~20nm 로 설정되는 것을 특징으로 하는 자성 메모리로부터의 판독 방법.
  34. 제 27 항에 있어서,
    상기 제 1 자성층, 상기 제 2 자성층 및 상기 제 3 자성층은 실온 강자성 재료로 이루어지는 것을 특징으로 하는 자성 메모리로부터의 판독 방법.
KR10-2003-0071849A 2002-10-18 2003-10-15 자성 메모리, 자성 메모리 어레이, 자성 메모리 제조방법, 자성 메모리에의 기록 방법 및 자성 메모리로부터의판독 방법 KR100519898B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002304124A JP3893456B2 (ja) 2002-10-18 2002-10-18 磁性メモリ及び磁性メモリアレイ
JPJP-P-2002-00304124 2002-10-18

Publications (2)

Publication Number Publication Date
KR20040034477A KR20040034477A (ko) 2004-04-28
KR100519898B1 true KR100519898B1 (ko) 2005-10-13

Family

ID=32040860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0071849A KR100519898B1 (ko) 2002-10-18 2003-10-15 자성 메모리, 자성 메모리 어레이, 자성 메모리 제조방법, 자성 메모리에의 기록 방법 및 자성 메모리로부터의판독 방법

Country Status (6)

Country Link
US (1) US6940750B2 (ko)
EP (1) EP1411525B1 (ko)
JP (1) JP3893456B2 (ko)
KR (1) KR100519898B1 (ko)
DE (1) DE60323801D1 (ko)
ES (1) ES2312706T3 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020015B1 (en) * 2002-10-03 2006-03-28 Idaho Research Foundation, Inc. Magnetic elements having unique shapes
JP3987924B2 (ja) * 2002-12-13 2007-10-10 国立大学法人大阪大学 磁性メモリアレイ、磁性メモリアレイの書き込み方法及び磁性メモリアレイの読み出し方法
JP4403264B2 (ja) * 2003-06-05 2010-01-27 独立行政法人産業技術総合研究所 環状単磁区構造微小磁性体およびその製造方法又はそれを用いた磁気記録素子
US6960480B1 (en) 2004-05-19 2005-11-01 Headway Technologies, Inc. Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head
US7072208B2 (en) * 2004-07-28 2006-07-04 Headway Technologies, Inc. Vortex magnetic random access memory
KR100707170B1 (ko) 2004-08-23 2007-04-13 삼성전자주식회사 균일한 스위칭 특성을 가지며 저 전류 스위칭이 가능한자기 메모리 소자 및 그 동작방법
JP2008098515A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
WO2009051435A1 (en) 2007-10-19 2009-04-23 Snu R & Db Foundation Ultrafast magnetic recording element and nonvolatile magnetic random access memory using the magnetic recording element
KR100931553B1 (ko) 2007-10-19 2009-12-14 서울대학교산학협력단 초고속 비휘발성 자기 랜덤 액세스 메모리
KR100952468B1 (ko) * 2007-12-14 2010-04-13 한국전자통신연구원 자기장 감지소자의 제조방법
KR100949804B1 (ko) * 2007-12-14 2010-03-30 한국전자통신연구원 자기장 감지소자
US7881104B2 (en) * 2008-08-08 2011-02-01 Seagate Technology Llc Magnetic memory with separate read and write paths
CN103069493B (zh) * 2010-08-31 2017-04-12 香港城市大学 磁存储单元
KR101311892B1 (ko) * 2011-12-23 2013-09-27 서울대학교산학협력단 자기소용돌이 구조를 갖는 자성 박막을 이용한 신호 전달 소자 및 방법
US8854871B1 (en) * 2012-11-19 2014-10-07 U.S. Department Of Energy Dynamic control of spin states in interacting magnetic elements
CN104575583A (zh) * 2014-11-14 2015-04-29 电子科技大学 一种纳米单元结构的涡旋态磁存储单元
JP2017054936A (ja) 2015-09-09 2017-03-16 株式会社東芝 磁気メモリ素子および磁気メモリ
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005096A (en) 1988-12-21 1991-04-02 International Business Machines Corporation Magnetoresistive read transducer having hard magnetic shunt bias
US5718983A (en) * 1992-10-30 1998-02-17 Kappa Numerics, Inc. Thin film composite having ferromagnetic and piezoelectric properties comprising a layer of Pb-Cd-Fe and a layer of Cr-Zn-(Te or Tl)
US5313176A (en) * 1992-10-30 1994-05-17 Motorola Lighting, Inc. Integrated common mode and differential mode inductor device
US5432373A (en) * 1992-12-15 1995-07-11 Bell Communications Research, Inc. Magnetic spin transistor
US5486967A (en) * 1993-03-15 1996-01-23 Kabushiki Kaisha Toshiba Magnetic disk memory system
US5475304A (en) * 1993-10-01 1995-12-12 The United States Of America As Represented By The Secretary Of The Navy Magnetoresistive linear displacement sensor, angular displacement sensor, and variable resistor using a moving domain wall
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
WO2000010178A1 (de) 1998-08-12 2000-02-24 Infineon Technologies Ag Magnetoresistives element und dessen verwendung als speicherelement in einer speicherzellenanordnung
JP2001084758A (ja) * 1999-09-17 2001-03-30 Fujitsu Ltd 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ
WO2003032336A1 (en) 2001-10-05 2003-04-17 Universität Regensburg Magnetic elements with magnetic flux closure, production method and memory application
US6743340B2 (en) * 2002-02-05 2004-06-01 Applied Materials, Inc. Sputtering of aligned magnetic materials and magnetic dipole ring used therefor
US6956257B2 (en) * 2002-11-18 2005-10-18 Carnegie Mellon University Magnetic memory element and memory device including same
JP3987924B2 (ja) * 2002-12-13 2007-10-10 国立大学法人大阪大学 磁性メモリアレイ、磁性メモリアレイの書き込み方法及び磁性メモリアレイの読み出し方法

Also Published As

Publication number Publication date
KR20040034477A (ko) 2004-04-28
JP3893456B2 (ja) 2007-03-14
US6940750B2 (en) 2005-09-06
EP1411525B1 (en) 2008-10-01
ES2312706T3 (es) 2009-03-01
EP1411525A1 (en) 2004-04-21
JP2004139681A (ja) 2004-05-13
US20040130955A1 (en) 2004-07-08
DE60323801D1 (de) 2008-11-13

Similar Documents

Publication Publication Date Title
KR100519898B1 (ko) 자성 메모리, 자성 메모리 어레이, 자성 메모리 제조방법, 자성 메모리에의 기록 방법 및 자성 메모리로부터의판독 방법
US7184300B2 (en) Magneto resistance random access memory element
JP4516817B2 (ja) パターン化しない連続磁性層にデータを記憶するシステムおよび方法
CN100565701C (zh) 磁电阻随机存取存储器
KR100302174B1 (ko) 완전폐쇄자속동작의비휘발성자기저항메모리
US6391483B1 (en) Magnetic device and method of forming same
US7187578B2 (en) Magnetic elements having unique shapes
US6898112B2 (en) Synthetic antiferromagnetic structure for magnetoelectronic devices
EP1248265A2 (en) Magnetic memory cell
JP2005530340A (ja) スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ
JP2005510048A (ja) 縮小可能性が改良された磁気抵抗ランダムアクセスメモリ
JP2007503670A (ja) 多状態磁気ランダムアクセスメモリセル
KR100526280B1 (ko) 자성 메모리 어레이, 자성 메모리 어레이에 기록하는방법, 및 자성 메모리 어레이로부터 판독하는 방법
JP4765248B2 (ja) 磁気メモリ
US7042036B2 (en) Magnetic memory using single domain switching by direct current
KR100563423B1 (ko) 자성 메모리, 자성 메모리 어레이, 자성 메모리로의 기록 방법 및 자성 메모리로부터의 판독 방법
JP4480411B2 (ja) トンネル接合体およびトンネル接合体を用いたメモリ
JP2003273331A (ja) 磁性メモリ、磁性メモリアレイおよびその製造方法
JP2008084950A (ja) 記憶素子、メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee