CN100565701C - 磁电阻随机存取存储器 - Google Patents

磁电阻随机存取存储器 Download PDF

Info

Publication number
CN100565701C
CN100565701C CNB03817782XA CN03817782A CN100565701C CN 100565701 C CN100565701 C CN 100565701C CN B03817782X A CNB03817782X A CN B03817782XA CN 03817782 A CN03817782 A CN 03817782A CN 100565701 C CN100565701 C CN 100565701C
Authority
CN
China
Prior art keywords
magnetic
magneto
resistor
magnetic region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB03817782XA
Other languages
English (en)
Other versions
CN1708810A (zh
Inventor
布拉德利·N.·恩格尔
贾森·A.·詹尼斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everspin Technologies Inc
Original Assignee
Everspin Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everspin Technologies Inc filed Critical Everspin Technologies Inc
Publication of CN1708810A publication Critical patent/CN1708810A/zh
Application granted granted Critical
Publication of CN100565701C publication Critical patent/CN100565701C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Abstract

一种磁电阻隧道结存储单元，其包含磁电阻隧道势垒(16)、位磁区(15)、参考磁区(17)，以及在位和参考磁区感应施加磁场的电流线路(20，30)。位磁区具有位磁矩(43，40，1425，1625，1950，2315)，其在没有施加磁场时，在位易磁化轴方向(59，1435)上具有极性。隧道势垒和位及参考磁区形成磁电阻隧道结器件(10，72，73，74，75，76)。在一些实施方案中(73，74，75)，参考磁区具有与位易磁化轴不平行的参考磁矩(40，1430，1440，1920，1925)。在其它实施方案(76)中，参考磁区具有净参考磁矩基本上为零的磁化涡流(2310)。施加磁场会改变参考磁区的磁状态，以至于可以通过磁电阻测量来确定位磁区的磁状态。

Description

磁电阻随机存取存储器
相关申请交叉引用
本申请涉及转让给本申请受让人的2002年6月28日递交的标题为“CIRCUIT AND METHOD FOR READING A TOGGLEMEMORY CELL”的待审申请US第10/184,811号，因此该专利引入本文作参考。
技术领域
本发明涉及半导体存储器件，具体地说本发明涉及使用磁场的半导体随机存取存储器件。
背景技术
存储器件是电子系统中极为重要的组件。三种最重要的商用高密度存储技术是SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)，以及FLASH(一种非易失性随机存取存储器)。每种这些存储器件都使用电荷来存储信息，并且每种都的其自身的优点。SRAM具有快的读取和写入速度，但是它是易失性的并且需要大的单元面积。DRAM具有高的密度，但是它也是易失性的并且需要每几毫秒种刷新存储电容器。这种需求增加了电子控制设备的复杂性。
FLASH是当今使用的主要非易失性存储器件。典型的非易失性存储器件使用在浮动氧化层中捕获的电荷来存储信息。FLASH的缺点包括高电压需求和慢的程序及擦除时间。另外，FLASH存储器在存储器失效之前具有104-106次循环的不好的写入耐性。另外，为了维持合理的数据保持，栅氧化物的厚度不得不保持在允许电子隧穿的阈值之上，从而限制FLASH的尺寸缩小趋势。
为了克服这些缺点，正在评价新的磁性存储器件。一种器件是磁电阻RAM(下文称作“MRAM”)。MRAM具有与DRAM相似速度性能的潜在性。但是，为了成为商业上有活力的，MRAM必须具有与当前的存储技术可比的存储密度、对于未来的生产可规模化、在低压下操作、具有低的能耗，并且具有竞争的读/写速度。
传统的MRAM器件通过程序设计位存储单元的自由磁性层，使其磁矩与固定磁性层平行或者反平行来存储信息。两个磁性层都位于形成磁电阻隧道结的薄绝缘势垒的任一面。该隧道结的电阻取决于磁矩的相对方向或者是低的(平行)或者是高的(反平行)。为了读取MRAM状态，位单元的电阻可与参考单元比较。参考单元通常是另一个MRAM位或者在制造时磁性设置的位集合，并且在MRAM操作期间不会转换。这些位可以结合形成用来比较的中点参考。所有处于低状态的位具有低于这些中点参考位的电阻，因此提供了确定位状态的方法。
这种途径的主要问题是由于材料和方法质量的变化，位位的电阻变化是显著的。这些变化有时使之不能区分并分离彼此的高、低和中点电阻。举例来说，如果低电阻位在显著高于平均值的分布的尾部，它可能与中点单元分布的尾部重叠，并且不能确定或被正确地确定。根据电阻变化量，大的阵列可能在重叠区具有许多位。
因此，补救先前技术固有的前述和其它缺点将是高度有利的。
发明内容
根据本发明的第一方面，提供了一种磁电阻隧道结存储单元，其包含：设计成形成磁电阻隧道势垒的电绝缘材料；位于电绝缘材料一面上的位磁区，位磁区在不施加磁场时具有极性在位易磁化轴上的位磁矩；位于电绝缘材料相反面上的参考磁区，其中电绝缘材料以及位磁区和参考磁区形成磁电阻隧道结器件；以及在位磁区和参考磁区内感应施加磁场的装置；其中参考磁区的长径比介于0.6和1.4之间，并且，在施加磁场的数值为零时，在该数值下磁电阻隧道结器件具有参考磁电阻，具有基本上与位易磁化轴正交的参考磁矩，并且其中当施加磁场具有位于非转换磁场区内的读出值时，位磁矩的极性由参考磁矩的旋转导致的磁电阻隧道结器件的磁电阻变化的信号来可靠地指示，并且位磁矩的极性没有转换。
根据本发明的第二方面，提供了一种包含根据本发明第一方面的磁电阻隧道结存储单元的集成电路。
根据本发明的第三方面，提供了一种包含根据本发明第一方面的磁电阻隧道结存储单元的电-光设备。
附图说明
结合下面的附图，从其下面优选实施方案的详细描述中，本发明的前述和进一步且更具体的目的和优点将对本领域技术人员变得更加明显。
图1是根据本发明实施方案的磁电阻随机存取存储器(MRAM)器件的简化剖视图。
图2是根据本发明实施方案具有传统位磁区的MRAM器件的表示字和数位线的简化平面图。
图3是表示在参照图2所述的MRAM器件中产生位磁区极性交换的施加磁场值的图。
图4是根据使用Savtchenko写入技术的本发明实施方案的MRAM器件的简化剖视图。
图5是参照图4所述的MRAM器件部分的表示字和数位线的简化平面图。
图6是表示在参照图4所述的MRAM器件中产生直接或触发写入模式的磁场振幅组合模拟结果的图。
图7是表示参照图4所述的MRAM器件字电流和位电流的时间图。
图8是表示在参照图4所述的MRAM器件中将‘1’写成‘0’时，触发写入模式下磁电阻随机存取存储器件磁矩旋转的矢量图。
图9是表示在参照图4所述的MRAM器件中将‘0’写成‘1’时，触发写入模式下磁电阻随机存取存储器件磁矩旋转的矢量图。
图10是表示在参照图4所述的MRAM器件中将‘1’写成‘0’时，直接写入模式下磁电阻随机存取存储器件磁矩旋转的矢量图。
图11是表示在参照图4所述的MRAM器件中将‘0’写成已经为‘0’的状态时，直接写入模式下磁电阻随机存取存储器件磁矩旋转的矢量图。
图12是在参照图4所述的MRAM器件中只打开位电流时字电流和位电流的时间图。
图13是表示在参照图4所述的MRAM器件中只打开位电流时磁电阻随机存取存储器件磁矩旋转的矢量图。
图14是根据本发明实施方案的包括MRAM器件的部分MRAM阵列的剖视图。
图15-18是用来描述参照图4所述的MRAM器件的读取操作的平面视图和图形。
图19是根据本发明实施方案的包括MRAM器件的部分MRAM阵列的剖视图。
图20是根据本发明实施方案参照图20描述的MRAM器件的平面图。
图21和22是表示参照图20所述的MRAM器件读取操作期间电阻值的图。
图23是根据本发明实施方案的包括MRAM器件的部分MRAM阵列的剖视图。
图24和25是表示参照图23所述的MRAM器件的平面图。
具体实施方式
参照图1，根据本发明，表示了一般化的MRAM阵列3简化剖视图。在该图中，只表示了一个磁电阻存储器件(单元)10，但是应当理解MRAM阵列3包括大量的MRAM器件10，并且在描述读取方法时为了简化起见只表示了一个这种器件。
MRAM器件10是磁电阻隧道结存储单元，或磁电阻隧道结器件(MTJD)，包含夹在作为字线20和位线30的写入导体之间的材料层。字线20和位线30包括电流通过的导电材料。在该图中，字线20位于MRAM器件10顶部并且位线30位于MRAM器件10的底部并且与字线20成90度角(参阅图2和3)。应当理解诸如字线20和位线30的导体对于高效的读取和写入操作，不需要与MRAM器件10的其它层物理接触，该导体只需要与施加了磁场的区域足够近，以至于磁场是有效的。
MRAM器件10包括位磁区15、参考磁区17和形成用作隧道势垒16的层的电绝缘材料，以及那些输运影响MRAM器件10操作的电流的字线20和位线30部分。位磁区15和参考磁区17每个都包含多于一层，其中有些具有与此相关的磁矩(所有的磁矩在本文中用矢量表示)。举例来说，一些传统的MRAMs具有只是一个铁磁性层的位磁区15，并且一些传统的MRAMs具有是多层不平衡的合成反铁磁性区的位磁区15。位磁区15和参考磁区17位于与隧道势垒16相邻处，并分别在其相反面。MTJD的电阻由位磁矩和参考磁矩的相对极性确定。位磁矩位于位磁区15与隧道势垒16相邻的地方。参考磁矩位于参考磁区17与隧道势垒16相邻的地方。磁矩是铁磁性材料的物理性质。磁性材料和直接与隧道势垒相邻的磁区15或17的极化相对角度确定了高或低状态。在本文描述的实施方案中，位磁区是自由的铁磁性区，意指位磁矩在施加磁场时可以自由旋转。位磁矩在沿着磁轴不施加任何磁场的情况下具有两个稳定的极性(状态)，所述磁轴在本文中称作“位易磁化轴”，并且在沉积磁性材料和制造MRAM阵列3的磁区15时确定。与位易磁化轴正交的轴称作“难磁化轴”。
参照图2，根据包括传统位磁区15的本发明实施方案，表示了包括MRAM器件71的部分MRAM阵列4的简化平面图。MRAM器件71具有参照图1所述的结构，精细地描述是MRAM器件71的位磁区15是具有位磁矩41的传统结构。表明图2的MRAM 4中位磁区15具有基本上圆形的形状，但是可以可选地具有长径比基本上大于1的其它形状，例如椭圆。位磁矩41在与本实施例中是字线20的写入导体基本上平行的方向上沿着各向异性的位易磁化轴59取向。为了简化MRAM器件71的描述，所有方向参照所示的x-和y-坐标系100以及顺时针旋转方向94和逆时针旋转方向96。在MRAM 4中，如果在正x-方向流动，定义字电流60为正，并且如果在正y-方向流动，定义位电流70为正。字线20和位线30的目的是在MRAM器件10中产生施加磁场。正的字电流60将感应圆周字磁场，HW 80，并且正的位电流70将感应圆周位磁场，HD 90。因为字线20在元件平面内MRAM器件10的上方，所以对于正字电流60，将在正y-方向上向MRAM器件10施加HW 80。相似地，因为位线30在元件平面内MRAM器件10的下方，所以对于正位电流70，将在正x-方向上向MRAM器件10施加HD 90。应当理解对于正和负电流的定义是任意的，并且此处只是出于举例的目的而定义。反转电流的作用是改变在MRAM器件10内感应的磁场的方向。电流感应磁场的行为对于本领域技术人员是公知的，并且不用更详细地说明。信息以传统方式存储在位磁区15中，使用字线20和位线30同时产生能够沿着位易磁化轴转换位磁矩至两种极性适当的一种的施加磁场。
参照图3，该图表示其特征为需要施加磁场在典型的具有一层位磁区15的传统MRAM器件71中转换位磁矩41的极性。该图的水平轴，HHARD，表示施加的磁场在难磁化轴上的分量，并且该图的垂直轴，HEASY，表示施加的磁场在位易磁化轴上的分量。存在施加位于转换界限305外的磁场操作的磁场区315，从而保证位磁矩41的极性在MRAM阵列4的所有良好的MRAM器件71中转换。相似地，存在施加位于非转换界限310内的磁场操作的磁场区320，从而保证位磁矩41的极性在MRAM阵列4的所有良好的MRAM器件71中不转换。(对于MRAM器件71的任何单次实验，界限305，310合并成单线)。磁场区315、320具有传统的星形。使用参照图13-22在下面更详细描述的参考磁区17，从位磁区15中读取信息。
参照图4，根据使用在本文中参照图4-13详细描述的Savtchenko写入技术的本发明实施方案，表示了包括MRAM器件72的部分MRAM阵列5的剖视图。MRAM器件72具有参照图1描述的结构，精细地描述是位磁区15至少包含三层并且具有参照图4-13实现的磁矩。(参考磁区17在下面参照图14-25更详细地描述)。本实施例中的位磁区15是三层结构，它具有夹在两个铁磁性层45和55之间的反铁磁性耦合间隔层65，假定称之为合成反铁磁性(下文称作“SAF”)层。反铁磁性耦合间隔层65具有厚度46，并且铁磁性层45和55分别具有厚度42和51。
反铁磁性耦合间隔层65优选至少包括以下元素之一：Ru、Os、Re、Cr、Rh、Cu、Nb、Mo、Ta、W、Ir、V，或者它们的组合，并且本身不是反铁磁性材料；它是耦合层，这对于产生SAF层的类反铁磁性性质是关键的。此外，铁磁性层45、55至少包括Ni、Fe、Co元素或其组合之一。同样，应当理解位磁区15可以包括除了三层结构以外的合成反铁磁性层材料结构，并且在本实施方案中使用三层结构只是为了举例说明的目的。举例来说，一种这种合成反铁磁性层材料结构可能包括铁磁性层/反铁磁性耦合间隔层/铁磁性层/反铁磁性耦合间隔层/铁磁性层结构的五层堆叠。铁磁性层的数量记为N。
铁磁性层45、55分别具有各自矢量值为M1和M2的磁矩58和53(参阅图5)。位磁区15的写入状态由与隧道势垒16相邻的磁矩58来确定。为了解释Savtchenko写入技术，还定义了磁矩58和53的矢量合成，净磁矩40。磁矩58、53通常通过反铁磁性耦合间隔层65的耦合反平行取向。反铁磁性耦合还可以通过MRAM器件72中层的磁静场来产生。因此，间隔层65在消除两个铁磁性层45、55之间的铁磁性耦合之外，不一定必须提供任何附加的反铁磁性耦合，并且因此可以是诸如AlO的绝缘体或诸如Ta或Cu的导体。
MRAM器件72的两个铁磁性层45、55中的磁矩58、53可以具有不同的厚度或材料，从而提供由ΔM＝(M2-M1)给出的净磁矩40。在Savtchenko写入技术的情况中，该三层结构几乎是平衡的，即当不施加磁场时ΔM十分小或者是零。位磁区15三层结构的磁矩在施加的磁场下可以自由旋转。在零场下，与隧道势垒16相邻的磁矩，即位磁矩58在沿着易磁化轴的两个极性方向之一上稳定。
用来读取位磁矩58极性的通过MRAM器件72的测量电流取决于隧道磁电阻，它受位磁矩58和参考磁区17的参考磁矩的方向和大小控制。当这两个磁矩平行时，MRAM器件的电阻是低的，并且偏压感应出较大的通过MRAM器件72的测量电流。该状态被定义为“1”。当这两个磁矩是反平行的时，MRAM器件电阻是高的并且施加的偏压感应较小的通过器件的测量电流。该状态被定义为“0”。应当理解这些定义是任意的并且可以是相反的，但是在本实施例中是出于举例说明的目的。因此，在磁电阻存储器中，数据存储通过施加引起磁区15中的磁矩相对于磁区17沿着位易磁化轴59在平行和反平行之一的方向上取向的磁场来实现，并且读取写入状态依赖于电阻测量，其取决于位磁矩相对于参考磁矩的极性(这种相同的操作对于本文所述的所有MRAM器件是真实的)。
写入MRAM器件72的方法依赖近平衡SAF三层结构的“自旋-翻转(spin-flop)”现象，这对于本领域的一般技术人员是公知的。此处，术语“近平衡”定义为M1和M2彼此均在彼此的10％之内。“自旋-翻转”现象通过旋转铁磁性层的磁矩降低了施加磁场的总磁能，以至于它们名义上与施加的磁场方向正交，但仍显著地彼此反平行。旋转，或“翻转”，结合施加磁场方向上每个铁磁性磁矩小的偏离解释了总磁能的降低。
当在本实施例三层结构的两个铁磁性层之间举例说明反铁磁性耦合层时，应当理解铁磁性层可以通过其它方式，例如静磁场或其它特征被反铁磁性耦合。举例来说，当单元的长径比降低为五或更小时，铁磁性层与静磁通量闭合反平行耦合。
MRAM器件72优选具有非圆形的三层结构，其特征为长度/宽度比在1至5的范围内。应当理解MRAM器件72的位磁区15可以具有其它形状，例如方形、椭圆形、矩形，或菱形，但是为简化起见作为圆形来举例说明。
此外，在MRAM阵列5的制造期间，沉积每个后续层(即30、55、65等)，或者顺序形成，并且每个MRAM器件72通过半导体工业中公知的任何技术中的选择性沉积、光刻加工、蚀刻等来定义。至少铁磁性层45和55沉积期间，提供磁场来设定位易磁化轴。所提供的磁场对于磁矩53和58产生优选的各向异性轴。选择位易磁化轴59在字线20和位线30之间成45°角。
参照图5，根据参照图3所述的本发明的实施方案，表示了部分MRAM阵列5的简化平面图。x-和y-坐标系100、旋转方向94、96和磁场及与字电流60和位电流70相关的极性定义与图2中相同。为了简化描述，假设N等于2，以至于MRAM器件72在位磁区15中包括一个三层结构，具有磁矩53和58以及净磁矩40。另外，只举例说明位磁区15的磁矩。
为了说明MRAM阵列5写入方法是怎样工作的，假设磁矩53和58的优选各向异性轴相对于负x-和负y-方向成45°角，并且相对正x-和正y-方向成45°角。举例来说，图4表明磁矩53相对于负x-和负y-方向成45°角。因为磁矩58通常与磁矩53反平行取向，所以它相对于正x-和正y-方向成45°角。使用这种初始取向来表现写入方法的实施例，这将在下面讨论。
参照图6，该图表示位磁区15的SAF三层结构模拟转换行为的结果。该模拟使用两个单畴磁性层，其具有几乎相同的磁矩(近平衡的SAF)，具有内在各向异性且被反铁磁性耦合，并且其磁化动力学通过公知的Landau-Lifshitz等式来描述。x-轴是单位为奥斯特的字线磁场振幅，y-轴是单位为奥斯特的位线磁场振幅。如图7中的时间图所示，磁场以脉冲序列600来施加。脉冲序列600包括作为时间函数的字电流60和位电流70。
图6举例说明了操作的三个磁场区。在磁场区92中，没有转换。对于磁场区95中的MRAM操作，直接写入方法是有效的。当使用直接写入方法时，不需要确定MRAM器件的初始状态，因为该状态仅在被写入的状态与存储的状态不同时才被转换。通过字线20和位线30中的电流方向来确定写入状态的选择。举例来说，如果要写入‘1’，那么现两个线中的电流方向将是正的。如果‘1’已经存储在元件中，并且正要写入‘1’，那么MRAM器件的最终状态将继续为‘1’。此外，如果存储了‘0’并且要用正电流写入‘1’，那么MRAM器件的最终状态将为‘1’。当在字和位线中使用负电流来写入‘0’时，可以获得相似的结果。因此，不管其初始状态如何，使用电流脉冲的适当极性可以程序设计任何一种状态为所需的‘1’或‘0’。在本发明整个公开内容中，磁场区95中的操作将定义为“直接写入模式”。
对于磁场区97中的MRAM操作，触发写入方法是有效的。当使用触发写入方法时，在写入前需要确定MRAM器件的初始状态，因为不管电流的方向如何，只要对于字线20和位线30选择相同的极性电流脉冲，每次MRAM器件被写入时其状态转换。举例来说，如果初始存储了‘1’，那么在一个正电流脉冲序列流过字和位线后，器件的状态将被转换成‘0’。对存储的‘0’态重复正电流脉冲序列，使其返回至‘1’。因此，为了能够将存储元件写成所需的状态，必须首先读取MRAM器件72的初始状态并与要写入的状态比较。读取和比较可能需要附加的逻辑电路，包括存储信息的缓冲器和比较存储状态的比较器。只有当存储的状态和要写入的状态是不同的时MRAM器件72才被写入。这种方法的优点之一是降低了能耗，因为只有不同的位被转换。使用触发写入方法的其它优点在于只需要单一极性的电压，因此可以使用更小的晶体管来驱动MRAM器件。在本发明整个说明中，磁场区97的操作将被定义为“触发写入模式”。
如前所述，两种写入方法都涉及在字线20和位线30中提供电流，以至于磁矩53和58可以在两种优选方向之一上取向。为了完全解释两种转换模式，现在给出具体的实施例来描述磁矩53、58和40的时间演化。
参照图8，该矢量图表示在MRAM器件72中使用脉冲序列600来将‘1’写成‘0’的触发写入模式。在该图中，t0时磁矩53和58在图4所示的优选方向上取向。该方向定义为‘1’。
t1时，打开正字电流60，其感应在正y-方向上取向的HW 80。正HW 80的作用是引起近平衡的反排列MRAM三层“翻转”，并且与施加磁场方向大约成90°取向。铁磁性层45和55之间的有限反铁磁交换作用允许磁矩53和58现在向磁场方向偏斜一个小的角度，并且净磁矩40在磁矩53和58之间对着所述角度并与HW 80成一行。因此，磁矩53沿顺时针方向94旋转。因为净磁矩40是磁矩53和58的矢量加和，所以磁矩58也沿顺时针方向94旋转。
t2时，打开正位电流70，其感应正HD 90。因此，净磁矩40同时通过HW 8指向正y-方向，并通过HD 90指向正x-方向，其具有引起净磁矩40进一步沿顺时针方向94旋转，直至其通常在正x-和正y-方向之间成45°角取向的作用。因此，磁矩53和58也进一步沿顺时针方向94旋转。
t3时，关闭字电流60，以至于现在只有HD 90指向净磁矩40，其现在将沿着正x-方向取向。磁矩53和58现在通常指向通过其各向异性难磁化轴不稳定点的角度。
t4时，关闭位电流70，所以磁场力对净磁矩40不起作用。因此，磁矩53和58将变成在其最近的优选方向上取向，从而最小化各向异性能。在此情况中，磁矩53的优选方向相对于正x-和正y-方向成45°角。该优选方向还与t0时磁矩53的初始方向成180°，并且定义为‘0’。因此，MRAM器件72已经被转换成‘0’。应当理解MRAM器件72还可以通过使用字线20和位线30中的负电流沿着逆时针方向96旋转磁矩53、58和40来转换，但是只是出于举例说明的目的来表示。
参照图9，该矢量图表示在MRAM器件72中使用脉冲序列600来将‘0’写成‘1’的触发写入模式。举例说明了在如前所述的每个时间t0、t1、t2、t3和t4时的磁矩53和58，以及净磁矩40，表明使用相同的电流和磁场方向转换MRAM器件从‘0’至‘1’的能力。因此，使用触发写入模式写入MRAM器件72的状态，这相应于图6中的磁场区97。
对于直接写入模式，假设磁矩53在数值上大于磁矩58，以至于磁矩40指向与磁矩53相同的方向，但在零场中具有较小的值。这种不平衡的磁矩产生偶极能量，其在施加磁场下趋向于排列磁矩，从而打破了近平衡SAF的对称性。因此，仅在给定电流极性的一个方向上发生转换。
参照图10，该矢量图表示在MRAM器件72中使用脉冲序列600和直接写入模式将‘1’写成‘0’的实施例。此处，存储状态初始为‘1’，磁矩53相对于负x-和负y-方向成45°，并且磁矩58相对于正x-和正y-方向成45°。在使用正的字电流60和正的位电流70施加上述的脉冲序列后，以与前面所述的触发写入模式相似的方式进行写入。注意t1时磁矩再次翻转，但由于不平衡的磁矩和各向异性，所成的角度从90°倾斜。在t4后，MRAM器件10已经被转换成‘0’态，其净磁矩40按照需要与正x-和正y-方向成45°取向。当现在只使用负的字电流60和负的位电流70将‘0’写成‘1’时，得到相似的结果。
参照图11，该矢量图表示当新的状态与已经存储的状态相同时，对于使用直接写入模式写入的实施例MRAM器件中磁矩的旋转。在本实施例中，MRAM器件72中已经存储了‘0’，并且现在重复电流脉冲序列600来存储‘0’。磁矩53和58在t1时试图“翻转”，但因为不平衡磁矩肯定对施加的磁场有作用，所以旋转减小。因此，从相反的状态旋转存在附加的能垒。t2时，主导磁矩53与正x-轴几乎对齐，并且与其初始各向异性方向成小于45°的角度。t3时，磁场指向正x-轴。现在系统通过相对于施加磁场改变SAF磁矩对称性而降低其能量，而不是进一步顺时针旋转。被动磁矩58穿过x-轴并且系统稳定，主导磁矩53返回至接近其原始方向。因此，在除掉磁场的t4时，存储在MRAM器件72中的状态仍保持为‘0’。这种序列阐明了如图6中磁场区95所示的直接写入模式机理。因此，在这种约定下，为了写入‘0’在字线20和位线30上均需要正的电流，相反为了写入‘1’，在字线20和位线30上均需要负的电流。
如果施加较大的磁场，最终与翻转相关的能量降低超过防止触发事件的不平衡磁矩偶极能量产生的附加能垒。此时，发生触发事件并且由磁场区97描述转换。
如果时间t3和t4等于或接近于尽可能相等，可以扩展应用直接写入模式的磁场区95，即触发模式磁场区97可以被移至更高的磁场。在此情况中，磁场方向在字电流60打开时相对于位各向异性轴开始成45°，然后当位电流70打开时，移动至与位各向异性轴平行。本实施例与典型的磁场应用序列相似。但是，现在字电流60和位电流70基本上同时关闭，以至于磁场方向不会进一步旋转。因此，施加磁场必须足够大，以至于净磁矩40已经移过其难磁化轴不稳定点，并且字电流60和位电流70打开。此时不太可能发生触发写入模式事件，因为磁场方向现在仅旋转45°，而不是前面的90°。基本上同时落入时间t3和t4的优点是现在对磁场升高时间t1和t2的顺序没有附加限制。因此，磁场可以以任何顺序打开，或者还可以基本上同时打开。
参照图4-13描述的写入方法，本文称作Savtchenko写入技术，是高度选择性的，因为只有在时间t2和t3之间字电流60和位电流70已经打开的MRAM器件将转换状态。该特征在图12和13中阐述。图12是表示当字电流60没有打开且位电流70打开时，MRAM器件72中使用的脉冲序列600的时间图。图13是表示MRAM器件72状态的相应行为的矢量图。t0时，磁矩53和58以及净磁矩40如图5中所述取向。在脉冲序列600中，位电流70在t1时打开。此时，HD 90将引起净磁矩40指向正x-方向。
因为字电流60决没有打开，磁矩53和58不会通过其各向异性的难磁化轴不稳定点旋转。结果，当在t3时关闭位电流70时，磁矩53和58将在最近的优选方向上重新取向，在此情况中为t0时的初始方向。因此，MRAM器件72的状态没有转换。应当理解如果在与上述相似的时间下打开字电流60并且不打开位电流70，将得到相同的结果。此外，应当理解即便字电流60和位电流70都是同时打开并具有不变化的数值，也得到相同的结果。这种特征确保在阵列中只有一个MRAM器件将被转换，而其它的器件仍保持其初始状态。结果，避免了无意的转换并且位错误率最小化。因此，在与参照图2和3描述的MRAM器件71中使用的类似途径，以及MRAM器件72的非转换值中，施加磁场具有一个值的范围，在该范围内能保证位磁矩在位易磁化轴59中不会从一个稳定的极性旋转至另一个。尽管应当理解商业上发布的MRAM非转换磁场区大小将略小于一个器件模拟的磁场区的图示大小，但所述值的范围相应于参照图6描述的磁场区92，这说明了生产差异。与图3所示传统的非转换磁场区相比，使用Savtchenko技术转换位磁矩的MRAM器件基本上对只有两个正交电流线之一产生的磁场不太敏感。
参照图14，根据本发明的实施方案，其中位磁区15包含在本文中参照图2和参照图4-6描述的任何结构之一，表示了包括MRAM器件73的部分MRAM阵列6的剖视图。此外，MRAM器件73中的参照磁区17是提供参照磁矩的受钉扎(pinned)磁层，包含与形成隧道势垒16的电绝缘材料相邻的铁磁性层81，以及与铁磁性层81相邻的反铁磁性层82。反铁磁性层82优选包括反铁磁性材料，例如铁-锰、铱-锰，或铂-锰合金。铁磁性层81至少包括元素Ni、Fe、Co或者它们的组合之一。
使用图15-18来描述MRAM器件73的读取操作。参照图15，根据本发明的实施方案，表示MRAM器件73的平面图。为了清晰起见，所示的位磁区15具有基本上大于1的长径比并且相应于参照图2描述的MRAM器件71的传统位磁区15，或者参照图4-6描述的MRAM器件72的Savtchenko位磁区15，而且产生表现出两个位磁矩稳定值的位易磁化轴1435。应当理解有其它的方式来实现产生位易磁化轴1435的各向异性。当位易磁化轴1435上施加磁场的分量1410具有零值时，参考磁区17具有低的长径比来降低形状各向异性，并且具有基本上与位易磁化轴1435正交的参考磁矩1430。低的长径比优选在0.8至1.2的范围内，但可以是其它接近1的值，即在0.6至1.4的范围内。当位易磁化轴1435中的施加磁场具有零值时，参考磁矩1430的取向导致在本文中标识为参考磁电阻1510的磁电阻。在制造参考磁区17期间，按照本领域一般技术人员是公知的方式建立在不施加磁场的条件下参考磁矩1430基本上正交的方向。在图15中表示的实施例中位磁矩的极性1425被定义为“0”态。参照图16，该图表示对于图15中描述的实施例，MRAM器件73的磁电阻对位易磁化轴1435中施加磁场分量的图。当位易磁化轴1435中施加磁场的分量1410为读出(sense)值，该值位于与位磁区15的具体实施方案相关的非转换磁场区内(例如参照图3描述的磁场区320和参照图6描述的磁场区92)，参考磁矩被施加的磁场旋转1440，并且MRAM器件73的磁电阻从参考磁电阻1510改变成小于参考磁电阻1510的磁电阻1520的第一个读出值，因为位于位易磁化轴1435中的旋转参考磁矩1425分量的极性与“0”态中位磁矩的极性1440相反。这种磁电阻变化具有负的信号。
参照图17，根据本发明的实施方案，表示了MRAM器件73的另一个平面图。在本实施方案中，除了位磁矩的极性1625定义为“1”态外，每件事物都与参考图15描述的情况相同。参照图18，对于图17中描述的实施方案，该图表示MRAM器件73的磁电阻对位易磁化轴1435中施加磁场分量的图。此时，当位易磁化轴1435中施加磁场分量1410为读出值时，参考磁矩被施加的磁场旋转1440，并且MRAM器件73的磁电阻从参考磁电阻1510改变成大于参考磁电阻1510的磁电阻1720的第二个读出值，因为位于位易磁化轴1435中的旋转参考磁矩1425分量的极性与“0”态中位磁矩的极性1440一致。这种磁电阻变化具有正的信号。
设计并且结合参考磁矩1430的钉扎强度来实现读取操作的施加磁场，以至于当使用施加磁场的读出值时，位磁矩的状态(极性)可靠地由MRAM器件73从参考磁电阻1510的磁电阻变化信号来指示。通常，通过选择反铁磁性层82和铁磁性层81的材料和制造工艺参数，以至于当施加磁场处于选择的读出值(位于非转换磁场区320(图3)，92(图6)内)时，参考磁矩充分地旋转来感应隧道势垒16磁电阻的可靠信号变化，参考磁矩1430的钉扎强度被降低至传统的“固定”参考磁矩的钉扎强度以下。因此，如同先有技术的MRAMs所做的一样，已经描述了一种可靠的发明，其避免了与使用外部参考来确定存储的位磁矩状态相关的事件。如同参考图4-13所述，对于位磁区15，使用Savtchenko技术优选地具体体现了MRAM器件73。这是由于读取操作期间，Savtchenko技术位磁矩比传统的技术对恒定的施加磁场具有更低的敏感性。应当理解对于Savtchenko技术，其中字和位线20，30参照位易磁化轴1435优选成45度取向，读取操作期间沿着电流线20和30或者两者施加电流，从而沿着易磁化轴实现磁场分量。但是，如同参照图8-11所述，因为需要特定的脉冲序列来触发位磁矩，所以响应施加的磁场，位磁矩不会转换至新的极性。在第一种可选择的途径中，当对于位磁矩15和写入操作使用Savtchenko技术时，字和位线20，30只有一个被激励，从而产生在位易磁化轴1435上具有足够数值的施加磁场来实施可靠的读取操作。在第二种可选的途径中，每个MRAM器件73都可能包括与位易磁化轴1435正交的分离读取线(第三个电流线)，以至于仅由读取线中的电流产生的施加磁场其基本上所有的磁场都处于沿着位易磁化轴1435的两种极性之一。至于字线20和位线30，读取线只需要接近施加磁场的参考磁区17。
参考图19，根据本发明的实施方案，其中(对于MRAM器件74)位磁区15包含本文中参照图2描述和参照图4-6描述的任何一种结构，表示了包括MRAM器件74的部分MRAM阵列7的剖视图。MRAM器件74中的参考磁区17包含与形成隧道势垒16的电绝缘材料相邻的合成反铁磁性(SAF)层83，并且进一步包含与SAF三层结构83相邻的钉扎反铁磁性层57。SAF三层结构83包含三层：铁磁性层46、反铁磁性耦合层66(也更简单地称作耦合层66)和铁磁性层56。这三层46、66、56优选包含从分别与对于参照图4描述的MRAM器件72各层45、65、55所选择的相同的材料中选择。反铁磁性钉扎层57包含例如铁-锰、铱锰，或铂-锰合金的反铁磁性材料。MRAM器件74的读取操作与MRAM器件73的读取操作相同。再次参照图15-18，表示了位磁区15具有优选在从1.5至3.0范围内，但可以是大于1的任何值的长径比，并且相应于参照图2描述的MRAM器件71的传统位磁区15，或者参照图4-6描述的MRAM器件72的Savtchenko位磁区15，而且产生表现出两个位磁矩稳定值的位易磁化轴1435。应当理解有其它的方式来实现产生位易磁化轴1435的各向异性。当位易磁化轴1435上施加磁场的分量1410具有零值时，参考磁区17具有接近于1的低长径比(如上所述)来降低形状各向异性至接近零，并且具有基本上与位易磁化轴1435正交的参考磁矩1430。
设计并且结合参考磁矩1430的转动反应强度来实现读取操作的施加磁场，以至于当使用施加磁场的读出值时，位磁矩的状态(极性)可靠地由MRAM器件73从参考磁电阻1510的磁电阻变化信号来指示，所述读出值在位磁区15(例如参照图3描述的磁场区320和参照图6描述的磁区92)的特定实施方案相关的非转换磁场区之内。在MRAM器件74的本实施方案中，对反铁磁性钉扎层57，设计并实现材料和工艺实现步骤，从而制造具有强钉扎强度的层-即层57是强钉扎层。通过选择SAF三层结构83的材料和制造工艺参数，参考磁矩1430的转动反应强度被降低至传统的“固定”参考磁矩的转动强度以下。这些选择可能包括设计并实现弱反铁磁性耦合层66或铁磁性层46、56的磁矩不平衡，或者两个特征的一定组合，以至于层46的磁矩(参考磁矩1430)响应于施加的磁场(传感)而旋转，而层56的磁矩保持不变。因此，如同先有技术的MRAMs所做的一样，已经描述了一种可靠的发明，其避免了与使用外部参考来确定存储的位磁矩状态相关的事件。出于对MRAM器件73描述的相同原因，如同参考图4-13所述，对于位磁区15，使用Savtchenko技术优选地具体体现了MRAM器件74。因此，如同在MRAM器件73中一样，可以使用字和位线20，30之一或两者来产生用于读取存储的位磁矩的施加磁场，或者可以为此添加第三根线，取决于位磁区15和写入操作的技术。
参照图20-22，图20表示了MRAM器件75的平面图，并且图21和22表示施加磁场的值对磁电阻隧道结器件75电阻的图。在MRAM器件75中，根据本发明的实施方案，位磁区15包含在本文中参照图2和参照图4-6描述的任何一种结构。MRAM器件75的参考磁区17具有与图19中对MRAM器件74的参考磁区17表示的相同垂直层结构，并且按照MRAM器件74的最初方案来设计并实现层46、66、56、57。位磁区15具有位易磁化轴1435。MRAM器件75与MRAM器件74不同，因为参考磁区17具有基本上大于1的长径比，其长轴1930与位易磁化轴1435平行。同MRAM器件74的SAF三层结构一样，MRAM器件75的SAF三层结构83在基本上与位易磁化轴1435正交的铁磁性层56(称作受钉扎层56)中具有受钉扎磁矩1910。但是，参考磁矩(隧道势垒16相邻的铁磁性层46中)通过参考磁区17的各向异性在两个方向之一上倾斜，以至于与隧道势垒16相邻的参考磁矩具有两个稳定的位置1920、1925。稳定位置(或状态)1920、1925与位易磁化轴1435的正交线成大致相等的角度。参考磁区17表示在图20中，其具有比位磁区15更小的长径比，但并非需要如此。可以使用磁区15和17之间的各种形状差异，包括相同的形状或不同的形状。通过参考磁矩的转动反应强度(如同参照图14-18所述)和与位易磁化轴1435平行的方向上铁磁性层46的各向异性来确定参考磁矩从位易磁化轴1435正交方向旋转的角度。所述各向异性可以是图20中举例说明的形状各向异性，但是可以可选地通过称作磁感应各向异性的(磁性层46)材料性质来产生，该性质当然是MRAM 75设计期间确定的特性。因此，所述形状可以具有任何长径比，包括1。
应当理解当位易磁化轴1435中的参考磁矩分量方向与磁区15中隧道势垒16相邻的位磁矩的极性相反时，MRAM器件75的磁电阻将高于位易磁化轴1435中的参考磁矩分量方向与磁区15中隧道势垒16相邻的位磁矩的极性相同时的情况。尽管参考磁矩有两个稳定的位置1920、1925，但是它们容易受到外部或热的影响，并且从一个状态改变至另一个状态。因此，尽管通过读取磁电阻的绝对读数，施加磁场的一个读出值的应用在某些情况下可以用来确定位磁矩的极性，但是读取位磁区15极性的更优选方法是使用至少在第一种极性下，然后在第二种极性下具有读出值的施加磁场。在该方法中，设置施加磁场处于其在与位磁区15(例如参照图3描述的磁场区320和参照图6描述的磁区92)的特定实施方案相关的非转换磁场区之内的读出值，但足够强至在位置1920和1925之间改变参考磁矩的位置。该方法通过确定MTJD磁电阻的变化信号提供了位磁矩极性的可靠指示。举例来说，当磁区15的隧道势垒16相邻的位磁矩具有图20中所示的极性1950并且施加通过字和位线20，30(图19)中的电流或多个电流产生的磁场，其在位易磁化轴1435上具有相反极性的分量(如图21和22中H+所示)时，如果参考磁矩处于位置1920(图20)，磁电阻将从图21中点2005处的磁电阻移动到点2010处的磁电阻，但是如果参考磁矩已经处于位置1925(图20)，其不会从图中的点2015处的磁电阻显著改变。当然后施加在位易磁化轴1435上与极性1950具有相同极性的分量(如图21和22中H-所示)的磁场时，如果参考磁矩已经处于位置1925(图20)，磁电阻将从图21中点2010处的磁电阻(介于RMID和RHI之间)移动到图中点2020处的磁电阻(介于RMID和RRO之间)。在此实施方案中，当位磁矩具有与图20中所示极性1950相反的极性并且施加相同序列的磁场时，不管在读取操作开始之前参考磁矩的状态如何，磁电阻将点2020处的低值(介于RMID和RLO之间)改变到点2010处的高值(介于RMID和RHI之间)，如图22所示。从这些图(图21和22)中可以看出位磁矩1950极性可以从MRAM器件75磁电阻变化的极性来确定。因此，如同在MRAM器件73，74中一样，可以使用字和位线20，30之一或两者来产生用于读取存储的位磁矩的施加磁场，或者可以为此添加第三根线，取决于位磁区15和写入操作的技术。
参照图23，根据本发明的实施方案，其中位磁区15包含在本文中参照图2和参照图4-6描述的任何一种结构，表示了包括MRAM器件76的部分MRAM阵列8的剖视图。此外，MRAM器件76中的参考磁区17是与形成隧道势垒16的电绝缘材料相邻的未受钉扎铁磁性层85。铁磁性层85包括至少元素Ni、Fe、Co或者它们的组合之一，并且通过工艺实现具有大约为1(并且优选小于1.3)的长径比以及能够产生磁化涡流2310的厚度84的形状，如图24中参考磁区17的平面图所示。因此，当不施加磁场时，参考磁区17的涡流中心2320在参考磁区17的中央并且净磁矩为零；而且MRAM器件76具有在本文中定义为参考磁电阻的磁电阻。沿着位磁区15易磁化轴的位磁矩2315也表示在图24中。在MRAM器件76的读取操作期间，施加在位易磁化轴中的磁场引起涡流中心2320移动到与位易磁化轴正交的方向，如图25所示，然后在参考磁区17中存在净磁矩。当施加磁场与位易磁化轴具有一定角度时，涡流中心在与净施加磁场方向成90度的方向上移动。但是，结果仍是相似的。举例来说，当通过与位易磁化轴成45度取向的字或位线20，30产生磁场时，典型地在使用字或位线20，30之一进行读取操作并且使用Savtchenko技术读取位磁区15时，涡流中心在施加磁场的方向上移动并且在或者与存储的位磁矩相反或相同的位易磁化轴上存在分量。只要施加磁场在涡流区内并且位于与位磁区15技术相关的非转换磁场区之内，MRAM器件76的磁电阻从参考磁电阻的变化信号可靠地指示了位磁矩2315的极性，并且位磁矩2315没有转换。涡流区是施加磁场值的某个区域，在该区域内涡流中心的移动是可逆的而没有滞后，并且与施加磁场的分量成线性。
上述实施方案的更一般性描述是参考磁区17的参考磁矩及其磁状态可以通过施加的磁场来改变，其值在与位磁区15的技术相关的非转换磁场区内。随着参考磁矩以预定的方式改变，这允许由电阻行为来确定自由层的取向。使用该技术允许每个位参考其自身。这就回避了对高、低和中点位之间小的电阻变化的需要。由于参考层状态中预定的磁变化(即自参考)，所有位的状态可以通过电阻变化来确定，而不需要与外部的位比较，这就是当前的操作模式。
换句话说，本发明可以一般性描述为磁电阻隧道结存储单元，其包含设计成形成磁电阻隧道势垒的电绝缘材料、位于电绝缘材料一面上的位磁区、位于电绝缘材料相反面上的参考磁区，以及金属导体或其它运输电流用来在位和参考磁区内感应施加磁场的装置。位磁区具有在不施加磁场时极性在位易磁化轴上的位磁矩；电绝缘材料以及位和参考磁区形成磁电阻隧道结器件MTJD。参考磁区具有参考磁矩，其至少具有相应于施加磁场第一和第二值的第一和第二值。(注意在一些实施方案中，施加磁场的一个值为零。)位磁矩的极性通过在施加磁场的第一和第二值下测量MTJD的磁电阻来可靠地确定。施加磁场的第一和第二值在位磁矩的状态没有转换的非转换磁场区内。
应当理解分别包含本文描述的MRAM器件71、72、73、74、75、75、76(也称为磁电阻隧道结器件)的RMAM阵列3、4、5、6、7、8可以有利地在广泛的电光集成电路中使用，例如使用几乎任何类型微处理机或信号处理机的任何电路，以及需要状态定义的电路。结果，MRAM器件71-76可以有利地在虚拟的任何使用存储器的电光设备中使用。尽管本发明的一个特征是RMAM器件71-76的非易失性，但应当理解这些器件的尺寸和速度将不会防止它们在迄今不需要非易失性存储器的情况中使用。
在前面的说明中，已经参考具体的实施方案说明了本发明及其利益。但是，本领域的一般技术人员领会到可以做出各种修改和改变而不会背离如下面权利要求提出的本发明的范围。因此，说明书和图表被认为是举例说明而不是限制性的，并且所有这种修改都打算包括在本发明的范围内。利益、优点、问题的解决，以及任何可以引起任何利益、优点或解决方案发生或变得更加明显的元件并没有构思为任何或所有权利要求的关键、必需或必要的特征或元件。
如本文所用，术语“包含”、“含有”或任何其它的变化都打算涵盖非唯一的包涵，以至于包含一系列元件的过程、方法、物品或设备都不只包括那些元件，而是可以包括未清楚列出的或所述过程、方法、物品或设备内在的其它元件。
已经以如此清晰和精确的术语全面地描述了本发明，使本领域技术人员可以理解并实践同样的内容。本发明的权利要求如下。

Claims (11)

1、一种磁电阻隧道结存储单元，其包含：
设计成形成磁电阻隧道势垒的电绝缘材料；
位于电绝缘材料一面上的位磁区，位磁区在不施加磁场时具有极性在位易磁化轴上的位磁矩；
位于电绝缘材料相反面上的参考磁区，其中电绝缘材料以及位磁区和参考磁区形成磁电阻隧道结器件；以及
在位磁区和参考磁区内感应施加磁场的装置；
其中参考磁区的长径比介于0.6和1.4之间，并且，在施加磁场的数值为零时，在该数值下磁电阻隧道结器件具有参考磁电阻，具有基本上与位易磁化轴正交的参考磁矩，并且
其中当施加磁场具有位于非转换磁场区内的读出值时，位磁矩的极性由参考磁矩的旋转导致的磁电阻隧道结器件的磁电阻变化的信号来可靠地指示，并且位磁矩的极性没有转换。
2、根据权利要求1的磁电阻隧道结存储单元，其中参考磁区包含受钉扎的磁性层来提供参考磁矩，其包含：
与电绝缘材料相邻的铁磁性层；
与铁磁性层相邻的反铁磁性层。
3、根据权利要求1的磁电阻隧道结存储单元，其中参考磁区包含：
钉扎方向与位易磁化轴正交的钉扎反铁磁性层；及
与钉扎反铁磁性层和电绝缘材料相邻并且提供参考磁矩的合成反铁磁性层，
其中参考磁矩具有转动反应强度，使得参考磁矩由具有读出值的施加磁场来旋转，并且其中转动反应强度由合成反铁磁性层中的耦合层强度、合成反铁磁性层的铁磁性层的磁性各向异性和磁矩不平衡的组合来确定。
4、根据权利要求3的磁电阻隧道结存储单元，其中合成反铁磁性层包含被反铁磁性耦合的N层铁磁性层，其中N是大于或等于2的整数。
5、根据权利要求1的磁电阻隧道结存储单元，其中参考磁区的长径比介于0.8和1.2之间。
6、根据权利要求1的磁电阻隧道结存储单元，其中位磁区包含被反铁磁性耦合的N层铁磁性层，其中N是大于或等于2的整数。
7、根据权利要求6的磁电阻隧道结存储单元，其中在位磁区和参考磁区内感应施加磁场的装置包含：
通过位磁区和参考磁区之一附近的字线；及
与字线正交并通过位磁区和参考磁区中另一个附近的位线，
其中字线和位线基本上与位易磁化轴成45度取向。
8、根据权利要求7的磁电阻隧道结存储单元，其中在位磁区和参考磁区内感应施加磁场的装置进一步包含通过参考磁区附近的读取线。
9、根据权利要求5的磁电阻隧道结存储单元，其中在位磁区和参考磁区内感应施加磁场的装置包含：
通过位磁区和参考磁区之一附近的字线；及
与字线正交并通过位磁区和参考磁区中另一个附近的位线，
其中字线和位线之一基本上与位易磁化轴正交。
10、一种集成电路，包括：
磁电阻隧道结存储单元，其包含：
设计成形成磁电阻隧道势垒的电绝缘材料；
位于电绝缘材料一面上的位磁区，位磁区在不施加磁场时具有极性在位易磁化轴上的位磁矩；
位于电绝缘材料相反面上的参考磁区，其中电绝缘材料以及位磁区和参考磁区形成磁电阻隧道结器件；以及
在位磁区和参考磁区内感应施加磁场的装置；
其中参考磁区的长径比介于0.6和1.4之间，并且，在施加磁场的数值为零时，在该数值下磁电阻隧道结器件具有参考磁电阻，具有基本上与位易磁化轴正交的参考磁矩，并且
其中当施加磁场具有位于非转换磁场区内的读出值时，位磁矩的极性由参考磁矩的旋转导致的磁电阻隧道结器件的磁电阻变化的信号来可靠地指示，并且位磁矩的极性没有转换。
11、一种电-光设备，包括：
磁电阻隧道结存储单元，其包含：
设计成形成磁电阻隧道势垒的电绝缘材料；
位于电绝缘材料一面上的位磁区，位磁区在不施加磁场时具有极性在位易磁化轴上的位磁矩；
位于电绝缘材料相反面上的参考磁区，其中电绝缘材料以及位磁区和参考磁区形成磁电阻隧道结器件；以及
在位磁区和参考磁区内感应施加磁场的装置；
其中参考磁区的长径比介于0.6和1.4之间，并且，在施加磁场的数值为零时，在该数值下磁电阻隧道结器件具有参考磁电阻，具有基本上与位易磁化轴正交的参考磁矩，并且
其中当施加磁场具有位于非转换磁场区内的读出值时，位磁矩的极性由参考磁矩的旋转导致的磁电阻隧道结器件的磁电阻变化的信号来可靠地指示，并且位磁矩的极性没有转换。
CNB03817782XA 2002-07-31 2003-07-11 磁电阻随机存取存储器 Expired - Fee Related CN100565701C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/209,156 2002-07-31
US10/209,156 US6654278B1 (en) 2002-07-31 2002-07-31 Magnetoresistance random access memory

Publications (2)

Publication Number Publication Date
CN1708810A CN1708810A (zh) 2005-12-14
CN100565701C true CN100565701C (zh) 2009-12-02

Family

ID=29584066

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03817782XA Expired - Fee Related CN100565701C (zh) 2002-07-31 2003-07-11 磁电阻随机存取存储器

Country Status (8)

Country Link
US (1) US6654278B1 (zh)
EP (1) EP1525584A2 (zh)
JP (1) JP4833548B2 (zh)
KR (1) KR20050034726A (zh)
CN (1) CN100565701C (zh)
AU (1) AU2003249035A1 (zh)
TW (1) TW200410247A (zh)
WO (1) WO2004012197A2 (zh)

Families Citing this family (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788964B2 (ja) 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
US6870758B2 (en) * 2002-10-30 2005-03-22 Hewlett-Packard Development Company, L.P. Magnetic memory device and methods for making same
US20050013059A1 (en) * 2003-07-15 2005-01-20 International Business Machines Corporation Magnetoresistive sensor with a net magnetic moment
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6987692B2 (en) * 2003-10-03 2006-01-17 Hewlett-Packard Development Company, L.P. Magnetic memory having angled third conductor
WO2005060657A2 (en) * 2003-12-15 2005-07-07 Yale University Magnetoelectronic devices based on colossal magnetoresistive thin films
US6972229B2 (en) 2003-12-23 2005-12-06 02Ic, Inc. Method of manufacturing self-aligned non-volatile memory device
US7436700B2 (en) * 2004-02-06 2008-10-14 Infineon Technologies Ag MRAM memory cell having a weak intrinsic anisotropic storage layer and method of producing the same
DE102005004126B4 (de) * 2004-02-06 2008-05-08 Qimonda Ag MRAM-Speicherzelle mit schwacher intrinsisch anisotroper Speicherschicht
FR2866750B1 (fr) * 2004-02-23 2006-04-21 Centre Nat Rech Scient Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture
JP4031451B2 (ja) * 2004-03-18 2008-01-09 株式会社東芝 半導体集積回路装置
US7102916B2 (en) * 2004-06-30 2006-09-05 International Business Machines Corporation Method and structure for selecting anisotropy axis angle of MRAM device for reduced power consumption
US7072208B2 (en) * 2004-07-28 2006-07-04 Headway Technologies, Inc. Vortex magnetic random access memory
US7356909B1 (en) 2004-09-29 2008-04-15 Headway Technologies, Inc. Method of forming a CPP magnetic recording head with a self-stabilizing vortex configuration
TWI261912B (en) * 2004-12-01 2006-09-11 Ind Tech Res Inst Magnetic random access memory with reference magnetic resistance and reading method thereof
JP2006185961A (ja) * 2004-12-24 2006-07-13 Toshiba Corp 磁気ランダムアクセスメモリ
US7622784B2 (en) * 2005-01-10 2009-11-24 International Business Machines Corporation MRAM device with improved stack structure and offset field for low-power toggle mode writing
ATE541295T1 (de) * 2005-01-24 2012-01-15 Nxp Bv Magnetisches speichersystem unter verwendung von mram-abtaster
JP2006287081A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
WO2007105358A1 (ja) * 2006-03-02 2007-09-20 Kyoto University 強磁性ドットのコア回転素子及び強磁性ドットのコア利用情報記憶素子
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US8679653B2 (en) * 2008-06-24 2014-03-25 Fuji Electric Co., Ltd. Spin-valve recording element and storage device
JP5387990B2 (ja) * 2008-06-25 2014-01-15 富士電機株式会社 磁気メモリ素子とその駆動方法及び不揮発記憶装置
JP5354389B2 (ja) * 2008-07-14 2013-11-27 富士電機株式会社 スピンバルブ素子及びその駆動方法並びにこれらを用いる記憶装置
JP2011008861A (ja) * 2009-06-25 2011-01-13 Sony Corp メモリ
US7999337B2 (en) * 2009-07-13 2011-08-16 Seagate Technology Llc Static magnetic field assisted resistive sense element
JP2012059906A (ja) * 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
US8730715B2 (en) 2012-03-26 2014-05-20 Honeywell International Inc. Tamper-resistant MRAM utilizing chemical alteration
US9042164B2 (en) 2012-03-26 2015-05-26 Honeywell International Inc. Anti-tampering devices and techniques for magnetoresistive random access memory
FR2989211B1 (fr) * 2012-04-10 2014-09-26 Commissariat Energie Atomique Dispositif magnetique a ecriture assistee thermiquement
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US8854871B1 (en) * 2012-11-19 2014-10-07 U.S. Department Of Energy Dynamic control of spin states in interacting magnetic elements
US9025364B2 (en) * 2013-03-14 2015-05-05 Micron Technology, Inc. Selective self-reference read
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
TWI612698B (zh) 2013-10-09 2018-01-21 財團法人工業技術研究院 多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
DE102015121753B4 (de) * 2015-12-14 2021-10-21 Infineon Technologies Ag Magnetsensorbauelement und Verfahren für ein Magnetsensorbauelement mit einer magnetoresistiven Struktur
US9837602B2 (en) * 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
CN106910588B (zh) * 2015-12-22 2019-05-21 三星电机株式会社 磁片
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
KR102651851B1 (ko) 2016-12-06 2024-04-01 삼성전자주식회사 반도체 소자
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
CN110837066B (zh) 2018-08-17 2022-01-04 爱盛科技股份有限公司 磁场感测装置
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11844287B2 (en) * 2020-05-20 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunneling junction with synthetic free layer for SOT-MRAM

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
EP1126531A2 (en) * 1994-05-02 2001-08-22 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device, and magnetoresistance effect type head, memory device, and amplifying device using the same
US20020058158A1 (en) * 1999-06-17 2002-05-16 Akihiro Odagawa Magneto-resistance effect element magneto-resistance effect memory cell, MRAM, and method for performing information write to or read from the magneto-resistance effect memory cell
CN1364300A (zh) * 2000-03-09 2002-08-14 皇家菲利浦电子有限公司 具有偏置磁层结构的磁场元件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3483895B2 (ja) * 1990-11-01 2004-01-06 株式会社東芝 磁気抵抗効果膜
US5477482A (en) * 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
JPH11154389A (ja) * 1997-09-18 1999-06-08 Canon Inc 磁気抵抗素子、磁性薄膜メモリ素子および該メモリ素子の記録再生方法
US6081446A (en) * 1998-06-03 2000-06-27 Hewlett-Packard Company Multiple bit magnetic memory cell
US5982660A (en) * 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
US6205052B1 (en) * 1999-10-21 2001-03-20 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
JP3891540B2 (ja) * 1999-10-25 2007-03-14 キヤノン株式会社 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ
US6169689B1 (en) * 1999-12-08 2001-01-02 Motorola, Inc. MTJ stacked cell memory sensing method and apparatus
US6538919B1 (en) * 2000-11-08 2003-03-25 International Business Machines Corporation Magnetic tunnel junctions using ferrimagnetic materials
US6392924B1 (en) * 2001-04-06 2002-05-21 United Microelectronics Corp. Array for forming magnetoresistive random access memory with pseudo spin valve
US6576969B2 (en) * 2001-09-25 2003-06-10 Hewlett-Packard Development Company, L.P. Magneto-resistive device having soft reference layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1126531A2 (en) * 1994-05-02 2001-08-22 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device, and magnetoresistance effect type head, memory device, and amplifying device using the same
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
US20020058158A1 (en) * 1999-06-17 2002-05-16 Akihiro Odagawa Magneto-resistance effect element magneto-resistance effect memory cell, MRAM, and method for performing information write to or read from the magneto-resistance effect memory cell
CN1364300A (zh) * 2000-03-09 2002-08-14 皇家菲利浦电子有限公司 具有偏置磁层结构的磁场元件

Also Published As

Publication number Publication date
WO2004012197A2 (en) 2004-02-05
WO2004012197A3 (en) 2004-07-08
JP4833548B2 (ja) 2011-12-07
KR20050034726A (ko) 2005-04-14
EP1525584A2 (en) 2005-04-27
CN1708810A (zh) 2005-12-14
TW200410247A (en) 2004-06-16
JP2005535115A (ja) 2005-11-17
US6654278B1 (en) 2003-11-25
AU2003249035A8 (en) 2004-02-16
AU2003249035A1 (en) 2004-02-16

Similar Documents

Publication Publication Date Title
CN100565701C (zh) 磁电阻随机存取存储器
US10788547B2 (en) Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
CN1610949B (zh) 一种切换磁电阻存储器件的方法和磁电阻阵列
US7307876B2 (en) High speed low power annular magnetic devices based on current induced spin-momentum transfer
US8889431B2 (en) Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
US7486552B2 (en) Method and system for providing a spin transfer device with improved switching characteristics
CN100476997C (zh) 提高可伸缩性的磁电阻随机存取存储器
CN109690675B (zh) 一种可应用于磁电隧道结的新型字线脉冲写入方法
US20170179372A1 (en) Spin-orbit torque bit design for improved switching efficiency
US6898112B2 (en) Synthetic antiferromagnetic structure for magnetoelectronic devices
US6205053B1 (en) Magnetically stable magnetoresistive memory element
US6728132B2 (en) Synthetic-ferrimagnet sense-layer for high density MRAM applications
US20080049488A1 (en) Spin-transfer based MRAM with reduced critical current density
US8198660B2 (en) Multi-bit STRAM memory cells
US11316099B2 (en) Skyrmion stack memory device
WO2005048262A2 (en) Mram architecture with a flux closed data storage layer
WO2018005698A1 (en) Systems for source line sensing of magnetoelectric junctions
US7646635B2 (en) Data reading circuit of toggle magnetic memory
US8482970B2 (en) Multi-bit STRAM memory cells
CN110366756A (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子
US20090040663A1 (en) Magnetic memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090306

Address after: Arizona USA

Applicant after: Everspin Technologies Inc.

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

ASS Succession or assignment of patent right

Owner name: EVERSPIN TECHNOLOGIES, INC.

Free format text: FORMER OWNER: FREESCALE SEMICONDUCTOR INC.

Effective date: 20090306

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091202

Termination date: 20100711