TWI612698B - 多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體 - Google Patents

多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體 Download PDF

Info

Publication number
TWI612698B
TWI612698B TW102136455A TW102136455A TWI612698B TW I612698 B TWI612698 B TW I612698B TW 102136455 A TW102136455 A TW 102136455A TW 102136455 A TW102136455 A TW 102136455A TW I612698 B TWI612698 B TW I612698B
Authority
TW
Taiwan
Prior art keywords
memory cell
volatile memory
bottom electrode
memory material
bit
Prior art date
Application number
TW102136455A
Other languages
English (en)
Other versions
TW201515292A (zh
Inventor
達 陳
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW102136455A priority Critical patent/TWI612698B/zh
Priority to US14/510,405 priority patent/US9142769B2/en
Publication of TW201515292A publication Critical patent/TW201515292A/zh
Application granted granted Critical
Publication of TWI612698B publication Critical patent/TWI612698B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本發明提供一種多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體。上述多位元儲存之非揮發性記憶體晶胞包括一底電極。一可變電阻記憶體材料，覆蓋上述底電極，其中於一剖面圖中，上述底電極為一倒U型。一頂電極，位於上述可變電阻記憶體材料上，其中沿不同方向對上述非揮發性記憶體晶胞施加一外加磁場時，會有至少兩個位元儲存於上述可變電阻記憶體材料之連接上述頂電極的不同部分上。

Description

多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體
本發明係有關於一種磁場分區型非揮發性記憶體(magnetic field-partitioned non-volatile memory)，特別是有關於一種多位元儲存之磁場分區型電阻式隨機存取記憶體(resistive random access memory，RRAM)或位元儲存之導電橋接隨機存取記憶體(conductive bridging random access memory，CBRAM)。
電阻式隨機存取記憶體(resistive random access memory，RRAM)因具有電阻轉換速度快(奈秒級(~ns))且功率消耗低(<毫瓦(mW))的優點而變得非常普及。電阻式隨機存取記憶體的一關鍵優點為因其具有簡單結構而具有的尺寸微縮能力。然而，在10奈米等級的設計規則中，線電阻會變得非常明顯而無法忽略。所以，三維非揮發性記憶體的發展可於較寬鬆的設計規則中提高位元密度，但是，習知三維非揮發性記憶體中垂直堆疊的每一個陣列層會增加陣列外部的矽周邊區域的面積，以及更多的薄膜沉積和蝕刻製程步驟，因而增加製程成本。
本發明之一實施例係提供一種多位元儲存之非揮發性記憶體晶胞。上述多位元儲存之非揮發性記憶體晶胞包括一底電極。一可變電阻記憶體材料，覆蓋上述底電極。一頂電極，位於上述可變電阻記憶體材料上，其中於一剖面圖中，上述頂電極為上下顛倒或反轉的U型，且沿不同方向對上述非揮發性記憶體晶胞施加一外加磁場時，會有至少兩個位元儲存於上述可變電阻記憶體材料之連接上述頂電極的不同部分上。
本發明之另一實施例係提供一種多位元儲存之非揮發性記憶體晶胞。上述多位元儲存之非揮發性記憶體晶胞包括一底電極，其中於一剖面圖中，上述底電極為U型。一可變電阻記憶體材料，覆蓋上述底電極。一頂電極，位於上述可變電阻記憶體材料上，其中沿不同方向對上述非揮發性記憶體晶胞施加一外加磁場時，會有至少兩個位元儲存於上述可變電阻記憶體材料之連接上述底電極的部分上。
本發明之又一實施例係提供一種多位元儲存之非揮發性記憶體。上述多位元儲存之非揮發性記憶體包括複數個多位元儲存之非揮發性記憶體晶胞，上述些多位元儲存之非揮發性記憶體晶胞配置為一非揮發性記憶體陣列。上述多位元儲存之非揮發性記憶體晶胞包括一底電極，其中於一剖面圖中，上述底電極為U型。一可變電阻記憶體材料，覆蓋上述底電極。一頂電極，位於上述可變電阻記憶體材料上，其中沿不同方向對上述非揮發性記憶體晶胞施加一外加磁場時，會有至少兩個位元儲存於上述可變電阻記憶體材料之連接上述底電極的部 分上。至少兩個晶片上電磁線圈，分別圍繞上述非揮發性記憶體陣列以產生外加磁場，其中上述至少兩個晶片上電磁線圈係彼此交叉。
本發明之又另一實施例係提供一種多位元儲存之非揮發性記憶體。上述多位元儲存之非揮發性記憶體包括複數個多位元儲存之非揮發性記憶體晶胞，上述些多位元儲存之非揮發性記憶體晶胞配置為一非揮發性記憶體陣列。上述多位元儲存之非揮發性記憶體晶胞包括一底電極。一可變電阻記憶體材料，覆蓋上述底電極。一頂電極，設置於上述可變電阻記憶體材料上，其中於一剖面圖中，上述頂電極為上下顛倒或反轉的U型，且沿不同方向對上述非揮發性記憶體晶胞施加一外加磁場時，會有至少兩個位元儲存於上述可變電阻記憶體材料之連接上述頂電極上。
本發明之更又另一實施例係提供一種多位元儲存之非揮發性記憶體晶胞。上述多位元儲存之非揮發性記憶體晶胞包括一底電極，其中於一剖面圖中，上述底電極為U型。一可變電阻記憶體材料，覆蓋上述底電極。一頂電極，位於上述可變電阻記憶體材料上，其中沿不同方向對上述非揮發性記憶體晶胞施加一外加磁場時，會有至少兩個位元儲存於上述可變電阻記憶體材料之連接上述底電極上。至少兩個晶片上電磁線圈，相鄰於上述非揮發性記憶體陣列以產生一外加磁場，其中上述至少兩個晶片上電磁線圈係彼此交叉。
200、220、230‧‧‧底電極
202、224、234‧‧‧可變電阻記憶體材料
204、226、236‧‧‧頂電極
204a、204b‧‧‧末端
208a、208b、228a、228b、238a、238b、e-‧‧‧感應電流
220a、220b、230a、230b、236a、236b‧‧‧末端部分
222、232‧‧‧絕緣層
300a、300b‧‧‧晶片上電磁線圈
500a、500b、500c‧‧‧非揮發性記憶體晶胞
600‧‧‧非揮發性記憶體陣列
b1、b2‧‧‧位元儲存部分
Bw1、Bw2、Br、Breset、B1、B2、B3‧‧‧外加磁場
第1a圖為本發明一實施例之多位元儲存之非揮發性記憶體晶胞的俯視示意圖。
第1b圖為本發明一實施例之多位元儲存之非揮發性記憶體晶胞的剖面示意圖。
第2a圖為本發明另一實施例之多位元儲存之非揮發性記憶體晶胞的俯視示意圖。
第2b圖為本發明另一實施例之多位元儲存之非揮發性記憶體晶胞的剖面示意圖。
第3a圖為本發明又一實施例之多位元儲存之非揮發性記憶體晶胞的俯視示意圖。
第3b圖為本發明又一實施例之多位元儲存之非揮發性記憶體晶胞的剖面示意圖。
第4a至4e圖為本發明一實施例之多位元儲存之非揮發性記憶體晶胞的操作示意圖，上述操作包括寫入(write)、讀取(read)和重置(RESET)。
第5圖為本發明一實施例之多位元儲存之磁場分區型非揮發性記憶體(magnetic field-partitioned non-volatile memory for multi-bit storage)的配置示意圖，其使用晶片上電磁線圈(on-chip solenoid)來產生一外加磁場。
為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉實施例，並配合所附圖示，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技 術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。且實施例中圖式標號之部分重複，係為了簡化說明，並非意指不同實施例之間的關聯性。
第1a圖為本發明一實施例之多位元儲存之非揮發性記憶體晶胞500a的俯視示意圖。第1b圖為本發明一實施例之多位元儲存之非揮發性記憶體晶胞500a的剖面示意圖。如第1a和1b圖所示，非揮發性記憶體晶胞500a包括一底電極200、一可變電阻記憶體材料202和一頂電極204。在本發明一實施例中，底電極200、可變電阻記憶體材料202和頂電極204可分別形成於不同的介電層中，上述介電層係利用例如一化學氣相沉積法(CVD)、一物理氣相沉積法(PVD)或一原子層沉積法(ALD)之一沉積方式垂直堆疊。在本發明一實施例中，底電極200可由一導電材料形成，例如鎢(W)、鋁(Al)、銅(Cu)或矽化物。在本發明其他實施例中，底電極200可由例如銻化銦(InSb)、石墨(graphene)的半導體材料或奈米碳管(carbon nanotube)等電子遷移率大於100,000cm2/V-s的材料形成。可藉由例如一物理氣相沉積(PVD)法、一濺鍍法(sputtering)、一電鍍法(plating)或一原子層沉積法(ALD)之一沉積方式以及一後續的圖案化製程形成上述底電極200。如第1a圖所示，於俯視圖中，底電極200為長條形(stripe shaped)。
如第1a和1b圖所示，可變電阻記憶體材料202覆蓋底電極200的一部分。在本發明一實施例中，可變電阻記憶體材料202可包括例如二氧化鉿(HfO2)的一電阻式隨機存取記憶體(resistive random access memory，RRAM)氧化物。可藉由例 如一化學氣相沉積法(CVD)、一濺鍍法(sputtering)、一電鍍法(plating)或一原子層沉積法(ALD)之一沉積方式以及一後續的圖案化製程形成上述可變電阻記憶體材料202。在如第1a圖所示的實施例中，於俯視圖中，可變電阻記憶體材料202為圓形(circular shaped)。並且，於如第1a圖所示的俯視圖中，上述底電極200與可變電阻記憶體材料202重疊的一面積(即可變電阻記憶體材料202的俯視面積)小於可變電阻記憶體材料202的一面積。
請再參考第1a和1b圖，頂電極204係形成於可變電阻記憶體材料202上。在本發明一實施例中，頂電極204可由一導電材料形成，例如鎢(W)、鋁(Al)、銅(Cu)或矽化物。在本發明其他實施例中，頂電極204可由例如銻化銦(InSb)、石墨(graphene)的半導體材料或奈米碳管(carbon nanotube)等電子遷移率大於100,000cm2/V-s的材料形成。可藉由例如一物理氣相沉積(PVD)法、一濺鍍法(sputtering)、一電鍍法(plating)或一原子層沉積法(ALD)之一沉積方式以及一後續的圖案化製程形成上述頂電極204。如第1a圖所示，於俯視圖中，頂電極204為棒狀(bar-shaped)。如第1b圖所示，於剖面圖中，頂電極204為上下顛倒的U型(upside-down U-shaped)，意即頂電極204具有支撐一棒狀部分的兩個柱狀部分。在本實施例中，頂電極204具有至少兩個末端204a、204b，且於如第1a圖所示的俯視圖中，頂電極204的至少兩個末端204a、204b分別與底電極200重疊，且連接至可變電阻記憶體材料202。並且，頂電極204與可變電阻記憶體材料202連接(或重疊)的一面積小於可變電阻記 憶體材料202的一面積。再者，於如第1a圖所示的俯視圖中，底電極200與頂電極204的至少兩個末端204a、204b重疊的一總面積小於頂電極204的至少兩個末端204a、204b與可變電阻記憶體材料202重疊的一總面積。
本發明其他實施例係顯示非揮發性記憶體晶胞的頂電極、底電極或可變電阻記憶體材料的不同設計，以達到多位元儲存(multi-bit storage)的目的。第2a圖為本發明一實施例之多位元儲存之非揮發性記憶體晶胞500b的俯視示意圖。第2b圖為本發明一實施例之多位元儲存之非揮發性記憶體晶胞500b的剖面示意圖。上述圖式中的各元件如有與第1a-1b圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。如第2a和2b圖所示，非揮發性記憶體晶胞500b包括一底電極220、一可變電阻記憶體材料224和一頂電極226。在本發明一實施例中，底電極220、可變電阻記憶體材料224和頂電極226可分別形成於不同的絕緣層(或介電層)中，上述介電層係利用例如一化學氣相沉積法(CVD)、一物理氣相沉積法(PVD)或一原子層沉積法(ALD)之一沉積方式垂直堆疊。在本發明一實施例中，底電極200可由一導電材料形成，例如鎢(W)、鋁(Al)、銅(Cu)或矽化物。在本發明其他實施例中，底電極200可由例如銻化銦(InSb)、石墨(graphene)的半導體材料或奈米碳管(carbon nanotube)等電子遷移率大於100,000cm2/V-s的材料形成。可藉由例如一物理氣相沉積(PVD)法、一濺鍍法(sputtering)、一電鍍法(plating)或一原子層沉積法(ALD)之一沉積方式以及一後續的圖案化製程於一絕緣層222中形成上述 底電極220。如第2a、2b圖所示，於剖面圖中，底電極200為U形(U-shaped)，意即底電極200具有支撐一環狀部分的一圓柱部分。在本實施例中，絕緣層222可為具5V至10V的高崩潰電壓(VBD)的絕緣層。
如第2a和2b圖所示，可變電阻記憶體材料224覆蓋底電極200的一部分。在本發明一實施例中，可變電阻記憶體材料224可包括例如二氧化鉿(HfO2)的一電阻式隨機存取記憶體(resistive random access memory，RRAM)氧化物。可藉由例如一化學氣相沉積法(CVD)、一濺鍍法(sputtering)、一電鍍法(plating)或一原子層沉積法(ALD)之一沉積方式以及一後續的圖案化製程形成上述可變電阻記憶體材料224。在如第2a圖所示的實施例中，於俯視圖中，可變電阻記憶體材料224為圓形(circular shaped)在本發明其他實施例中，可變電阻記憶體材料224可為其他的幾何形狀，舉例來說，於俯視圖中，可變電阻記憶體材料224可為矩形、三角形或長方形。並且，於如第2a圖所示的俯視圖中，上述底電極220連接至可變電阻記憶體材料224的一面積(即如第2a圖所示的底電極220的俯視面積)小於可變電阻記憶體材料224的一面積。再者，在俯視圖中，上述底電極220連接至可變電阻記憶體材料224的一表面為圓環形(虛線所示)。在本發明其他實施例中，上述底電極220的上述表面可為其他的幾何環形，舉例來說，矩環形、三角環形或長方環形。
請再參考第2a和2b圖，頂電極226係形成於可變電阻記憶體材料224上。在本發明一實施例中，頂電極226可由一 導電材料形成，例如鎢(W)、鋁(Al)、銅(Cu)或矽化物。在本發明其他實施例中，頂電極226可由例如銻化銦(InSb)、石墨(graphene)的半導體材料或奈米碳管(carbon nanotube)等電子遷移率大於100,000cm2/V-s的材料形成。可藉由例如一物理氣相沉積(PVD)法、一濺鍍法(sputtering)、一電鍍法(plating)或一原子層沉積法(ALD)之一沉積方式以及一後續的圖案化製程形成上述頂電極226。如第2a圖所示，於俯視圖中，頂電極226的形狀與可變電阻記憶體材料224的形狀相同。如第2a圖所示，於俯視圖中，頂電極226為圓形。在本發明其他實施例中，頂電極226可為其他的幾何形狀，舉例來說，於俯視圖中，頂電極226可為矩形、三角形或長方形。並且，於俯視圖中，頂電極226連接至可變電阻記憶體材料224的面積可等於可變電阻記憶體材料224的面積。因此，頂電極226可完全覆蓋可變電阻記憶體材料224且與可變電阻記憶體材料224完全重疊。
於如第2b圖所示的剖面圖中，在本實施例中，底電極220具有至少兩個末端部分220a、220b，上述至少兩個末端部分220a、220b分別與頂電極226重疊，且連接至可變電阻記憶體材料224。並且，於如第2a圖所示的俯視圖中，底電極220與可變電阻記憶體材料224連接(或重疊)的一面積小於可變電阻記憶體材料224的一面積。因此，於俯視圖中，頂電極226與可變電阻記憶體材料224重疊的一面積大於底電極220連接至可變電阻記憶體材料224的一面積。
第3a圖為本發明一實施例之多位元儲存之非揮發性記憶體晶胞500c的俯視示意圖。第3b圖為本發明一實施例之 多位元儲存之非揮發性記憶體晶胞500c的剖面示意圖。上述圖式中的各元件如有與第1a-1b、2a-2b圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。如第3a和3b圖所示，非揮發性記憶體晶胞500c包括一底電極230、一可變電阻記憶體材料234和一頂電極236。在本發明一實施例中，底電極230、可變電阻記憶體材料234和頂電極236可分別形成於不同的絕緣層(或介電層)232中，上述絕緣層232係利用例如一化學氣相沉積法(CVD)或一原子層沉積法(ALD)之一沉積方式形成。在本發明一實施例中，底電極230可由一導電材料(圖未顯示)形成，例如鎢(W)、鋁(Al)、銅(Cu)或矽化物。在本發明其他實施例中，底電極230可由例如銻化銦(InSb)、石墨(graphene)的半導體材料或奈米碳管(carbon nanotube)等電子遷移率大於100,000cm2/V-s的材料形成。可藉由例如一物理氣相沉積(PVD)法、一濺鍍法(sputtering)、一電鍍法(plating)或一原子層沉積法(ALD)之一沉積方式以及一後續的圖案化製程於一絕緣層232中形成上述底電極230。如第3b圖所示，於剖面圖中，底電極230為U形(U-shaped)，意即底電極230具有支撐一環狀部分的一圓柱部分。在本實施例中，絕緣層232可為具高崩潰電壓(VBD>5V)的絕緣層。
如第3a和3b圖所示，可變電阻記憶體材料234覆蓋底電極230。在本發明一實施例中，可變電阻記憶體材料234可包括例如二氧化鉿(HfO2)的一電阻式隨機存取記憶體(resistive random access memory，RRAM)氧化物。可藉由例如一化學氣相沉積法(CVD)、一濺鍍法(sputtering)、一電鍍法 (plating)或一原子層沉積法(ALD)之一沉積方式以及一後續的圖案化製程形成上述可變電阻記憶體材料234。在如第3a圖所示的實施例中，於俯視圖中，可變電阻記憶體材料234為圓環形(circular-ring shaped)在本發明其他實施例中，可變電阻記憶體材料234可為其他的幾何環形，舉例來說，於俯視圖中，可變電阻記憶體材料234可為矩環形、三角環形或長方環形。並且，如第3a圖所示，於俯視圖中，上述底電極220連接至可變電阻記憶體材料234的一表面的形狀可等於可變電阻記憶體材料234的表面形狀。再者，在如第3a圖所示的實施例中，於俯視圖中，上述底電極230連接至可變電阻記憶體材料234的一表面為圓環形。在本發明其他實施例中，上述底電極230連接至可變電阻記憶體材料234的上述表面可為其他的幾何環形，舉例來說，矩環形、三角環形或長方環形。並且，於如第3a圖所示的俯視圖中，上述底電極230連接至可變電阻記憶體材料234的一面積可等於可變電阻記憶體材料234的一面積。因此，可變電阻記憶體材料234可完全覆蓋底電極230且可與底電極230連接至可變電阻記憶體材料234的上述表面完全重疊。
請再參考第3a和3b圖，頂電極236係形成於可變電阻記憶體材料234上。在本發明一實施例中，頂電極236可由一導電材料(圖未顯示)形成，例如鎢(W)、鋁(Al)、銅(Cu)或矽化物。在本發明其他實施例中，頂電極236可由例如銻化銦(InSb)、石墨(graphene)的半導體材料或奈米碳管(carbon nanotube)等電子遷移率大於100,000cm2/V-s的材料形成。可藉由例如一物理氣相沉積(PVD)法、一濺鍍法(sputtering)、一電 鍍法(plating)或一原子層沉積法(ALD)之一沉積方式以及一後續的圖案化製程形成上述頂電極236。如第3a圖所示，於俯視圖中，頂電極236的形狀可與可變電阻記憶體材料234的形狀相同。並且，頂電極236的形狀可與底電極230連接至可變電阻記憶體材料234的上述表面的形狀相同。再者，在如第3a圖所示的實施例中，頂電極236的形狀、可變電阻記憶體材料234的形狀和底電極230連接至可變電阻記憶體材料234的上述表面的形狀可為圓環形。在本發明其他實施例中，於俯視圖中，上述頂電極236可為其他的幾何環形，舉例來說，矩環形、三角環形或長方環形。並且，於俯視圖中，頂電極236連接至可變電阻記憶體材料234的面積可等於可變電阻記憶體材料234的面積。因此，頂電極236可完全覆蓋可變電阻記憶體材料224且與可變電阻記憶體材料234完全重疊。
在本實施例中，於如第3b圖所示的剖面圖中，在本實施例中，底電極230具有至少兩個末端部分230a、230b，上述至少兩個末端部分230a、230b分別與頂電極236的兩個末端部分236a、236b重疊，且連接至可變電阻記憶體材料234。並且，於如第3a圖所示的俯視圖中，底電極230與可變電阻記憶體材料234連接(或重疊)的一面積可等於頂電極236與可變電阻記憶體材料234連接(或重疊)的一面積。
在本發明上述實施例之多位元儲存之非揮發性記憶體晶胞中，於剖面圖中，頂電極和底電極係設計具有兩個末端部分。當沿不同方向施加外加磁場穿過非揮發性記憶體晶胞(500a、500b或500c)，可於可變電阻記憶體材料中的多個獨立 部分中儲存至少兩個位元，且上述多個獨立部分可分別連接至頂電極或底電極的至少兩個部分。多位元儲存之非揮發性記憶體晶胞的可變電阻記憶體材料內可具有氧空缺(oxygen vacancy)。當例如RRAM的非揮發性記憶體晶胞應用由氧空缺組成的導電絲狀物(conductive filament)做為位於非揮發性記憶體晶胞(RRAM)中的特定位置的位元儲存位置時，上述導電絲狀物會因為區域化電流而變多以改變(降低)可變電阻記憶體材料的電阻。可藉由一外加磁場的霍爾效應而不需使用額外的電極來定位這些用於產生導電絲狀物或使導電絲狀物破裂的電流。
第4a至4e圖為本發明一實施例之用於兩位元儲存之非揮發性記憶體晶胞的寫入操作(write)、讀取操作(read)和重置操作(RESET)示意圖。在第4a至4e圖中，元件符號b1和b2分別對應至可變電阻記憶體材料的不同位元儲存部分，上述不同部分係分別連接至頂電極或底電極的至少兩個末端部分以藉由一外加電場來改變可變電阻記憶體材料的電阻之方式來儲存位元。第4a圖顯示本發明一實施例之用於兩位元儲存之非揮發性記憶體晶胞的初始狀態(initial state)。如第4b圖所示，本發明一實施例之用於兩位元儲存之非揮發性記憶體晶胞的第一位元的寫入操作(first-bit writing operation)包括沿入紙面的一方向(標示為包圍外加磁場Bw1的一中空虛線箭頭)施加一外加磁場Bw1，使沿向上方向的一感應電流改變位元儲存部分b1的電阻，且上述向上方向也會平行於紙面(標示為位於位元儲存部分b1內的箭頭)。因此，位元儲存部分b1內會儲存一個 位元(標示為位於位元儲存部分b1內的一條粗線)。如第4c圖所示，本發明一實施例之用於兩位元儲存之非揮發性記憶體晶胞的第二位元的寫入操作(second-bit writing operation)包括沿出紙面的另一方向(標示為包圍外加磁場Bw2的一中空虛線箭頭)施加一外加磁場Bw1，使沿向上方向的一感應電流改變位元儲存部分b2的電阻，且上述向上方向也會平行於紙面(標示為位於位元儲存部分b2內的箭頭)。因此，位元儲存部分b2內會儲存一個位元(標示為位於位元儲存部分b2內的一條粗線)。如第4d圖所示，本發明一實施例之用於兩位元儲存之非揮發性記憶體晶胞的第二位元的讀取操作(second-bit reading operation)包括沿出紙面的一方向(標示為包圍外加磁場Br的一中空虛線箭頭)施加一外加磁場Br，所以可以量測沿向上方向流經位元儲存部分b2的一感應電流，且上述向上方向也會平行於紙面(標示為位於位元儲存部分b2內的箭頭)。類似地，本發明一實施例之用於兩位元儲存之非揮發性記憶體晶胞的第一位元的讀取操作(first-bit reading operation)包括沿入紙面的一方向(標示為包圍外加磁場Br的一中空虛線箭頭)施加一外加磁場Br，所以可以量測沿向上方向流經位元儲存部分b1的一感應電流，且上述向上方向也會平行於紙面(圖未顯示)。用於兩位元儲存之非揮發性記憶體晶胞的第一位元或第二位元的讀取操作的外加磁場Br可設計小於用於第一位元或第二位元的寫入操作的外加磁場Bw1或Bw2。並且，如第4e圖所示，本發明一實施例之用於兩位元儲存之非揮發性記憶體晶胞的第一位元和第二位元的重置操作(a first-bit and second-bit re-setting operation)包括沿入紙面和出紙面的方向(標示為包圍外加磁場Breset的一中空虛線箭頭)施加一外加磁場Breset，使沿一向下方向的感應電流初始化位元儲存部分b1和b2的電阻，且上述向下方向也會平行於紙面(標示為位於位元儲存部分b1和b2內的箭頭)。用於兩位元儲存之非揮發性記憶體晶胞的第一位元或第二位元的重置操作的外加磁場Breset可設計小於用於第一位元或第二位元的寫入操作的外加磁場Bw1或Bw2。
並且，可將如第4b和4c圖所示的寫入操作應用於多位元儲存之非揮發性記憶體晶胞500a-500c。請再參考第1a和1b圖。當沿平行可變電阻記憶體材料202的一頂面的一方向對非揮發性記憶體晶胞500a施加一外加磁場B1時，一感應電流e-會沿垂直可變電阻記憶體材料202的一頂面的一方向(標示為具元件符號e-的一電流方向)流動。因此，感應電流208a和208b會從底電極200分別流經可變電阻記憶體材料202連接至頂電極204的至少兩個末端204a和204b的部分。因為感應電流208b的電流路徑會遭受到比感應電流208a大的內部電阻，所以上述感應電流208b會弱於感應電流208a。因此，會改變連接至頂電極204的末端204a之可變電阻記憶體材料202的一個部分的電阻。對非揮發性記憶體晶胞500a施加外加磁場B1之後，連接至頂電極204的末端204a之可變電阻記憶體材料202的上述部分中會儲存一個位元。類似地，沿相反於外加磁場B1的方向施加的另一外加磁場會於連接至頂電極204的末端204b之可變電阻記憶體材料202的另一個部分中儲存另一個位元，以於一單一晶胞中儲存兩個位元。
請再參考第2a和2b圖。當沿平行可變電阻記憶體材料224的一頂面的一方向對非揮發性記憶體晶胞500b施加一外加磁場B2時，一感應電流e-會沿垂直可變電阻記憶體材料224的一頂面的一方向(標示為具元件符號e-的一電流方向)流動。因此，感應電流228a和228b會從底電極220分別流經可變電阻記憶體材料224連接至底電極220的至少兩個末端部分220a和220b的部分。因為感應電流228b的電流路徑會遭受到比感應電流228a大的內部電阻，所以上述感應電流228b會弱於感應電流228a。對非揮發性記憶體晶胞500b施加外加磁場B2之後，連接至底電極220的末端220a之可變電阻記憶體材料224的上述部分中會儲存一個位元。
請再參考第3a和3b圖。當沿平行可變電阻記憶體材料234的一頂面的一方向對非揮發性記憶體晶胞500c施加一外加磁場B3時，一感應電流e-會沿垂直可變電阻記憶體材料234的一頂面的一方向(標示為具元件符號e-的一電流方向)流動。因此，感應電流238a和238b會從底電極230分別流經可變電阻記憶體材料234連接至底電極230的至少兩個末端部分230a和230b的部分。因為感應電流238b的電流路徑會遭受到比感應電流238a大的內部電阻，所以上述感應電流238b會弱於感應電流238a。對非揮發性記憶體晶胞500c施加外加磁場B3之後，連接至底電極230的末端230a之可變電阻記憶體材料234的上述部分中會儲存一個位元。
第5圖為本發明一實施例之多位元儲存之磁場分區型非揮發性記憶體(magnetic field-partitioned non-volatile memory for multi-bit storage)的配置示意圖，其使用晶片上電磁線圈以產生一外加磁場。如第5圖所示，上述磁場分區型非揮發性記憶體包括複數個本發明實施例之多位元儲存非揮發性記憶體晶胞(例如多位元儲存非揮發性記憶體晶胞500a、500b、500c或上述組合)的磁場分區的非揮發性記憶體晶胞可配置為一非揮發性記憶體陣列600。上述非揮發性記憶體陣列600可配置於一單一晶片中。上述磁場分區型非揮發性記憶體晶胞可更包括至少兩個晶片上電磁線圈(on-chip solenoids)300a和300b(如第5圖所示的點和十字交叉係顯示電流流經晶片上電磁線圈300a和300b的方向，上述點表示電流沿出紙面的方向流動，且上述十字交叉表示電流沿入紙面的方向流動)，分別圍繞非揮發性記憶體陣列600以產生外加磁場。在本發明一實施例中，至少兩個晶片上電磁線圈300a和300b係彼此交叉。在如第5圖所示的實施例中，至少兩個晶片上電磁線圈300a和300b係彼此垂直交叉。當晶片上電磁線圈300a和300b耦接至電源時，會於晶片上電磁線圈300a和300b兩者的中間處產生感應磁通線(lines of a magnetic flux)，且上述感應磁通線會穿過非揮發性記憶體陣列600。穿過晶片上電磁線圈300a和300b兩者的中間處的上述感應磁通線會彼此垂直。換句話說，上述非揮發性記憶體陣列600係設置於在晶片上電磁線圈300a的中間處的一感應外加磁場中以及在晶片上電磁線圈300b的中間處的另一感應外加磁場中。並且，對於晶片上電磁線圈300a或300b產生的上述感應外加磁場強度而言，位於晶片上電磁線圈300a或300b的中間處的上述感應外加磁場強度大於位 於晶片上電磁線圈300a或300b的其他位置的上述感應外加磁場強度。位於晶片上電磁線圈300a的中間處的上述感應外加磁場與位於晶片上電磁線圈300b的中間處的上述另一個感應外加磁場係彼此垂直。因此，可藉由上述晶片上電磁線圈產生沿著兩個方向的感應外加磁場的變化而使非揮發性記憶體陣列600的非揮發性記憶體晶胞產生感應電流的方式，來操作(寫入(write)、讀取(read)和重置(RESET))非揮發性記憶體陣列600的每一個非揮發性記憶體晶胞。由上述外加磁場感應產生的非揮發性記憶體晶胞的電流會沿著至少兩個方向流動，因而可使連接至頂電極或底電極的至少兩個末端部分(剖面圖中)的可變電阻記憶體材料的不同部分中儲存至少兩個位元。因此，每一個非揮發性記憶體晶胞可儲存多個位元，且上述多個位元會被沿不同方向的上述外加磁場劃分(partitioned)而位於不同的區域。本發明實施例之多位元儲存非揮發性記憶體晶胞(例如多位元儲存非揮發性記憶體晶胞500a、500b、500c或上述組合)可視為”磁場分區型非揮發性記憶體晶胞(magnetic field-partitioned non-volatile memory cells)”。並且，如第5圖所示的非揮發性記憶體可視為”磁場分區型非揮發性記憶體(magnetic field-partitioned non-volatile memory)”。如果上述磁場分區型非揮發性記憶體堆疊成為一三維結構(3D structure)，上述三維磁場分區型非揮發性記憶體結構的位元密度會是習知三維非揮發性記憶體結構的位元密度的至少兩倍。
雖然本發明已以實施例揭露於上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和 範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧底電極
202‧‧‧可變電阻記憶體材料
204‧‧‧頂電極
204a、204b‧‧‧末端
208a、208b‧‧‧感應電流
500a‧‧‧非揮發性記憶體晶胞
B1‧‧‧外加磁場

Claims (18)

  1. 一種多位元儲存之非揮發性記憶體晶胞，包括：一底電極；一可變電阻記憶體材料，覆蓋該底電極；以及一頂電極，位於該可變電阻記憶體材料上，其中該頂電極具有支撐一棒狀部分的兩個柱狀部分，其中沿不同方向對該非揮發性記憶體晶胞施加一外加磁場時，會有至少兩個位元儲存於該可變電阻記憶體材料之連接該頂電極的不同部分上。
  2. 如申請專利範圍第1項所述之多位元儲存之非揮發性記憶體晶胞，其中該頂電極具有至少兩個末端，且其中於一俯視圖中，至少兩個該末端分別與該底電極重疊，且連接至該可變電阻記憶體材料。
  3. 如申請專利範圍第2項所述之多位元儲存之非揮發性記憶體晶胞，其中於該俯視圖中，該頂電極為一長條形。
  4. 如申請專利範圍第2項所述之多位元儲存之非揮發性記憶體晶胞，其中該頂電極與該可變電阻記憶體材料重疊的一面積小於該可變電阻記憶體材料的一面積。
  5. 如申請專利範圍第2項所述之多位元儲存之非揮發性記憶體晶胞，其中該底電極與至少兩個該末端重疊的一總面積小於該頂電極的至少兩個該末端與該可變電阻記憶體材料重疊的一總面積。
  6. 如申請專利範圍第1項所述之多位元儲存之非揮發性記憶體晶胞，其中該頂電極或該底電極由電子遷移率大於 100,000cm2/V-s的材料形成。
  7. 如申請專利範圍第1項所述之多位元儲存之非揮發性記憶體晶胞，其中該頂電極或該底電極由銻化銦、石墨或奈米碳管形成。
  8. 一種多位元儲存之非揮發性記憶體晶胞，包括：一底電極，其中該底電極具有藉由一圓柱形部份支撐的一環狀部分；一可變電阻記憶體材料，覆蓋該底電極；以及一頂電極，位於該可變電阻記憶體材料上，其中沿不同方向對該非揮發性記憶體晶胞施加一外加磁場時，會有至少兩個位元儲存於該可變電阻記憶體材料之連接該底電極的部分上，其中於一俯視圖中，該可變電阻記憶體材料的一外側邊界對齊該底電極的一外側邊界。
  9. 如申請專利範圍第8項所述之多位元儲存之非揮發性記憶體晶胞，其中於該俯視圖中，該可變電阻記憶體材料的該外側邊界為圓形。
  10. 如申請專利範圍第9項所述之多位元儲存之非揮發性記憶體晶胞，其中於該俯視圖中，該頂電極具有與該可變電阻記憶體材料重疊的一環形表面。
  11. 如申請專利範圍第10項所述之多位元儲存之非揮發性記憶體晶胞，其中於該俯視圖中，該底電極與該可變電阻記憶體材料完全重疊。
  12. 如申請專利範圍第11項所述之多位元儲存之非揮發 性記憶體晶胞，其中於該俯視圖中，該可變電阻記憶體材料為環形，且該底電極與該可變電阻記憶體材料重疊的一面積等於該頂電極與該可變電阻記憶體材料重疊的一面積。
  13. 如申請專利範圍第11項所述之多位元儲存之非揮發性記憶體晶胞，其中於該俯視圖中，該底電極為圓形或環形。
  14. 如申請專利範圍第8項所述之多位元儲存之非揮發性記憶體晶胞，其中該頂電極或該底電極由電子遷移率大於100,000cm2/V-s的材料形成。
  15. 如申請專利範圍第8項所述之多位元儲存之非揮發性記憶體晶胞，其中該頂電極或該底電極由銻化銦、石墨或奈米碳管形成。
  16. 一種多位元儲存之非揮發性記憶體，包括：複數個如申請專利範圍第8項所述之多位元儲存之非揮發性記憶體晶胞，配置為一非揮發性記憶體陣列；以及至少兩個晶片上電磁線圈，分別圍繞該非揮發性記憶體陣列以產生外加磁場。
  17. 如申請專利範圍第16項所述之多位元儲存之非揮發性記憶體，其中至少兩個該晶片上電磁線圈分別產生磁場，且其中該些磁場的方向彼此垂直。
  18. 一種多位元儲存之非揮發性記憶體，包括：複數個如申請專利範圍第1項所述之之多位元儲存之非揮發性記憶體晶胞，配置為一非揮發性記憶體陣列；以及至少一個晶片上電磁線圈，相鄰於該非揮發性記憶體陣列以產生一外加磁場。
TW102136455A 2013-10-09 2013-10-09 多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體 TWI612698B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102136455A TWI612698B (zh) 2013-10-09 2013-10-09 多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體
US14/510,405 US9142769B2 (en) 2013-10-09 2014-10-09 Magnetic field-partitioned non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102136455A TWI612698B (zh) 2013-10-09 2013-10-09 多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體

Publications (2)

Publication Number Publication Date
TW201515292A TW201515292A (zh) 2015-04-16
TWI612698B true TWI612698B (zh) 2018-01-21

Family

ID=52776238

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102136455A TWI612698B (zh) 2013-10-09 2013-10-09 多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體

Country Status (2)

Country Link
US (1) US9142769B2 (zh)
TW (1) TWI612698B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612698B (zh) * 2013-10-09 2018-01-21 財團法人工業技術研究院 多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200636726A (en) * 2005-01-24 2006-10-16 Sharp Kk Non-volatile semiconductor memory device
TW200735329A (en) * 2005-11-11 2007-09-16 Sharp Kk Method for manufacturing nonvolatile semiconductor memory device comprising variable resistive element
TW201130180A (en) * 2009-11-25 2011-09-01 Samsung Electronics Co Ltd Method of forming variable resistance memory device
TW201131565A (en) * 2009-12-29 2011-09-16 Samsung Electronics Co Ltd Variable resistance memory device and methods of forming the same
TW201234460A (en) * 2011-01-31 2012-08-16 Renesas Electronics Corp Semiconductor device and method of controlling semiconductor device
TW201303867A (zh) * 2011-06-16 2013-01-16 Toshiba Kk 包含可變阻抗元件的非揮發性半導體記憶裝置
TW201320079A (zh) * 2011-11-08 2013-05-16 Ind Tech Res Inst 非揮發性隨機存取記憶體及其操作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488250A (en) 1994-06-01 1996-01-30 Falke Hennig Hall effect modulation of resistor values
US6654278B1 (en) 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
EP1697585A4 (en) 2003-12-15 2009-04-08 Univ Yale MAGNETOELECTRONIC DEVICES BASED ON COLOSSAL MAGNETOESISTANT THIN FILMS
US7379321B2 (en) 2005-02-04 2008-05-27 Hitachi Global Storage Technologies Netherlands B.V. Memory cell and programmable logic having ferromagnetic structures exhibiting the extraordinary hall effect
JP4187021B2 (ja) 2005-12-02 2008-11-26 ソニー株式会社 記憶素子及びメモリ
KR100862183B1 (ko) 2007-06-29 2008-10-09 고려대학교 산학협력단 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자
US20110080184A1 (en) 2009-10-01 2011-04-07 National Tsing Hua University Method for testing through-silicon-via and the circuit thereof
TWI612698B (zh) * 2013-10-09 2018-01-21 財團法人工業技術研究院 多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200636726A (en) * 2005-01-24 2006-10-16 Sharp Kk Non-volatile semiconductor memory device
TW200735329A (en) * 2005-11-11 2007-09-16 Sharp Kk Method for manufacturing nonvolatile semiconductor memory device comprising variable resistive element
TW201130180A (en) * 2009-11-25 2011-09-01 Samsung Electronics Co Ltd Method of forming variable resistance memory device
TW201131565A (en) * 2009-12-29 2011-09-16 Samsung Electronics Co Ltd Variable resistance memory device and methods of forming the same
TW201234460A (en) * 2011-01-31 2012-08-16 Renesas Electronics Corp Semiconductor device and method of controlling semiconductor device
TW201303867A (zh) * 2011-06-16 2013-01-16 Toshiba Kk 包含可變阻抗元件的非揮發性半導體記憶裝置
TW201320079A (zh) * 2011-11-08 2013-05-16 Ind Tech Res Inst 非揮發性隨機存取記憶體及其操作方法

Also Published As

Publication number Publication date
US9142769B2 (en) 2015-09-22
US20150097152A1 (en) 2015-04-09
TW201515292A (zh) 2015-04-16

Similar Documents

Publication Publication Date Title
JP6933683B2 (ja) 磁気抵抗ランダムアクセスメモリの製造方法
US10424727B2 (en) Spin transfer torque cell for magnetic random access memory
US8885396B2 (en) Memory device and method for manufacturing the same
US8724377B2 (en) Memory device and method for manufacturing the same
RU2626166C2 (ru) Магнитное запоминающее устройство и способ его изготовления
JP4555780B2 (ja) 高密度及び高プログラミング効率のｍｒａｍ設計
JP4945592B2 (ja) 半導体記憶装置
JP2017112359A (ja) 積層体内セレクタを有する上部固定ｓｏｔ−ｍｒａｍアーキテクチャ
US11257862B2 (en) MRAM having spin hall effect writing and method of making the same
WO2017052622A1 (en) Spin hall effect mram with thin-film selector
JP4572102B2 (ja) 状態の切り換えを容易化するための加熱式ｍｒａｍセル
JP6034862B2 (ja) 対称スイッチングと単一方向プログラミングを備えたスピン−トルク伝達メモリセル構造
TWI612698B (zh) 多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體
CN112445457A (zh) 概率随机数发生器和生成含概率随机位的数据位流的方法
TWI804064B (zh) 磁陣列及磁陣列的製造方法
US11676751B2 (en) Magnetic device
US11605409B2 (en) MTJ-based analog memory device
WO2021245768A1 (ja) 磁気抵抗効果素子及び磁気記録アレイ
US20150069548A1 (en) Magnetoresistive element
KR102060183B1 (ko) 반도체 소자, 반도체 소자 제어방법 및 광학 스위치
WO2010084774A1 (ja) 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法
TWI807838B (zh) 記憶體元件
KR102574163B1 (ko) 자기 메모리 장치
JP2023088587A (ja) スイッチング素子及び記憶装置
JP2023043636A (ja) 記憶装置