JP6034862B2 - 対称スイッチングと単一方向プログラミングを備えたスピン−トルク伝達メモリセル構造 - Google Patents

対称スイッチングと単一方向プログラミングを備えたスピン−トルク伝達メモリセル構造 Download PDF

Info

Publication number
JP6034862B2
JP6034862B2 JP2014517038A JP2014517038A JP6034862B2 JP 6034862 B2 JP6034862 B2 JP 6034862B2 JP 2014517038 A JP2014517038 A JP 2014517038A JP 2014517038 A JP2014517038 A JP 2014517038A JP 6034862 B2 JP6034862 B2 JP 6034862B2
Authority
JP
Japan
Prior art keywords
region
fixed
magnetization
free
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014517038A
Other languages
English (en)
Other versions
JP2014520402A (ja
Inventor
リゥ,ジュン
Original Assignee
マイクロン テクノロジー, インク.
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク., マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2014520402A publication Critical patent/JP2014520402A/ja
Application granted granted Critical
Publication of JP6034862B2 publication Critical patent/JP6034862B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明の実施形態は、一般に、メモリに関し、特には、対称的かつ単一方向なプログラミングのために構成されたSTT−MRAMセルに関する。
本項は、以下に説明し、請求項に記載される本発明のさまざまな側面に関するだろう技術のさまざまな側面を読者に紹介することを意図している。本説明は、本発明のさまざまな側面をよりよく理解することを容易にするための背景情報を読者に提供するのに有効であると信じる。したがって、これらの説明は、この理解の下に読まれるべきで、従来技術の自認とは読まれるべきではないことを理解されたい。
磁気ランダムアクセスメモリ(MRAM)は、磁気抵抗に基づいた、不揮発性メモリの技術である。データを電荷として格納する典型的なランダムアクセスメモリ(RAM)技術とは異なり、MRAMデータは、磁気抵抗素子によって格納される。一般に、MRAMセル内の磁気抵抗素子は、それぞれが磁化を有する2つの磁気領域から構成される。一領域(「固定領域」)の磁化は、磁気的方向が固定されており、他の領域(「自由領域」)の磁化は、プログラミング電流によって生成される外部磁場によって可変することが出来る。従って、プログラミング電流の磁場は、2つの磁気領域の磁気の方向を平行にして、MRAMセルの磁気抵抗素子間に低い電気抵抗を発生させ(「0」状態)るか、反平行にして、磁気抵抗素子間に高い電気抵抗を発生させ(「1」状態)ることが出来る。自由領域の磁気の方向を切り替え、結果として得られる、磁気抵抗素子間の高い、あるいは、低い抵抗状態により、典型的なMRAMセルの書き込みと読み出し動作を提供することが出来る。
スピントルク伝達MRAM(STT−MRAM)セルは、磁気抵抗素子の磁化を変えることによりプログラムする他の種類のメモリセルである。STT−MRAMセルは、自由領域と固定領域を含む磁気セルスタックを介して、プログラミング電流を流すことによって書き込まれる。プログラミング電流は、固定領域によって偏極されている。そして、スピン偏極電流は、自由領域にトルクを発生し、自由領域の磁化を切り替える。自由領域の磁化は、固定領域に対し、平行か、反平行にアラインメントでき、スタック間の抵抗を変える。
典型的には、双方向プログラミング電流は、自由領域の磁化を、固定領域の磁化に対し、平行から反平行へ、及び、反平行から平行へ変えるために用いられる。自由領域の磁化を、固定領域のそれに対し、平行から反平行に変えることにより、電子は、自由領域から固定領域に流れ、固定領域の磁化に対し、反対のスピンを持っている固定領域からの反射電子が、自由領域の磁化を切り替えるために用いられる。固定領域を流れるに従いスピン偏極を受ける電子に比べ、固定領域の磁化に対し反対のスピンを持っている、より少ない電子が、固定領域から反射されるだろう。従って、自由領域の磁化を、固定領域の磁化に対し、平行から反平行に変えることは、一般に、自由領域の磁化を、固定領域の磁化に対し、反平行から平行に変えるのよりも、大きなプログラミング電流を用いる(例えば、固定領域の磁化に対して、反対のスピンを有する反射電子の数を大きくするために)。セルのプログラミングのそのような非対称性は、STT−MRAMセルの製造及び/あるいは動作において、さまざまな非効率性となる。
特定の実施形態が以下の説明において、図面を参照して説明される。
固定領域の磁化と平行な磁化を有するようにプログラムされた自由領域を有するSTT−MRAMセル構造を示す図である。 固定領域の磁化と反平行な磁化を有するようにプログラムされた自由領域を有するSTT−MRAMセル構造を示す図である。 図1及び2に示される、固定領域の磁化と平行及び反平行な磁化を有するように自由領域を切り替えるために使用されるプログラミング電流の評価値をプロットする図を示す。 本技術の実施形態に従った、基準の固定と自由領域間で平行磁化を有するようにプログラムされた対称プログラミングのために構成されたSTT−MRAMセル構造の図である。 本技術の実施形態に従った、基準の固定と自由領域間で反平行磁化を有するようにプログラムされた対称プログラミングのために構成されたSTT−MRAMセル構造の図である。 本技術の実施形態に従った、非磁性領域におけるスピン蓄積のために構成されたSTT−MRAM構造の図である。 本技術の実施形態に従った、対称プログラミングのために構成されたSTT−MRAMセルを形成する技術のx方向及びy方向における一連の側面図を示す図である。 本技術の実施形態に従った、対称プログラミングのために構成されたSTT−MRAMセルを形成する技術のx方向及びy方向における一連の側面図を示す図である。 本技術の実施形態に従った、対称プログラミングのために構成されたSTT−MRAMセルを形成する技術のx方向及びy方向における一連の側面図を示す図である。 本技術の実施形態に従った、対称プログラミングのために構成されたSTT−MRAMセルを形成する技術のx方向及びy方向における一連の側面図を示す図である。 本技術の実施形態に従った、対称プログラミングのために構成されたSTT−MRAMセルを形成する技術のx方向及びy方向における一連の側面図を示す図である。 本技術の実施形態に従った、対称プログラミングのために構成されたSTT−MRAMセルを形成する技術のx方向及びy方向における一連の側面図を示す図である。 本技術の実施形態に従った、対称プログラミングのために構成されたSTT−MRAMセルを形成する技術のx方向及びy方向における一連の側面図を示す図である。 本技術の実施形態に従った、対称プログラミングのために構成されたSTT−MRAMセルを形成する技術のx方向及びy方向における一連の側面図を示す図である。 本技術の実施形態に従った、対称プログラミングのために構成されたSTT−MRAMセルを形成する技術のx方向及びy方向における一連の側面図を示す図である。 本技術の実施形態に従った、対称プログラミングのために構成されたSTT−MRAMセルを形成する技術のx方向及びy方向における一連の側面図を示す図である。 本技術の実施形態に従った、図7A−7Eに示される技術を用いて形成されたSTT−MRAMセル構造の図である。
磁気メモリセルは、典型的には、セル内の磁気抵抗を変化させることによってプログラミングされる。例えば、ここでは、セルと呼ぶ磁気メモリセルは、磁気材料の領域を含んでいるだろう。プログラミングの間、「自由領域」と呼ぶ、セルの一磁気領域は、磁化が切り替えられ、「固定領域」と呼ぶ、他の磁気領域は、磁化が固定されたままだろう。典型的には、自由領域の磁化は、固定領域の磁化に対し、平行か、反平行の2つの反対の方向間で切り替えられるだろう。自由及び固定領域の磁化が平行な場合、領域間の抵抗は小さく、自由及び固定領域の磁化が反平行の場合、領域間の抵抗は高いだろう。従って、磁気メモリセルは、自由領域の磁化を切り替えることにより、低い、あるいは、高い抵抗状態のいずれかにプログラムされるだろう。
そのような磁気メモリセルの一例は、スピントルク伝達磁気ランダムアクセスメモリ(STT−MRAM)セルである。セル構造と呼ぶ、STT−MRAMセルのプログラム可能な構造をプログラムすることは、図1及び2に示されている。図1は、自由領域14と固定領域10の磁化が平行な、第1の状態にプログラムされたセル構造を示し、図2は、自由領域14と固定領域10の磁化が反平行な第2の状態にプログラムされたセル構造を示す図である。
典型的には、図1及び2に示されるもののようなセル構造をプログラムするために、双方向プログラミング電流を用いる。双方向プログラミング電流は、自由層14の磁化を第1の方向に(例えば、固定層10の磁化と平行に)切り替えるために第1の方向に自由層14を介して印加され、自由層14の磁化を第2の状態に(例えば、固定層10の磁化に反平行に)切り替えるために第2の(例えば、反対の)方向に自由層14を介して印加される、プログラム電流を示すだろう。
更に詳しくは、図1に示されるように、プログラミング電流I16は、自由領域14の右側から印加される。プログラミング電流16の電子18は、プログラミング電流16の方向と反対方向に(すなわち、自由領域14の左側から)伝搬するだろう。固定領域10を通って流れる電子18は、上方向に向いた矢印20で示されるように、固定領域10のスピン偏極を有するように、スピンが偏極される。固定領域10のスピン偏極20を有する電子18は、非磁性領域12を通って伝搬し、自由領域14の磁化を、固定領域10の磁化と平行な磁化を有するように(自由領域14の上向きの矢印で示されるように)、切り替え、従って、セルを第1の状態にプログラムするだろう。
セルを第2の状態にプログラムするために、プログラミング電流16が、図2に示されるように、自由領域14の左側から印加されるだろう。プログラミング電流16の電子18は、プログラミング電流16の方向と反対方向に(すなわち、自由領域14の右側から)伝搬するだろう。電子18は、自由領域14と非磁性領域12を通るだろう。自由領域14と非磁性領域12は、強い、固定された偏極を有しないので、電子18は、固定領域10に到達するまで、実質的に偏極されないままであろう。電子18が固定領域10に到達すると、ある電子18は、固定領域10によってスピン偏極を受け、固定領域10から反射されるだろう。反射電子18は、下向きの矢印22で示される様に、固定領域10のスピン偏極とは反対の反射スピン偏極22を有しているだろう。固定領域10の反対スピン偏極22を有する反射電子は、非磁性領域12を通って伝搬し、自由領域14の磁化を、固定領域10の磁化と反平行な(自由領域14において、下向きの矢印でしめされているような)磁化を有するように、切り替え、従って、セルを第2の状態にプログラムするだろう。
図1及び2に示されるような、典型的なセル構成であって、同じ大きさのプログラミング電流を用いる場合、固定領域10で反射されて、固定領域10の磁化と反対のスピン偏極を有する電子18の量は、固定領域10を通って伝搬し、固定領域10のスピン偏極を有する電子18の量より少ないだろう。従って、自由領域14の磁化を、固定領域10の磁化に対し反平行から平行に切り替える為に用いられるプログラミング電流より、より大きなプログラミング電流が、自由領域14の磁化を、固定領域14の磁化に対し、平行から反平行に切り替える為に用いられるだろう。
図3のグラフ30は、プロット36で示されているように、自由領域14の磁化を、固定領域10の磁化に対し、反平行から平行に切り替える(第1の状態に切り替える、と呼ぶ)ための、セル構造直径範囲32(nm)に渡るプログラミング電流(μA)34と、プロット38で示されるように、自由領域14の磁化を、固定領域10の磁化に対し、平行から反平行に切り替える(第2の状態に切り替える、と呼ぶ)ための、プログラミング電流の範囲をプロットする。グラフ30で示されているように、第2の状態に切り替えるために使用されるプログラミング電流(プロット36)は、第1の状態に切り替えるために使用されるプログラミング電流(プロット36)よりもかなり大きい。
双方向プログラミング電流及び/あるいは、セルを第2の状態にプログラミングするための、より大きい電流強度を用いてSTT−MRAMセルを動作することは、さまざまな非効率に帰させるだろう。双方向プログラミング電流でセルをプログラムすることは、単一方向動作に用いられる回路より効率が悪いだろう双方向動作が可能なセンスアンプを含むだろう。更に、双方向動作の可能な回路は、単一方向動作に用いられる回路より多くのシリコンのスペースを使用するだろう。第2の状態へセルをプログラミングするために、より大きい電流強度(セルを第1の状態にプログラミングする事に比べ)を用いることは、非対称プログラミングと呼ばれる。非対称プログラミングは、自由領域に高い電圧と低い電圧を印加することの切り替えが、自由層のレイテンシと擾乱を増大するので、セルの安定性を減少させるだろう。
本技術の1以上の実施形態は、単一方向プログラミング電流での対称プログラミングのために構成されたセル構造を含むSTT−MRAMセルを含む。単一方向プログラミング電流は、自由領域の磁化を2つの異なる方向間で切り替えるために、単一方向に自由領域を通ってプログラミング電流を流すことによって、STT−MRAMセル構造をプログラミングすることを示す。ある実施形態では、単一方向プログラミング電流は、自由層を通って一方向に印加され、セルを第1の状態にプログラムし、単一方向プログラミング電流は、自由層を通って同じ方向に印加され、セルを第2の状態にプログラムするだろう。対称プログラミングは、実質的に同様な電流強度を用いて、自由領域の磁化を2つの異なる方向のいずれかに切り替えることを示す。
対称的、単一方向プログラミングに適したSTT−MRAMセル構造の実施形態が、図4及び5に示されている。図4は、自由領域14の磁化が基準固定領域10aの磁化に対し平行な第1の状態にプログラムされたセル構造40を示し、図5は、自由領域14の磁化が基準固定領域10aの磁化に対し反平行な第2の状態にプログラムされたセル構造40を示す。ここで用いられるように、基準固定領域10aは、STT−MRAMセル構造のプログラムされた状態が、自由領域14と、2つの固定領域10の特定の基準固定領域10aとの間の抵抗によって決定される、2つの固定領域10を有する実施形態を説明するために用いられるだろう。
図4及び5に示されるように、ある実施形態は、固定領域10aと10bのそれぞれにおいて、反対向きの矢印によって示される、それぞれが互いに反対方向に固定された磁化を有する2つの固定領域10aと10bを含むだろう。非磁性領域12が、2つの固定領域10aと10b間に配置されるだろう。ある実施形態では、自由領域14は、非磁性領域12の上に配置され、上部電極42は、自由領域14の上に配置されるだろう。トンネルバリアが、ある実施形態において、自由領域14と非磁性領域12間に配置されるだろう。更に、自由領域14は、誘電材料44によって、固定領域10aと10bから分離されるだろう。
ある実施形態では、固定領域10aと10b及び、自由領域14は、同じ、あるいは、異なる材料を含んでいるだろう。例えば、固定及び自由領域10及び14は、Co、 Fe、 Niあるいは、それらの合金などの磁性材料あるいは、強磁性材料、NiFe、 CoFe、 CoNiFeあるいは、ドープされた合金CoX、 CoFeX、 CoNiFeX (X= B、 Cu、 Re、 Ru、 Rh、 Hf、 Pd、 Pt、 C)、あるいは、Fe3O4、 CrO2、 NiMnSb、 PtMnSb、 及び、 BiFeOなどの半金属強磁性材料、あるいは、上記材料の任意の組み合わせを含むだろう。
非磁性領域12は、固定領域10a、固定領域10b及び自由領域14を相互に分離するのに適し、固定及び自由領域10a、10b及び14の磁化間の結合を実質的に防ぐのに適しているだろう。例えば、非磁性領域12は、Cu、 Au、 Ta、 Ag、 CuPt、 CuMnなどの、導電性非磁性材料、AlxOy、 MgOx、 AlNx、 SiNx、 CaOx、 NiOx、 HfOx、 TaxOy、 ZrOx、 NiMnOx、 MgFx、 SiC、 SiOx、 SiOxNyなどの非導電性非磁性材料、あるいは、上記材料の任意の組み合わせを含むだろう。
本技術に従うと、セル構造40は、単一方向プログラミング電流によってプログラムされるだろう。単一方向プログラミング電流は、自由領域14を一方向に流れ、自由領域14の磁化を、固定領域10aあるいは10bの一つの磁化と平行あるいは反平行のいずれかに切り替えるだろう。
図4は、自由領域14が、基準固定領域10aに平行な磁化を有するように、STT−MRAMセル構造をプログラミングすることを図示する。ある実施形態においては、プログラミング電流(I)16が、自由領域14から非磁性領域12そして、固定領域10aへの方向に印加される。プログラミング電流16の電子18は、固定領域10aから非磁性領域12、自由領域14そして、上部電極42へのプログラミング電流16の方向とは逆方向に伝搬するだろう。ある実施形態では、電子18の経路は、セル構造が書き込まれるべき状態に従って、固定領域10aと10b及び上部電極42の導電リードをバイアスすることによって制御されるだろう。例えば、図4に示されるように、セル構造40を第1の状態に書き込むために、固定領域10aは接地され、一方、固定領域10bは、非磁性領域12と同じ電位に浮遊する、あるいは、バイアスされ、プログラミング電流16の方向と、電子18の伝搬は、固定領域10a、非磁性領域12及び自由領域14間を流れるだろう(固定領域10bは流れない)。ある実施形態では、固定領域10aと10bのそれぞれは、セル構造40のプログラミング状態に従って、接地され、あるいは、バイアスされるように、底部電極及び/あるいは、スイッチに結合されるだろう。
固定領域10aを通る電子18は、上向きの矢印で示される、固定領域10aのスピン偏極を有するように、スピン偏極される。固定領域10aのスピン偏極20aを有する電子18は、自由領域14に向かって、非磁性領域12内を伝搬し、自由領域14の磁化を、基準固定領域10aの磁化に平行な(自由領域14において、上向きの矢印で示されるように)磁化を有するように切り替え、セルを第1の状態にプログラミングするだろう。
図5は、自由領域14が、基準固定領域10aと反平行で、固定領域10bと平行な磁化を有するように、STT−MRAMセル構造40をプログラミングすることを示す。セルを第2の状態にプログラムするために、プログラミング電流16が、自由領域14から非磁性領域12そして、固定領域10bへの方向に印加されるだろう。プログラミング電流16の電子18は、固定領域10bから、非磁性領域12、自由領域14そして、上部電極42へのプログラミング電流16の方向とは逆方向に伝搬するだろう。ある実施形態では、固定領域10bは接地され、一方、固定領域10aは、非磁性領域12と同じ電位に浮遊する、あるいは、バイアスされ、電子18が、固定領域10b、非磁性領域12、及び、自由領域14間を流れる(固定領域10aは流れない)ようにするだろう。
固定領域10bを通る電子18は、下向きの矢印で示されている、固定領域10bのスピン偏極20bを有するようにスピン偏極される。固定領域10bのスピン偏極20を有する電子18は、非磁性領域12を通って、自由領域14に伝搬し、自由領域14の磁化を、基準固定領域10aの磁化と反平行な(自由領域14において、下向きの矢印で示されるように)磁化を有するように切り替え、セルを第2の状態にプログラムするだろう。
ある実施形態においては、プログラミング電流16が、セル構造のプログラミング状態に従って、固定領域10aあるいは10bのいずれかに向けられ、一方、読み出し電流は、セル構造40のプログラミング状態に関わらず、固定領域10aあるいは10bの一つのみに向けられるだろう。従って、自由領域14の切り替えられた磁化は、固定領域10aあるいは、固定領域10bのいずれかの、一つの固定磁化に対して読み出されるだろう。図4及び5に示される実施形態においては、自由領域14の磁化方向は、固定領域10aの固定磁化に対して読み出される。異なる実施形態においては、自由領域14の磁化は、異なる固定磁化方向(例えば、固定領域10bの磁化)に対しても読み出されるだろう。
1以上の実施形態は、また、図6に示されるように、プログラミングの間、セル構造40の非磁性領域12において、スピンフィルタ効果を発生することを含むだろう。スピンフィルタ効果は、強磁性材料と非磁性材料の界面横切って流れる、スピン偏極された電子の振る舞い、及び/あるいは、非磁性材料と強磁性材料の界面で反射される、スピン偏極された電子の振る舞いを示すだろう。図6に示されるように、電子18は、固定領域10aから、強磁性/非磁性界面46を通り、非磁性領域12への方向に伝搬しているだろう。電子18は、固定領域10aの磁化にスピン偏極され、スピン偏極された電子は、非磁性領域12に蓄積するだろう。電子18は、また、非磁性/強磁性界面48で反射され、固定領域10bの磁化と反対方向にスピン偏極されるだろう。従って、非磁性/強磁性界面48から反射される電子18のスピン偏極は、また、固定領域10aによってスピン偏極された電子18と同じ方向にスピン偏極されるだろう。固定領域10aの磁化の方向(図6の非磁性領域12の上向きの矢印で示される)にスピン偏極された電子の蓄積は、自由領域14の切り替えに更に影響を与えるだろう。ある実施形態においては、自由領域14をプログラミングするために用いられるプログラミング電流16は、非磁性領域12におけるスピンフィルタ効果によって調整され、削減されるだろう。
図4−6に示されたセル構造40を形成する処理が、図7A−7Jに提供されている。処理ステップが、誘電材料58内の3つのSTT−MRAMセル構造40の形成における中間構造の、x方向からの側面図(50x、 60x、 66x、 68x、 及び 72xとラベル付けされている)、及び、y方向からの対応する側面図(50y、 60y、 66y、 68y、及び72yとラベル付けされている)によって示されている。図7A−7Jに示される処理は、説明する処理から任意の数のセルが形成できるが、処理の簡単のために、x方向(例えば、セル構造の行のビュー)及びy方向(例えば、セル構造の列のビュー)のそれぞれにおいて、3つのセルの側面図が示されている。
処理は、ビュー50x及び50y(図7A及び7B)に示されるように、基板58に、トランジスタ54とサイドゲート56を形成することから始める。基板58は、誘電性材料(誘電体58とも呼ぶだろう)あるいは、異なるセル構造を分離するのに適した他の材料を含むだろう。ある実施形態では、フォトリソグラフィ及びドライエッチング処理が、基板58に凹所を作るのに用いられるだろう。チタン窒化物(TiN)などの適切な金属が、凹所にサイドゲート56を形成するために用いられ、P添加シリコン54が、ビュー50yに示されるように、2つのサイドゲート56の間に配置、あるいは、形成され、基板58の凹所にトランジスタ54を形成するだろう。ある実施形態では、シリコン窒化物(SiN)などの犠牲材料52が、ビュー50x及び50yに示される構造を形成するためのエッチングマスクとして使用されるだろう。図7C及び7Dに示されるように、処理は、犠牲材料52を除去し、トランジスタ54の上にN添加シリコン62を配置あるいは形成し、ビュー60x及び60yに示されるように、N添加シリコン62の上に、導電性材料64(例えば、CoSi2 あるいは、任意の他の適切な金属性導電性材料)を配置し、形成することを含むだろう。N添加シリコン62及び導電性材料64は、垂直トランジスタ54のドレインを形成するだろう。
上部電極42が、図7E及び7Fのビュー66x及び66yに示されるように、導電性材料64上に形成されるだろう。上部電極42は、TiN、 Wなどの適切な導電性金属を配置することによって形成されるだろう。ある実施形態においては、誘電体58は、上部電極42の上の凹所の側面に沿って配置されるだろう。誘電体58は、誘電体58の内周内に配置される材料の直径を削減するためのスペーサとして機能するだろう。ビュー66x及び66yに示されるように、自由領域14は、上部電極42上であって、誘電体58によって形成されるスペーサ内に形成され、非磁性材料12は、自由領域14上に配置されるだろう。
図7G及び7Hに示されているように、処理は、各セル構造の上に非磁性領域12を形成することを含む。非磁性領域12は、非磁性材料を配置し、非磁性領域12のラインが、ビュー68yに示されるように、セル構造の行の上に形成されるように、非磁性材料をラインにパターニングすることによって形成されるだろう。ビュー68xに示されるように、固定領域10a及び10bは、各セル構造について、非磁性領域12の一方の側に形成され、金属ストラップ70が、固定領域10a及び10bのそれぞれの反対の側に形成されるだろう。固定領域10a及び10bの強磁性材料は、コンフォーマルディポジションによって形成され、スペーサエッチングあるいは、スペーサ形成処理がその後に行なわれるだろう。更に、金属ストラップ70は、固定領域10a及び10bの抵抗を下げるように構成され、適切な導電性金属(例えば、TiN、 Wなど)を含むだろう。金属ストラップ70は、また、固定領域10a及び10bの上にコンフォーマルディポジションで形成され、スペーサ形成処理がその後に続くだろう。非磁性領域12の行は、図7I及び7Jのビュー72x及び72yに示されるように、個別のセル構造40を形成するためのクロスラインパターニングによってパターン化されるだろう。
図8は、図7A−7Jに示された処理によって生成された、STT−MRAMセル構造40の拡大図を示す。図4−6及び図8は、対称プログラミング及び/あるいは、単一方向プログラミング電流によるプログラミングに適したSTT−MRAMセル構造の1以上の実施形態を含む。図7A−7Jは、セル構造40を形成する1以上の実施形態を含む。本技術によれば、実施形態は、対称プログラミング及び/あるいは、単一方向プログラミングに適したセル構造40の他の構成を含むだろう。更に、実施形態は、また、図7A−7Jに示された処理の変形も含む。例えば、さまざまな種類の、マスキング、エッチング、及び/あるいは、ディポジション技術は、本技術に従ったセル構造40の異なる領域を形成するのに適しているだろう。
図4−6及び8に示された実施形態は、磁化方向が、紙面に対しz方向を向いている(例えば、上向き及び下向き矢印)として記載されているが、本技術は、特定の磁化方向には限定されないことを注意されたい。ある実施形態では、自由領域14と固定領域10a及び10bの磁化方向は、図4−6及び8に記載される磁化方向と比べて、異なる方向(例えば、x方向あるいはy方向)であろう。そのような実施形態では、自由領域14磁化方向は、固定領域10a及び10bの磁化方向と対応し、固定領域10aあるいは10bに対し平行あるいは反平行にプログラムされ、メモリセルの異なるプログラム状態を示すだろう。
ここに使用されるように、セル構造40及び/あるいは、セル構造40を形成する技術(例えば、図7A−7J)を説明する場合、「上に」、「下に」、「上に形成」、「下に形成」、「上に配置」、あるいは、「下に配置」などの語句は、説明された構成あるいは処理の一つの可能な方向を示しているに過ぎず、本実施形態を特定の方向に限定するものではない。例えば、図4−6に示されたセル構造40は、図8に示されたセル構造40と比べると、ひっくり返った方向(例えば、x方向に沿って)を有するだろう。
更に、ここに使用されるように、領域が、他の領域の「上に形成」、「下に形成」、「上に配置」、「下に配置」あるいは「配置」といわれる場合には、これらの領域の間に、形成あるいは配置された中間領域があるだろう。例えば、ある実施形態では、自由領域14は、非磁性領域12上に配置され、トンネルバリア15は、自由領域14と非磁性領域12の間に配置されるだろう。逆に、層あるいは材料が、「直接上に形成」、「直接下に形成」、「直接上に配置」、「直接下に配置」、「直接沿って配置」、「直接接触」、あるいは、「くっつく」といわれる場合には、材料あるいは、層は、それらの間に、中間の材料あるいは層を有しない。
本発明は、さまざまな変形及び別の形態を受け入れるが、特定の実施形態が、例示として、図面に示され、ここに詳細に説明された。しかし、本発明は、開示された特定の形態に限定することを意図しないことを理解されたい。むしろ、本発明は、以下の請求項で規定される本発明の精神と範囲内に入る、全ての変形、均等物、代替物を含むべきである。

Claims (18)

  1. 少なくとも、第1の側と、前記第1の側に平行な第2の側と、前記第1の側と前記第2の側のそれぞれに垂直な第3の側を有する非磁性領域と、
    前記非磁性領域の前記第1の側に沿って直接接触して配置される第1の固定領域と、
    前記非磁性領域の前記第2の側に沿って直接接触して配置される第2の固定領域と、
    前記非磁性領域の前記第3の側に沿って配置される自由領域と、
    記自由領域に沿って前記非磁性領域とは反対側に配置された上部電極と、
    を備えることを特徴とするスピントルク伝達磁気ランダムアクセスメモリ(STT−MRAMセル構造。
  2. 少なくとも、第1の側と、前記第1の側に平行な第2の側と、前記第1の側と前記第2の側のそれぞれに垂直な第3の側を有する非磁性領域と、
    前記非磁性領域の前記第1の側に沿って直接接触して配置される第1の固定領域と、
    前記非磁性領域の前記第2の側に沿って直接接触して配置される第2の固定領域と、
    前記非磁性領域の前記第3の側に沿って配置される自由領域と、
    を備え、
    前記自由領域を通って前記非磁性領域及び前記第1の固定領域へプログラミング電流が流れることにより、電子が前記第1の固定領域から前記非磁性領域及び前記自由領域を通って伝搬し、前記自由領域の磁化を前記第1の固定領域の磁化と平行にするよう切り替えるように、前記第1の固定領域が接地されるよう構成されることを特徴とするスピントルク伝達磁気ランダムアクセスメモリ(STT−MRAMセル構造。
  3. 前記自由領域を通って前記非磁性領域及び前記第2の固定領域へプログラミング電流が駆動されることにより、電子が前記第2の固定領域から前記非磁性領域及び前記自由領域を通って伝搬し、前記自由領域の磁化前記第1の固定領域の磁化と反平行となるよう切り替えるように、前記第2の固定領域が接地されるよう構成されていることを特徴とする請求項に記載のSTT−MRAMセル構造。
  4. 少なくとも、第1の側と、前記第1の側に平行な第2の側と、前記第1の側と前記第2の側のそれぞれに垂直な第3の側を有する非磁性領域と、
    前記非磁性領域の前記第1の側に沿って直接接触して配置される第1の固定領域と、
    前記非磁性領域の前記第2の側に沿って直接接触して配置される第2の固定領域と、
    前記非磁性領域の前記第3の側に沿って配置される自由領域と、
    前記自由領域と前記非磁性領域の間に配置されたトンネルバリアと、
    を備えることを特徴とするスピントルク伝達磁気ランダムアクセスメモリ(STT−MRAMセル構造。
  5. 前記自由領域、前記第1の固定領域あるいは、前記第2の固定領域のいずれも、互いに直接接触していないことを特徴とする請求項1、2、4のいずれか1項に記載のSTT−MRAMセル構造。
  6. 前記第1の固定領域が前記非磁性領域と接触する第1の界面であって、前記第1の固定領域から前記第1の界面通過する電子が、前記非磁性領域に蓄積し、前記通過する電子が、前記第1の固定領域の磁化にスピン偏極される第1の界面と、
    前記第2の固定領域が前記非磁性領域と接触する第2の界面であって、前記第2の固定領域から前記非磁性領域に反射される電子が、前記非磁性領域に蓄積し、前記反射される電子が、前記第2の固定領域とは反対の磁化にスピン偏極され、前記通過する電子と、前記反射される電子は、実質的に同じ方向にスピン偏極される第2の界面と、
    を備えることを特徴とする請求項1、2、4のいずれか1項に記載のSTT−MRAMセル構造。
  7. 単一方向プログラミング電流でプログラムされるよう構成されたスピントルク伝達ランダムアクセスメモリ(STT−MRAM)セルであって、
    第1の方向の磁化を有する第1の固定領域と、
    第2の方向の磁化を有する第2の固定領域と、
    前記第1の固定領域と前記第2の固定領域の間であって、それぞれに直接接触する非磁性領域と、
    前記非磁性領域上に配置され、前記第1の固定領域の磁化に対し、平行あるいは反平行のいずれかの磁化を持つよう、単一方向プログラミング電流によって磁化を切り替えるように構成された自由領域と、
    前記非磁性領域とは前記自由領域の反対側にある前記自由領域の上に配置された上部電極と、
    を備えることを特徴とするSTT−MRAMセル。
  8. 前記上部電極の上に配置されたトランジスタを備えることを特徴とする請求項に記載のSTT−MRAMセル。
  9. 単一方向プログラミング電流でプログラムされるよう構成されたスピントルク伝達ランダムアクセスメモリ(STT−MRAM)セルであって、
    第1の方向の磁化を有する第1の固定領域と、
    第2の方向の磁化を有する第2の固定領域と、
    前記第1の固定領域と前記第2の固定領域の間であって、それぞれに直接接触する非磁性領域と、
    前記非磁性領域上に配置され、前記第1の固定領域の磁化に対し、平行あるいは反平行のいずれかの磁化を持つよう、単一方向プログラミング電流によって磁化を切り替えるように構成された自由領域と、
    を備え、
    前記第1の固定領域と前記第2の固定領域は、それぞれ、前記STT−MRAMセルの動作の間、接地されているか、浮遊電位となっているように構成されていることを特徴とするSTT−MRAMセル。
  10. 前記自由領域は、プログラミング電流が前記非磁性領域に隣接した前記自由領域の第1の側から前記自由領域の第2の側へ流れるとき、磁化が切り替えられるように構成されていることを特徴とする請求項7又は9に記載のSTT−MRAMセル。
  11. 対称プログラミング用に構成されたスピントルク伝達磁気ランダムアクセスメモリ(STT−MRAM)セルであって、
    第1の磁化を有する第1の固定領域と、
    第2の磁化を有する第2の固定領域と、
    前記第1の固定領域と前記第2の固定領域間に直接配置された非磁性領域と、
    前記非磁性領域の上に配置された自由領域であって前記自由領域は、第1のプログラミング電流で、前記第1の磁化を有するように切り替えられ、あるいは、第2のプログラミング電流で、前記第2の磁化を有するように切り替えられるように構成され、前記第1のプログラミング電流の強度が、前記第2のプログラミング電流の強度と実質的に同様である自由領域と、
    を備え
    前記第1のプログラミング電流による切り替え中は、前記第1の固定領域が接地され、前記第2の固定領域が浮遊電位となるように、前記第2のプログラミング電流による切り替え中は、前記第2の固定領域が接地され、前記第1の固定領域が浮遊電位となるように構成されることを特徴とするSTT−MRAMセル。
  12. 前記第1の固定領域、前記第2の固定領域及び前記自由領域は接触していないことを特徴とする請求項11に記載のSTT−MRAMセル。
  13. 前記第1の固定領域、前記第2の固定領域及び前記自由領域のそれぞれは、Co、 Fe、 Niあるいは、それらの合金、NiFe、 CoFe、 CoNiFe、 CoX、 CoFeX、 CoNiFeX (X= B, Cu, Re, Ru, Rh, Hf, Pd, Pt, C)、 Fe3O4、 CrO2、 NiMnSb 及び PtMnSb、 BiFeO、あるいは、これらの材料の任意の組み合わせからなることを特徴とする請求項11に記載のSTT−MRAMセル。
  14. 前記非磁性領域は、Cu、 Au、 Ta、 Ag、 CuPt、 CuMn、 AlxOy、 MgOx、 AlNx、 SiNx、 CaOx、 NiOx、 HfOx、 TaxOy、 ZrOx、 NiMnOx、 MgFx、 SiC、 SiOx、 SiOxNy、あるいは、これらの材料の任意の組み合わせからなることを特徴とする請求項11に記載のSTT−MRAMセル。
  15. 前記第1のプログラミング電流と前記第2のプログラミング電流の双方は、前記自由領域を一方向に伝搬する単一方向プログラミング電流であることを特徴とする請求項11に記載のSTT−MRAMセル。
  16. セル構造を形成する方法であって、
    基板に凹所を形成することと、
    前記凹所内にトランジスタを形成することと、
    前記凹所内で前記トランジスタの上に上部電極を形成することと
    前記凹所内で前記上部電極の上に自由領域を形成することと
    前記自由領域が非磁性領域の第1の側に接触するように、前記自由領域上に前記非磁性領域を形成することと、
    第1の固定領域が、前記非磁性領域の第2の側に直接接触し、第2の固定領域が前記非磁性領域の第3の側に直接接触し、前記自由領域、前記第1の固定領域、あるいは、前記第2の固定領域はいずれも接触しないように、前記第1の固定領域と前記第2の固定領域を形成することと、
    を含むことを特徴とする方法。
  17. 前記上部電極の上にスペーサ領域を形成することと
    前記スペーサ領域の内周内に前記自由領域を堆積することと
    を含むことを特徴とする請求項16に記載の方法。
  18. セル構造を形成する方法であって、
    基板に凹所を形成することと、
    前記凹所にトランジスタを形成することと、
    前記凹所内で前記トランジスタ上に自由領域を形成することと、
    前記自由領域が非磁性領域の第1の側に接触するように、前記自由領域上に前記非磁性領域を形成することと、
    第1の固定領域が、前記非磁性領域の第2の側に直接接触し、第2の固定領域が前記非磁性領域の第3の側に直接接触し、前記自由領域、前記第1の固定領域、あるいは、前記第2の固定領域はいずれも接触しないように、前記第1の固定領域と前記第2の固定領域を形成することと、
    前記第1の固定領域あるいは前記第2の固定領域のいずれかを接地するためのスイッチを結合することと
    を含むことを特徴とする方法。
JP2014517038A 2011-06-24 2012-06-15 対称スイッチングと単一方向プログラミングを備えたスピン−トルク伝達メモリセル構造 Active JP6034862B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/168,530 2011-06-24
US13/168,530 US8553451B2 (en) 2011-06-24 2011-06-24 Spin-torque transfer memory cell structures with symmetric switching and single direction programming
PCT/US2012/042649 WO2012177502A1 (en) 2011-06-24 2012-06-15 Spin-torque transfer magnetic memory cell structures with symmetric switching and single direction current programming

Publications (2)

Publication Number Publication Date
JP2014520402A JP2014520402A (ja) 2014-08-21
JP6034862B2 true JP6034862B2 (ja) 2016-11-30

Family

ID=46457039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014517038A Active JP6034862B2 (ja) 2011-06-24 2012-06-15 対称スイッチングと単一方向プログラミングを備えたスピン−トルク伝達メモリセル構造

Country Status (7)

Country Link
US (1) US8553451B2 (ja)
EP (1) EP2724344B1 (ja)
JP (1) JP6034862B2 (ja)
KR (1) KR101835927B1 (ja)
CN (1) CN103650053B (ja)
TW (1) TWI503819B (ja)
WO (1) WO2012177502A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130017267A (ko) * 2011-08-10 2013-02-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
KR20150106550A (ko) * 2014-03-12 2015-09-22 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR101977866B1 (ko) 2018-04-16 2019-05-13 단국대학교 산학협력단 병렬 tlc stt mram 기반 대용량 llc 및 이의 동작 제어 방법
CN110739010B (zh) * 2019-10-21 2021-05-11 中国科学院上海微系统与信息技术研究所 低温存储单元及存储器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1097457B1 (de) * 1998-07-15 2003-04-09 Infineon Technologies AG Speicherzellenanordnung, bei der ein elektrischer widerstand eines speicherelements eine information darstellt und durch ein magnetfeld beeinflussbar ist, und verfahren zu deren herstellung
US6980469B2 (en) 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7161829B2 (en) * 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
KR100648143B1 (ko) 2004-11-03 2006-11-24 한국과학기술연구원 전류 인가 자기 저항 소자
JP4670326B2 (ja) * 2004-11-25 2011-04-13 ソニー株式会社 メモリ
JP2006269885A (ja) * 2005-03-25 2006-10-05 Sony Corp スピン注入型磁気抵抗効果素子
US7230845B1 (en) * 2005-07-29 2007-06-12 Grandis, Inc. Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices
US7430135B2 (en) 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP4797795B2 (ja) * 2006-05-24 2011-10-19 Tdk株式会社 磁気メモリ
US7760474B1 (en) 2006-07-14 2010-07-20 Grandis, Inc. Magnetic element utilizing free layer engineering
JP2008084950A (ja) * 2006-09-26 2008-04-10 Sony Corp 記憶素子、メモリ
US7682841B2 (en) 2007-05-02 2010-03-23 Qimonda Ag Method of forming integrated circuit having a magnetic tunnel junction device
US7881104B2 (en) 2008-08-08 2011-02-01 Seagate Technology Llc Magnetic memory with separate read and write paths
KR101004506B1 (ko) * 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
US7876603B2 (en) * 2008-09-30 2011-01-25 Micron Technology, Inc. Spin current generator for STT-MRAM or other spintronics applications
JP5472820B2 (ja) * 2008-10-20 2014-04-16 日本電気株式会社 磁気抵抗素子、mram及び磁気抵抗素子の初期化方法
WO2011004891A1 (ja) * 2009-07-09 2011-01-13 国立大学法人九州大学 磁化反転装置、記憶素子、及び磁界発生装置
JP5123365B2 (ja) * 2010-09-16 2013-01-23 株式会社東芝 磁気抵抗素子及び磁気メモリ

Also Published As

Publication number Publication date
US8553451B2 (en) 2013-10-08
TW201310449A (zh) 2013-03-01
EP2724344B1 (en) 2022-08-31
KR20140047083A (ko) 2014-04-21
CN103650053B (zh) 2016-11-09
EP2724344A1 (en) 2014-04-30
TWI503819B (zh) 2015-10-11
JP2014520402A (ja) 2014-08-21
KR101835927B1 (ko) 2018-03-07
US20120327706A1 (en) 2012-12-27
CN103650053A (zh) 2014-03-19
WO2012177502A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
EP2342714B1 (en) Reducing spin pumping induced damping of a free layer of a memory device
US9830966B2 (en) Three terminal SOT memory cell with anomalous Hall effect
KR102406722B1 (ko) 자기 메모리 장치 및 그 제조 방법
US11569439B2 (en) Double spin filter tunnel junction
KR102078850B1 (ko) 자기 메모리 소자 및 이에 대한 정보 쓰기 방법
US10262711B2 (en) Magnetic memory
US8283712B2 (en) Semiconductor memory device and manufacturing method for semiconductor memory device
US9461243B2 (en) STT-MRAM and method of manufacturing the same
KR20110103463A (ko) Stt-mram 셀 구조들
JP5711637B2 (ja) 磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路
US9741929B2 (en) Method of making a spin-transfer-torque magnetoresistive random access memory (STT-MRAM)
EP2656346B1 (en) Memory array having local source lines
TW201721645A (zh) 自旋霍耳效應磁性隨機存取記憶體位元胞
JP6034862B2 (ja) 対称スイッチングと単一方向プログラミングを備えたスピン−トルク伝達メモリセル構造
JP2004006844A (ja) 磁界シンク層を有する磁気抵抗記憶素子
EP4094256A1 (en) Magnetoresistive devices and methods therefor
KR102466880B1 (ko) 자기 메모리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161028

R150 Certificate of patent or registration of utility model

Ref document number: 6034862

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250