CN112445457A - 概率随机数发生器和生成含概率随机位的数据位流的方法 - Google Patents

概率随机数发生器和生成含概率随机位的数据位流的方法 Download PDF

Info

Publication number
CN112445457A
CN112445457A CN202010895201.8A CN202010895201A CN112445457A CN 112445457 A CN112445457 A CN 112445457A CN 202010895201 A CN202010895201 A CN 202010895201A CN 112445457 A CN112445457 A CN 112445457A
Authority
CN
China
Prior art keywords
data state
predetermined current
current pulse
magnetic tunnel
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010895201.8A
Other languages
English (en)
Other versions
CN112445457B (zh
Inventor
宋明远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112445457A publication Critical patent/CN112445457A/zh
Application granted granted Critical
Publication of CN112445457B publication Critical patent/CN112445457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例涉及概率随机数发生器。概率随机数发生器包括：存储器单元，包括磁隧道结(MTJ)；以及存取晶体管，耦合至该存储器单元的MTJ。可变电流源耦合至存取晶体管，并且配置为分别向MTJ提供多个预定电流脉冲波形，以从MTJ分别生成包括多个概率随机位的位流。预定电流脉冲波形具有与MTJ的不同切换概率对应的不同电流幅度和/或脉冲宽度。本发明的实施例还涉及生成含概率随机位的数据位流的方法。

Description

概率随机数发生器和生成含概率随机位的数据位流的方法
技术领域
本发明的实施例涉及概率随机数发生器和生成含概率随机位的数据位流的方法。
背景技术
本发明总体上涉及用于独立存储器芯片中以及集成到逻辑芯片上的存储器阵列的易失性和非易失性存储器。更具体地，本发明涉及用于集成电路的磁存储器器件，该磁存储器器件根据磁隧道结(MTJ)器件内的磁性膜层中的磁矩的方向存储信息。这种存储器最通常称为磁阻随机存取存储器或MRAM。
发明内容
本发明的实施例提供了一种概率随机数发生器，包括：存储器单元，包括磁隧道结(MTJ)；以及可变电流源，耦合至所述磁隧道结，所述可变电流源配置为分别在多个时隙中分别向所述磁隧道结提供多个预定电流脉冲波形，以分别生成包括多个概率随机位的位流，其中，预定电流脉冲波形具有与所述磁隧道结的不同切换概率对应的不同电流幅度和/或脉冲宽度。
本发明的另一实施例提供了一种生成包括概率随机位的数据的位流的方法，包括：提供处于第一数据状态的磁隧道结(MTJ)；以及从多个预定电流脉冲波形中选择第一预定电流脉冲波形，并且当所述磁隧道结处于所述第一数据状态时将所述第一预定电流脉冲波形施加至所述磁隧道结；其中，所述预定电流脉冲波形具有与所述磁隧道结从所述第一数据状态切换至第二数据状态的不同切换概率对应的不同电流幅度和/或脉冲宽度。
本发明的又一实施例提供了一种概率随机数发生器，包括：存储器单元，包括可变电阻器，所述可变电阻器配置为在与第一电阻对应的第一稳定数据状态和与第二电阻对应的第二稳定数据状态之间切换，所述第二电阻不同于所述第一电阻；可变电流源，其耦合至所述可变电阻器并且配置为提供多个预定电流脉冲波形；以及控制器，配置为通过在第一时隙期间向所述可变电阻器施加所述多个预定电流脉冲波形中的第一预定电流脉冲波形来将所述第一稳定数据状态写入至所述存储器单元，通过在第二时隙期间向所述存储器单元施加所述多个预定电流脉冲波形中的第二预定电流脉冲波形来将所述第二稳定数据状态写入至所述可变电阻器，以及通过在第三时隙期间将所述多个预定电流脉冲波形中的第三预定电流脉冲波形施加至所述可变电阻器来将概率随机数据状态写入至所述可变电阻器。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A示出了磁隧道结(MTJ)的一些实施例。
图1B示出了用于磁隧道结(MTJ)的平行和反平行状态之间的能量跃迁的一些实施例。
图2示出了包括MTJ存储器单元的概率随机数发生器的一些实施例。
图3示出了根据一些实施例的示出电流对概率切换百分比的图。
图4示出了多个预定电流脉冲波形和MTJ切换概率的图表。
图5示出了包括MTJ存储器单元的概率随机数发生器的一些实施例。
图6示出了MRAM器件的截面图的一些实施例。
图7示出了与图6一致的MRAM器件的顶视图的一些实施例。
图8示出了根据一些实施例的生成位流的方法。
具体实施方式
本发明提供了许多用于实现本发明的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对术语旨可以同样地作相应地解释。
如图1A所示，磁隧道结(MTJ)100包括第一铁磁膜102和第二铁磁膜104，该第一铁磁膜102和第二铁磁膜104由薄的非磁性阻挡层106(通常是量子机械隧道阻挡层)分隔开。第一铁磁膜102(以下称为“参考层”)具有固定的磁化方向mr，而第二铁磁膜104(以下称为“自由层”)具有可变的磁化方向mf。如图1B所示，如果参考层102的磁化方向mr与自由层104的磁化方向mf对准，使得磁化方向mr和mf处于平行(P)方向(参见108)，则电子将相对更容易地隧穿阻挡层106，意味着MTJ 100处于低电阻状态。相反，如果参考层102的磁化方向mr与自由层104的磁化方向mf反平行，使得mr和mf处于反平行(AP)方向(参见110)，则电子将更难以隧穿阻挡层106，意味着MTJ 100处于高电阻状态。因此，通过切换自由层104的磁化方向mf，可以在电阻的这两个稳定的数据状态之间切换MTJ100。能垒Eb将这两个稳定的数据状态彼此分隔开。
通过向MTJ 100提供各种电流脉冲波形来实现MTJ 100中的状态切换(从AP到P或从P到AP)。例如，当电子向上流过参考层102，然后流过阻挡层106，然后流过自由层104时，可以将自由层104的磁化方向从指向下方切换为指向上方。然而，在实际应用中，随着电流脉冲波形的幅度和/或脉冲宽度变小/变快，这种切换存在概率成分。例如，对于具有相对较大的电流幅度和相对较长的脉冲宽度的写入电流脉冲，可以针对基本上100％的写入操作切换自由层104的状态；而对于具有相对较小的电流幅度和相对较小的脉冲宽度的写入电流脉冲，可以针对基本上为0％的写入操作切换自由层的磁化方向。这表明具有中间电流幅度和中间脉冲宽度的写入电流脉冲导致自由层104的磁化方向mf不太确定(因此，对于这种中间幅度和中间脉冲宽度，写入至单元的数据状态有些不确定)。
本发明利用这一优势来提供一种MTJ存储器单元，该MTJ存储器单元在其输出处传递一个或多个概率随机位。更具体地，提供给MTJ单元的电流电平被选择为多个预定电流脉冲波形中的一个，其中每个预定电流脉冲波形对应于MTJ的不同切换概率。当这些预定电流脉冲波形用于随时间对MTJ进行各种写入操作时，MTJ输出不同的数据状态，每个数据状态都是随机值，该随机值遵循对应于用于执行写入操作的预定电流脉冲波形的切换概率。
图2示出了包括MTJ存储器单元202的概率随机数发生器200的一些实施例。MTJ存储器单元202包括磁隧道结(MTJ)100和存取晶体管206，诸如金属氧化物半导体场效应晶体管(MOSFET)。MTJ 100包括参考层102和自由层104，其中诸如非铁磁隧道阻挡层的阻挡层106将铁磁参考层102与自由层104分隔开，诸如先前关于图1A至图1B所描述的。可变电流源214耦合至存取晶体管206，并且配置为通过存取晶体管206及时向MTJ 100分别提供多个预定电流脉冲波形in(tn)。当在多个相应的时隙上施加至MTJ 100时，预定电流脉冲波形在MTJ100的输出216处生成位流。该位流分别包括多个概率随机位prbn(tn)，其中每个概率随机位由给定时隙的预定电流脉冲波形生成。预定电流脉冲波形in(tn)具有与MTJ的不同切换概率对应的不同电流幅度和/或脉冲宽度。
例如，图3至图4示出了一个示例，其中可变电流源214配置为产生七个(n＝7)不同的预定电流脉冲波形(i1、i2、i3、i4、i5、i6、i7)。在图3中，每个预定电流脉冲波形具有由垂直线表示的电流幅度，并且在该示例中，每个预定电流脉冲波形被施加彼此相同的持续时间(脉冲宽度)。例如，第一预定电流脉冲波形i1具有21.3安培(A)的固定电流幅度，并且每个预定电流脉冲波形可以具有在10微秒至10纳秒范围内的脉冲宽度。每个预定电流脉冲波形为MTJ提供从第一稳定数据状态(例如，逻辑“0”)切换至第二稳定数据状态(例如，逻辑“1”)的不同切换概率。MTJ的切换概率在图3中绘制为切换概率曲线302。因此，此示例中的电流脉冲具有不同的电流幅度，并且当施加至MTJ时，电流脉冲具有不同的切换概率以切换单元的数据状态，如切换概率曲线302所限定的。例如，当将第一预定电流脉冲波形i1(例如21.3A)施加至MTJ 100时，该单元具有1.03％的切换可能性，但是当将第四预定电流脉冲波形i4(例如31.95A)施加至MTJ时，该单元具有71.10％的切换可能性。
在一些实施例中，存储器单元的MTJ的切换概率由以下表达式定义：
Figure BDA0002658225800000051
其中Psw是MTJ从一种数据状态切换至另一种数据状态的概率，t是施加电流脉冲的时间，t0是MTJ文件的自由层从中间状态弛豫到任一稳定数据状态的固定弛豫时间，Eb是稳定数据状态之间的能带隙，Kb是玻尔兹曼常数(例如1.38064852×10-23m2kgs-2K-1)，T是温度，Ic是施加的预定电流脉冲波形的幅度，并且Ic0是所谓的“临界电流”，它是切换MTJ的数据状态通常需要的固定电流值。
如图4所示，第一电流脉冲波形i1对应于MTJ从第一数据状态(例如AP状态)切换至第二数据状态(例如P状态)的可能性为1.03％，并且因此也对应于将MTJ保持其当前状态(例如，保持在AP状态)的可能性为98.97％。第二电流脉冲波形i2对应于MTJ从第一数据状态(例如，AP状态)切换至第二数据状态(例如，P状态)的可能性为6.28％，因此也对应于将MTJ保持其当前状态(例如，保持在AP状态)的可能性为93.72％。第三电流脉冲波形i3对应于MTJ从第一数据状态(例如，AP状态)切换至第二数据状态(例如，P状态)的可能性为28.33％，因此也对应于将MTJ保持其当前状态(例如，保持在AP状态)的可能性为81.67％。第四电流脉冲波形i4对应于MTJ从第一数据状态(例如，AP状态)切换至第二数据状态(例如，P状态)的可能性为71.10％，因此也对应于将MTJ保持其当前状态(例如，保持在AP状态)的可能性为28.90％。第五电流脉冲波形i5对应于MTJ从第一数据状态(例如，AP状态)切换至第二数据状态(例如，P状态)的可能性为95.95％，因此也对应于将MTJ保持其当前状态(例如，保持在AP状态)的可能性为4.05％。第六电流脉冲波形i6对应于MTJ从第一数据状态(例如，AP状态)切换至第二数据状态(例如，P状态)的可能性为99.84％，因此也对应于将MTJ保持其当前状态(例如，保持在AP状态)的可能性为0.16％。第七电流脉冲波形i7对应于MTJ从第一数据状态(例如AP状态)切换至第二数据状态(例如P状态)的可能性为99.99％，因此对应于将MTJ保持其当前状态(例如，保持在AP状态)的可能性为0.01％。图3至图4的这些电流脉冲波形仅是非限制性示例，并且在其他实施例中可以使用其他电流脉冲波形。例如，在一些示例中，多个电流脉冲波形可以使MTJ以10％到90％之间的概率从第一数据状态切换至第二数据状态，而在其他示例中，多个电流脉冲波形可以使MTJ以5％至95％的概率从第一数据状态切换至第二数据状态。
因此，再次参考图2，在第一时隙(t1)期间，可变电流源214可以向MTJ 100施加第一预定电流形状i1(t1)(例如21.3A)，从而使MTJ 100输出第一概率随机位prb1(t1)(例如，1.03％的位切换至AP状态，98.97％的位保持在P状态未切换)。第一个概率随机位是“随机”，这意味着，如果将预定电流形状多次施加至MTJ，然后读取MTJ，则在每次施加第一预定电流形状时，由于无法预测的MTJ的状态变化，从MTJ读取的结果概率随机位将发生变化。因此，即使每次都施加相同的第一预定电流形状，第一概率数据状态也是“随机”，这意味着有时从MTJ读取的第一概率随机位将为“1”，而有时从MTJ读取的第一概率随机位将为“0”。第一概率数据状态也为“概率”，这意味着其对于每个预定电流形状的随机性遵循结果状态是“1”还是“0”的加权分布，并且该加权分布基于第一预定电流形状的幅度和/或脉冲宽度。
类似地，在第二时隙(t2)期间，可变电流源214可以向MTJ 100施加第二预定电流形状i2(t2)(例如24.85A)，从而使MTJ输出第二概率随机位prb2(t2)。在图2至图3的示例中，第二预定电流形状i2(t2)具有6.28％的可能性切换MTJ的数据状态，以及93.72％的可能性保持MTJ的数据状态不变。
在第三时隙(t3)期间，可变电流源214可以将第三预定电流形状i3(t3)(例如28.4A)施加至MTJ 100，从而使MTJ输出第三概率随机位prb3(t3)。在图2至图3的示例中，第三概率随机位具有28.33％的可能性切换MTJ的数据状态，以及71.67％的可能性保持MTJ的数据状态不变。
在第四时隙(t4)期间，可变电流源214可以向MTJ 100施加第四预定电流形状i4(t4)(例如31.95A)，从而使MTJ输出第四概率随机位prb4(t4)。在图2至图3的示例中，第四预定电流形状i4(t4)具有71.10％的可能性切换MTJ的数据状态，以及29.9％的可能性保持MTJ的数据状态不变。第五时隙(t5)、第六时隙(t6)和第七时隙(t7)利用相应的预定电流脉冲波形(分别为i5、i6、i7)，并且引起相应的概率随机位(prb5(t5)、prb6(t6)、prb7(t7))。
控制器208可以及时地调制由可变电流源214提供的电流，以在输出216上产生概率随机位的位流，其中每个位和/或位流作为整体的位遵循在“0”状态和“1”状态之间的预定权重。这样的位流可以用于建模、加密和/或其他应用。
此外，可以将多个预定电流脉冲波形相继施加至MTJ，以提供其最终概率为“1”或“0”的位基于施加至MTJ的每个预定电流脉冲波形的概率。例如，考虑第一种情况，其中已知MTJ最初处于“0”状态。当第三预定电流脉冲波形i3被施加至MTJ状态时，MTJ具有翻转到“1”状态的28.33％的可能性。然而，如果未读取MTJ，而是将另一个第三预定电流脉冲波形i3施加至MTJ状态，则MTJ现在具有28.33％+28.33％*28.33％的可能性(即36.36％的可能性)切换至“1”状态。这是因为第一次施加第三预定电流脉冲波形i3提供28.33％的翻转单元的可能性，而第二次施加第三预定电流脉冲波形i3增加了较小的MTJ将翻转的附加概率(即28.33％*28.33％的可能性＝8.026％的可能性)。因此，通过及时地将相继的预定电流脉冲波形施加至MTJ，除了图4所示的那些以外，还可以生成附加概率。因为这种方法允许以较小的一组预定电流幅度来生成更大的概率，所以这在需要更简单的硬件(例如，具有更少晶体管的更小的占位面积的硬件)的情况下是有利的。作为另一示例，考虑第二种情况，其中已知MTJ最初处于“0”状态。尽管图4没有示出提供50％MTJ切换概率的预定电流脉冲波形，但应注意，如果将i3和i4的两个相继的预定电流脉冲波形施加至MTJ，而在它们之间没有出现读取，则MTJ翻转的结果概率接近50％。更具体地说，i3翻转单元的概率为28.33％，然后当施加i4时，单元翻转的总概率再增加28.33％*71.10％(即，增加20.11％)，使得MTJ翻转的总概率为48.44％(即28.33％+20.11％)。再次，这可以允许预定电流脉冲波形的小子集传递位流，这表现出广泛的概率随机值。
尽管图上面已经针对其中n＝7个预定电流脉冲波形的示例描述了图2至图4，应当理解，通常n可以是任何正整数。另外，应当理解，尽管所示的n＝7个预定电流脉冲波形用于生成概率随机位，但是对于传统的读取和写入操作，可以生成附加的电流脉冲波形。与用于生成概率随机位的电流脉冲波形相比，传统的写入操作利用第一写入电流脉冲波形以至少99.99％的概率将MTJ从第一数据状态切换至第二数据状态；并且利用第二写入电流脉冲波形以至少99.99％的概率将MTJ从第二数据状态切换至第一数据状态。因此，可变电流源可以生成第一写入电流脉冲波形以将MTJ从第一数据状态最终切换至第二数据状态，生成第二写入电流脉冲波形以将MTJ从第二数据状态最终切换至第一数据状态状态，以及生成及时在MTJ的输出处提供概率随机位的多个电流脉冲波形。
此外，尽管主要关于MTJ描述了本发明，但是在其他实施例中，包括可变电阻器的其他类型的电阻式存储器单元(诸如铁电存储器、电阻式随机存取存储器(RRAM)和/或相变存储器等)预期落入本发明的范围内。
图5示出了包括MTJ存储器单元202的概率随机数发生器200的更详细的示例。在该示例中，可变电流源214包括彼此并联设置的多个电流路径502a-502e。分别在多个电流路径502a-502e上分别布置多个MTJ 100a-100e和多个晶体管206a-206e。每个电流路径包括在该电流路径上串联布置的相应的晶体管和相应的MTJ。
控制器508配置为在控制线510上将多位数字代码写入至多个MTJ 100a-100e，其中，多位数字代码的值从多个预定电流脉冲波形中选择施加至MTJ 202的预定电流脉冲波形，以引起概率随机位的生成。例如，在图5的实施例中，有五个电流路径和五个相应的MTJ。可变电流源214的输入电流端子512耦合至多个电流路径中的每个，使得多个电流路径502a-502e从输入电流端子512分支出来。输出电流端子514耦合至多个当前路径的第一子集516；并且接地端子518耦合至多个电流路径的第二子集520。MTJ单元202的存取晶体管206包括第一源极/漏极区域、第二源极/漏极区域以及设置在第一和第二源极/漏极区域之间的栅极。存取晶体管的第一源极/漏极区域耦合至MTJ 100，并且存取晶体管的第二源极/漏极区域耦合至输出电流端子514。
在操作期间，每个MTJ 100a-100e可以处于两个电阻状态中的一个：高电阻状态(例如，反平行状态)，可以通过写入第一数据状态(例如，逻辑“1”)到该MTJ引起；或低电阻状态(例如，平行状态)，可以通过将第二数据状态(例如，逻辑“0”)写入该MTJ引起。因此，写入至这些MTJ 100a-100e的“0”和/或“1”具有足够大的电流(例如，大于200μA)以基本上以100％的概率翻转MTJ的状态，并且提供给多个MTJ 100a-100e的多位数字代码设置提供给MTJ存储器单元202的预定电流脉冲波形。由于MTJ的各种电阻，当电流脉冲i被施加至输入端子512时；电流脉冲的第一部分被引导通过电流路径的第一子集516，并且电流脉冲的第二部分通过多个电流路径的第二子集520被转移到接地。电流脉冲的第一部分大于电流脉冲的第二部分(反之亦然)的程度基于电流路径的第一子集516和电流路径的第二子集520中的MTJ 100a-100e的相对电阻。
因此，例如，在第一时隙中在控制线510上写入“11001”的第一多位数字代码将使第一MTJ 100a处于高电阻数据状态，使第二MTJ 100b处于高电阻数据状态，使第三MTJ100c处于低电阻数据状态，使第四MTJ 100d处于低电阻数据状态，并且使第五MTJ 100e处于高电阻数据状态。由于MTJ的电阻，当电流脉冲i被施加至输入端子512时，该第一多位数字代码向MTJ单元202提供第一预定电流脉冲i1，该第一预定电流脉冲i1具有切换MTJ单元的第一概率。因此，对于第一时隙，MTJ单元202存储第一概率随机位。
在第二时隙中写入第二多位数字代码“00011”将使第一MTJ 100a处于低电阻数据状态，使第二MTJ 100b处于低电阻数据状态，使第三MTJ 100c处于低电阻数据状态，使第四MTJ 100d处于高电阻数据状态，并且使第五MTJ 100e处于高电阻数据状态。由于MTJ的电阻，该第二多位数字代码向MTJ单元202提供第二预定电流脉冲i2，该第二预定电流脉冲i2具有切换MTJ单元的第二概率。在该示例中，第二概率可以大于第一概率，使得对于第二时隙，MTJ单元202存储第二概率随机位，该第二概率随机位比第一多位数字代码更可能切换MTJ单元。
在第三时隙中写入第三多位数字代码“11100”将使第一MTJ 100a处于高阻数据状态，使第二MTJ 100b处于高阻数据状态，使第三MTJ 100c处于高电阻数据状态，使第四MTJ100d处于低电阻数据状态，并且使第五MTJ 100e处于低电阻数据在状态。由于MTJ的电阻，该第三多位数字代码向MTJ单元202提供第三预定电流脉冲，该第三预定电流脉冲具有切换MTJ单元的第三概率。在该示例中，第三概率可以小于第一概率，使得对于第三时隙，MTJ单元202存储第三概率随机位，该第三概率随机位比第一多位数字码更不可能切换MTJ单元。通过在每次写入操作之后读取MTJ单元202，形成了由多个概率随机位组成的位流。
图7示出了MRAM集成电路600的一些实施例的截面图，该MRAM集成电路600包括设置在集成电路600的互连结构604中的铁磁存储器堆叠件300a、300b。集成电路600包括衬底606。衬底606可以是例如体衬底(例如，体硅衬底)或绝缘体上硅(SOI)衬底。所示的实施例描绘一个或多个浅沟槽隔离(STI)区域608，STI区域608可以包括衬底606内的电介质填充沟槽。
两条字线(WL)晶体管610、612设置在STI区域608之间。字线晶体管610、612分别包括字线栅电极614、616；字线栅极电介质618、620；字线侧壁间隔件622；以及源极/漏极区域624。源极/漏极区域624设置在字线栅电极614、616和STI区608之间的衬底606内，并且被掺杂为具有与栅极电介质618、620下方的沟道区域的第二导电类型相反的第一导电类型。字线栅电极614、616可以是例如掺杂的多晶硅或金属，诸如铝、铜或它们的组合。字线栅极电介质618、620可以是例如氧化物(诸如二氧化硅)或高k介电材料。字线侧壁间隔件622可以由例如氮化硅(例如，Si3N4)制成。
互连结构604布置在衬底606上方，并且将器件(例如，晶体管610、612)彼此耦合。互连结构604包括以交替的方式彼此层叠的多个IMD层626、628、630和多个金属化层632、634、636。IMD层626、628、630可以由例如低k电介质(诸如未掺杂的硅酸盐玻璃)或氧化物(诸如二氧化硅)或极低k介电层制成。金属化层632、634、636包括金属线638、640、642，它们形成在沟槽内，并且可以由诸如铜或铝的金属制成。接触件644从底部金属化层632延伸到源极/漏极区域624和/或栅电极614、616；并且通孔646在金属化层632、634、636之间延伸。接触件644和通孔646延伸穿过介电保护层650、652(其可以由介电材料制成并且可以在制造期间用作蚀刻停止层)。介电保护层650、652可以由例如SiC的极低k介电材料制成。接触件644和通孔646可以由诸如铜或钨的金属制成。
MRAM铁磁存储器堆叠件300a、300b配置为存储相应的数据状态，并且布置在相邻金属层之间的互连结构604内。MRAM铁磁存储器堆叠件300a包括由导电材料制成的底部电极654和顶部电极656。在一些实施例中，底部电极654可以包括例如钽(Ta)、氮化钽(TaN)或钌(Ru)；并且顶部电极656可以包括例如钽(Ta)、氮化钽(TaN)或钌(Ru)。取决于实施方式，底部电极654和顶部电极656可以是相同的材料或不同的材料。
MRAM铁磁存储器堆叠件300a、300b的每个还包括：设置在底部电极654上方的参考层102；以及设置在参考层102上方并且通过阻挡层106与参考层102分隔开的自由层104。参考层102是具有“固定”的磁化方向的铁磁层。作为示例，参考层102的磁化方向可以是“向上”，即垂直于参考层102的指向顶部电极136的平面，但是在其他实施例中也可以是“平面内”，即参考层102的平面内。在某些情况下可以表现为薄介电层或非磁性金属层的阻挡层106将参考层102与自由层104分隔开。阻挡层106可以是足够薄的隧道阻挡件，以允许电流在参考层102和自由层104之间进行量子机械隧穿。在一些实施例中，阻挡层106可以包括非晶阻挡件(诸如氧化铝(AlOx)或氧化钛(TiOx))或晶体阻挡层(诸如氧化镁(MgO)或尖晶石(例如MgAl2O4))。自由层104和参考层102可以包括铁、钴、镍、铁钴、镍钴、钴铁硼、硼化铁、铁铂、铁钯等。作为示例，自由层104和参考层102可以分别包括钴铁硼(CoFeB)层。自由层104能够在两个磁化状态中的一个之间改变其磁化方向，这两个磁化状态对应于存储在MTJ中的二进制数据状态。例如，在第一状态下，自由层104可具有“向上”磁化方向，其中，自由层104的磁化方向与参考层102的磁化方向平行对准，从而为MTJ堆叠件提供相对较低的电阻。在第二状态下，自由层104可以具有与参考层102的磁化方向对准并且反平行的“向下”磁化方向，从而为MTJ堆叠件提供相对较高的电阻。
在一些实施例中，自由层104可以包括磁性金属，诸如铁、镍、钴、硼及其合金，例如，诸如CoFeB铁磁自由层。
另外，在一些实施例中，合成反铁磁(SyAF)层109设置在参考层102下方或参考层102的与自由层104相对的一侧处。SyAF层109由具有受约束或“固定”磁化方向的铁磁材料制成。在一些情况下，可以通过在制造整个芯片之后初始化暴露于高磁场来实现“固定”磁化方向。
图7示出了如图6至图7所示的剖切线所示的图6的集成电路600的顶视图的一些实施例。可以看出，在一些实施例中，当从上方观察时，铁磁存储器堆叠件300a、300b可以具有正方形形状。然而，在其他实施例中，例如，由于许多蚀刻工艺的实用性，所示出的正方形的角部可以变圆，导致MRAM铁磁存储器堆叠件300a、300b具有带有圆角的正方形或具有圆形的形状。MRAM铁磁存储器堆叠件300a、300b分别布置在金属线640上方，并且具有顶部电极656，顶部电极656分别与金属线642直接电连接，在一些实施例中在它们之间没有通孔或接触件。在其他实施例中，通孔或接触件将顶部电极656耦合至金属线642。
图8示出了根据一些实施例的生成位流的方法800。尽管图8被描述为一系列动作，但是应当理解，这些动作不是限制性的，因为在其他实施例中可以改变动作的顺序，并且所公开的方法不受本文所公开的结构的限制。在其他实施例中，可以整体或部分省略示出和/或描述的一些动作。
在802中，提供处于第一数据状态的MTJ。
在804中，从多个预定电流脉冲波形中选择第一预定电流脉冲波形，并且当MTJ处于第一数据状态时，将第一预定电流脉冲波形施加至MTJ。预定电流脉冲波形具有与将MTJ从第一数据状态切换至第二数据状态的不同切换概率对应的不同电流幅度和/或脉冲宽度。在一些实施例中，第一预定电流脉冲配置为以5％和95％之间的第一切换概率将MTJ从第一数据状态切换至第二数据状态。因此，第一预定电流脉冲波形可以提供来自MTJ的第一概率随机位，其中第一概率随机位具有直到读取之前仍不太确定的第一数据状态。
在806中，将多个预定电流脉冲波形的第二预定电流脉冲施加至MTJ，以将第二数据状态写入至MTJ。第二预定电流脉冲具有第二电流幅度和第二脉冲宽度，并且配置为以至少99.99％的概率将MTJ从第一数据状态切换至第二数据状态。因此，第二预定电流脉冲波形可以提供来自MTJ的基本确定的第二数据状态，例如逻辑“1”状态。
在808中，将多个预定电流脉冲波形的第三预定电流脉冲施加至MTJ。第三预定电流脉冲具有第三电流幅度和第三脉冲宽度，并且配置为以至少99.99％的概率将MTJ从第二数据状态切换至第一数据状态。因此，第三预定电流脉冲波形可以提供来自MTJ的基本确定的第三数据状态，例如逻辑“0”状态。
在810中，将多个预定电流脉冲波形中的第四预定电流脉冲波形施加至MTJ。第四预定电流脉冲波形具有与第一预定电流幅度和/或第一脉冲宽度不同的第四电流幅度和/或第四脉冲宽度。在一些实施例中，第四预定电流脉冲配置为以5％和95％之间的第一切换概率将MTJ从第一数据状态切换至第二数据状态。因此，第四预定电流脉冲波形可以提供来自MTJ的第二概率随机位，其中第二概率随机位具有直到读取之前仍不太确定的第四数据状态。
一些实施例涉及概率随机数发生器。概率随机数发生器包括存储器单元，该存储器单元包括磁隧道结(MTJ)。可变电流源耦合至MTJ。可变电流源配置为分别在多个时隙中分别向MTJ提供多个预定电流脉冲波形，以分别生成包括多个概率随机位的位流。预定电流脉冲波形具有与MTJ的不同切换概率对应的不同电流幅度和/或脉冲宽度。
在上述概率随机数发生器中，其中，所述多个预定电流脉冲波形包括与所述磁隧道结的至少三个不同的相应切换概率对应的至少三个不同的预定电流脉冲波形。
在上述概率随机数发生器中，还包括：控制器，配置为根据概率随机值从所述多个预定电流脉冲波形中选择预定电流脉冲波形，以使所述磁隧道结从第一数据状态切换至第二数据状态，对于所述磁隧道结从所述第一数据状态切换至所述第二数据状态，所述概率随机值在10％和90％之间。
在上述概率随机数发生器中，还包括：控制器，配置为根据概率随机值从所述多个预定电流脉冲波形中选择预定电流脉冲波形，以使所述磁隧道结从第一数据状态切换至第二数据状态，对于所述磁隧道结从所述第一数据状态切换至所述第二数据状态，所述概率随机值在10％和90％之间，其中，第一预定电流脉冲波形具有与所述磁隧道结从所述第一数据状态切换至所述第二数据状态的第一切换概率对应的第一幅度和/或第一脉冲宽度，并且其中，第二预定电流脉冲波形具有与所述磁隧道结从所述第一数据状态切换至所述第二数据状态的第二切换概率对应的第二幅度和/或第二脉冲宽度，所述第二切换概率与所述第一切换概率不同。
在上述概率随机数发生器中，还包括：控制器，配置为根据概率随机值从所述多个预定电流脉冲波形中选择预定电流脉冲波形，以使所述磁隧道结从第一数据状态切换至第二数据状态，对于所述磁隧道结从所述第一数据状态切换至所述第二数据状态，所述概率随机值在10％和90％之间，其中，第一预定电流脉冲波形具有与所述磁隧道结从所述第一数据状态切换至所述第二数据状态的第一切换概率对应的第一幅度和/或第一脉冲宽度，并且其中，第二预定电流脉冲波形具有与所述磁隧道结从所述第一数据状态切换至所述第二数据状态的第二切换概率对应的第二幅度和/或第二脉冲宽度，所述第二切换概率与所述第一切换概率不同，所述第一幅度和/或所述第一脉冲宽度小于所述第二幅度和/或所述第二脉冲宽度，并且所述第一切换概率小于所述第二切换概率。
在上述概率随机数发生器中，还包括：控制器，配置为根据概率随机值从所述多个预定电流脉冲波形中选择预定电流脉冲波形，以使所述磁隧道结从第一数据状态切换至第二数据状态，对于所述磁隧道结从所述第一数据状态切换至所述第二数据状态，所述概率随机值在10％和90％之间，其中，第一预定电流脉冲波形具有与所述磁隧道结从所述第一数据状态切换至所述第二数据状态的第一切换概率对应的第一幅度和/或第一脉冲宽度，并且其中，第二预定电流脉冲波形具有与所述磁隧道结从所述第一数据状态切换至所述第二数据状态的第二切换概率对应的第二幅度和/或第二脉冲宽度，所述第二切换概率与所述第一切换概率不同，所述第一切换概率在10％至90％之间，并且其中，所述第二切换概率也在10％至90％之间，但是不同于所述第一切换概率。
在上述概率随机数发生器中，还包括：控制器，配置为根据概率随机值从所述多个预定电流脉冲波形中选择预定电流脉冲波形，以使所述磁隧道结从第一数据状态切换至第二数据状态，对于所述磁隧道结从所述第一数据状态切换至所述第二数据状态，所述概率随机值在10％和90％之间，其中，第一预定电流脉冲波形具有与所述磁隧道结从所述第一数据状态切换至所述第二数据状态的第一切换概率对应的第一幅度和/或第一脉冲宽度，并且其中，第二预定电流脉冲波形具有与所述磁隧道结从所述第一数据状态切换至所述第二数据状态的第二切换概率对应的第二幅度和/或第二脉冲宽度，所述第二切换概率与所述第一切换概率不同，其中，所述多个预定电流脉冲波形中的第三预定电流脉冲具有第三电流幅度和第三脉冲宽度，所述第三电流幅度和所述第三脉冲宽度配置为以至少99.99％的概率将所述磁隧道结从所述第一数据状态切换至所述第二数据状态；并且其中，所述多个预定电流脉冲波形中的第四预定电流脉冲具有第四电流幅度和第四脉冲宽度，所述第四电流幅度和所述第四脉冲宽度配置为以至少99.99％的概率将所述磁隧道结从所述第二数据状态切换至所述第一数据状态。
在上述概率随机数发生器中，其中，所述可变电流源包括：多个电流路径，彼此并联设置；多个磁隧道结，分别在所述多个电流路径上；以及多个晶体管，分别布置在所述多个电流路径上，其中，每个电流路径包括在所述电流路径上串联布置的相应的晶体管和相应的磁隧道结。
在上述概率随机数发生器中，其中，所述可变电流源包括：多个电流路径，彼此并联设置；多个磁隧道结，分别在所述多个电流路径上；以及多个晶体管，分别布置在所述多个电流路径上，其中，每个电流路径包括在所述电流路径上串联布置的相应的晶体管和相应的磁隧道结，还包括：控制器，配置为将多位数字代码写入至所述多个磁隧道结，其中，所述多位数字代码的值从所述多个预定电流脉冲波形中选择施加至所述磁隧道结的预定电流脉冲波形，以引起概率随机位的生成。
在上述概率随机数发生器中，其中，所述可变电流源包括：多个电流路径，彼此并联设置；多个磁隧道结，分别在所述多个电流路径上；以及多个晶体管，分别布置在所述多个电流路径上，其中，每个电流路径包括在所述电流路径上串联布置的相应的晶体管和相应的磁隧道结，其中，所述可变电流源还包括：输入电流端子，耦合至所述多个电流路径，其中，所述多个电流路径对所述输入电流端子进行分支；输出电流端子，耦合至所述多个电流路径的第一子集；以及接地端子，耦合至所述多个电流路径的第二子集。
在上述概率随机数发生器中，其中，所述可变电流源包括：多个电流路径，彼此并联设置；多个磁隧道结，分别在所述多个电流路径上；以及多个晶体管，分别布置在所述多个电流路径上，其中，每个电流路径包括在所述电流路径上串联布置的相应的晶体管和相应的磁隧道结，其中，所述可变电流源还包括：输入电流端子，耦合至所述多个电流路径，其中，所述多个电流路径对所述输入电流端子进行分支；输出电流端子，耦合至所述多个电流路径的第一子集；以及接地端子，耦合至所述多个电流路径的第二子集，还包括：存取晶体管，耦合在所述磁隧道结和所述输出电流端子之间，所述存取晶体管包括第一源极/漏极区域、第二源极/漏极区域以及设置在所述第一源极/漏极区域和所述第二源极/漏极区域之间的栅极，所述存取晶体管的所述第一源极/漏极区域耦合至所述磁隧道结，并且所述存取晶体管的所述第二源极/漏极区域耦合至所述输出电流端子。
在上述概率随机数发生器中，其中，所述磁隧道结包括：铁磁自由层；非磁性阻挡层，位于所述铁磁自由层上面；以及铁磁参考层，位于所述非磁性阻挡层上面。
一些其他实施例涉及生成包括概率随机位的数据的位流的方法。在该方法中，提供了处于第一数据状态的磁隧道结(MTJ)。从多个预定电流脉冲波形中选择第一预定电流脉冲波形，并且当MTJ处于第一数据状态时将第一预定电流脉冲波形施加至MTJ。预定电流脉冲波形具有与将MTJ从第一数据状态切换至第二数据状态的不同切换概率对应的不同电流幅度和/或脉冲宽度。
在上述方法中，其中，所述第一预定电流脉冲波形配置为以5％至95％之间的第一切换概率将所述磁隧道结从所述第一数据状态切换至所述第二数据状态。
在上述方法中，还包括：将所述多个预定电流脉冲波形中的第二预定电流脉冲施加至所述磁隧道结，所述第二预定电流脉冲具有第二电流幅度和第二脉冲宽度，所述第二电流幅度和所述第二脉冲宽度配置为通过以至少99.99％的概率将所述磁隧道结从所述第一数据状态切换至所述第二数据状态。
在上述方法中，还包括：将所述多个预定电流脉冲波形中的第二预定电流脉冲施加至所述磁隧道结，所述第二预定电流脉冲具有第二电流幅度和第二脉冲宽度，所述第二电流幅度和所述第二脉冲宽度配置为通过以至少99.99％的概率将所述磁隧道结从所述第一数据状态切换至所述第二数据状态，还包括：将所述多个预定电流脉冲波形中的第三预定电流脉冲施加至所述磁隧道结，所述第三预定电流脉冲具有第三电流幅度和第三脉冲宽度，所述第三电流幅度和所述第三脉冲宽度配置为通过以至少99.99％的概率将所述磁隧道结从所述第二数据状态切换至所述第一数据状态。
在上述方法中，其中，所述第一预定电流脉冲波形配置为以5％至95％之间的第一切换概率将所述磁隧道结从所述第一数据状态切换至所述第二数据状态，还包括：将所述多个预定电流脉冲波形的第四预定电流脉冲波形施加至所述磁隧道结，其中，所述第四预定电流脉冲波形具有与所述第一预定电流脉冲波形的第一预定电流幅度和/或第一脉冲宽度不同的第四电流幅度和/或第四脉冲宽度。
在上述方法中，其中，所述第一预定电流脉冲波形配置为以5％至95％之间的第一切换概率将所述磁隧道结从所述第一数据状态切换至所述第二数据状态，还包括：将所述多个预定电流脉冲波形的第四预定电流脉冲波形施加至所述磁隧道结，其中，所述第四预定电流脉冲波形具有与所述第一预定电流脉冲波形的第一预定电流幅度和/或第一脉冲宽度不同的第四电流幅度和/或第四脉冲宽度，其中，所述第四预定电流脉冲波形配置为以5％至95％之间的第二切换概率将所述磁隧道结从所述第一数据状态切换至所述第二数据状态，所述第二切换概率不同于第一切换概率。
还有其他实施例涉及概率随机数发生器。概率随机数发生器包括存储器单元，该存储器单元包括可变电阻器，该可变电阻器配置为在对应于第一电阻的第一稳定数据状态和对应于第二电阻的第二稳定数据状态之间切换。第二电阻不同于第一电阻。可变电流源耦合至可变电阻器并且配置为提供多个预定电流脉冲波形。控制器配置为通过在第一时隙期间向可变电阻器施加多个预定电流脉冲波形中的第一电流脉冲波形来将第一稳定数据状态写入至存储器单元，通过在第二时隙期间向存储器单元施加多个预定电流脉冲波形中的第二电流脉冲波形将第二稳定数据状态写入至可变电阻器，以及通过在第三时隙期间将多个预定电流脉冲波形中的第三电流脉冲波形施加至可变电阻器将概率随机数据状态写入至可变电阻器。
在上述概率随机数发生器中，其中，所述第一预定电流脉冲波形配置为以至少99.99％的概率将所述可变电阻器从所述第二稳定数据状态切换至所述第一稳定数据状态；所述第二预定电流脉冲波形配置为以至少99.99％的概率将所述可变电阻器从所述第一稳定数据状态切换至所述第二稳定数据状态；并且所述第三预定电流脉冲波形配置为以5％至95％之间的概率将所述可变电阻从所述第一稳定数据状态切换至所述第二稳定数据状态。
本发明概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置并且不面向远离本发明的精神和范围，并且在不面向远离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种概率随机数发生器，包括：
存储器单元，包括磁隧道结(MTJ)；以及
可变电流源，耦合至所述磁隧道结，所述可变电流源配置为分别在多个时隙中分别向所述磁隧道结提供多个预定电流脉冲波形，以分别生成包括多个概率随机位的位流，其中，预定电流脉冲波形具有与所述磁隧道结的不同切换概率对应的不同电流幅度和/或脉冲宽度。
2.根据权利要求1所述的概率随机数发生器，其中，所述多个预定电流脉冲波形包括与所述磁隧道结的至少三个不同的相应切换概率对应的至少三个不同的预定电流脉冲波形。
3.根据权利要求1所述的概率随机数发生器，还包括：
控制器，配置为根据概率随机值从所述多个预定电流脉冲波形中选择预定电流脉冲波形，以使所述磁隧道结从第一数据状态切换至第二数据状态，对于所述磁隧道结从所述第一数据状态切换至所述第二数据状态，所述概率随机值在10％和90％之间。
4.根据权利要求3所述的概率随机数发生器：
其中，第一预定电流脉冲波形具有与所述磁隧道结从所述第一数据状态切换至所述第二数据状态的第一切换概率对应的第一幅度和/或第一脉冲宽度，并且
其中，第二预定电流脉冲波形具有与所述磁隧道结从所述第一数据状态切换至所述第二数据状态的第二切换概率对应的第二幅度和/或第二脉冲宽度，所述第二切换概率与所述第一切换概率不同。
5.根据权利要求4所述的概率随机数发生器，其中，所述第一幅度和/或所述第一脉冲宽度小于所述第二幅度和/或所述第二脉冲宽度，并且所述第一切换概率小于所述第二切换概率。
6.根据权利要求4所述的概率随机数发生器，其中，所述第一切换概率在10％至90％之间，并且其中，所述第二切换概率也在10％至90％之间，但是不同于所述第一切换概率。
7.根据权利要求4所述的概率随机数发生器：
其中，所述多个预定电流脉冲波形中的第三预定电流脉冲具有第三电流幅度和第三脉冲宽度，所述第三电流幅度和所述第三脉冲宽度配置为以至少99.99％的概率将所述磁隧道结从所述第一数据状态切换至所述第二数据状态；并且
其中，所述多个预定电流脉冲波形中的第四预定电流脉冲具有第四电流幅度和第四脉冲宽度，所述第四电流幅度和所述第四脉冲宽度配置为以至少99.99％的概率将所述磁隧道结从所述第二数据状态切换至所述第一数据状态。
8.根据权利要求1所述的概率随机数发生器，其中，所述可变电流源包括：
多个电流路径，彼此并联设置；
多个磁隧道结，分别在所述多个电流路径上；以及
多个晶体管，分别布置在所述多个电流路径上，其中，每个电流路径包括在所述电流路径上串联布置的相应的晶体管和相应的磁隧道结。
9.一种生成包括概率随机位的数据的位流的方法，包括：
提供处于第一数据状态的磁隧道结(MTJ)；以及
从多个预定电流脉冲波形中选择第一预定电流脉冲波形，并且当所述磁隧道结处于所述第一数据状态时将所述第一预定电流脉冲波形施加至所述磁隧道结；
其中，所述预定电流脉冲波形具有与所述磁隧道结从所述第一数据状态切换至第二数据状态的不同切换概率对应的不同电流幅度和/或脉冲宽度。
10.一种概率随机数发生器，包括：
存储器单元，包括可变电阻器，所述可变电阻器配置为在与第一电阻对应的第一稳定数据状态和与第二电阻对应的第二稳定数据状态之间切换，所述第二电阻不同于所述第一电阻；
可变电流源，其耦合至所述可变电阻器并且配置为提供多个预定电流脉冲波形；以及
控制器，配置为通过在第一时隙期间向所述可变电阻器施加所述多个预定电流脉冲波形中的第一预定电流脉冲波形来将所述第一稳定数据状态写入至所述存储器单元，通过在第二时隙期间向所述存储器单元施加所述多个预定电流脉冲波形中的第二预定电流脉冲波形来将所述第二稳定数据状态写入至所述可变电阻器，以及通过在第三时隙期间将所述多个预定电流脉冲波形中的第三预定电流脉冲波形施加至所述可变电阻器来将概率随机数据状态写入至所述可变电阻器。
CN202010895201.8A 2019-08-30 2020-08-31 概率随机数发生器和生成含概率随机位的数据位流的方法 Active CN112445457B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962894396P 2019-08-30 2019-08-30
US62/894,396 2019-08-30
US16/933,132 2020-07-20
US16/933,132 US11521664B2 (en) 2019-08-30 2020-07-20 Memory device with tunable probabilistic state

Publications (2)

Publication Number Publication Date
CN112445457A true CN112445457A (zh) 2021-03-05
CN112445457B CN112445457B (zh) 2024-03-08

Family

ID=74680456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010895201.8A Active CN112445457B (zh) 2019-08-30 2020-08-31 概率随机数发生器和生成含概率随机位的数据位流的方法

Country Status (3)

Country Link
US (1) US11521664B2 (zh)
KR (1) KR102426892B1 (zh)
CN (1) CN112445457B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114297128A (zh) * 2022-03-08 2022-04-08 北京航空航天大学 一种概率计算器件及随机数据生成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102476478B1 (ko) * 2021-04-01 2022-12-12 한국과학기술연구원 출력 전압/전류 적응형 기준 전압/전류를 갖는 확률론적 비트 소자

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747060A (zh) * 2004-08-12 2006-03-15 三星电子株式会社 操作自旋注入操作磁随机存取存储器件的方法及相关器件
US20100109660A1 (en) * 2008-10-30 2010-05-06 Seagate Technology Llc Tunable Random Bit Generator with Magnetic Tunnel Junction
CN102073476A (zh) * 2009-11-24 2011-05-25 索尼公司 随机数生成装置、随机数生成方法以及安全芯片
US20140108478A1 (en) * 2012-10-15 2014-04-17 Qualcomm Incorporated Magnetic tunnel junction based random number generator
CN203573660U (zh) * 2012-03-25 2014-04-30 英特尔公司 存储系统
CN107995976A (zh) * 2015-06-17 2018-05-04 英特尔公司 随机数发生器
CN109165007A (zh) * 2018-05-25 2019-01-08 武汉华芯纳磁科技有限公司 基于自旋轨道耦合效应和热扰动的真随机数发生器
CN109690675A (zh) * 2016-06-28 2019-04-26 赢世通股份有限公司 一种可应用于磁电隧道结的新型字线脉冲写入方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4625936B2 (ja) * 2007-06-12 2011-02-02 独立行政法人産業技術総合研究所 乱数発生器
JP5260040B2 (ja) * 2007-12-19 2013-08-14 株式会社日立製作所 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置
US8625337B2 (en) 2010-05-06 2014-01-07 Qualcomm Incorporated Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements
EP2568305B1 (en) 2011-09-09 2016-03-02 Crocus Technology S.A. Magnetic tunnel junction with an improved tunnel barrier
US9189201B2 (en) * 2011-09-20 2015-11-17 Qualcomm Incorporated Entropy source with magneto-resistive element for random number generator
US9053071B2 (en) 2012-03-15 2015-06-09 Qualcomm, Incorporated Spin torque transfer magnetic tunnel junction intelligent sensing
US9076537B2 (en) 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
US9164729B2 (en) 2013-02-05 2015-10-20 Qualcomm Incorporated Method and apparatus for generating random numbers using a physical entropy source
JP2017157581A (ja) 2016-02-29 2017-09-07 Tdk株式会社 磁気抵抗効果デバイス
US20170263299A1 (en) 2016-03-11 2017-09-14 Kabushiki Kaisha Toshiba Semiconductor memory device
US9734880B1 (en) 2016-04-01 2017-08-15 Intel Corporation Apparatuses, methods, and systems for stochastic memory circuits using magnetic tunnel junctions

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747060A (zh) * 2004-08-12 2006-03-15 三星电子株式会社 操作自旋注入操作磁随机存取存储器件的方法及相关器件
US20100109660A1 (en) * 2008-10-30 2010-05-06 Seagate Technology Llc Tunable Random Bit Generator with Magnetic Tunnel Junction
CN102073476A (zh) * 2009-11-24 2011-05-25 索尼公司 随机数生成装置、随机数生成方法以及安全芯片
CN203573660U (zh) * 2012-03-25 2014-04-30 英特尔公司 存储系统
US20140108478A1 (en) * 2012-10-15 2014-04-17 Qualcomm Incorporated Magnetic tunnel junction based random number generator
CN107995976A (zh) * 2015-06-17 2018-05-04 英特尔公司 随机数发生器
CN109690675A (zh) * 2016-06-28 2019-04-26 赢世通股份有限公司 一种可应用于磁电隧道结的新型字线脉冲写入方法
CN109165007A (zh) * 2018-05-25 2019-01-08 武汉华芯纳磁科技有限公司 基于自旋轨道耦合效应和热扰动的真随机数发生器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114297128A (zh) * 2022-03-08 2022-04-08 北京航空航天大学 一种概率计算器件及随机数据生成方法

Also Published As

Publication number Publication date
US20210065762A1 (en) 2021-03-04
CN112445457B (zh) 2024-03-08
KR20210028110A (ko) 2021-03-11
US11521664B2 (en) 2022-12-06
KR102426892B1 (ko) 2022-08-01

Similar Documents

Publication Publication Date Title
US9589616B2 (en) Energy efficient three-terminal voltage controlled memory cell
GB2539102B (en) Voltage-controlled magnetic anisotropy switching device using an external ferromagnetic biasing film
US9536583B2 (en) Magnetic memory, spin element, and spin MOS transistor
KR101414485B1 (ko) 개선된 고용량 저비용 다중-상태 자기 메모리
JP2017112359A (ja) 積層体内セレクタを有する上部固定ｓｏｔ−ｍｒａｍアーキテクチャ
US11944015B2 (en) Magnetic memory using spin-orbit torque
CN111105834B (zh) 存储器器件和用于从mtj存储器器件读取的方法
US8958239B2 (en) Magnetic memory element, magnetic memory device, spin transistor, and integrated circuit
KR102290721B1 (ko) 자기저항 랜덤 액세스 메모리(mram)에서의 지연 감지를 사용하는 비동기식 판독 회로
US11081153B2 (en) Magnetic memory device with balancing synthetic anti-ferromagnetic layer
CN112445457B (zh) 概率随机数发生器和生成含概率随机位的数据位流的方法
KR102442363B1 (ko) 교차점 스핀 전달 토크 자기저항 메모리 어레이 및 그 제작 방법
US20230086638A1 (en) Memory device with tunable probabilistic state
US10079337B2 (en) Double magnetic tunnel junction with dynamic reference layer
US11004489B2 (en) Perpendicular spin transfer torque MRAM memory cell with in-stack thermal barriers
CN110660906A (zh) 磁性存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant