CN1747060A - 操作自旋注入操作磁随机存取存储器件的方法及相关器件 - Google Patents

操作自旋注入操作磁随机存取存储器件的方法及相关器件 Download PDF

Info

Publication number
CN1747060A
CN1747060A CNA2005100919962A CN200510091996A CN1747060A CN 1747060 A CN1747060 A CN 1747060A CN A2005100919962 A CNA2005100919962 A CN A2005100919962A CN 200510091996 A CN200510091996 A CN 200510091996A CN 1747060 A CN1747060 A CN 1747060A
Authority
CN
China
Prior art keywords
tunnel junction
junction structure
magnetic
pulse
write current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100919962A
Other languages
English (en)
Other versions
CN1747060B (zh
Inventor
郑元哲
金奇南
郑弘植
郑基泰
朴哉炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1747060A publication Critical patent/CN1747060A/zh
Application granted granted Critical
Publication of CN1747060B publication Critical patent/CN1747060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供用于操作包括存储单元的磁随机存取存储器件的方法，该存储单元具有在衬底上的磁隧道结结构的。具体，可以通过磁隧道结结构提供写电流脉冲，以及可以通过磁隧道结结构提供写磁场脉冲。此外，至少部分写磁场脉冲可以相对于至少部分写电流脉冲及时重叠，以及至少部分写电流脉冲和/或至少部分写磁场脉冲彼此可以不及时重叠。还论述了相关的器件。

Description

操作自旋注入操作磁随机存取存储器件的方法及相关器件
相关申请
本申请要求2004年8月12日申请的韩国专利申请号2004-63641的优先权，在此将其公开内容全部引入作为参考。
技术领域
本发明涉及操作半导体存储器件的方法，更具体涉及使用自旋注入机制操作磁随机存取存储(MRAM)器件的方法。
背景技术
磁随机存取存储(MRAM)器件是可以在较低电压和较高速度下操作的非易失性存储器件。在MRAM器件的单位存储单元中，数据被存储在磁电阻器的磁隧道结(MTJ)结构中。MTJ结构可以包括第一和第二铁磁体层以及其间的隧道绝缘层。使用交叉MTJ结构的外部磁场可以改变第一铁磁体层(也称为自由层)的磁极化。外部磁场可以由邻近MTJ结构流动的电流引起，以及自由层的磁极化可以平行或反向平行于第二铁磁体层(称为被钉扎(pinned)层)的固定磁极化。用于产生外部磁场的电流可以流过邻近MTJ结构布置的导电层，如数字线和位线。
根据基于量子力学的自旋电子学，当自由层和被钉扎层中的磁自旋互相平行时，流过MTJ结构的隧道电流可以具有较高的值(即，MTJ结构的电阻可以具有较低值)。当自由层和被钉扎层的磁自旋相互反向平行时，流过MTJ结构的隧道电流可以具有较高的值(即，MTJ结构的电阻可以具有较高值)。由此，可以根据自由层中磁自旋的方向决定MRAM单元的数据。
当从垂直于衬底的方向观察时，大多数MTJ结构具有矩形形状或椭圆形状。因为当自由层中的磁自旋平行于自由层的纵向时，自由层中的磁自旋可以具有较稳定的状态，因此可以提供这些形状。
MRAM器件可以包括多个MTJ结构，以及根据使用的制造操作，MTJ结构可以显示出不均匀的开关性能。用于在不同的MTJ结构中存储希望数据的外部磁场可以不同。由此，MTJ结构的开关性能的不均匀性增加可能导致用于MRAM器件的写余量减小。具体，当为了增加集成度，按比例缩小MTJ结构时，写余量也可能被减小。换句话说，在写操作过程中，为了有选择地存储希望的数据位在一个MTJ结构中，不希望的数据可能被写入非选择的MTJ结构，该非选择的MTJ结构共享电连接到所选择的MTJ结构的位线和/或数字线。根据常规写方法，因此在用于在选择的MTJ结构中储存数据的操作过程中可能发生写干扰。
此外，常规MRAM单元可以包括邻近如上所述的MTJ结构布置的数字线。一般，数字线设置在MTJ结构和衬底之间，以及MTJ结构具有重叠数字线的底电极。在此情况下，底电极可以被电连接到在数字线下面设置的存取晶体管的漏区。因此，底电极可以在水平方向延伸，以接触在漏区上形成的接触栓塞。结果，由于数字线的存在，减小MRAM单元的平坦区域可能是困难的。
为了减小写干扰和增加集成度，已提出了适合于自旋注入机制应用的MRAM器件。例如，在Sun的、名称为“Current-induced magneticswitching device and memory including the same”的美国专利号6,130,814中论述了适合于自旋注入机制应用的MRAM器件。此外，在Redon等人的、名称为“Three-layered stacked magnetic spin polarization devicewith memory”的美国专利号6,603,677B2中公开了适合于自旋注入机制应用的其他MRAM器件。在此将美国专利号6,130,814和美国专利号6,603,677的公开内容全部引入作为参考。
发明内容
根据本发明的某些实施例，可以提供用于操作磁随机存取存储器件的方法，该磁随机存取存储器件包括具有在衬底上的磁隧道结结构的存储单元。更具体，可以通过磁隧道结结构提供写电流脉冲，以及可以通过磁隧道结结构提供写磁场脉冲。此外，至少部分写磁场脉冲可以相对于至少部分写电流脉冲及时重叠，以及至少部分写电流脉冲和/或至少部分写磁场脉冲彼此可以不及时重叠。
写电流脉冲的开始可以在写磁场脉冲的开始之前和/或写磁场脉冲的终止可以在写电流脉冲的终止之前。更具体，写电流脉冲的开始可以在写磁场脉冲的开始之前以及写磁场脉冲的终止可以在写电流脉冲的终止之前。
磁隧道结结构可以包括磁电阻器。由此，通过磁隧道结结构可以在第一方向中提供写电流脉冲，以为磁电阻器编程较高电阻。通过磁隧道结结构可以在第二方向中提供写电流脉冲，以为磁电阻器编程较低的电阻。
存储单元可以包括在磁隧道结结构和公共源极线之间耦合的存储器单元存取晶体管，以及磁隧道结结构可以耦合在位线和存储单元存取晶体管之间。此外，提供写电流脉冲可以包括导通存储单元存取晶体管以及在位线和公共源极线之间提供电压差。此外，磁随机存取存储器件可以包括与位线隔开的磁场导电线，以及提供写磁场脉冲可以包括通过磁场导线提供磁场电流脉冲。位线可以在磁场导电线和磁隧道结结构之间。
此外，磁隧道结结构可以具有平行于衬底表面的长度，磁隧道结结构可以具有平行于衬底表面并垂直于长度的宽度，该长度可以大于该宽度，以及磁场导电线可以平行于磁隧道结结构的长度。磁场导电线和磁隧道结结构的长度可以平行于位线，或磁场导电线和磁隧道结结构的长度可以垂直于位线。
磁隧道结结构可以包括磁电阻器，磁电阻器包括被钉扎的铁磁体层、自由铁磁体层以及被钉扎的和自由的铁磁体层之间的隧道绝缘层。此外，被钉扎的铁磁体层和/或自由铁磁体层的至少一个可以包括合成的反铁磁体层。在提供写电流脉冲和写磁场脉冲之后，横跨磁隧道结结构提供读信号，以及可以基于该读信号决定磁隧道结结构的编程状态。此外，提供读信号可以包括产生横跨磁隧道结结构的读电压，该电压小于提供写电流脉冲时横跨磁隧道结结构产生的写电压。
根据本发明的附加实施例，可以提供用于操作磁随机存取存储器件的方法，该磁随机存取存储器件包括存储单元，以及包括邻近存储单元并与位线分开的磁场导电线，存储单元具有在位线和衬底上的存储单元存取晶体管之间连接的磁隧道结结构。通过该位线、通过磁隧道结结构以及通过存储单元存取晶体管可以提供写电流脉冲，以及通过磁场导电线可以提供磁场电流脉冲。更具体，通过磁隧道结结构可以提供产生写磁场脉冲的磁场电流脉冲，以及至少部分磁场电流脉冲可以相对于至少部分写电流脉冲及时重叠。
至少部分写电流脉冲和/或至少部分磁场电流脉冲彼此可以不及时重叠。此外，写电流脉冲的开始可以在磁场电流脉冲的开始之前和/或磁场电流脉冲的终止可以在写电流脉冲的终止之前。更具体，写电流脉冲的开始可以在磁场电流脉冲的开始之前以及磁场电流脉冲的终止可以在写电流脉冲的终止之前。
磁隧道结结构可以包括磁电阻器。由此，可以通过磁隧道结结构在第一方向中提供写电流脉冲，以为磁电阻器编程较高的电阻，以及可以通过磁隧道结结构在第二方向中提供写电流脉冲，以为磁电阻器编程较低的电阻。存储单元存取晶体管可以耦合在磁隧道结结构和公共源极线之间，以及提供写电流脉冲可以包括导通存储单元存取晶体管，以及在位线和公共源极线之间提供电压差。此外，位线可以在磁场导电线和磁隧道结结构之间。
磁隧道结结构可以具有平行于衬底表面的长度，以及磁隧道结结构可以具有平行于衬底表面并垂直于长度的宽度。此外，该长度可以大于该宽度，以及磁场导电线可以平行于磁隧道结结构的长度。磁场导电线和磁隧道结结构的长度可以平行于位线，或磁场导电线和磁隧道结结构的长度可以垂直于位线。
磁隧道结结构可以包括磁电阻器，磁电阻器具有被钉扎的铁磁体层、自由铁磁体层以及被钉扎和自由铁磁体层之间的隧道绝缘层。此外，被钉扎的铁磁体层和/或自由铁磁体层的至少一个可以包括合成的反铁磁体层。此外，在提供写电流脉冲和写磁场脉冲之后，可以横跨磁隧道结结构提供读信号，以及基于该读信号可以决定磁隧道结结构的编程状态。此外，提供读信号可以包括产生横跨磁隧道结结构的读电压，该电压小于提供写电流脉冲时横跨磁隧道结结构产生的写电压。
根据本发明的再一附加实施例，磁随机存取存储器件可以包括衬底上的存储单元存取晶体管、与衬底隔开的位线以及磁隧道结结构、磁场导电线以及控制器。磁隧道结结构可以耦合在位线和存储单元存取晶体管之间，以及磁场导电线可以邻近磁隧道结结构设置并与位线隔开。
一种耦合到存储单元存取晶体管、位线以及磁场导电线的控制器，其中该控制器被配置为通过位线、通过磁隧道结结构以及通过存储单元存取晶体管提供写电流脉冲，以及配置为通过磁场导电线提供磁场电流脉冲，以通过磁隧道结结构产生写磁场脉冲，其中至少部分磁场电流脉冲相对于至少部分写电流脉冲及时重叠。
至少部分写电流脉冲和/或至少部分磁场电流脉冲彼此可以不及时重叠。控制器被配置为在开始磁场电流脉冲之前开始写电流脉冲，和/或在终止写电流脉冲之前终止磁场电流脉冲。更具体，控制器可以配置为在开始磁场电流脉冲之前开始写电流脉冲，和在终止写电流脉冲之前终止磁场电流脉冲。
磁隧道结结构可以包括磁电阻器。由此，控制器可以被配置为通过磁隧道结结构在第一方向中提供写电流脉冲，以为磁电阻器编程较高的电阻，以及控制器可以被配置为通过磁隧道结结构在第二方向中提供写电流脉冲，以为磁电阻器编程较低的电阻。此外，存储单元存取晶体管可以耦合在磁隧道结结构和公共源极线之间，以及控制器可以配置为通过导通存储单元存取晶体管提供写电流脉冲以及在位线和公共源极线之间提供电压差。位线可以在磁场导电线和磁隧道结结构之间。
磁隧道结结构可以具有平行于衬底表面的长度，磁隧道结结构可以具有平行于衬底表面并垂直于长度的宽度，该长度可以大于该宽度。此外，磁场导电线可以平行于磁隧道结结构的长度。磁场导电线和磁隧道结结构的长度可以平行于位线，或磁场导电线和磁隧道结结构的长度可以垂直于位线。
磁隧道结结构可以具有磁电阻器，磁电阻器具有被钉扎的铁磁体层、自由铁磁体层以及被钉扎和自由铁磁体层之间的隧道绝缘层。此外，被钉扎的铁磁体层和/或自由铁磁体层的至少一个可以包括合成的反铁磁体层。控制器还可以被配置为在提供写电流脉冲和写磁场脉冲之后，横跨磁隧道结结构提供读信号，以及基于该读信号可以决定磁隧道结结构的编程状态。更具体，提供读信号可以包括产生横跨磁隧道结结构的读电压，该电压小于提供写电流脉冲时横跨磁隧道结结构产生的写电压。
根据本发明的一些实施例，可以提供编程数据到MRAM器件中和/或从MRAM器件读出数据的方法，MRAM器件具有在集成电路衬底上的多个MTJ结构。当编程时，可以通过MTJ结构之一提供主写电流。主写电流可以是从所选MTJ结构的自由层朝所选MTJ结构的被钉扎层方向流动的正写电流，或从所选MTJ结构的被钉扎层朝所选MTJ结构的自由层方向流动的负写电流。在提供主写电流的同时，硬磁场可以被施加到所选的MTJ结构。结果，所选自由层中的磁极化可以相对于所选的被钉扎层中的磁极化平行或反向平行排列。
在本发明的一些实施例中，提供主写电流可以包括导通电连接到所选MTJ结构的一个端子的开关器件，以及施加主写信号到电连接到所选MTJ结构的其他端子的位线。正写电流或负写电流可以流过所选的MTJ结构和连接到所选MTJ结构的的开关器件。
在本发明的其他实施例中，自由层和/或被钉扎层的至少一个可以是合成的反铁磁体(SAF)层，其包括第一铁磁体层、第二铁磁体层以及其间的反铁磁体耦合隔片层。
在本发明的其他实施例中，由通过辅助互连线提供辅助写电流可以施加硬磁场，辅助互连线邻近于所选MTJ结构，辅助互连线可以平行于所选MTJ结构的纵向。
在本发明的又一其他实施例中，编程操作可以包括有选择地施加字线信号到在集成电路衬底上设置的多个平行字线之一，以导通连接到所选字线的存取MOS晶体管。在施加字线信号的同时，主写信号可以被有选择地施加到横跨字线的多个位线之一。结果，主写电流可以流过电连接到所选位线和所选字线的MTJ结构。换句话说，主写电流可以流过在导通的存取MOS晶体管之一和所选位线之间电串联连接的所选MTJ结构。主写电流可以是从MTJ结构的自由层朝MTJ结构的被钉扎层方向流动的正写电流，或从被钉扎层朝自由层方向流动的负写电流。在施加主写信号的同时，辅助写信号也可以被施加到邻近和平行于所选位线的子位线，由此产生用于MTJ结构的硬磁场。在正写电流或负写电流流动的同时，可以提供平行或反平行于所选被钉扎层中的磁极化的所选自由层中的磁极化。
在本发明的其他实施例中，编程操作可以包括有选择地施加字线信号到设置在集成电路衬底上的多个平行字线之一，以导通连接到所选字线的存取MOS晶体管。在施加字线信号的同时，主写信号可以被有选择地施加到横跨字线的多个位线之一。结果，主写电流可以流过电连接到所选位线和所选字线的MTJ结构。换句话说，主写电流可以流过在导通的存取MOS晶体管之一和所选位线之间电串联连接的所选MTJ结构。
主写电流可以是从所选MTJ结构的自由层朝所选MTJ结构的被钉扎层方向流动的正写电流，或从所选被钉扎层朝所选自由层方向流动的负写电流。在施加主写信号的同时，辅助写信号可以被施加到邻近所选的MTJ结构并交叉所选位线的数字线，由此产生用于所选MTJ结构的硬磁场。结果，在正写电流或负写电流流动的同时，可以提供平行或反平行于所选的被钉扎层中的磁极化的所选自由层中的磁极化。
附图说明
图1是说明根据本发明的第一实施例适于编程方法的部分MRAM器件的平面图。
图2是沿图1的剖面线I-I′的剖面图。
图3是沿图1的剖面线II-II′的剖面图。
图4是说明图1的MRAM器件的电路的示意图。
图5是说明根据本发明的实施例的编程操作的时序图。
图6是说明根据本发明的实施例适于编程操作的部分其他MRAM器件的平面图。
图7是沿图6的剖面线III-III′的剖面图。
图8是沿图6的剖面线IV-IV′的剖面图。
图9是说明图6的MRAM器件的电路的示意图。
图10是说明磁电阻器的开关回路的曲线图，该磁电阻器应用根据本发明的实施例的编程操作。
图11是说明在根据本发明的实施例的编程操作中，用于注入自旋的主写信号和用于产生硬磁场的辅助写信号之间的关系曲线图。
具体实施方式
下面将参考附图更完全地描述本发明，其中示出本发明的实施例。但是，本发明可以以多种不同的方式体现，不应该认为局限于在此阐述的实施例。相反，提供这些实施例是为了本公开是彻底的和完全的，并将本发明的范围完全传递给所属领域的技术人员。
在图中，为了清楚放大了层、区域和/或线的厚度和/或宽度。还应该理解当一个元件如层、区域或衬底称为在另一元件上时，它可以直接在另一元件上或可也以存在其他元件或插入元件。相反，如果一个元件如层、区域或衬底称为直接在另一元件上，那么不存在其他插入元件。在此使用的术语和/或包括一个或多个相关列项的任意和所有组合。
在此参考平面图和剖面图描述了本发明的实施例，平面图和剖面图是本发明的理想化实施例(和中间结构)的示意图。为了清楚可以放大图中的层和区域的厚度、长度和/或宽度。此外，应当预想由于例如制造工艺和/或容差图例形状的变化。因此，本发明的实施例不应该被认为局限于在此所示的区域的特定形状，而是包括由制造所得的形状的偏差。例如，图示为矩形的注入区一般地将具有圆滑的或弯曲的特点和/或在其边缘具有注入浓度的梯度，而不是从注入区至非注入区的二元变化。同样，通过注入形成的掩埋区可以引起掩埋区和通过其进行注入的表面之间区域中发生某些注入。而且，当使用单个光刻或其他掩模刻蚀多个自对准的层时，由于刻蚀选择率的变化，垂直地对准的层互相可能被底切和/或上切。因此，图中所示的区域本质上是示意性的，它们的形状不打算图示器件区域的实际形状，以及不打算限制本发明的范围。
此外，在此可以使用相对术语，如“顶部”、“底部”、“在…之下”、“在…之上”、“在…下面”、“上”和/或“下”描述一个元件与图中所示的另一元件的关系。应当理解相对术语是用来包括除图中描绘的取向之外的器件的不同取向。例如，如果在一个图中该器件被翻转，那么描述为在其他元件“下面”的元件将定向在其他元件“上”。因此示例性术语“在…下面”包括“在…之上”和“在…之下”的两种取向。
应当理解尽管在此使用术语第一和第二描述各个区域、层和/或部分，但是这些区域、层和/或部分不应该受这些术语的限制。这些术语仅仅是用来使一个区域、层或部分与其他区域、层或部分相区分。因此，在不脱离本发明的教导的条件下，下面论述的第一区域、层或部分可以称为第二区域、层或部分，同样，第二区域、层或部分可以称为第一区域、层或部分。在整篇中，相同的标记指相同的元件。
在此使用的专业词汇是仅仅用于描述具体实施例而不是用来限制本发明。如在此使用的单数形式“a”，“an”和“the”同样打算包括复数形式，除非上下文另外清楚地表明。还应当理解，在说明书中使用术语“comprises”和/或“comprising”时，陈述部件、整体、步骤、操作、元件、和/或组件的存在，但是不排除存在或增加一个或多个其他部件、整体、步骤、操作、元件、组件和/或其组。
除非另外限定，在此使用的所有术语(包括技术和科学术语)具有与本发明所属的技术领域的普通技术人员通常理解的相同意思。还应当理解，术语如在通常使用的词典中定义的那些术语应该解释为具有符合相关技术的环境中的意思且不被解释理想化或过度地形式感知，除非在此清楚地限定。
图1是说明根据本发明的实施例适于编程操作的部分MRAM器件的平面图。图2和3分别是沿图1的线I-I′和线II-II′的剖面图。此外，图4是说明图1所示的MRAM器件的电路示意图。
参考图1至4，在集成电路衬底1的区域中设置隔离层3，以限定第一、第二和第三有源区3a，3b和3c。在每个有源区3a，3b和3c的相对端部设置第一和第二漏区7d′和7d″，以及在每个有源区中的第一和第二漏区7d′和7d″之间设置公共源区7s。在第一漏区7d′和公共源区7s之间的第一沟道区之上设置第一栅电极5a，以及在第二漏区7d″和公共源区7s之间的第二沟道区上设置第二栅电极5b。第一栅电极5a可以横跨有源区3a，3b和3c以及隔离层3，以提供第一字线55a。类似地，第二栅电极5b可以横跨有源区3a，3b和3c以及隔离层3，以提供第二字线55b。因此可以在每个有源区3a，3b和3c处设置一对开关器件(即，第一和第二存取MOS晶体管TA1和TA2)，共享公共源区7s。每个有源区的第一存取MOS晶体管TA1可以包括第一漏区7d′、公共源区7s以及第一字线55a。每个有源区的第二存取MOS晶体管TA2可以包括第二漏区7d″、公共源区7s以及第二字线55b。
在衬底上和在第一和第二存取MOS晶体管TA1和TA2上可以设置第一下层间绝缘层9。部分公共源区7s可以被穿过第一下层间绝缘层9的公共源极线接触孔9s露出，以及公共源极线接触孔9s可以用源极接触栓塞11s填充。源极接触栓塞11s可以用公共源极线13s覆盖，公共源极线13s横跨有源区3a，3b和3c以及隔离层3。因此公共源极线13s可以通过源极接触栓塞11s电连接到公共源区7s。
在衬底上和在公共源极线13s上设置第一上层间绝缘层15。第一下层间绝缘层9和第一上层间绝缘层15提供第一层间绝缘层16。部分第一漏区7d′可以被穿过第一层间绝缘层16的第一漏极接触孔16d′露出，以及部分第二漏区7d″可以被穿过第一层间绝缘层16的第二漏极接触孔16d″露出。第一和第二漏极接触孔16d′和16d″可以用各个第一和第二漏极接触栓塞17d′和17d″填充。因此每个第一漏极接触栓塞17d′可以电连接到各个第一漏区7d′，以及每个第二漏极接触栓塞17d″可以电连接到各个第二漏区7d″。
在第一层间绝缘层16上设置第一磁电阻器45a和第二磁电阻器45b。更具体，第一磁电阻器45a和第二磁电阻器45b分别设置在第一漏极接触栓塞17d′和第二漏极接触栓塞17d″上。每个第一磁电阻器45a可以包括第一底电极19a、第一顶电极43a以及其间的第一磁隧道结(MTJ)结构41。第一MTJ结构41可以包括第一被钉扎层29a、第一自由层39a以及其间的第一隧道绝缘层31a。此外，第一MTJ结构41a可以包括与第一被钉扎层29a接触的第一钉扎层21a。第一磁电阻器45a的层(19a，21a，29a，31a，39a以及43a)可以以不同的布置层叠。例如，第一底电极19a可以设置为与第一漏极接触栓塞17d′接触；以及第一钉扎层21a、第一被钉扎层29a、第一隧道绝缘层31a以及第一自由层39a可以顺序地层叠在第一底电极19a上。
第二磁电阻器45b可以包括第二底电极19b、第二顶电极43b以及其间的第二MTJ结构41b。第二MTJ结构41b可以包括第二被钉扎层29b、第二自由层39b以及其间的第二隧道绝缘层31b。此外，第二MTJ结构41b可以包括与第二被钉扎层29b接触的第二钉扎层21b。第二磁电阻器45b的层(19b，21b，29b，31b，39b和43b)可以被层叠，以提供与第一磁电阻器45a相同的结构。
每个第一自由层39a可以是单个的铁磁材料层。在选择性方案中，每个第一自由层39a可以是合成的反铁磁体(SAF)层，其具有顺序地层叠的第一底铁磁体层33a、第一反铁磁体耦合隔片层35a以及第一顶铁磁体层37a，如图2和3所示。类似地，每个第二自由层39b可以是单个的铁磁材料层。在选择性方案中，每个第二自由层39b可以是SAF层，其具有顺序地层叠的第二底铁磁体层33b、第二反铁磁体耦合隔片层35a以及第二顶铁磁体层37a，如图2和3所示。
此外，每个第一被钉扎层29a可以是单个的铁磁材料层，或SAF层(具有顺序地层叠的第一底铁磁体层23a、第一反铁磁体耦合隔片层25a以及第一顶铁磁体层27a，如图2和3所示)。此外，每个第二被钉扎层29b可以是单个的铁磁材料层，或SAF层(具有顺序地层叠的第二底铁磁体层23b、第二反铁磁体耦合隔片层25b以及第二顶铁磁体层27b，如图2和3所示)。
在第一层间绝缘层16上设置第二层间绝缘层47，以覆盖第一和第二磁电阻器45a和45b。第一磁电阻器45a的第一顶电极43a可以被穿过第二层间绝缘层47的第一位线接触孔47a露出，以及第二磁电阻器45b的第二顶电极43b可以被穿过第二层间绝缘层47的第二位线接触孔47b露出。第一、第二和第三位线49a，49b以及49c设置在第二层间绝缘层47上。第一位线49a通过第一和第二位线接触孔47a和47b电连接到有源区3a上的第一和第二磁电阻器45a和45b，其中第一和第二位线接触孔47a和47b露出第一有源区3a上的第一和第二顶电极43a和43b。第二位线49b通过第一和第二位线接触孔47a和47b电连接到有源区3b上的第一和第二磁电阻器45a和45b，其中第一和第二位线接触孔47a和47b露出第二有源区3b上的第一和第二顶电极43a和43b。类似地，第三位线49c通过第一和第二位线接触孔47a和47b电连接到有源区3c上的第一和第二磁电阻器45a和45b，其中第一和第二位线接触孔47a和47b露出第三有源区3c上的第一和第二顶电极43a和43b。每个位线49a，49b和49c可以横跨字线55a和55b。
每个磁电阻器45a和45b可以具有矩形形状或椭圆形状，具有长度LM和宽度WM，当从垂直于衬底的方向观察时宽度WM小于长度LM。在此情况下，磁电阻器45a和45b的长度可以平行于位线49a，49b和49c布置，如图1所示。
在位线49a，49b和49c上以及在第二层间绝缘层47上设置第三层间绝缘层51。在第三层间绝缘层51上可以设置第一至第三辅助互连线(即，第一至第三子位线53a，53b和53c)。子位线53a，53b和53c可以位于各个位线49a，49b和49c上。具体，子位线53a，53b和53c可以平行于位线49a，49b和49c，以及磁电阻器45a和45b的长度LM。
图5是说明根据本发明的实施例的编程操作(即，写操作)的时序图。参考图1至5，第一和第二写信号被施加到各个字线和位线。更具体，字线信号Φw被施加到字线55a或55b之一，以及主写信号ΦB被施加到位线49a，49b或49c之一。字线信号Φw可以是具有字线电压Vw的电压脉冲信号，对于Tw的持续时间，字线电压Vw大于存取MOS晶体管TA1和TA2的阈值电压。由此，响应电压Vw，连接到选择字线的存取MOS晶体管被导通。在施加字线信号Φw的过程中主写信号ΦB可以是强迫电流(如写电流脉冲)流过所选位线的电流脉冲信号。结果，在所选择字线和所选择位线之间连接的MRAM单元可以被有选择地操作。由此，电流(如写电流脉冲)可以流过MTJ结构和所选MRAM单元的存取MOS晶体管。例如，当字线信号Φw被施加到第一字线55a以及主写信号ΦB被施加到第二位线49b时，连接在第一字线55a和第二位线49b之间的MRAM单元C被选择，以及主写电流(如写电流脉冲)可以流过所选MRAM单元C的MTJ结构41a。
主写电流可以是从所选MTJ结构41a的自由层朝所选MTJ结构41a的被钉扎层29a的方向流动的正写电流+IW1，或从所选的被钉扎层29a朝所选的自由层39a的方向流动的负写电流-IW1。换句话说，在所选的MTJ结构41a中正写电流+IW1朝负z轴的方向(例如，朝衬底)流动，如图2和3所示，以及负写电流-IW1朝正z轴的方向流动(例如，远离衬底)，如图2和3所示。换句话说，当正写电流+IW1流动时，电子在正z轴方向流动，当负写电流-IW1流动时，电子在负z轴方向流动。
当在编程操作(即，写操作)过程中公共源极线13s接地时，通过施加第一正编程电压+VP1到所选的位线(即，第二位线49b)可以产生正写电流+IW1。类似地，当在编程操作(写操作)过程中公共源极线13s接地时，通过施加第一负编程电压-VP1到所选的位线(即，第二位线49b)可以产生负写电流-IW1。
当正写电流+IW1流过所选的MTJ结构41a时，流过所选的被钉扎层29a的大多数电子可以改变，以具有显示出与所选被钉扎层29a中的固定磁极化相同磁化方向的自旋。例如，当所选的被钉扎层29a中的主要磁极化具有向上自旋时，流过所选的被钉扎层29a的大多数电子可以具有向上自旋。具体，当所选的被钉扎层29a是如上所述的SAF层时，大多数电子可以具有与SAF被钉扎层的顶铁磁体层27a相同磁化方向的自旋。
向上自旋的电子流过隧道绝缘层31a，到达所选的自由层39a。到达所选自由层39的向上自旋的电子数目可以与正写电流+IW1的电流密度成正比。利用足够电流密度的正写电流，所选自由层39a可以具有多个磁极化，其平行于所选的被钉扎层29a中的固定磁极化，与最初的磁化方向无关。该效果可能是由于向上自旋的电子注入所选自由层39a。当所选的自由层39a是如上所述的SAF层时，正写电流+IW1可以使SAF自由层的底铁磁体层33a的磁极化平行于所选的被钉扎层29a中的固定磁极化。
另外，当所选的被钉扎层29a和所选的自由层39a都是SAF层时，如图2和3所示，正写电流+IW1可以使SAF自由层的底铁磁体层33a的磁极化平行于SAF被钉扎层29a的顶铁磁体层27a中的固定磁极化。结果，当正写电流密度大于特定的电流密度时，所选的MTJ结构41a可以被切换为具有较低的电阻值。
当负写电流-IW1流过所选的MTJ结构41a时，电子被注入到所选的自由层39a中。在此情况下，受影响的电子可以包括基本上相等数目的向上自旋电子和向下自旋电子。如果所选的被钉扎层29a中的大多数固定磁极化具有向上自旋，基本地仅仅被注入到所选自由层39a中的向上自旋的电子流过所选的隧道绝缘层31a，到达所选的被钉扎层29a。但是，注入到所选自由层39a中的向下自旋电子可能主要堆积在所选的自由层39a中。注入到所选自由层39a中的向上自旋电子和向下自旋电子也可以与负写电流-IW1的电流密度成正比。由此，当提供足够电流密度的负写电流时，所选自由层39a可以具有与所选被钉扎层29a的磁化方向反平行的主要磁极化，与所选自由层的初始磁化方向无关。结果，当负写电流密度大于阈值电流密度时，所选的MTJ结构41a可以被切换为具有较高的电阻值。
为了使用如上所述的自旋注入机制切换(即，编程)所选MRAM单元，写电流密度应该大于阈值电流密度。因此存取MOS晶体管应该提供足以产生大于阈值电流密度的写电流密度的电流驱动。当使用自旋注入机制编程所选MRAM单元时，按比例缩小存取MOS晶体管的尺寸以提供更高的集成度可能是困难的。由此，对于MRAM器件提供更高的集成度可能是困难的。由此，本发明的实施例可以施加除主写信号之外的辅助信号，以提供能减小写电流密度的写操作(编程操作)，用于成功地切换所选MRAM单元。
再次参考图1至5，根据本发明的实施例的编程方法可以包括，在施加字线信号Φw和主写信号ΦB的同时，施加辅助写信号ΦH，产生用于所选MTJ结构41a的硬磁场Hh(如写磁场脉冲)。硬磁场Hh(如写磁场脉冲)是平行于交叉所选MTJ结构41a的方向的磁场(即，平行于所选MTJ结构41a的宽度WM方向)。由此，使用辅助写电流IW2可以感应硬磁场Hh，辅助写电流IW2流过邻近并平行于所选MTJ结构41a设置的辅助互连线。
更具体，通过施加第二编程电压VP2到第二子位线53b可以产生辅助写电流IW2，第二子位线53b设置在所选的MTJ结构41a上，如图2和3所示。辅助写电流IW2可以在正x轴方向上流动或负x轴方向上流动，与主写电流(+IW1或-IW1)的方向无关。当辅助写电流IW2在正x轴方向上流动时，穿过所选自由层39a的硬磁场Hh可以在所选MTJ结构41a的正y轴方向的方向中。当辅助写电流IW2在负x轴方向上流动时，穿过所选自由层39a的硬磁场Hh可以在所选MTJ结构41a的负y轴方向的方向中。
如果在主写电流流动的同时产生硬磁场Hh，那么由于硬磁场Hh的存在，所选MTJ结构41a可以被更容易地切换。例如，当正写电流+IW1流动的同时产生硬磁场Hh时，利用硬磁场Hh，所选自由层39a中的磁极化可以平行于所选的被钉扎层29a中的磁极化排列，即使正写电流+IW1可以被减小。类似地，当负写电流-IW1流动的同时产生硬磁场Hh时，利用硬磁场Hh，所选自由层39a中的磁极化反向平行于所选的被钉扎层29a中的磁极化排列，即使负写电流-IW1被减小。通过使用硬磁场Hh，用于成功地切换所选MTJ结构41a的主写电流可以被减小。
在施加字线电压Vw之前，主写信号ΦB可以被导通，和/或在截断字线电压Vw之后，可以连续地施加主写信号ΦB一段时间。此外，在主写电流(+IW1或-IW1)最初被迫通过所选的MTJ结构41a之后，辅助写信号ΦH可以被导通。此外，在通过所选MTJ结构的主写电流(+IW1或-IW1)停止之前，辅助写信号ΦH可以被截断。如果在主写信号ΦB被截断之后连续地提供辅助写电流IW2(以及所得的磁场)，那么因为所选自由层39a中的磁极化可以具有不稳定的状态，因此在主写电流(+1IW1)开始之后，辅助写信号ΦH可以被导通，以及在主写电流被终止之前可以被截止。
当所选的MRAM单元C被编程时，低于存取MOS晶体管TA1和TA2的电压可以被施加到非选择的字线(即，第二字线55b)，由此使连接到第二字线55b的第二存取MOS晶体管TA2截止。例如，在编程操作过程中，第二字线55b可以被接地。此外，在编程操作过程中，未选择的位线(即，第一和第三位线49a和49c)可以浮置或可以具有与公共源极线13s(即地线)相同的电位。
可以通过横跨所选MRAM单元的MTJ结构施加读电压VR实现读取所选的MRAM单元中存储的数据。为了读出所选MRAM单元C中存储的数据，例如，图5所示的字线电压Vw可以被施加到第一字线55a，以导通连接到第一字线55a的第一存取MOS晶体管TA1，以及接地电压和读电压VR可以被分别施加到公共源极线13s和第二位线49b。因此读电流可以流过所选MRAM单元C的MTJ结构，以及根据所得的读电流的数量，所选MRAM单元的数据可以被识别为逻辑“0”或逻辑“1”。而且，读电流可以低于主写电流。
因此根据本发明的实施例的写和读操作可以总结为下面的表1。
  编程模式   读模式
  公共源极线   0V   0V
  选择的字线   VW   VW
  未选择的字线   0V   0V
选择的位线   +VPI(+IW1)或-VPI(-IW1) VR
  未选择的位线   0V(或浮置)   0V(或浮置)
  选择的辅助互连线   VP2(IW2)   0V(或浮置)
  未选择的辅助互连线   0V(或浮置)   0V(或浮置)
根据本发明的实施例的写和读操作不局限于上面根据图1至4所述的MRAM单元结构的器件，而是也可以应用于具有其他结构的MRAM器件。例如，根据本发明的实施例的写操作也可以应用于具有图6至9所示的MRAM单元阵列区的器件。
图6是说明根据本发明的附加实施例适于根据图5描述的写方法的部分MRAM单元阵列区的平面图。图7和8分别是沿图6的剖面线III-III′和IV-IV′的剖面图。图9是图6的MRAM单元阵列区的等效电路。
参考图6-9，从集成电路衬底1至第一层间绝缘层16的所有结构可以与上面参考图1至4论述的那些结构相同。通过第一层间绝缘层16的第一和第二漏极接触栓塞17d′和17d″也可以具有与上面参考图1至4论述的那些结构。在第一层间绝缘层16上可以设置第一和第二磁电阻器45a′和45b′。在各个第一漏极接触栓塞17d′上可以设置第一磁电阻器45a′，以及在各个第二漏接触栓塞17d″上可以设置第二磁电阻器45b′。
当从垂直于衬底的方向观察时，磁电阻器45a′和45b′可以具有与上面根据图1至4论述的磁电阻器45a和45b相同的形状(例如，矩形形状或椭圆形)。因此每个磁电阻器45a′和45b′可以具有宽度WM和长度LM，该长度LM大于宽度WM。但是第一和第二磁电阻器45a′和45b′的长度Lm可以平行于字线55a和55b布置，如图6-8所示。换句话说，第一和第二磁电阻器45a′和45b′可以平行于y轴。第一和第二磁电阻器45a′和45b′可以具有与上面根据图1-3论述的第一和第二磁电阻器45a和45b相同的层叠结构。
如上面根据图1-3所述，在衬底上和在第一和第二磁电阻器45a′和45b′上可以设置第二层间绝缘层47、位线49a，49b和49c以及第三层间绝缘层51。因此第一位线49a可以电连接到第一有源区3a上的第一和第二磁电阻器45a′和45b′。第二位线49b可以电连接到第二有源区3b上的第一和第二磁电阻器45a′和45b′。类似地，第三位线49c可以电连接到第三有源区3c上的第一和第二磁电阻器45a′和45b′。
第一和第二数字线61a和61b可以设置在第三层间绝缘层51上。第一和第二数字线61a和61b可以跨越位线49a，49b和49c，以便第一和第二数字线61a和61b平行于磁电阻器45a′和45b′。此外，第一数字线61a可以位于第一磁电阻器45a′上，以及第二数字线61b可以位于第二磁电阻器45b′上。由此，流过第一数字线61a的电流可以产生用于第一磁电阻器45a′的硬磁场Hh，以及流过第二数字线61b的电流可以产生用于第二磁电阻器45b′的硬磁场Hh。
下面将参考图5论述有选择地编程图6-9所示的器件的所选MRAM单元的方法。首先，字线信号Φw和主写信号ΦB可以分别被施加到字线55a或55b之一以及位线49a，49b和49c之一。因此在选择字线和选择位线之间连接的MRAM单元可以被选择。例如，当字线信号Φw和主写信号ΦB分别被施加到第一字线55a和第二位线49b时，在第一字线55a和第二位线49b之间连接的MRAM单元C′可以被选择，以及正写电流+IW1或负写电流-IW1可以流过所选的MRAM单元C′的磁电阻器41a′。
当在施加字线信号Φw和主写信号ΦB的同时，辅助的写信号ΦH(即，辅助的写电流IW2)被施加到第一数字线61a时，可以产生用于所选磁电阻器41a′的硬磁场Hh(如写磁场脉冲)。在此情况下，通过所选磁电阻器41a′的硬磁场Hh可以在正x轴或负x轴的方向上。当主写信号ΦB是正写电流+IW1时，所选的磁电阻器41a′可以被切换为具有较低的阻值。当主写信号ΦB是负写电流-IW1时，所选的磁电阻器41a′可以被切换为具有较高的阻值。
图10是说明MRAM单元的开关回路的曲线图，该MRAM单元应用根据本发明的实施例的写操作。在图10的曲线图中，水平轴表示施加到位线的位线电压VB，位线电连接到MRAM单元，以产生流过所选MRAM单元的磁电阻器的主写电流。垂直轴表示响应于位线电压VB的磁电阻器的电阻RM。提供图10的开关回路，用于具有上面根据图6-9所述结构的MRAM单元。换句话说，MRAM单元设有跨越位线的数字线，以及提供平行于数字线的磁电阻器。
当从垂直于衬底的方向观察时，磁电阻器可以具有约0.35μm(微米)的宽度和约0.85μm(微米)的长度。在施加位线电压VB的同时，通过数字线可以提供12mA的数字线电流(即，辅助的写电流)。此外，磁电阻器的MTJ结构可以包括顺序地层叠的钉扎层、SAF被钉扎层、隧道绝缘层以及SAF自由层。钉扎层可以包括具有约150(埃)厚度的PtMn层，以及SAF被钉扎层可以包括具有约15(埃)厚度的底部CoFe层、具有约8(埃)厚度的钌层以及具有约15(埃)厚度的顶部CoFe层。隧道绝缘层可以包括具有约12(埃)厚度的氧化铝层以及SAF自由层可以包括具有约30(埃)厚度的底部NiFe层、具有约8(埃)厚度的钌层以及具有约15(埃)厚度的顶部NiFe层。结果，隧道绝缘层(氧化铝层)的下表面可以直接在SAF被钉扎层的顶部CoFe层上。SAF自由层的底部NiFe层可以直接在隧道绝缘层(氧化铝层)的上表面上。
为了说明的目的，当自由层(底部NiFe层)中的磁极化平行于被钉扎层(顶部CoFe层)中的磁极化时，磁电阻器可以具有逻辑“0”状态，以提供较低的阻态。当自由层(底部NiFe层)中的磁极化反向平行于被钉扎层(顶部CoFe层)中的磁极化时，磁电阻器可以具有逻辑“1”状态，以提供较高的阻态。
参考图10，当磁电阻器具有逻辑“1”状态，在接近零伏的低位线电压VB时，磁电阻器可以提供约2000欧姆的开路电阻Roff。当位线电压VB朝正方向增加以产生正主写电流时，磁电阻器的电阻RM可以沿曲线101减小。当位线电压VB达到约+0.7伏时，磁电阻器可以提供约1250欧姆的电阻，以及然后可以产生切换。当具有约1.88mA/μm2的较小电流密度的正主写电流被迫通过磁电阻器时，磁电阻器可以被切换为具有逻辑“0”状态。在正位线电压+VB时，具有逻辑“0”的磁电阻器的电阻RM可以沿曲线102改变。换句话说，在接近零伏的低位线电压VB时，具有逻辑“0”状态的磁电阻器可以提供约1700欧姆的导通电阻Ron。即使具有高于约1.88mA/μm2的电流密度的正主写电流可以被迫到具有逻辑“0”状态的磁电阻器，但是磁电阻器仍可以保持其逻辑“0”状态。
接着，当负位线电压-VB被施加到具有逻辑“0”状态的磁电阻器时，磁电阻器的电阻RM沿曲线103减小。当位线电压VB达到约-0.9伏时，磁电阻器可以提供约1250欧姆的电阻，然后可以被切换为具有逻辑“1”状态。换句话说，当具有约2.42mA/μm2的小电流密度的负主写电流被迫通过磁电阻器时，磁电阻器可以被切换为具有逻辑“1”状态。在负位线电压-VB时，具有逻辑“1”的磁电阻器的电阻RM可以沿曲线104改变。如上所述在接近零伏的低位线电压VB时，具有逻辑“1”状态的磁电阻器可以再次提供约2000欧姆的开路电阻Roff。即使具有大于2.42mA/μm2电流密度的负主写电流被迫通过具有逻辑“1”状态的磁电阻器，磁电阻器仍可以保持其逻辑“1”状态。
通过施加具有高电平的字线电压Vw到电连接到所选MRAM单元的字线和施加读电压VR到电连接到所选MRAM单元的位线，如表1所述，可以执行读出在MRAM单元中存储的数据的操作，提供图10的测量结果。读电压VR可以是约零伏的较低电压，因为MRAM单元(即，磁电阻器)的开路电阻Roff和导通电阻Ron之间的差值可以随读电压(即，位线电压)更接近零伏而增加，如图10的曲线图所示。换句话说，在较低读电压(即，位线电压)下，MRAM单元的检测余量可能更高。利用提供图10的测量结果的MRAM单元，可以使用约0.1至约0.2伏的较低位线电压作为读电压。因为磁电阻器的开路电阻Roff和导通电阻Ron之间的差值可以是至少约250欧姆，因此可以增加MRAM单元的检测余量。
图11是说明在根据本发明的实施例的编程操作中用于注入磁自旋的主写信号和用来产生用于磁电阻器的硬磁场的辅助写信号之间的关系曲线图。在图11中，横轴表示用来产生硬磁场的辅助写电流IW2，左垂直轴表示位线电压VB，以及右垂直轴表示对应于位线电压VB的主写电流IW1。提供图11所示的数据，用于具有图10的开关性能的磁电阻器。
参考图11，当辅助写电流IW2(即，数字线电流)增加时，用于切换磁电阻器的位线电压VB(即，主写电流IW1)可以减小。例如，当数字线电流从约6mA增加至约12mA时，用于切换磁电阻器的主写电流可以从约1.3mA减小到约0.3mA。
根据上述的本发明的实施例，主写电流可以被迫流过所选的MRAM单元的MTJ结构，以及使用辅助的写电流可以产生所选MRAM单元的硬磁场，以增强所选MRAM单元的编程效率。结果，利用所选的MRAM单元的硬磁场，可以显著地减小用于切换所选的MRAM单元的主写电流。
尽管已参考其优选实施例经具体展示和描述了本发明，但是所属领域的技术人员应当明白在不脱离附加权利要求所限定的本发明的精神和范围的条件下，可以在形式上和细节上进行各种改变。

Claims (42)

1.一种操作包括存储单元的磁随机存取存储器件的方法，该存储单元具有在衬底上的磁隧道结结构，该方法包括：
通过磁隧道结结构提供写电流脉冲；以及
通过磁隧道结结构提供写磁场脉冲，其中至少部分写磁场脉冲相对于至少部分写电流脉冲及时重叠，以及其中至少部分写电流脉冲和/或至少部分写磁场脉冲彼此可以不及时重叠。
2.根据权利要求1的方法，其中写电流脉冲的开始在写磁场脉冲的开始之前，和/或其中写磁场脉冲的终止在写电流脉冲的终止之前。
3.根据权利要求1的方法，其中写电流脉冲的开始在写磁场脉冲的开始之前，以及其中写磁场脉冲的终止在写电流脉冲的终止之前。
4.根据权利要求1的方法，其中磁隧道结结构包括磁电阻器，其中通过磁隧道结结构在第一方向上提供写电流脉冲，以为磁电阻器编程较高电阻，以及其中通过磁隧道结结构在第二方向上提供写电流脉冲，以为磁电阻器编程较低电阻。
5.根据权利要求1的方法，其中存储单元包括在磁隧道结结构和公共源极线之间耦合的存储单元存取晶体管，其中磁隧道结结构在位线和存储单元存取晶体管之间耦合，以及其中提供写电流脉冲包括导通存储单元存取晶体管以及在位线和公共源极线之间提供电压差。
6.根据权利要求5的方法，其中磁随机存取存储器件包括与位线隔开的磁场导电线，以及其中提供写磁场脉冲包括通过磁场导电线提供磁场电流脉冲。
7.根据权利要求6的方法，其中位线在磁场导电线和磁隧道结结构之间。
8.根据权利要求6的方法，其中磁隧道结结构具有平行于衬底表面的长度，其中磁隧道结结构具有平行于衬底表面并垂直于长度的宽度，其中该长度大于该宽度，以及其中磁场导电线平行于磁隧道结结构的长度。
9.根据权利要求8的方法，其中磁场导电线和磁隧道结结构的长度平行于位线。
10.根据权利要求8的方法，其中磁场导电线和磁隧道结结构的长度垂直于位线。
11.根据权利要求1的方法，其中磁隧道结结构包括磁电阻器，该磁电阻器具有被钉扎的铁磁体层、自由铁磁体层以及被钉扎和自由铁磁体层之间的隧道绝缘层。
12.根据权利要求12的方法，其中被钉扎的铁磁体层和/或自由铁磁体层的至少一个包括合成的反铁磁体层。
13.一种根据权利要求1的方法，还包括：
在提供写电流脉冲和写磁场脉冲之后，横跨磁隧道结结构提供读信号；以及
基于该读信号决定磁隧道结结构的编程状态。
14.根据权利要求13的方法，其中提供读信号包括横跨磁隧道结结构产生读电压，该读电压小于提供写电流脉冲时横跨磁隧道结结构产生的写电压。
15.一种操作包括存储单元和包括邻近存储单元并与位线隔开的磁场导电线的磁随机存取存储器件的方法，该存储单元具有在位线和衬底上的存储单元存取晶体管之间连接的磁隧道结结构，该方法包括：
通过位线、通过磁隧道结结构以及通过存储单元存取晶体管提供写电流脉冲；以及
通过磁场导电线提供磁场电流脉冲，以通过磁隧道结结构产生写磁场脉冲，其中至少部分磁场电流脉冲相对于至少部分写电流脉冲及时重叠。
16.根据权利要求15的方法，其中至少部分写电流脉冲和/或至少部分磁场电流脉冲彼此可以不及时重叠。
17.根据权利要求15的方法，其中写电流脉冲的开始在磁场电流脉冲的开始之前和/或其中磁场电流脉冲的终止在写电流脉冲的终止之前。
18.根据权利要求15的方法，其中写电流脉冲的开始在磁场电流脉冲的开始之前以及其中磁场电流脉冲的终止在写电流脉冲的终止之前。
19.根据权利要求15的方法，其中磁隧道结结构包括磁电阻器，其中通过磁隧道结结构在第一方向上提供写电流脉冲，以为磁电阻器编程较高电阻，以及其中通过磁隧道结结构在第二方向上提供写电流脉冲，以为磁电阻器编程较低电阻。
20.根据权利要求15的方法，其中存储单元存取晶体管在磁隧道结结构和公共源极线之间耦合，以及其中提供写电流脉冲包括导通存储单元存取晶体管以及在位线和公共源极线之间提供电压差。
21.根据权利要求15的方法，其中位线在磁场导电线和磁隧道结结构之间。
22.根据权利要求15的方法，其中磁隧道结结构具有平行于衬底表面的长度，其中磁隧道结结构具有平行于衬底表面并垂直于长度的宽度，其中该长度大于该宽度，以及其中磁场导电线平行于磁隧道结结构的长度。
23.根据权利要求22的方法，其中磁场导电线和磁隧道结结构的长度平行于位线。
24.根据权利要求22的方法，其中磁场导电线和磁隧道结结构的长度垂直于位线。
25.根据权利要求15的方法，其中磁隧道结结构包括磁电阻器，该磁电阻器具有被钉扎的铁磁体层、自由铁磁体层以及被钉扎和自由铁磁体层之间的隧道绝缘层。
26.根据权利要求25的方法，其中被钉扎的铁磁体层和/或自由铁磁体层的至少一个包括合成的反铁磁体层。
27.根据权利要求15的方法，还包括：
在提供写电流脉冲和写磁场脉冲之后，横跨隧道结结构提供读信号；以及
基于该读信号决定磁隧道结结构的编程状态。
28.根据权利要求27的方法，其中提供读信号包括横跨磁隧道结结构产生读电压，该读电压小于提供写电流脉冲时横跨磁隧道结结构产生的写电压。
29.一种磁随机存取存储器件，包括：
衬底上的存储单元存取晶体管；
与衬底隔开的位线；
在位线和存储单元存取晶体管之间耦合的磁隧道结结构；
邻近磁隧道结结构并与位线隔开的磁场导电线；以及
耦合到存储单元存取晶体管、位线以及磁场导电线的控制器，其中该控制器被配置为通过位线、通过磁隧道结结构以及通过存储单元存取晶体管提供写电流脉冲，以及配置为通过磁场导电线提供磁场电流脉冲，以通过磁隧道结结构产生写磁场脉冲，其中至少部分磁场电流脉冲相对于至少部分写电流脉冲及时重叠。
30.根据权利要求29的磁随机存取存储器件，其中至少部分写电流脉冲和/或至少部分磁场电流脉冲彼此可以不及时重叠。
31.根据权利要求29的磁随机存取存储器件，其中控制器被配置为在开始磁场电流脉冲之前开始写电流脉冲和/或在终止写电流脉冲之前终止磁场电流脉冲。
32.根据权利要求29的磁随机存取存储器件，其中控制器配置为在开始磁场电流脉冲之前开始写电流脉冲和在终止写电流脉冲之前终止磁场电流脉冲。
33.根据权利要求29的磁随机存取存储器件，其中磁隧道结结构包括磁电阻器，其中控制器被配置为通过磁隧道结结构在第一方向上提供写电流脉冲，以为磁电阻器编程较高电阻，以及其中控制器被配置为通过磁隧道结结构在第二方向上提供写电流脉冲，以为磁电阻器编程较低电阻。
34.根据权利要求29的磁随机存取存储器件，其中存储单元存取晶体管在磁隧道结结构和公共源极线之间耦合，以及其中控制器被配置为通过导通存储单元存取晶体管以及在位线和公共源极线之间提供电压差从而提供写电流脉冲。
35.根据权利要求29的磁随机存取存储器件，其中位线在磁场导电线和磁隧道结结构之间。
36.根据权利要求29的磁随机存取存储器件，其中磁隧道结结构具有平行于衬底表面的长度，其中磁隧道结结构具有平行于衬底表面并垂直于长度的宽度，其中该长度大于该宽度，以及其中磁场导电线平行于磁隧道结结构的长度。
37.根据权利要求36的磁随机存取存储器件，其中磁场导电线和磁隧道结结构的长度平行于位线。
38.根据权利要求36的磁随机存取存储器件，其中磁场导电线和磁隧道结结构的长度垂直于位线。
39.根据权利要求29的磁随机存取存储器件，其中磁隧道结结构包括磁电阻器，该磁电阻器具有被钉扎的铁磁体层、自由铁磁体层以及被钉扎和自由铁磁体层之间的隧道绝缘层。
40.根据权利要求39的磁随机存取存储器件，其中被钉扎的铁磁体层和/或自由铁磁体层的至少一个包括合成的反铁磁体层。
41.根据权利要求29的磁随机存取存储器件，其中控制器还配置为在提供写电流脉冲和写磁场脉冲之后，横跨磁隧道结结构提供读信号，以及基于该读信号决定磁隧道结结构的编程状态。
42.根据权利要求41的磁随机存取存储器件，其中提供读信号包括横跨磁隧道结结构产生读电压，该读电压小于提供写电流脉冲时横跨磁隧道结结构产生的写电压。
CN2005100919962A 2004-08-12 2005-08-12 操作自旋注入操作磁随机存取存储器件的方法及相关器件 Active CN1747060B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040063641A KR100835275B1 (ko) 2004-08-12 2004-08-12 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
KR1020040063641 2004-08-12
KR10-2004-0063641 2004-08-12

Publications (2)

Publication Number Publication Date
CN1747060A true CN1747060A (zh) 2006-03-15
CN1747060B CN1747060B (zh) 2011-07-13

Family

ID=36166536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100919962A Active CN1747060B (zh) 2004-08-12 2005-08-12 操作自旋注入操作磁随机存取存储器件的方法及相关器件

Country Status (4)

Country Link
US (1) US7164598B2 (zh)
JP (1) JP4580308B2 (zh)
KR (1) KR100835275B1 (zh)
CN (1) CN1747060B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350555A (zh) * 2012-04-18 2015-02-11 国家科研中心 自旋极化电流源
CN107564931A (zh) * 2016-07-06 2018-01-09 中电海康集团有限公司 一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺
CN107564930A (zh) * 2016-07-06 2018-01-09 中电海康集团有限公司 一种基于源极合金电阻的磁性随机存取存储器及源极合金电阻制造工艺
CN111406326A (zh) * 2020-02-19 2020-07-10 长江存储科技有限责任公司 磁性存储结构和器件
CN112445457A (zh) * 2019-08-30 2021-03-05 台湾积体电路制造股份有限公司 概率随机数发生器和生成含概率随机位的数据位流的方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500456B1 (ko) * 2003-08-13 2005-07-18 삼성전자주식회사 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
KR100615089B1 (ko) * 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
US7369428B2 (en) 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
US7372722B2 (en) * 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
JP4575136B2 (ja) * 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
TWI292231B (en) * 2005-09-21 2008-01-01 Ind Tech Res Inst Simulating circuit for magnetic tunnel junction device
WO2007040189A1 (ja) * 2005-10-03 2007-04-12 Nec Corporation 磁気ランダムアクセスメモリ及びその動作方法
JP5193419B2 (ja) * 2005-10-28 2013-05-08 株式会社東芝 スピン注入磁気ランダムアクセスメモリとその書き込み方法
US7301801B2 (en) * 2005-10-28 2007-11-27 International Business Machines Corporation Tuned pinned layers for magnetic tunnel junctions with multicomponent free layers
US7257019B2 (en) * 2005-11-17 2007-08-14 Macronix International Co., Ltd. Systems and methods for a magnetic memory device that includes a single word line transistor
US7515457B2 (en) * 2006-02-24 2009-04-07 Grandis, Inc. Current driven memory cells having enhanced current and enhanced current symmetry
JP4799218B2 (ja) * 2006-03-03 2011-10-26 株式会社東芝 スピン注入書き込み型磁気記憶装置
US20080055792A1 (en) * 2006-03-07 2008-03-06 Agency For Science, Technology And Research Memory cells and devices having magnetoresistive tunnel junction with guided magnetic moment switching and method
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
EP1863034B1 (en) * 2006-05-04 2011-01-05 Hitachi, Ltd. Magnetic memory device
KR100885184B1 (ko) 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
US8058697B2 (en) * 2007-03-26 2011-11-15 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic synthetic free layer
JP5157268B2 (ja) * 2007-06-13 2013-03-06 株式会社日立製作所 スピン蓄積磁化反転型のメモリ素子及びスピンｒａｍ
KR101258268B1 (ko) 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들
JP5312782B2 (ja) 2007-12-20 2013-10-09 株式会社船井電機新応用技術研究所 ナノギャップスイッチング素子の駆動方法及びナノギャップスイッチング素子を備える記憶装置
US8013406B2 (en) * 2008-01-02 2011-09-06 The Hong Kong University Of Science And Technology Method and apparatus for generating giant spin-dependent chemical potential difference in non-magnetic materials
US8564079B2 (en) * 2008-04-21 2013-10-22 Qualcomm Incorporated STT MRAM magnetic tunnel junction architecture and integration
US8085581B2 (en) * 2008-08-28 2011-12-27 Qualcomm Incorporated STT-MRAM bit cell having a rectangular bottom electrode plate and improved bottom electrode plate width and interconnect metal widths
JP5412640B2 (ja) * 2008-11-13 2014-02-12 ルネサスエレクトロニクス株式会社 磁気メモリ装置
KR101623882B1 (ko) * 2009-04-29 2016-05-25 삼성전자주식회사 자기 메모리 소자
US8547736B2 (en) * 2010-08-03 2013-10-01 Qualcomm Incorporated Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction
US8711612B1 (en) * 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
US8723281B2 (en) 2011-03-23 2014-05-13 Avalanche Technology Inc. Access transistor with a buried gate
KR101886382B1 (ko) * 2011-12-14 2018-08-09 삼성전자주식회사 정보 저장 소자 및 그 제조 방법
WO2015147807A1 (en) * 2014-03-25 2015-10-01 Intel Corporation Magnetic domain wall logic devices and interconnect
KR102368428B1 (ko) * 2017-06-29 2022-03-02 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조방법
CN111293136A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维器件的三维mram存储结构及其制作方法
CN113534021B (zh) * 2021-07-09 2022-05-10 福州大学 一种测量三维拓扑绝缘体中电流诱导自旋极化的方法
US20230170403A1 (en) * 2021-11-26 2023-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and forming method thereof

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) * 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US6163477A (en) 1999-08-06 2000-12-19 Hewlett Packard Company MRAM device using magnetic field bias to improve reproducibility of memory cell switching
JP2001156357A (ja) * 1999-09-16 2001-06-08 Toshiba Corp 磁気抵抗効果素子および磁気記録素子
JP2001084758A (ja) 1999-09-17 2001-03-30 Fujitsu Ltd 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ
JP3593652B2 (ja) * 2000-03-03 2004-11-24 富士通株式会社 磁気ランダムアクセスメモリ装置
DE10053965A1 (de) 2000-10-31 2002-06-20 Infineon Technologies Ag Verfahren zur Verhinderung unerwünschter Programmierungen in einer MRAM-Anordnung
US6724674B2 (en) * 2000-11-08 2004-04-20 International Business Machines Corporation Memory storage device with heating element
US6385082B1 (en) * 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
KR100520175B1 (ko) 2000-12-12 2005-10-10 주식회사 하이닉스반도체 반도체소자의 제조방법
JP3920564B2 (ja) 2000-12-25 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
US6603678B2 (en) * 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
JP2002208682A (ja) * 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
US6724651B2 (en) * 2001-04-06 2004-04-20 Canon Kabushiki Kaisha Nonvolatile solid-state memory and method of driving the same
JP4405103B2 (ja) 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
JP2002334972A (ja) * 2001-05-10 2002-11-22 Sony Corp 磁気メモリ装置
KR100429199B1 (ko) * 2001-05-11 2004-04-28 주식회사 하이닉스반도체 자기 저항 메모리 장치
JP2002358775A (ja) * 2001-05-31 2002-12-13 Sony Corp 磁気メモリ装置
US6385083B1 (en) * 2001-08-01 2002-05-07 Hewlett-Packard Company MRAM device including offset conductors
US6430085B1 (en) * 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
JP2003123464A (ja) * 2001-10-18 2003-04-25 Canon Inc 磁気メモリ装置
JP2003151260A (ja) * 2001-11-13 2003-05-23 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US6720597B2 (en) * 2001-11-13 2004-04-13 Motorola, Inc. Cladding of a conductive interconnect for programming a MRAM device using multiple magnetic layers
FR2832542B1 (fr) * 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
JP4033690B2 (ja) * 2002-03-04 2008-01-16 株式会社ルネサステクノロジ 半導体装置
US6927072B2 (en) * 2002-03-08 2005-08-09 Freescale Semiconductor, Inc. Method of applying cladding material on conductive lines of MRAM devices
KR20040003479A (ko) 2002-07-03 2004-01-13 삼성전자주식회사 자기 랜덤 액세스 메모리 디바이스의 셀 구조 및 그제조방법
JP4016101B2 (ja) 2002-08-22 2007-12-05 国立大学法人大阪大学 磁性メモリ、磁性メモリアレイ、磁性メモリの記録方法、及び磁性メモリの読み出し方法
US6791865B2 (en) * 2002-09-03 2004-09-14 Hewlett-Packard Development Company, L.P. Memory device capable of calibration and calibration methods therefor
JP4219134B2 (ja) * 2002-09-03 2009-02-04 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6744651B2 (en) * 2002-09-20 2004-06-01 Taiwan Semiconductor Manufacturing Company Local thermal enhancement of magnetic memory cell during programming
JP3866641B2 (ja) * 2002-09-24 2007-01-10 株式会社東芝 磁気記憶装置およびその製造方法
KR100536592B1 (ko) 2002-11-01 2005-12-14 삼성전자주식회사 자기 메모리 및 그 제조 방법
JP2004164766A (ja) * 2002-11-14 2004-06-10 Renesas Technology Corp 不揮発性記憶装置
US6771534B2 (en) * 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
JP3866649B2 (ja) * 2002-11-28 2007-01-10 株式会社東芝 磁気ランダムアクセスメモリ
ES2406304T3 (es) 2002-11-28 2013-06-06 Crocus Technology, Inc. Procedimiento y dispositivo para la generación mejorada de campos magnéticos durante una operación de escritura de un dispositivo de memoria magnetorresistente
JP4294307B2 (ja) * 2002-12-26 2009-07-08 株式会社ルネサステクノロジ 不揮発性記憶装置
JP4170108B2 (ja) * 2003-02-20 2008-10-22 株式会社ルネサステクノロジ 磁気記憶装置
KR100568512B1 (ko) * 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350555A (zh) * 2012-04-18 2015-02-11 国家科研中心 自旋极化电流源
CN104350555B (zh) * 2012-04-18 2016-11-09 国家科研中心 自旋极化电流源
CN107564931A (zh) * 2016-07-06 2018-01-09 中电海康集团有限公司 一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺
CN107564930A (zh) * 2016-07-06 2018-01-09 中电海康集团有限公司 一种基于源极合金电阻的磁性随机存取存储器及源极合金电阻制造工艺
CN112445457A (zh) * 2019-08-30 2021-03-05 台湾积体电路制造股份有限公司 概率随机数发生器和生成含概率随机位的数据位流的方法
CN112445457B (zh) * 2019-08-30 2024-03-08 台湾积体电路制造股份有限公司 概率随机数发生器和生成含概率随机位的数据位流的方法
CN111406326A (zh) * 2020-02-19 2020-07-10 长江存储科技有限责任公司 磁性存储结构和器件
US11201282B2 (en) 2020-02-19 2021-12-14 Yangtze Memory Technologies Co., Ltd. Magnetic memory structure and device
US11690298B2 (en) 2020-02-19 2023-06-27 Yangtze Memory Technologies Co., Ltd. Magnetic memory structure and device

Also Published As

Publication number Publication date
KR100835275B1 (ko) 2008-06-05
KR20060014907A (ko) 2006-02-16
JP4580308B2 (ja) 2010-11-10
JP2006054046A (ja) 2006-02-23
US7164598B2 (en) 2007-01-16
CN1747060B (zh) 2011-07-13
US20060034117A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
CN1747060A (zh) 操作自旋注入操作磁随机存取存储器件的方法及相关器件
US7307874B2 (en) Methods of operating magnetic random access memory devices including magnets adjacent magnetic tunnel junction structures
US7369428B2 (en) Methods of operating a magnetic random access memory device and related devices and structures
TWI427744B (zh) 具有二極體於記憶串列中的三維陣列記憶體架構
KR101405864B1 (ko) 멀티-레벨 셀(ｍｌｃ) 데이터 저장 능력을 갖는 자기 메모리 셀
US11127896B2 (en) Shared spin-orbit-torque write line in a spin-orbit-torque MRAM
US9443905B1 (en) Implementing 3D scalable magnetic memory with interlayer dielectric stack and pillar holes having programmable area
US7009873B2 (en) Magnetic random access memory
CN1655278A (zh) 包括热量产生层的磁随机存取存储器及相关方法
US8203875B2 (en) Anti-parallel diode structure and method of fabrication
CN105917411A (zh) 用于高密度低功率gshe-stt mram的多电平单元设计
CN1755832A (zh) 包括磁隧道结结构和衬底之间的存储器及其相关方法
US9780143B2 (en) Implementing magnetic memory integration with CMOS driving circuits
US20150009759A1 (en) Substrate connection of three dimensional nand for improving erase performance
CN1734662A (zh) 磁性隧道结结构、磁性随机存取存储单元、及光掩模
CN1993767A (zh) 快闪存储单元以及编程快闪存储装置的方法
CN101111943A (zh) 非易失性存储装置及其制造方法
US20140063891A1 (en) Semiconductor memory device
US20040032765A1 (en) Closed flux magnetic memory
US10361365B2 (en) Implementing deposition growth method for magnetic memory
JP7260487B2 (ja) 半導体装置
KR100542743B1 (ko) 자기 랜덤 엑세스 메모리
KR100678471B1 (ko) 자기램 소자의 구동 방법
US10157656B2 (en) Implementing enhanced magnetic memory cell
KR102677729B1 (ko) 반도체 회로 및 전자 기기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant