CN107564930A - 一种基于源极合金电阻的磁性随机存取存储器及源极合金电阻制造工艺 - Google Patents
一种基于源极合金电阻的磁性随机存取存储器及源极合金电阻制造工艺 Download PDFInfo
- Publication number
- CN107564930A CN107564930A CN201610542615.6A CN201610542615A CN107564930A CN 107564930 A CN107564930 A CN 107564930A CN 201610542615 A CN201610542615 A CN 201610542615A CN 107564930 A CN107564930 A CN 107564930A
- Authority
- CN
- China
- Prior art keywords
- source electrode
- metal
- resistance alloys
- electrode resistance
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种基于源极合金电阻的磁性随机存取存储器及源极合金电阻制造工艺,该发明利用有源区硅电阻连线设计代替金属连线的方法提高MRAM密度,在工艺上用衬底合金(Salicide)形成低电阻连线的方案来满足源极互联的目的;本发明有效地提高了数据存储密度,降低了芯片面积,能有效提高MRAM存储单元密度50%。
Description
技术领域
本发明涉及非易失性存储器和半导体领域,尤其涉及一种基于源极合金电阻的磁性随机存取存储器及源极合金电阻制造工艺。
背景技术
当前的MRAM基本采用源极与位线平行,与字线垂直的方式布局走线。并用金属层连接每个存储单元的源,漏极。在通常的MRAM单元结构中,CMOS源极互联接同电位,漏极连接磁性隧道结(MTJ)并将同一行(位线)互联用以选址,字线(栅极)纵向互联用以选址。源极及位线(漏极)的金属走线为同一方向并与位线垂直。如图1、图2所示,每两个单元共用的源端通过CT连接至第一层金属走线。漏端通过CT连接至第一层金属,漏端的第一层金属不作走线,仅作为连接CT以及磁性隧道结。磁性隧道结定义在第一层金属框上,通过第二层金属连线互联。
发明内容
本发明为克服上述的不足之处,目的在于提供一种基于源极合金电阻的磁性随机存取存储器,引入源极合金电阻来代替金属连线,此种结构可以节省金属之间的设计规范要求以及CONT和多晶硅栅极之间的规范要求而损耗的面积。
本发明另一目的在于提供一种基于源极合金电阻的磁性随机存取存储器的源极合金电阻制造工艺,通过此源极合金电阻可达到提高MRAM存储单元密度的目的,理论上能将存储单元的密度提高50%。
本发明是通过以下技术方案达到上述目的:一种基于源极合金电阻的磁性随机存取存储器,包括:存储单元、有源区、多晶体栅极、后段金属与前段器件连接孔、第一层金属、第二层金属、磁性隧道结、浅沟道隔离;浅沟道隔离设于有源区两侧;所述有源区内设有源极合金电阻,相邻有源区的源极通过源极合金电阻互联;多晶体栅极设于源极与漏极之间;漏极通过后段金属与前段器件连接孔与第一层金属相连;源极每隔若干存储单元后通过后段金属与前段器件连接孔与第一层金属相连;第二层金属通过磁性隧道结连接在第一层金属上方。
作为优选,所述源极合金电阻为半导体硅材料与活性金属的合金,作为优选,活性金属为钴、镍中的任意一种或组合。
作为优选,所述的第一层金属、第二层金属带有金属走线。
作为优选,所述金属走线的材质为铜,铝,金,银,钨,钽中的任意一种。
作为优选,所述的源极每隔2n个存储单元后通过后段金属与前段器件连接孔与第一层金属的金属走线相连;作为优选,每隔16个存储单元。
作为优选,所述的源极带有源极线;漏极带有位线。
作为优选,所述的多晶体栅极带有字线。
一种基于源极合金电阻的磁性随机存取存储器的源极合金电阻制造工艺,包括如下步骤:
(1)在包括浅结LDD,源漏注入S/D的注入工艺结束后,沉积一层SAB氧化层并用光刻法定义合金区域;
(2)用蚀刻的方式将合金区域打开后沉积活性金属;
(3)通过热退火工艺直至多晶硅栅极以及有源区内的源极区、漏极区形成合金层,并清洗去除合金层表面未合金的活性金属。
本发明的有益效果在于:1)本发明可以节省金属之间的设计规范要求以及CONT和多晶硅栅极之间的规范要求而损耗的面积;2)达到提高MRAM存储单元密度的目的,理论单元密度提升50%。
附图说明
图1是背景技术现有MRAM的存储单元版图;
图2是背景技术现有MRAM的三维结构示意图;
图3是本发明MRAM的存储单元版图;
图4是本发明MRAM的三维结构示意图;
图5是本发明存储单元矩阵的连接方式示意图;
图6是本发明源极合金电阻的制造工艺示意图1;
图7是本发明源极合金电阻的制造工艺示意图2;
图8是本发明源极合金电阻的制造工艺示意图3;
附图说明:AA/Active-有源区,Poly-多晶体栅极,CONT/CT-后段金属与前段器件连接孔,M1-第一层金属,Cell-存储单元,MTJ-磁性隧道结,WL-字线,BL-位线,SL-源极线,STI-浅沟道隔离;PR-光刻胶,S-源极,D-漏极,Spacer-多晶硅栅侧壁绝缘层。
具体实施方式
下面结合具体实施例对本发明进行进一步描述,但本发明的保护范围并不仅限于此:
实施例:如图3、图4所示,一种基于源极合金电阻的磁性随机存取存储器由存储单元、有源区、多晶体栅极、后段金属与前段器件连接孔、第一层金属、第二层金属、磁性隧道结、浅沟道隔离组成。
现有的MRAM结构的每两个存储单元共用的源极通过CT连接至第一层金属走线。漏极通过CT连接至第一层金属,漏极的第一层金属不作走线,仅作为连接CT以及磁性隧道结。磁性隧道结定义在第一层金属框上,通过第二层金属连线互联。而本发明的MRAM结构与现有结构不同,漏极与现有的连接方式一致。但源极去掉CT以及第一层金属连线。利用特殊的源极设计,将源极通过有源区(Active)互联,然后通过合金工艺降低有源区电阻,利用此有源区电阻互联源极。因为去掉了源极的CT,规避了源极金属包CT以及源极第一层金属与漏端第一层金属间间距的设计规范而损耗的面积。
本发明的MRAM的存储单元矩阵的连线方式如图5所示,每隔16个(或者其他bit数)单元就将源极通过CT连接至第一层金属走线,避免连接过多单元导致连线电阻过高。其他bit数也可以选用其它单元数,如2,4,8,32等,具体根据设计时电阻需求确定。根据本设计的MRAM,理论上能将存储单元的密度提高50%。
源极合金电阻为半导体硅材料与活性金属的合金,作为优选,活性金属为钴、镍中的任意一种或组合。第一层金属、第二层金属带有金属走线,其材质为铜,铝,金,银,钨,钽中的任意一种。
在本发明中实现此源极合金电阻结构的制造工艺如图6-图8所示,包括如下步骤:
a.在所有注入工艺(浅结LDD,源漏注入S/D)结束后,沉积一层牺牲氧化层并用光刻定义合金区域如图6。
b.用蚀刻的方式将合金区域打开后沉积活性金属如钴或镍等,如图7。
c.通过热退火工艺使多晶硅栅极以及源,漏有源区形成合金层,并去除表面未合金的活性金属如图8。
源极就用此种方式利用硅衬底合金电阻作为连线连接,每隔一定存储单元(根据电路设计电阻需要决定)通过CONT连接金属层引出源极。
本发明所将存储单元间的源极用有源区电阻互联,并通过金属合金工艺降低连接电阻阻值。无需每个存储单元单独使用CONT连接金属层,省去满足金属之间以及CONT与多晶硅栅极之间的设计规范而占用的面积。
以上的所述乃是本发明的具体实施例及所运用的技术原理,若依本发明的构想所作的改变,其所产生的功能作用仍未超出说明书及附图所涵盖的精神时,仍应属本发明的保护范围。
Claims (8)
1.一种基于源极合金电阻的磁性随机存取存储器,其特征在于包括:存储单元、有源区、多晶体栅极、后段金属与前段器件连接孔、第一层金属、第二层金属、磁性隧道结、浅沟道隔离;浅沟道隔离设于有源区两侧;多晶体栅极设于有源区上方,将有源区分为源极与漏极;所述有源区源极设有源极合金电阻,相邻有源区的源极通过源极合金电阻互联;漏极通过后段金属与前段器件连接孔与第一层金属相连;源极每隔若干存储单元后通过后段金属与前段器件连接孔与第一层金属相连;第二层金属通过磁性隧道结连接在第一层金属上方。
2.根据权利要求1所述的一种基于源极合金电阻的磁性随机存取存储器,其特征在于:所述源极合金电阻为半导体硅材料与活性金属的合金,作为优选,活性金属为钴、镍中的任意一种或组合。
3.根据权利要求1所述的一种基于源极合金电阻的磁性随机存取存储器,其特征在于:所述的第一层金属、第二层金属带有金属走线。
4.根据权利要求3所述的一种基于源极合金电阻的磁性随机存取存储器,其特征在于:所述金属走线的材质为铜,铝,金,银,钨,钽中的任意一种。
5.根据权利要求1所述的一种基于源极合金电阻的磁性随机存取存储器,其特征在于:所述的源极每隔2n个存储单元后通过后段金属与前段器件连接孔与第一层金属的金属走线相连;作为优选,每隔16个存储单元。
6.根据权利要求1所述的一种基于源极合金电阻的磁性随机存取存储器,其特征在于:所述的源极带有源极线;漏极带有位线。
7.根据权利要求1所述的一种基于源极合金电阻的磁性随机存取存储器,其特征在于:所述的多晶体栅极带有字线。
8.一种基于源极合金电阻的磁性随机存取存储器的源极合金电阻制造工艺,其特征在于,包括如下步骤:
(1)在包括浅结LDD,源漏注入S/D的注入工艺结束后,沉积一层SAB氧化层并用光刻法定义合金区域;
(2)用蚀刻的方式将合金区域打开后沉积活性金属;
(3)通过热退火工艺直至多晶硅栅极以及有源区内的源极区、漏极区形成合金层,并清洗去除合金层表面未合金的活性金属。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610542615.6A CN107564930A (zh) | 2016-07-06 | 2016-07-06 | 一种基于源极合金电阻的磁性随机存取存储器及源极合金电阻制造工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610542615.6A CN107564930A (zh) | 2016-07-06 | 2016-07-06 | 一种基于源极合金电阻的磁性随机存取存储器及源极合金电阻制造工艺 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107564930A true CN107564930A (zh) | 2018-01-09 |
Family
ID=60973281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610542615.6A Pending CN107564930A (zh) | 2016-07-06 | 2016-07-06 | 一种基于源极合金电阻的磁性随机存取存储器及源极合金电阻制造工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107564930A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112909039A (zh) * | 2019-12-04 | 2021-06-04 | 浙江驰拓科技有限公司 | 存储器及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6861715B2 (en) * | 2002-04-08 | 2005-03-01 | Guobiao Zhang | Electrically programmable three-dimensional memory |
CN1747060A (zh) * | 2004-08-12 | 2006-03-15 | 三星电子株式会社 | 操作自旋注入操作磁随机存取存储器件的方法及相关器件 |
CN101354917A (zh) * | 2007-07-26 | 2009-01-28 | 三星电子株式会社 | 包括叠置nand型电阻存储器单元串的非易失性存储器件及其制造方法 |
US20120051164A1 (en) * | 2010-08-30 | 2012-03-01 | Jong-Pil Son | Memory cell, methods of manufacturing memory cell, and memory device having the same |
US20150357376A1 (en) * | 2014-06-09 | 2015-12-10 | BoYoung Seo | Semiconductor memory device |
-
2016
- 2016-07-06 CN CN201610542615.6A patent/CN107564930A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6861715B2 (en) * | 2002-04-08 | 2005-03-01 | Guobiao Zhang | Electrically programmable three-dimensional memory |
CN1747060A (zh) * | 2004-08-12 | 2006-03-15 | 三星电子株式会社 | 操作自旋注入操作磁随机存取存储器件的方法及相关器件 |
CN101354917A (zh) * | 2007-07-26 | 2009-01-28 | 三星电子株式会社 | 包括叠置nand型电阻存储器单元串的非易失性存储器件及其制造方法 |
US20120051164A1 (en) * | 2010-08-30 | 2012-03-01 | Jong-Pil Son | Memory cell, methods of manufacturing memory cell, and memory device having the same |
US20150357376A1 (en) * | 2014-06-09 | 2015-12-10 | BoYoung Seo | Semiconductor memory device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112909039A (zh) * | 2019-12-04 | 2021-06-04 | 浙江驰拓科技有限公司 | 存储器及其制作方法 |
WO2021109808A1 (zh) * | 2019-12-04 | 2021-06-10 | 浙江驰拓科技有限公司 | 存储器及其制作方法 |
CN112909039B (zh) * | 2019-12-04 | 2023-04-18 | 浙江驰拓科技有限公司 | 存储器及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI220556B (en) | Semiconductor device | |
CN1574335B (zh) | 具有金刚石形金属互连配置的半导体功率器件 | |
KR101336413B1 (ko) | 집적 메모리 어레이 및 메모리 어레이의 형성방법 | |
WO2020171992A1 (en) | Replacement buried power rail in backside power delivery | |
CN103325418B (zh) | 用于rom单元的器件 | |
CN103367367B (zh) | 用于高速rom单元的装置 | |
TW201503287A (zh) | 用於記憶單元的低溫原位摻雜矽基導體材料 | |
TW201039476A (en) | Integrated circuit 3D phase change memory array and manufacturing method | |
TW201419599A (zh) | 自旋霍爾效應記憶體 | |
JP2010522991A5 (zh) | ||
US20130094273A1 (en) | 3d memory and decoding technologies | |
CN105529398B (zh) | 电阻式随机存取存储器及其制造方法 | |
CN103811495A (zh) | 三维存储器装置及其制造方法 | |
CN104464816B (zh) | 单次可编程记忆体及其操作方法和编程方法以及电子系统 | |
CN108028060A (zh) | 自对准存储器阵列 | |
KR20130044496A (ko) | 배선 상에 셀 패턴이 형성되는 반도체 메모리 소자 및 그 제조 방법 | |
CN108694978A (zh) | 具有直接耦合到本体区域的源极线的存储器装置 | |
CN102376737A (zh) | 嵌入mram的集成电路及该集成电路的制备方法 | |
US10446745B1 (en) | Method of manufacturing magnetoresistive random access memory cell | |
CN107564930A (zh) | 一种基于源极合金电阻的磁性随机存取存储器及源极合金电阻制造工艺 | |
CN112599557A (zh) | 磁性随机存取存储器结构 | |
KR20140011588A (ko) | 반도체 소자 및 그 제조 방법 | |
CN105990392B (zh) | 电阻式随机存取存储器及其制造方法 | |
CN112909039B (zh) | 存储器及其制作方法 | |
KR102564790B1 (ko) | 자기 기억 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180109 |
|
RJ01 | Rejection of invention patent application after publication |