CN112599557A - 磁性随机存取存储器结构 - Google Patents

磁性随机存取存储器结构 Download PDF

Info

Publication number
CN112599557A
CN112599557A CN202011414106.8A CN202011414106A CN112599557A CN 112599557 A CN112599557 A CN 112599557A CN 202011414106 A CN202011414106 A CN 202011414106A CN 112599557 A CN112599557 A CN 112599557A
Authority
CN
China
Prior art keywords
layer
mtj element
free layer
random access
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011414106.8A
Other languages
English (en)
Other versions
CN112599557B (zh
Inventor
朱中良
王裕平
陈昱瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202011414106.8A priority Critical patent/CN112599557B/zh
Publication of CN112599557A publication Critical patent/CN112599557A/zh
Application granted granted Critical
Publication of CN112599557B publication Critical patent/CN112599557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Abstract

本发明公开一种磁性随机存取存储器(magnetic random access memory，MRAM)结构，包含一晶体管，包含有一栅极、一源极以及一漏极，一磁性隧穿介面(magnetic tunnel junction，MTJ)元件，至少包含有一自由层、一绝缘层以及一固定层，其中该绝缘层位于该自由层以及该固定层之间，该自由层位于该绝缘层之上，其中该MTJ元件的该自由层与一位线(bit line，BL)电连接，该MTJ元件的该固定层与该晶体管的该源极电连接，该晶体管的该漏极电连接一感测线(sense line，SL)，以及一第一导电通孔(via)，直接接触该MTJ元件，其中该第一导电通孔的材质包含钨。

Description

磁性随机存取存储器结构
本申请是中国发明专利申请(申请号：201810794914.8，申请日：2018年07月19日，发明名称：磁性随机存取存储器结构)的分案申请。
技术领域
本发明涉及半导体技术领域，尤其是涉及关于一种磁性随机存取存储器(magnetic random access memory，MRAM)的磁性隧穿介面(结)(magnetic tunneljunction，MTJ)结构。
背景技术
磁性随机存取存储器(magnetic random access memory，MRAM)为非挥发性存储器技术，其使用磁化状态来表示存储的数据。一般而言，MRAM包括多个磁性存储单元位于一阵列中。各个存储单元基本上表示数据的一个位数值。上述存储单元中包含有至少一磁性元件，磁性元件可包括两个磁性板(或是半导体基底上的材料层)，分别具有与其相关的一磁力方向(或者磁矩的位向)，且两磁性板之间还包含有一层较薄的非磁性层。
更明确地说，一MRAM元件通常是以一磁性隧穿介面(magnetic tunnel junction，MTJ)元件为基础。一MTJ元件包括至少三个基本层：一自由层、一绝缘层、以及一固定层。其中自由层和固定层为磁性层，绝缘层为绝缘层，位于自由层和固定层之间。另外，自由层的磁化方向可自由旋转，但是受到层的物理尺寸制约，仅指向两个方向之一(与固定层的磁力方向平行或是反平行)；固定层的磁化方向为固定于一特定的方向。一位通过定位自由层的磁化方向，在上述两个方向之一而写入。凭着自由层和固定层的磁矩的位向相同或相反，MTJ元件的电阻也将随之改变。因此，通过判定MTJ元件的电阻，可读取位数值。更进一步说明，当自由层和固定层的磁化方向为平行，且磁矩具有相同的极性时，MTJ元件的电阻为低阻态。基本上，此时状态所存储的数值表示为“0”。当自由层和固定层的磁化方向为反平行，且磁矩具有相反的极性时，MTJ元件的电阻为高阻态。基本上，此状态所存储的数值表示为“1”。
发明内容
本发明提供一磁性随机存取存储器(magnetic random access memory，MRAM)结构，包含一晶体管，包含有一栅极、一源极以及一漏极，一磁性隧穿介面(magnetic tunneljunction，MTJ)元件，至少包含有一自由层、一绝缘层以及一固定层，其中该绝缘层位于该自由层以及该固定层之间，该自由层位于该绝缘层之上，其中该MTJ元件的该自由层与一位线(bit line，BL)电连接，该MTJ元件的该固定层与该晶体管的该源极电连接，该晶体管的该漏极电连接一感测线(sense line，SL)，以及一第一导电通孔(via)，直接接触该MTJ元件，其中该第一导电通孔的材质包含钨。
发明另提供一磁性随机存取存储器(magnetic random access memory，MRAM)结构，包含一晶体管，包含有一栅极、一源极以及一漏极，一磁性隧穿介面(magnetic tunneljunction，MTJ)元件，至少包含有一自由层(free layer)、一绝缘层以及一固定层，其中该绝缘层位于该自由层以及该固定层之间，该自由层位于该绝缘层之上，其中该MTJ元件的该自由层与该晶体管的该漏极电连接，该MTJ元件的该固定层与一位线(bit line，BL)电连接，该晶体管的该源极电连接一感测线(sense line，SL)，以及一第一导电通孔(via)，直接接触该MTJ元件，其中该第一导电通孔的材质包含钨。
本发明的特征在于MTJ元件以及与MTJ元件直接接触的导电通孔具有特殊剖面轮廓。其中导电通孔具有一上宽下窄的轮廓，且材质为钨，因此可以有效承载MTJ元件，又可以避免在写入数值1至MTJ元件的过程中，铜原子扩散的问题。除此之外，MTJ元件具有梯形与抛物线型的轮廓，因此在实际制作中，具有制作工艺容易以及结构稳固的优点。
附图说明
图1为一磁性随机存取存储器(magnetic random access memory，MRAM)的存储单元的电路示意图；
图2为另一磁性随机存取存储器的存储单元的电路示意图；
图3为本发明一优选实施例的磁性随机存取存储器的存储单元的剖面结构示意图；
图4为图3中MTJ元件310以及周围部分元件的局部放大图；
图5为本发明另一优选实施例的磁性随机存取存储器的存储单元的剖面结构示意图。
主要元件符号说明
100 磁性隧穿介面元件
102 固定层
104 绝缘层
106 自由层
110 切换元件
301 基底
302 晶体管
303 介电层
304 栅极绝缘层
305 介电层
306 介电层
307 介电层
308 介电层
310 磁性隧穿介面元件
311 下电极
312 固定层
314 绝缘层
316 自由层
317 上电极
320 间隙壁
G 栅极
S 源极
D 漏极
CT 接触结构
BL 位线
WL 字符线
SL 感测线
M1、M2、M2-1、M2-2、M3、M4 金属层
Via1、Via2、Via2-1、Via2-2、Via3、Via3-1、Via3-2 导电通孔
I 电流方向
P1 第一部分
P2 第二部分
W1 宽度
W2 宽度
H 水平面
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。
请参考图1，其绘示一磁性随机存取存储器(magnetic random access memory，MRAM)的存储单元的电路示意图。所述存储单元包括一磁性存储元件，例如一磁性隧穿介面(magnetic tunnel junction，MTJ)元件100以及一切换元件110。切换元件110例如包含一金属氧化物半导体(MOS)晶体管、一MOS二极管及/或一双极性晶体管，包含有一栅极G、一漏极D以及一源极S，切换元件110适用于读取或写入MTJ元件100。
MTJ元件100至少包括一固定层(pin layer)102、一绝缘层104以及一自由层(freelayer)106。自由层106的磁化方向可自由旋转指向一或两个方向，并且可使用自旋矩转换(spin-torque transfer，STT)切换。对于固定层102而言，可使用一反铁磁性层以固定磁化方向于一特定方向。隔离层104设置于自由层106和固定层102之间。
本实施例中，自由层106连接至一位线(bit line，BL)，在写入或读取过程中提供自由层一电压。切换元件110的栅极连接至一字符线(word line，WL)，在写入或读取过程中启动存储单元。切换元件110的源极S连接至固定层102，切换元件110的漏极D连接至一感测线(sense line，SL)，在写入或读取过程中，当存储单元被字符线WL启动时，以一电压驱动固定层102。
MTJ元件100内的数据可由自由层106相对于固定层102的磁化方向表示。当自由层和固定层的磁化方向为平行时，且磁矩具有相同的极性时，MTJ元件的电阻为低阻态。基本上，此时的状态表示MTJ元件所存储的数值为“0”。当自由层和固定层的磁化方向为反平行，且磁矩具有相反的极性时，MTJ元件的电阻为高阻态。基本上，此时的状态表示MTJ元件所存储的数值为“1”。
在本发明的另外一实施例中，MTJ元件100与切换元件110的连接方式略有不同。请参考图2，其绘示另一磁性随机存取存储器的存储单元的电路示意图。在本实施例中，MTJ元件100同样包含有固定层102、绝缘层104以及一自由层106。而切换元件110也包含有栅极G、漏极D以及源极S。然而，在本实施例中，切换元件110的源极S连接至感测线SL，切换元件110的漏极D连接至自由层106，切换元件110的栅极G连接至字符线WL，MTJ元件100的固定层102则连接至位线BL。
无论是上述图1或是图2所绘示的连接方式，都可以确保MRAM的正常运作。不过根据一些现有技术的内容，例如美国专利公开号US 2011/0122674，MTJ元件与切换元件的连接方式的不同，将会影响到MTJ元件本身进行写入/读取时的速度。其中MTJ元件有一现象在于，当写入数值“1”至MTJ元件时(也就是将内部存储的数值由0转换成1)，比起写入数值“0”至MTJ元件(也就是将内部存储的数值由1转换成0)需要耗费更多的电流量。此现象是由于MTJ内部磁矩转换效能以及内部组态较高而发生，关于此现象的详细描述已经揭露于先前技术中(例如上述美国专利公开号US2011/0122674)，因此在此不多加赘述。另外，当写入数值“1”至MTJ元件时，电流方向将会从MTJ元件的固定层流至自由层，如图1或是图2中的电流方向I所示(关于电流方向从MTJ元件的固定层流至自由层的原因，与自旋矩转换(spin-torque transfer，STT)有关，因为属于已知技术因此不多加赘述)。
申请人发现，在更高强度的电流运作下，对于MTJ元件可能会造成一些问题，例如连接MTJ元件的导电通孔(Via)若由铜(Cu)制作，在高强度的电流状态下，可能会造成铜原子扩散至MTJ元件，进而影响MTJ元件的品质。
请参考图3，其绘示本发明一优选实施例的磁性随机存取存储器的存储单元的剖面结构示意图。图3所示的剖面结构对应图1所示的电路图。本实施例中，存储单元包含有基底301，基底301上形成有一晶体管302位于一介电层303中，其中晶体管302位于基底301中的一主动区域内，且晶体管302包含有一栅极G、栅极绝缘层304、一源极S以及一漏极D。介电层303之上还包含有其他介电层305、306、307、308堆叠于介电层303上。另外，漏极D通过一接触结构CT与一感测线SL电连接，字符线WL与栅极G电连接，源极S则与磁性隧穿介面(MTJ)元件310电连接，在源极S则与MTJ元件310之间还依序包含有另一接触结构CT、金属层M1、导电通孔Via1、金属层M2以及导电通孔Via2。其中MTJ元件310至少包含有一固定层312、一绝缘层314以及一自由层316，除此之外，本实施例中MTJ元件310还包含有下电极311以及上电极317，下电极311位于固定层312下方并且直接接触固定层312，上电极317位于自由层316上方并且直接接触自由层316，下电极311或上电极317的材质例如为钽(Ta)，但不限于此。MTJ元件310的上电极317通过导电通孔Via3与上方的金属层M4电连接，金属层M4与位线BL电连接，而MTJ元件310的下电极311则通过导电通孔Via2与下方的金属层M2电连接。此处所述的各金属层M1、M2等表示位于不同介电层内的金属导电层，举例来说，金属层M1与导电通孔Via1位于同一层介电层305中，而金属层M2则位于更上方一层的介电层306中。
图4绘示图3中MTJ元件310以及周围部分元件的局部放大图。如图4所示，由下而上依序包含有导电通孔Via2、下电极311、固定层312、绝缘层314、自由层316、上电极317以及导电通孔Via3。本发明的其中一特征在于MTJ结构以及相邻导电通孔的形状。如上所述，当写入数值1至MTJ元件时，所产生的电流强度较大，而电流方向则是从固定层312流至自由层316(由下而上，如图3与图4所示)，其中较大的电流I可能会导致由铜制成的导电通孔Via之中的铜原子扩散至MTJ元件310中，进而影响MTJ元件310的品质。因此，为了避免上述情况，本发明中，位于MTJ元件下方且直接接触MTJ元件的导电通孔Via2材质并不为铜，而改用钨(tungsten,W)制作，钨材质可以避免上述铜原子扩散至MTJ元件的问题。值得注意的是，除了位于MTJ元件的下方且与之直接接触的导电通孔Via2之外，其余所有的导电通孔(例如Via1、Via3)仍可以由铜制作，以降低材料花费并增强导电性。较佳而言，本实施例中的金属层M1、M2以及导电通孔Via1与Via3都由铜制作，所以由钨制作的导电通孔Via2位于两个由铜制作的导电通孔Via1与Via3之间，且导电通孔Via1又位于接触结构CT上方。
从剖面图来看，本发明的导电通孔Via2的形状并非单纯的圆柱状，而是具有一上宽下窄的轮廓，更详细而言，本发明的导电通孔Via2可分为两部分：位于上方的第一部分P1以及位于下方的第二部分P2，其中第一部分P1较佳具有一倒梯形的剖面轮廓，第二部分P2则具有一圆柱状或长方形的轮廓。如此一来，第一部分P1宽度较大，可以完整承载上方的MTJ元件，而第二部分P2宽度较窄，有利于对准下方的金属层(例如M2)。本实施例中，导电通孔Via2的第一部分P1的宽度W1较佳等于下电极311的底面宽度，且较佳宽度W1为整体MTJ元件中最宽的部分。上述导电通孔Via2在实际制作工艺中，可以通过多次蚀刻介电层后再填入导电材质等方式形成。
另外，本发明的MTJ元件310(包含下电极311、固定层312、绝缘层314、自由层316与上电极317)也具有特殊形状的剖面轮廓，并非面积大小相同的堆叠结构。如图4所示，其中下电极311、固定层312、绝缘层314与自由层316四者的面积由下而上依序递减，也就是上述四层结构各自具有一梯形剖面轮廓，而该四层结构堆叠后也可以共组成一具有梯形轮廓的结构。至于上电极317则具有一类似弹头型(bullet shape)、抛物线型(parabola shape)或半椭圆形(semi-oval shape)的轮廓，位于自由层316上方，且上电极317的底面宽度W2较佳等于自由层316的顶面宽度。除此之外，一间隙壁320覆盖于上述MTJ元件310外侧，且导电通孔Via3穿通过间隙壁320与上电极317直接接触，间隙壁320的材质例如为氮化硅，但不限于此。上述结构具有制作容易且结构稳固的优点，且可以避免上述当写入数值1至MTJ元件时，铜原子扩散至MTJ元件的问题，提高整体MRAM的良率。
上述图3系基于图1所示的电路图的磁性随机存取存储器的存储单元的剖面结构示意图。而在本发明的另外一实施例中，如图5所示，其绘示基于图2所示的电路图的磁性随机存取存储器的存储单元的剖面结构示意图。本实施例同样包含有晶体管以及MTJ元件，不过晶体管与MTJ元件的连接方式与上述图3所示的实施例略有不同。值得注意的是，本实施例中的晶体管与MTJ元件为反接(reverse connected)。具体来说，本实施例中的晶体管302包含有一栅极G、栅极绝缘层304、一源极S以及一漏极D。源极S通过一接触结构CT与一感测线SL电连接，栅极G与字符线WL电连接，漏极D与MTJ元件310电连接。其中从剖面图来看，MTJ元件310并不位于漏极D的正上方，而是MTJ元件310通过导电通孔Via3-2与上方的金属层M4电连接，且金属层M4再通过导电通孔Via3-1、金属层M3、导电通孔Via2-1、金属层M2-1、导电通孔Via1、金属层M1以及接触结构CT与漏极D电连接。MTJ元件310通过导电通孔Via2-2与下方的金属层M2-2电连接，且金属层M2-2再与位线BL电连接。其中，金属层M2-1、金属层M2-2、导电通孔Via2-1与导电通孔Via2-2位于同一层介电层306中，而金属层M3则与MTJ元件310位于同一层介电层307中。换言之，本实施例中的MTJ元件310的一底面与金属层M3的一底面在同一水平面上对齐(如图5所示的介电层306的顶面)。除了上述特征之外，其余各部件的特征、材料特性以及标号与上述第一优选实施例相似，故在此并不再赘述。
与上述实施例相同，本实施例的MTJ元件310由下而上依序包含有下电极311、固定层312、绝缘层314、自由层316与上电极317。其中导电通孔Via2-2直接接触下电极311，导电通孔3-2直接接触上电极317。本实施例中，当写入数值1至MTJ元件310时，电流方向是由位线BL经过MTJ元件后，最终流至感测线SL。也就是从MTJ元件310的固定层312流至自由层316。因此，为了避免上述铜原子扩散至MTJ元件的问题，本实施例中的导电通孔Via2-2也同样由钨制作，而不包含铜材质。此外，关于MTJ元件的细部特征，例如具有上宽下窄轮廓的导电通孔Via2-2、具有梯形轮廓的下电极311、固定层312、绝缘层314与自由层316、以及具有抛物线轮廓的上电极317等，都与上述图4所示相同，在此不多加赘述。
值得注意的是，本发明的电路连接或是元件堆叠结构以图1、图2、图3与图5为例，然而本发明并不限于此。若包含有图4相同或相似的MTJ结构，并以其他电路连接方式组合成的MRAM结构，也应属于本发明的涵盖范围内。
综上所述，本发明的特征在于MTJ元件以及与MTJ元件直接接触的导电通孔具有特殊剖面轮廓。其中导电通孔具有一上宽下窄的轮廓，且材质为钨，因此可以有效承载MTJ元件，又可以避免在写入数值1至MTJ元件的过程中，铜原子扩散的问题。除此之外，MTJ元件具有梯形与抛物线型的轮廓，因此在实际制作中，具有制作工艺容易以及结构稳固的优点。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (22)

1.一种磁性随机存取存储器(magnetic random access memory，MRAM)结构，其特征在于，包含:
晶体管，包含有栅极、源极以及漏极；
磁性隧穿介面(magnetic tunnel junction，MTJ)元件，至少包含有自由层、绝缘层以及固定层，其中该绝缘层位于该自由层以及该固定层之间，该自由层位于该绝缘层之上，其中该磁性隧穿介面元件的该自由层与位线(bit line，BL)电连接，该磁性隧穿介面元件的该固定层与该晶体管的该源极电连接，该晶体管的该漏极电连接感测线(sense line，SL)，其中该自由层、该绝缘层以及该固定层组合成的该磁性隧穿介面元件具有梯型轮廓；以及
第一导电通孔(via)，直接接触该磁性隧穿介面元件，其中该第一导电通孔的材质包含钨。
2.如权利要求1所述的磁性随机存取存储器结构，其中该磁性隧穿介面元件的该自由层、该绝缘层以及该固定层各自具有梯形轮廓。
3.如权利要求1所述的磁性随机存取存储器结构，其中该磁性隧穿介面元件还包含有下电极，位于该磁性隧穿介面元件的最底层，其中该下电极具有梯形轮廓。
4.如权利要求3所述的磁性随机存取存储器结构，其中该第一导电通孔直接接触该下电极。
5.如权利要求3所述的磁性随机存取存储器结构，其中该磁性隧穿介面元件还包含有上电极，位于该磁性隧穿介面元件的最顶层，其中该上电极具有弹头形轮廓、抛物线形轮廓或半椭圆形轮廓。
6.如权利要求5所述的磁性随机存取存储器结构，其中该上电极的底面宽度等于该自由层的顶面宽度。
7.如权利要求5所述的磁性随机存取存储器结构，其中还包含有第二导通元件，直接接触该上电极。
8.如权利要求7所述的磁性随机存取存储器结构，其中还包含有间隙壁，覆盖该上电极、该磁性隧穿介面元件以及该下电极，其中该第二导通元件穿过部分该间隙壁且与该上电极直接接触。
9.如权利要求8所述的磁性随机存取存储器结构，其中该间隙壁的材质包含氮化硅，且该间隙壁延伸到该磁性隧穿介面元件下方的电介质层中。
10.如权利要求3所述的磁性随机存取存储器结构，其中该第一导电通孔包含有第一部分以及第二部分，其中该第一部分具有倒梯形轮廓，位于该第二部分上，且该第二部分具有长方形轮廓，且该第一部分的宽度大于该第二部分的宽度。
11.如权利要求10所述的磁性随机存取存储器结构，其中该第一部分的顶面宽度等于该下电极的底面宽度，且该下电极的底面宽度为该磁性隧穿介面元件整体最宽的部分。
12.一种磁性随机存取存储器(magnetic random access memory，MRAM)结构，其特征在于，包含:
晶体管，包含有栅极、源极以及漏极；
磁性隧穿介面(magnetic tunnel junction，MTJ)元件，至少包含有自由层、绝缘层以及固定层，其中该绝缘层位于该自由层以及该固定层之间，该自由层位于该绝缘层之上，其中该磁性隧穿介面元件的该自由层与该晶体管的该漏极电连接，该磁性隧穿介面元件的该固定层与位线(bit line，BL)电连接，该晶体管的该源极电连接感测线(sense line，SL)，其中该自由层、该绝缘层以及该固定层组合成的该磁性隧穿介面元件具有梯型轮廓；以及
第一导电通孔(via)，直接接触该磁性隧穿介面元件，其中该第一导电通孔的材质包含钨。
13.如权利要求12所述的磁性随机存取存储器结构，其中该磁性隧穿介面元件的该自由层、该绝缘层以及该固定层各自具有梯形轮廓。
14.如权利要求12所述的磁性随机存取存储器结构，其中该磁性隧穿介面元件还包含有下电极，位于该磁性隧穿介面元件的最底层，其中该下电极具有梯形轮廓。
15.如权利要求14所述的磁性随机存取存储器结构，其中该第一导电通孔直接接触该下电极。
16.如权利要求14所述的磁性随机存取存储器结构，其中该磁性隧穿介面元件还包含有上电极，位于该磁性隧穿介面元件的最顶层，其中该上电极具有弹头形轮廓、抛物线形轮廓或半椭圆形轮廓。
17.如权利要求16所述的磁性随机存取存储器结构，其中该上电极的底面宽度等于该自由层的顶面宽度。
18.如权利要求16所述的磁性随机存取存储器结构，其中还包含有第二导通元件，直接接触该上电极。
19.如权利要求18所述的磁性随机存取存储器结构，其中还包含有间隙壁，覆盖该上电极、该磁性隧穿介面元件以及该下电极，其中该第二导通元件穿过部分该间隙壁且与该上电极直接接触。
20.如权利要求19所述的磁性随机存取存储器结构，其中该间隙壁的材质包含氮化硅，且该间隙壁延伸到该磁性隧穿介面元件下方的电介质层中。
21.如权利要求14所述的磁性随机存取存储器结构，其中该第一导电通孔包含有第一部分以及第二部分，其中该第一部分具有倒梯形轮廓，位于该第二部分上，且该第二部分具有长方形轮廓，且该第一部分的宽度大于该第二部分的宽度。
22.如权利要求21所述的磁性随机存取存储器结构，其中该第一部分的顶面宽度等于该下电极的底面宽度，且该下电极的底面宽度为该磁性隧穿介面元件整体最宽的部分。
CN202011414106.8A 2018-07-19 2018-07-19 磁性随机存取存储器结构 Active CN112599557B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011414106.8A CN112599557B (zh) 2018-07-19 2018-07-19 磁性随机存取存储器结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011414106.8A CN112599557B (zh) 2018-07-19 2018-07-19 磁性随机存取存储器结构
CN201810794914.8A CN110739326B (zh) 2018-07-19 2018-07-19 磁性随机存取存储器结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201810794914.8A Division CN110739326B (zh) 2018-07-19 2018-07-19 磁性随机存取存储器结构

Publications (2)

Publication Number Publication Date
CN112599557A true CN112599557A (zh) 2021-04-02
CN112599557B CN112599557B (zh) 2023-09-12

Family

ID=67477483

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202210471877.3A Pending CN114864628A (zh) 2018-07-19 2018-07-19 磁性随机存取存储器结构
CN202011414106.8A Active CN112599557B (zh) 2018-07-19 2018-07-19 磁性随机存取存储器结构
CN201810794914.8A Active CN110739326B (zh) 2018-07-19 2018-07-19 磁性随机存取存储器结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210471877.3A Pending CN114864628A (zh) 2018-07-19 2018-07-19 磁性随机存取存储器结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810794914.8A Active CN110739326B (zh) 2018-07-19 2018-07-19 磁性随机存取存储器结构

Country Status (2)

Country Link
US (1) US10374006B1 (zh)
CN (3) CN114864628A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670403B (zh) * 2019-10-16 2024-04-30 联华电子股份有限公司 半导体结构
CN112786562B (zh) 2019-11-08 2023-11-21 联华电子股份有限公司 埋入式磁阻式存储器结构及其制作方法
US20210408116A1 (en) * 2020-06-29 2021-12-30 Taiwan Semiconductor Manufacturing Company Limited Memory device including a semiconducting metal oxide fin transistor and methods of forming the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076707A1 (en) * 2001-10-18 2003-04-24 Dong-Wook Kim Single transistor type magnetic random access memory device and method of operating and manufacturing the same
JP2007258460A (ja) * 2006-03-23 2007-10-04 Nec Corp 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法
US20090121360A1 (en) * 2007-11-12 2009-05-14 Nec Electronics Corporation Semiconductor device having dual damascene structure
CN102074649A (zh) * 2009-11-25 2011-05-25 台湾积体电路制造股份有限公司 存储器装置、磁性随机存取存储器的存储单元及制造方法
US20110180861A1 (en) * 2010-01-28 2011-07-28 Kabushiki Kaisha Toshiba Magnetic random access memory having magnetoresistive effect element
US20160190207A1 (en) * 2014-12-30 2016-06-30 GlobalFoundries, Inc. Integrated circuits including magnetic tunnel junctions for magnetoresistive random-access memory and methods for fabricating the same
US20170053965A1 (en) * 2015-08-21 2017-02-23 Gwang-Hyun Baek Memory device and method of fabricating the same
US20170263850A1 (en) * 2016-03-14 2017-09-14 Kabushiki Kaisha Toshiba Semiconductor memory device
US10014345B1 (en) * 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
CN102376651B (zh) * 2010-08-24 2014-04-16 中芯国际集成电路制造(北京)有限公司 提高mram中的mtj金属间电介质的填充能力的方法
JP2012069607A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US9595661B2 (en) * 2013-07-18 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory structure and method of forming the same
FR3027450B1 (fr) * 2014-10-20 2016-11-04 Commissariat Energie Atomique Dispositif memoire non volatile hybride et procede de fabrication d'un tel dispositif
KR102379705B1 (ko) * 2015-08-20 2022-03-28 삼성전자주식회사 그라운드 스위치를 갖는 메모리 장치
US9893120B2 (en) * 2016-04-15 2018-02-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076707A1 (en) * 2001-10-18 2003-04-24 Dong-Wook Kim Single transistor type magnetic random access memory device and method of operating and manufacturing the same
JP2007258460A (ja) * 2006-03-23 2007-10-04 Nec Corp 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法
US20090121360A1 (en) * 2007-11-12 2009-05-14 Nec Electronics Corporation Semiconductor device having dual damascene structure
CN102074649A (zh) * 2009-11-25 2011-05-25 台湾积体电路制造股份有限公司 存储器装置、磁性随机存取存储器的存储单元及制造方法
US20110180861A1 (en) * 2010-01-28 2011-07-28 Kabushiki Kaisha Toshiba Magnetic random access memory having magnetoresistive effect element
US20160190207A1 (en) * 2014-12-30 2016-06-30 GlobalFoundries, Inc. Integrated circuits including magnetic tunnel junctions for magnetoresistive random-access memory and methods for fabricating the same
US20170053965A1 (en) * 2015-08-21 2017-02-23 Gwang-Hyun Baek Memory device and method of fabricating the same
US20170263850A1 (en) * 2016-03-14 2017-09-14 Kabushiki Kaisha Toshiba Semiconductor memory device
US10014345B1 (en) * 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication

Also Published As

Publication number Publication date
US10374006B1 (en) 2019-08-06
CN112599557B (zh) 2023-09-12
CN110739326A (zh) 2020-01-31
CN110739326B (zh) 2022-05-24
CN114864628A (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
US8283186B2 (en) Magnetic memory device and method for manufacturing the same
US6490194B2 (en) Serial MRAM device
JP5566981B2 (ja) 縦型トランジスタｓｔｒａｍアレイ
US8097875B2 (en) Semiconductor memory device
US8107282B2 (en) Asymmetric write current compensation
US9281467B2 (en) Spin hall effect memory
US6552926B2 (en) Magnetic random-access memory
US20060024886A1 (en) MRAM storage device
US8203875B2 (en) Anti-parallel diode structure and method of fabrication
US11778836B2 (en) Memory cell with unipolar selectors
CN110739326B (zh) 磁性随机存取存储器结构
US8988918B2 (en) High current capable access device for three-dimensional solid-state memory
TW202029191A (zh) 記憶體裝置及讀取記憶體裝置的方法
US9196340B2 (en) Magnetic random access memory having increased on/off ratio and methods of manufacturing and operating the same
US20070091674A1 (en) Transistor and method of fabrication
US10651235B1 (en) 2-transistor 2-magnetic tunnel junction (2T2MTJ) MRAM structure
US6567300B1 (en) Narrow contact design for magnetic random access memory (MRAM) arrays
KR20090123691A (ko) Ｍｒａｍ 제조 방법 및 ｍｒａｍ
US11963463B2 (en) MRAM cell and MRAM
CN113497082A (zh) 磁性随机存储器架构
US11056535B2 (en) Non-volatile memory element arrays in a wheatstone bridge arrangement
CN113497083B (zh) 具有共用源极线和位线的磁性存储器装置
WO2022110504A1 (zh) 存储芯片
CN114203897A (zh) 磁性随机存储器架构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant