CN113497083B - 具有共用源极线和位线的磁性存储器装置 - Google Patents

具有共用源极线和位线的磁性存储器装置 Download PDF

Info

Publication number
CN113497083B
CN113497083B CN202010248863.6A CN202010248863A CN113497083B CN 113497083 B CN113497083 B CN 113497083B CN 202010248863 A CN202010248863 A CN 202010248863A CN 113497083 B CN113497083 B CN 113497083B
Authority
CN
China
Prior art keywords
source line
line
memory device
tunnel junction
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010248863.6A
Other languages
English (en)
Other versions
CN113497083A (zh
Inventor
吴奕廷
陈彦州
黄正同
王荏滺
杨伯钧
谢咏净
陈健中
李柏昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202010248863.6A priority Critical patent/CN113497083B/zh
Priority to US16/852,542 priority patent/US11355695B2/en
Priority to EP20171687.5A priority patent/EP3890023A1/en
Publication of CN113497083A publication Critical patent/CN113497083A/zh
Priority to US17/735,094 priority patent/US11903325B2/en
Application granted granted Critical
Publication of CN113497083B publication Critical patent/CN113497083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开一种具有共用源极线和位线的磁性存储器装置。存储器装置，包含一基底、一主动区域，在基底上沿一第一方向延伸、一栅极线，横越主动区域并沿不平行于第一方向的一第二方向延伸、一源极掺杂区，设置在主动区域中和栅极线的第一侧上、一主源极线，沿第一方向延伸、一源极线延伸部，耦接至主源极线并沿第二方向延伸，其中主源极线经由源极线延伸部电连接至源极掺杂区、一漏极掺杂区，设置在主动区域中并且在栅极线与第一侧相反的第二侧上，以及一数据存储元件，电连接到漏极掺杂区。

Description

具有共用源极线和位线的磁性存储器装置
技术领域
本发明涉及半导体存储器技术领域，特别是涉及一种具有共用源极线(sourceline，SL)和位线(bit line，BL)的磁阻随机存取存储器(magnetoresistive randomaccess memory，MRAM)。
背景技术
如本领域中已知的，自旋转矩磁阻随机存取存储器(spin-transfer torquemagnetoresistive random access memory，STT-MRAM)是一种非挥发性存储器(non-volatile memory)，在这几年受到了广泛的关注，它比常规的磁阻随机存取存储器(MRAM)具有多个优点。例如，这些优势包括更高的耐用性、更低的功耗以及更快的运行速度。
通常，磁隧道结(magneto-tunnel junction，MTJ)包括两个铁磁层，并且在两个铁磁层之间具有薄绝缘层，其隧道阻值根据两个铁磁层的磁化的相对方向而变化。MRAM是由利用隧道磁阻(tunnel magneto resistance，TMR)效应的MTJ磁性元件以矩阵形式布置作为存储器单元的半导体器件。
在常规设计中，MTJ位单元阵列的源极线(source line，SL)被布置为与位线(bitline，BL)平行。然而，在常规设计中，由于通孔和金属间隔规则，在源极线和位线之间没有直接和平行的重叠。因此，由于通孔和金属间隔规则，常规设计的最小位单元尺寸很难继续缩小或最小化。
因为存储器包括成千上万个存储单元，所以即使每个存储单元中的面积节省很小，也可以在存储器密度方面带来主要优势。因此，目前该技术领域非常需要提供一种通过减小单个MRAM存储单元的面积来提高存储器阵列中的MRAM密度的装置和方法。
发明内容
本发明提供一种改良的磁性存储器装置，具有共用源极线(source line，SL)和位线(bit line，BL)，可以解决现有技术的不足与缺点。
本发明一方面提供一种存储器装置，包含：一基底；一主动区域，在所述基底上沿一第一方向延伸；一栅极线，横越所述主动区域并沿不平行于所述第一方向的一第二方向延伸；一源极掺杂区，设置在所述主动区域中和所述栅极线的第一侧上；一主源极线，沿所述第一方向延伸；一源极线延伸部，耦接至所述主源极线并沿所述第二方向延伸，其中所述主源极线经由所述源极线延伸部电连接至所述源极掺杂区；一漏极掺杂区，设置在所述主动区域中并且在所述栅极线与所述第一侧相反的第二侧上；以及一数据存储元件，电连接到所述漏极掺杂区。
根据本发明实施例，所述数据存储元件包含一磁隧道结元件。
根据本发明实施例，所述磁隧道结元件包含一底电极。
根据本发明实施例，所述存储器装置还包含：一接垫，位于所述磁隧道结元件正下方。
根据本发明实施例，所述存储器装置还包含：一漏极接触，将所述接垫与所述漏极掺杂区电连接。
根据本发明实施例，所述底电极电连接至所述接垫。
根据本发明实施例，所述磁隧道结元件包含一上电极。
根据本发明实施例，所述上电极电连接到一位线。
根据本发明实施例，所述位线沿着所述第一方向延伸。
根据本发明实施例，所述存储器装置还包含：一第一介电层，设置在所述基底上，其中，所述接垫设置在所述第一介电层中并且位于一第一水平面中；以及一第二介电层，覆盖所述第一介电层和所述接垫，其中所述磁隧道结元件设置在所述第二介电层中，且所述主源极线和所述源极线延伸部位于一第二水平面中。
根据本发明实施例，所述第二水平面低于所述第一水平面。
本发明另一方面提供一种磁存储器装置，包含：一基底；一主动区域，在所述基底上沿一第一方向延伸；一隔离区，设置于所述基底中且邻近所述主动区域；多条栅极线，沿着不平行于所述第一方向的第二方向穿过所述主动区域和所述隔离区，其中，所述多条栅极线包含一第一栅极线、一第二栅极线和介于所述第一栅极线和所述第二栅极的一第三栅极线；一第一源极掺杂区，设置在所述主动区域中并且在所述第一栅极线的一侧上；一第一漏极掺杂区，设置在所述主动区域中并且在所述第一栅极线和所述第三栅极线之间；一第二源极掺杂区，设置在所述主动区域中并且在所述第二栅极线的一侧上；一第二漏极掺杂区，设置在所述主动区域中并且在所述第二栅极线和所述第三栅极线之间；一主源极线，在所述隔离区上沿第一方向延伸；一第一源极线延伸部和一第二源极线延伸部，耦接至所述主源极线并沿所述第二方向延伸，其中，所述主源极线分别通过所述第一源极线延伸部和第二源极线延伸部电连接至所述第一源极掺杂区和所述第二源极掺杂区；一第一磁隧道结元件，电连接到所述第一漏极掺杂区；以及一第二磁隧道结元件，电连接到所述第二漏极掺杂区。
根据本发明实施例，所述第一磁隧道结元件和所述第二磁隧道结元件沿着所述第一方向对准。
根据本发明实施例，所述第一磁隧道结元件和所述第二磁隧道结元件不沿着所述第一方向对准。
根据本发明实施例，所述第一磁隧道结元件包含一第一底电极，所述第二磁隧道结元件包含一第二底电极。
根据本发明实施例，所述磁性存储器装置还包含：一第一接垫和一第二接垫，分别设置在所述第一磁隧道结元件和所述第二磁隧道结元件的正下方。
根据本发明实施例，所述磁性存储器装置还包含：一第一漏极接触，将所述第一接垫电连接到所述第一漏极掺杂区；以及一第二漏极接触，将所述第二接垫电连接到所述第二漏极掺杂区。
根据本发明实施例，所述第一底电极电连接至所述第一接垫，且所述第二底电极电连接至所述第二接垫。
根据本发明实施例，所述第一磁隧道结元件包含一第一上电极，并且所述第二磁隧道结元件包含一第二上电极。
根据本发明实施例，所述第一上电极和所述第二上电极电连接到一位线。
根据本发明实施例，所述位线沿着所述第一方向延伸。
附图说明
图1为本发明一实施例所绘示的一种磁性存储器装置的部分布局示意图；
图2为沿着图1中切线I-I’所示的剖面示意图；
图3为本发明另一实施例所绘示的一种磁性存储器装置的部分布局示意图；
图4为沿着图3中切线II-II’所示的剖面示意图；
图5为本发明另一实施例所绘示的一种磁性存储器装置的部分布局示意图；
图6为图5中的磁性存储器装置的部分位线布局示意图；
图7为本发明另一实施例所绘示的一种磁性存储器装置的部分布局示意图，例示出部分的共用源极线；
图8为图7中的磁性存储器装置的部分位线布局示意图；
图9A例示在存储器阵列区MA中的多组的主动区域的示意图；
图9B例示共用的源极线布局图；
图9C例示位线布局图；
图10为本发明另一实施例所绘示的单晶体管单存储单元(1T1M)存储器阵列的等效电路图；
图11为本发明另一实施例所绘示的双晶体管单存储单元(2T1M)存储器阵列的等效电路图；
图12为本发明另一实施例所绘示的三晶体管双存储单元(3T2M)存储器阵列的等效电路图。
主要元件符号说明
1、1a、1c、1d磁性存储器装置
10基底
100、100a、100b存储单元
101、101a、101b、101c主动(有源)区域
102浅沟绝缘区域
200、200a、200b、200c选择晶体管
310介电层
320介电层
321氮掺杂碳化硅层
322硅氧层
323超低介电常数材料层
330介电层
331氮掺杂碳化硅层
332超低介电常数材料层
340介电层
341氮掺杂碳化硅层
342超低介电常数材料层
BE1、BE2底电极
BL1～BL19、BLn、BL2n位线
C1、C2接触插塞
CP1、CP2接触垫
D、D1、D2漏极掺杂区
G、G1、G2栅极
GP1第一组主动区域
GP2第一组主动区域
GP3第一组主动区域
M0～M2金属层
MA、MA1、MA2、MA3存储器阵列区
MP1、MP2接垫
MS1、MS2柱状存储器堆叠
MTJ1、MTJ2磁隧道结元件
P1间距
P2位线间距
PW P型阱
R1～Rn行
S、S1、S2源极掺杂区
SLE1、SLE2、SLE3、SLE1a～SLE1c、SLE2a～SLE2c源极线延伸部
SLM1、SLM2、SLM3主源极线
SP1、SP2间隙壁
TE1、TE2上电极
WL1～WL7栅极线(字符线)
V1、V2介层通孔
VP1、VP2介层插塞
具体实施方式
在下文中，将参照附图说明细节，该些附图中的内容也构成说明书细节描述的一部分，并且以可实行该实施例的特例描述方式来绘示。下文实施例已描述足够的细节使该领域的一般技术人士得以具以实施。
当然，也可采行其他的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述不应被视为是限制，反之，其中所包含的实施例将由随附的权利要求来加以界定。
请参阅图1及图2，其中图1为依据本发明一实施例所绘示的一种磁性存储器装置1的部分布局示意图，图2为沿着图1中切线I-I’所示的剖面示意图。依据本发明实施例，如图1和图2所示，磁性存储器装置1包含一基底10，例如，P型硅基底，但不限于此。依据本发明实施例，基底10内可以设有一P型阱(PW)，但不限于此。所述基底10上具有一存储器阵列区MA。在所述基底10上的所述存储器阵列区MA内，设有多个以阵列排列的存储单元100。在所述基底10上具有多个带状的且互相平行的主动区域101(图1仅绘示出一个主动区域101)，彼此被带状的浅沟绝缘区域102(图1仅绘示出一个浅沟绝缘区域102)所隔离开来。依据本发明实施例，所述带状的主动区域101和带状的浅沟绝缘区域102均沿着一第一方向(例如，参考X轴方向)延伸。
依据本发明实施例，在基底10上另有多条栅极线或字符线(图1中仅显示两条字符线WL1、WL2)，横越主动区域101并沿不平行于所述第一方向的一第二方向(例如，参考Y轴方向)延伸，例如，第一方向垂直于第二方向。依据本发明实施例，所述字符线WL1、WL2可以是多晶硅字符线，但不限于此。依据本发明实施例，磁性存储器装置1另包含选择晶体管200，例如，位于字符线WL1与主动区域101交叉位置。依据本发明实施例，选择晶体管200可以包含一栅极G、一漏极掺杂区D和一源极掺杂区S。例如，字符线WL1与主动区域101重叠部分即为选择晶体管200的栅极G。
依据本发明实施例，漏极掺杂区D和源极掺杂区S分别形成在栅极G两侧的主动区域101内，例如，漏极掺杂区D和源极掺杂区S可以是N型掺杂区或P型掺杂区。源极掺杂区S设置栅极线WL1的第一侧上。漏极掺杂区D设置在栅极线WL1与所述第一侧相反的第二侧上。
如图2所示，在基底10上设有多层介电层310～340，但不限于此。例如，介电层310可以是超低介电常数材料层。例如，所述超低介电常数材料层可以是介电常数范围例如是的含碳氧化硅(SiOC)层，但不限于此。依据本发明实施例，介电层310可以是单一层绝缘材料或多层绝缘膜所构成。介电层310覆盖所述存储器阵列区MA和所述选择晶体管200。依据本发明实施例，介电层320覆盖介电层310。例如，介电层320可以包含氮掺杂碳化硅(nitrogen-doped silicon carbide，NDC)层321、硅氧层322，位于氮掺杂碳化硅层321上，以及超低介电常数材料层323，位于硅氧层322上。例如，硅氧层322可以是TEOS氧化硅层。所述TEOS氧化硅层是指以四乙氧基硅烷(tetraethoxysilane，TEOS)为反应气体所沉积的氧化硅层。
依据本发明实施例，在介电层320上可以形成介电层330和介电层340，其中，介电层330可以包含例如氮掺杂碳化硅(NDC)层331和超低介电常数材料层332，介电层340可以包含例如氮掺杂碳化硅(NDC)层341和超低介电常数材料层342。
如图1及图2所示，磁性存储器装置1可以另包含有接垫MP1且接垫MP1与选择晶体管200的漏极掺杂区D重叠。此外，接垫MP1可以与部分的字符线WL1重叠。依据本发明实施例，接垫MP1设于所述介电层310中。
依据本发明实施例，如图2所示，接垫MP1位于一第一水平面且电连接至选择晶体管200的漏极掺杂区D。依据本发明实施例，接垫MP1位于一第一金属(M1)层中。依据本发明实施例，第一金属层为一镶嵌铜层(damascened copper layer)。接垫MP1可以经由接触插塞(漏极接触)C1电耦合至晶体管200的漏极掺杂区D。例如，接触插塞C1可以是钨金属插塞。依据本发明实施例，在接垫MP1与接触插塞C1之间，可以另设置接触垫CP1，其中接触垫CP1可以是钨金属接触垫，并且可以形成在第零金属(M0)层中。
磁性存储器装置1另包含有数据存储元件，例如，柱状存储器堆叠MS1，其中柱状存储器堆叠MS1可以阵列排列，且柱状存储器堆叠MS1对准接垫MP1。依据本发明实施例，图2例示设置于硅氧层322和氮掺杂碳化硅层321中的介层插塞VP1。依据本发明实施例，图2另例示设于第二介电层320中的柱状存储器堆叠MS1。依据本发明实施例，柱状存储器堆叠MS1可以包含经由介层插塞VP1电耦合至接垫MP1的底电极BE1，分别经由介层通孔V1电耦合至设置于第三介电层330内的位线BL1的上电极TE1。
依据本发明实施例，如图2所示，介层插塞VP1电连接底电极BE1和接垫MP1。依据本发明实施例，介层插塞VP1可以是钨金属介层插塞，但不限于此。依据本发明实施例，位线BL1和介层通孔V1可以是双镶嵌铜金属结构，形成在第三介电层330中。
如图2所示，柱状存储器堆叠MS1可以包含一磁隧道结元件MTJ1。依据本发明实施例，在柱状存储器堆叠MS1的侧壁上，可以设有间隙壁SP1。依据本发明实施例，例如，间隙壁SP1可以是氮化硅间隙壁，但不限于此。
依据本发明实施例，底电极BE1可以包含例如但不限于钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)等。磁隧道结元件MTJ1的复层结构为周知技术，故其细节不另赘述。例如，磁隧道结元件MTJ1可以包括固定层(fixed layer)、自由层(free layer)及盖层(cappinglayer)，但不限于此。固定层可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者，例如，铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等，用以固定或限制邻近层的磁矩方向。自由层可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB)，但不限于此。依据本发明实施例，例如，上电极TE1可以包含钌(Ru)金属层以及钽(Ta)金属层，但不限于此。
图1例示沿着参考X轴延伸的位线BL1。依据本发明实施例，如图1所示，位线BL1与下方的带状的主动区域101部分重叠。依据本发明实施例，位线BL1可以形成在上层金属内连线中，例如，第二金属(M2)层或第三金属(M3)层。
如图1和图2所示，在基底10上另设置有沿着参考X轴方向延伸的主源极线SLM1，和沿着参考Y轴方向延伸的源极线延伸部SLE1。源极线延伸部SLE1耦接至主源极线SLM1。源极线延伸部SLE1的延伸方向平行于字符线WL1，而垂直于主源极线SLM1和位线BL1。如图1所示，源极线延伸部SLE1设置在字符线WL1和WL2之间。如图2所示，例示的源极线延伸部SLE1设于第一介电层310中。主源极线SLM1经由源极线延伸部SLE1电连接至源极掺杂区S。
依据本发明实施例，例示的主源极线SLM1和源极线延伸部SLE1可以位于一第二水平面。依据本发明实施例，例如，所述第二水平面可以低于所述第一水平面。换言之，如图2中所例示的源极线延伸部SLE1低于接垫MP1。依据本发明实施例，图2中例示的源极线延伸部SLE1可以位于第零金属(M0)层中。依据本发明实施例，第零金属层可以是钨金属层。
请参阅图3及图4，其中图3为依据本发明另一实施例所绘示的一种磁性存储器装置1a的部分布局示意图，图4为沿着图3中切线II-II’所示的剖面示意图。依据本发明实施例，如图3和图4所示，磁性存储器装置1a同样包含一基底10，例如，P型硅基底，但不限于此。依据本发明实施例，基底10内可以设有一P型阱PW，但不限于此。所述基底10上具有一存储器阵列区MA。在所述基底10上的所述存储器阵列区MA内，设有多个以阵列排列的存储单元100a、100b。在所述基底10上具有多个带状的且互相平行的主动区域101(图3仅绘示出一个主动区域101)，彼此被带状的浅沟绝缘区域102(图3仅绘示出一个浅沟绝缘区域102)所隔离开来。依据本发明实施例，所述带状的主动区域101和带状的浅沟绝缘区域102均沿着一第一方向(例如，参考X轴方向)延伸。
依据本发明实施例，在基底10上另有多条栅极线或字符线(图1中仅显示三条字符线WL1、WL2、WL3)，横越主动区域101并沿不平行于所述第一方向的一第二方向(例如，参考Y轴方向)延伸，例如，第一方向垂直于第二方向。依据本发明实施例，所述字符线WL1、WL2、WL3可以是多晶硅字符线，但不限于此。依据本发明实施例，磁性存储器装置1a另包含选择晶体管200a、200b，例如，选择晶体管200a位于字符线WL1与主动区域101交叉位置，选择晶体管200b位于字符线WL3与主动区域101交叉位置。
依据本发明实施例，选择晶体管200a可以包含一栅极G1、一漏极掺杂区D1和一源极掺杂区S1。例如，字符线WL1与主动区域101重叠部分即为选择晶体管200a的栅极G1。依据本发明实施例，选择晶体管200b可以包含一栅极G2、一漏极掺杂区D2和一源极掺杂区S2。例如，字符线WL3与主动区域101重叠部分即为选择晶体管200b的栅极G2。
依据本发明实施例，漏极掺杂区D1和源极掺杂区S1分别形成在栅极G1两侧的主动区域101内，例如，漏极掺杂区D1和源极掺杂区S1可以是N型掺杂区或P型掺杂区。源极掺杂区S1设置栅极线WL1的第一侧上。漏极掺杂区D1设置在栅极线WL1与所述第一侧相反的第二侧上。
依据本发明实施例，漏极掺杂区D2和源极掺杂区S2分别形成在栅极G2两侧的主动区域101内，例如，漏极掺杂区D2和源极掺杂区S2可以是N型掺杂区或P型掺杂区。源极掺杂区S2设置栅极线WL3的第一侧上。漏极掺杂区D2设置在栅极线WL3与所述第一侧相反的第二侧上。
如图4所示，在基底10上同样设有多层介电层310～340，但不限于此。例如，介电层310可以是超低介电常数材料层。例如，所述超低介电常数材料层可以是介电常数范围例如是的含碳氧化硅层，但不限于此。依据本发明实施例，介电层310可以是单一层绝缘材料或多层绝缘膜所构成。介电层310覆盖所述存储器阵列区MA和所述选择晶体管200。依据本发明实施例，介电层320覆盖介电层310。例如，介电层320可以包含氮掺杂碳化硅层321、硅氧层322，位于氮掺杂碳化硅层321上，以及超低介电常数材料层323，位于硅氧层322上。例如，硅氧层322可以是TEOS氧化硅层。所述TEOS氧化硅层是指以四乙氧基硅烷为反应气体所沉积的氧化硅层。
依据本发明实施例，在介电层320上可以形成介电层330和介电层340，其中，介电层330可以包含例如氮掺杂碳化硅层331和超低介电常数材料层332，介电层340可以包含例如氮掺杂碳化硅层341和超低介电常数材料层342。
如图3及图4所示，磁性存储器装置1a可以另包含有接垫MP1、MP2，其中接垫MP1与选择晶体管200a的漏极掺杂区D1重叠，接垫MP2与选择晶体管200b的漏极掺杂区D2重叠。依据本发明实施例，接垫MP1设于所述介电层310中。
依据本发明实施例，如图4所示，接垫MP1位于一第一水平面且电连接至选择晶体管200a的漏极掺杂区D1，接垫MP2位于一第一水平面且电连接至选择晶体管200b的漏极掺杂区D2。依据本发明实施例，接垫MP1、MP2位于一第一金属(M1)层中。依据本发明实施例，第一金属层为一镶嵌铜层。接垫MP1、MP2可以经由接触插塞(漏极接触)C1、C2分别电耦合至晶体管200a、200b的漏极掺杂区D1、D2。例如，接触插塞C1、C2可以是钨金属插塞。依据本发明实施例，在接垫MP1与接触插塞C1之间，可以另设置接触垫CP1，在接垫MP2与接触插塞C2之间，可以另设置接触垫CP2，其中接触垫CP1、CP2可以是钨金属接触垫，并且可以形成在第零金属(M0)层中。
磁性存储器装置1a另包含有数据存储元件，例如，柱状存储器堆叠MS1、MS2，其中柱状存储器堆叠MS1、MS2可以阵列排列，其中柱状存储器堆叠MS1对准接垫MP1，柱状存储器堆叠MS2对准接垫MP2。依据本发明实施例，图4例示设置于硅氧层322和氮掺杂碳化硅层321中的介层插塞VP1、VP2。依据本发明实施例，图2另例示设于第二介电层320中的柱状存储器堆叠MS1、MS2。依据本发明实施例，柱状存储器堆叠MS1可以包含经由介层插塞VP1电耦合至接垫MP1的底电极BE1，分别经由介层通孔V1电耦合至设置于第三介电层330内的位线BL1的上电极TE1。依据本发明实施例，柱状存储器堆叠MS2可以包含经由介层插塞VP2电耦合至接垫MP2的底电极BE2，分别经由介层通孔V2电耦合至设置于第三介电层330内的位线BL1的上电极TE2。
依据本发明实施例，如图4所示，介层插塞VP1电连接底电极BE1和接垫MP1，介层插塞VP2电连接底电极BE2和接垫MP2。依据本发明实施例，介层插塞VP2可以是钨金属介层插塞，但不限于此。依据本发明实施例，位线BL1和介层通孔V1、V2可以是双镶嵌铜金属结构，形成在第三介电层330中。
如图3所示，柱状存储器堆叠MS1、MS2可以分别包含一磁隧道结元件MTJ1、MTJ2。其中，磁隧道结元件MTJ1、MTJ2沿着第一方向对准。在其它实施例中，磁隧道结元件MTJ1、MTJ2可以不沿着第一方向对准。依据本发明实施例，在柱状存储器堆叠MS1的侧壁上，可以设有间隙壁SP1，在柱状存储器堆叠MS2的侧壁上，可以设有间隙壁SP2。依据本发明实施例，例如，间隙壁SP1、SP2可以是氮化硅间隙壁，但不限于此。
依据本发明实施例，底电极BE1、BE2可以包含例如但不限于钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)等。磁隧道结元件MTJ1、MTJ2的复层结构为周知技术，故其细节不另赘述。例如，磁隧道结元件MTJ1可以包括固定层、自由层及盖层，但不限于此。固定层可以是由反铁磁性材料所构成者，例如，铁锰、铂锰、铱锰、氧化镍等，用以固定或限制邻近层的磁矩方向。自由层可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼，但不限于此。依据本发明实施例，例如，上电极TE1、TE2可以包含钌金属层以及钽金属层，但不限于此。
图3例示沿着参考X轴延伸的位线BL1。依据本发明实施例，如图3所示，位线BL1与下方的带状的主动区域101部分重叠。依据本发明实施例，位线BL1可以形成在上层金属内连线中，例如，第二金属(M2)层或第三金属(M3)层。
如图3和图4所示，在基底10上另设置有在浅沟绝缘区域102正上方沿着参考X轴方向延伸的主源极线SLM1，和沿着参考Y轴方向延伸的源极线延伸部SLE1、SLE2。源极线延伸部SLE1、SLE2耦接至主源极线SLM1。源极线延伸部SLE1、SLE2的延伸方向平行于字符线WL1，而垂直于主源极线SLM1和位线BL1。如图3所示，源极线延伸部SLE1设置在字符线WL1一侧。如图4所示，例示的源极线延伸部SLE1、SLE2设于第一介电层310中。主源极线SLM1经由源极线延伸部SLE1、SLE2电连接至源极掺杂区S1、S2。
依据本发明实施例，例示的主源极线SLM1和源极线延伸部SLE1、SLE2可以位于一第二水平面。依据本发明实施例，例如，所述第二水平面可以低于所述第一水平面。换言之，如图4中所例示的源极线延伸部SLE1、SLE2低于接垫MP1、MP2。依据本发明实施例，图4中例示的源极线延伸部SLE1、SLE2可以位于第零金属(M0)层中。依据本发明实施例，第零金属层可以是钨金属层。
请参阅图5和图6，其中图5为依据本发明另一实施例所绘示的一种磁性存储器装置1c的部分布局示意图，例示出部分的共用源极线，图6为图5中的磁性存储器装置1c的部分位线布局示意图。
如图5和图6所示，在存储器阵列区MA中同样设有多个带状的且互相平行的主动区域101a、101b，彼此被带状的浅沟绝缘区域102所隔离开来，其中，将两条相邻的主动区域101a区分为第一组，而将两条相邻的主动区域101b区分为第二组。因此，在存储器阵列区MA中可以有多组的主动区域。依据本发明实施例，所述带状的主动区域101a、101b和带状的浅沟绝缘区域102均沿着一第一方向(例如，参考X轴方向)延伸。
依据本发明实施例，磁性存储器装置1c另包含有多条栅极线或字符线WL1～WL7，横越主动区域101a、101b并沿不平行于所述第一方向的一第二方向(例如，参考Y轴方向)延伸，例如，第一方向垂直于第二方向。依据本发明实施例，所述字符线WL1～WL7可以是多晶硅字符线，但不限于此。
在主动区域101a、101b的预定位置上，设置有位于一第一水平面的接垫MP和包含磁隧道结元件MTJ的数据存储元件(如图2中所描述)，电连接至对应的选择晶体管200的漏极掺杂区D。在第一组的主动区域101a的上方，磁性存储器装置1c另包含沿着参考X轴方向延伸的主源极线SLM1，和沿着参考Y轴方向延伸的源极线延伸部SLE1a～SLE1c。源极线延伸部SLE1a～SLE1c耦接至主源极线SLM1。源极线延伸部SLE1a～SLE1c的延伸方向平行于字符线WL1～WL7，而垂直于主源极线SLM1。主源极线SLM1经由源极线延伸部SLE1a～SLE1c电连接至设置在第一组的主动区域101a上的各选择晶体管200的源极掺杂区S。
同样的，在第二组的主动区域101b的上方，磁性存储器装置1c另包含沿着参考X轴方向延伸的主源极线SLM2，和沿着参考Y轴方向延伸的源极线延伸部SLE2a～SLE2c。源极线延伸部SLE2a～SLE2c耦接至主源极线SLM2。源极线延伸部SLE2a～SLE2c的延伸方向平行于字符线WL1～WL7，而垂直于主源极线SLM2。主源极线SLM2经由源极线延伸部SLE2a～SLE2c电连接至设置在第二组的主动区域101b上的各选择晶体管200的源极掺杂区S。
依据本发明实施例，例示的主源极线SLM1、SLM2和源极线延伸部SLE1a～SLE1c、SLE2a～SLE2c可以位于一第二水平面。依据本发明实施例，例如，所述第二水平面可以低于接垫MP所处的第一水平面。换言之，所例示的主源极线SLM1、SLM2和源极线延伸部SLE1a～SLE1c、SLE2a～SLE2c低于接垫MP。依据本发明实施例，例示的主源极线SLM1、SLM2和源极线延伸部SLE1a～SLE1c、SLE2a～SLE2c可以位于第零金属(M0)层中。依据本发明实施例，第零金属层可以是钨金属层。
如图6所示，磁性存储器装置M1的位线BL1～BL3设置在不同组的主动区域之间，沿着第一方向延伸，且位线BL1～BL3可以与下方的带状的主动区域101a、101b部分重叠。例如，位线BL2设置在第一组的主动区域101a和第二组的主动区域101b之间，且设置在主动区域101a和主动区域101b上的磁隧道结元件MTJ均电连接至位线BL2。位线BL1～BL3可以形成在上层金属内连线中，例如，第二金属(M2)层或第三金属(M3)层。利用上述共用的源极线和位线组态，可以释放出较宽裕的源极线与接垫之间的间距P1(如图5所示)，而且可以是放出较宽裕的位线间距P2(如图6所示)。
请参阅图7和图8，其中图7为依据本发明另一实施例所绘示的一种磁性存储器装置1d的部分布局示意图，例示出部分的共用源极线，图8为图7中的磁性存储器装置1d的部分位线布局示意图。
如图7和图8所示，在存储器阵列区MA中例示出四条带状的且互相平行的主动区域101a，彼此被带状的浅沟绝缘区域102所隔离开来，其中，在存储器阵列区MA中将每四条相邻的主动区域101a区分为一组。因此，在存储器阵列区MA中可以有多组的主动区域。依据本发明实施例，所述带状的主动区域101a和带状的浅沟绝缘区域102均沿着一第一方向(例如，参考X轴方向)延伸。
在图7中，在同一组的四条相邻的主动区域101a共用一条沿着参考X轴方向延伸的主源极线SLM1，经由沿着参考Y轴方向延伸的源极线延伸部SLE1a～SLE1c电连接至设置在该组的主动区域101a上的各选择晶体管200的源极掺杂区S。在图8中，磁性存储器装置1d包含沿着第一方向延伸的位线BL1～BL4，其中位线BL1、BL4设置在不同组的主动区域之间，且位线BL1～BL4可以与下方的带状的主动区域101a部分重叠。例如，位线BL2设置在主动区域101a上，且设置在主动区域101a上的磁隧道结元件MTJ均电连接至位线BL2。位线BL1～BL4可以形成在上层金属内连线中，例如，第二金属(M2)层或第三金属(M3)层。
请参阅图9A至图9C，其中，图9A例示在存储器阵列区MA中的多组的主动区域，图9B例示共用的源极线布局，图9C例示位线布局。在图9A中，以虚线标示出3组的主动区域GP1～GP3，且各组分别包含有n条沿着第一方向延伸的主动区域101a～101c(在图9A中，n＝6)。在图9B中，显示出第一组主动区域GP1共用一条沿着参考X轴方向延伸的主源极线SLM1和一条沿着参考Y轴方向延伸的源极线延伸部SLE1，第二组主动区域GP2共用一条沿着参考X轴方向延伸的主源极线SLM2和一条沿着参考Y轴方向延伸的源极线延伸部SLE2，第三组主动区域GP3共用一条沿着参考X轴方向延伸的主源极线SLM3和一条沿着参考Y轴方向延伸的源极线延伸部SLE3。在图9C中，显示出多条沿着参考X轴方向延伸的位线BL1～BL19，其中，BL1、BL7、BL13和BL19为不同组之间共用的位线。
请参阅图10，其为依据本发明另一实施例所绘示的单晶体管单存储单元(1T1M)存储器阵列MA1的等效电路图。如图10所示，存储器阵列MA1包含多个选择晶体管200，分别设置在多行R1～Rn，其中，n可以等于2～8，例如，n＝6，但不限于此。选择晶体管200和包含磁隧道结元件MTJ的数据存储元件共同构成1T1M组态。图10中仅例示出至少一组的主动区域GP1，该组主动区域GP1共用一条沿着参考X轴方向延伸的主源极线SLM1和一条沿着参考Y轴方向延伸的源极线延伸部SLE1。该组主动区域GP1上设有多条沿着参考X轴方向延伸的位线BL1～BLn，其中，BL1和BLn为Y轴方向上不同组之间共用的位线。
以下举例说明图10的1T1M存储器阵列MA1的读取和写入操作方法。以读取图10中的磁隧道结元件MTJ12为例，读取操作条件包括:将字符线WL1偏压至VDD，将位线BL2偏压至一较低电压，例如，50mV，将主源极线SLM1和源极线延伸部SLE1接地。其它字符线接地。其它位线和主源极线均为浮置。
若要将图10中的磁隧道结元件MTJ12写入到平行状态(0state)，写入操作条件包括:将字符线WL1偏压至VDD，将位线BL2偏压至VCC，将主源极线SLM1和源极线延伸部SLE1接地。其它字符线接地。其它位线和主源极线均为浮置。
若要将图10中的磁隧道结元件MTJ12写入到逆平行状态(1state)，写入操作条件包括:将字符线WL1偏压至VDD，将位线BL2接地，将主源极线SLM1和源极线延伸部SLE1偏压至VCC。其它字符线接地。其它位线和主源极线均为浮置。
请参阅图11，其为依据本发明另一实施例所绘示的双晶体管单存储单元(2T1M)存储器阵列MA2的等效电路图。如图11所示，存储器阵列MA2包含多个选择晶体管200a、200b，分别设置在多行R1～Rn，其中，n可以等于2～8，例如，n＝6，但不限于此。两个选择晶体管200a、200b和包含磁隧道结元件MTJ的数据存储元件共同构成2T1M组态。图11中仅例示出至少一组的主动区域GP1，该组主动区域GP1共用一条沿着参考X轴方向延伸的主源极线SLM1和一条沿着参考Y轴方向延伸的源极线延伸部SLE1。该组主动区域GP1上设有多条沿着参考X轴方向延伸的位线BL1～BLn，其中，BL1和BLn为Y轴方向上不同组之间共用的位线。
以下举例说明图11的2T1M存储器阵列MA1的读取和写入操作方法。以读取图11中的磁隧道结元件MTJ12为例，读取操作条件包括:将字符线WL1偏压至VDD，将位线BL2偏压至一较低电压，例如，50mV，将主源极线SLM1和源极线延伸部SLE1接地。其它字符线接地。其它位线和主源极线均为浮置。
若要将图11中的磁隧道结元件MTJ12写入到平行状态(0state)，写入操作条件包括:将字符线WL1偏压至VDD，将位线BL2偏压至VCC，将主源极线SLM1和源极线延伸部SLE1接地。其它字符线接地。其它位线和主源极线均为浮置。
若要将图11中的磁隧道结元件MTJ12写入到逆平行状态(1state)，写入操作条件包括:将字符线WL1偏压至VDD，将位线BL2接地，将主源极线SLM1和源极线延伸部SLE1偏压至VCC。其它字符线接地。其它位线和主源极线均为浮置。
请参阅图12，其为依据本发明另一实施例所绘示的三晶体管双存储单元(3T2M)存储器阵列MA3的等效电路图。如图12所示，存储器阵列MA3包含多个选择晶体管200a、200b、200c，分别设置在多行R1～Rn，其中，n可以等于2～8，例如，n＝6，但不限于此。三个选择晶体管200a、200b、200c和包含磁隧道结元件MTJ的两数据存储元件共同构成3T2M组态。图12中仅例示出至少一组的主动区域GP1，该组主动区域GP1共用一条沿着参考X轴方向延伸的主源极线SLM1和一条沿着参考Y轴方向延伸的源极线延伸部SLE1。该组主动区域GP1上设有多条沿着参考X轴方向延伸的位线BL1～BL2n，其中，BL1和BL2n为Y轴方向上不同组之间共用的位线。
以下举例说明图12的3T1M存储器阵列MA1的读取和写入操作方法。以读取图12中的磁隧道结元件MTJ12为例，读取操作条件包括:将字符线WL1～WL3偏压至VDD，将位线BL4偏压至一较低电压，例如，50mV，将主源极线SLM1和源极线延伸部SLE1接地。其它字符线接地。其它位线和主源极线均为浮置。
若要将图12中的磁隧道结元件MTJ12写入到平行状态(0state)，写入操作条件包括:将字符线WL1～WL3偏压至VDD，将位线BL4偏压至VCC，将主源极线SLM1和源极线延伸部SLE1接地。其它字符线接地。其它位线和主源极线均为浮置。
若要将图12中的磁隧道结元件MTJ12写入到逆平行状态(1state)，写入操作条件包括:将字符线WL1～WL3偏压至VDD，将位线BL4接地，将主源极线SLM1和源极线延伸部SLE1偏压至VCC。其它字符线接地。其它位线和主源极线均为浮置。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (10)

1.一种磁性存储器装置，其特征在于，该磁性存储器装置包含：
基底；
主动区域，在所述基底上沿第一方向延伸；
隔离区，设置于所述基底中且邻近所述主动区域；
多条栅极线，沿着不平行于所述第一方向的第二方向穿过所述主动区域和所述隔离区，其中，所述多条栅极线包含第一栅极线、第二栅极线和介于所述第一栅极线和所述第二栅极的第三栅极线；
第一源极掺杂区，设置在所述主动区域中并且在所述第一栅极线的一侧上；
第一漏极掺杂区，设置在所述主动区域中并且在所述第一栅极线和所述第三栅极线之间；
第二源极掺杂区，设置在所述主动区域中并且在所述第二栅极线的一侧上；
第二漏极掺杂区，设置在所述主动区域中并且在所述第二栅极线和所述第三栅极线之间；
主源极线，在所述隔离区上沿第一方向延伸；
第一源极线延伸部和第二源极线延伸部，耦接至所述主源极线并沿所述第二方向延伸，其中，所述主源极线分别通过所述第一源极线延伸部和第二源极线延伸部电连接至所述第一源极掺杂区和所述第二源极掺杂区；
第一磁隧道结元件，电连接到所述第一漏极掺杂区；以及
第二磁隧道结元件，电连接到所述第二漏极掺杂区。
2.根据权利要求1所述的磁性存储器装置，其中，所述第一磁隧道结元件和所述第二磁隧道结元件沿着所述第一方向对准。
3.根据权利要求1所述的磁性存储器装置，其中，所述第一磁隧道结元件和所述第二磁隧道结元件不沿着所述第一方向对准。
4.根据权利要求1所述的磁性存储器装置，其中，所述第一磁隧道结元件包含第一底电极，所述第二磁隧道结元件包含第二底电极。
5.根据权利要求4所述的磁性存储器装置，还包含：
第一接垫和第二接垫，分别设置在所述第一磁隧道结元件和所述第二磁隧道结元件的正下方。
6.根据权利要求5所述的磁性存储器装置，还包含：
第一漏极接触，将所述第一接垫电连接到所述第一漏极掺杂区；以及
第二漏极接触，将所述第二接垫电连接到所述第二漏极掺杂区。
7.根据权利要求6所述的磁性存储器装置，其中，所述第一底电极电连接至所述第一接垫，且所述第二底电极电连接至所述第二接垫。
8.根据权利要求4所述的磁性存储器装置，其中，所述第一磁隧道结元件包含第一上电极，并且所述第二磁隧道结元件包含第二上电极。
9.根据权利要求8所述的磁性存储器装置，其中，所述第一上电极和所述第二上电极电连接到一位线。
10.根据权利要求9所述的磁性存储器装置，其中，所述位线沿着所述第一方向延伸。
CN202010248863.6A 2020-04-01 2020-04-01 具有共用源极线和位线的磁性存储器装置 Active CN113497083B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010248863.6A CN113497083B (zh) 2020-04-01 2020-04-01 具有共用源极线和位线的磁性存储器装置
US16/852,542 US11355695B2 (en) 2020-04-01 2020-04-19 Magnetic memory device having shared source line and bit line
EP20171687.5A EP3890023A1 (en) 2020-04-01 2020-04-28 Magnetic memory device having shared source line and bit line
US17/735,094 US11903325B2 (en) 2020-04-01 2022-05-02 Magnetic memory device having shared source line and bit line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010248863.6A CN113497083B (zh) 2020-04-01 2020-04-01 具有共用源极线和位线的磁性存储器装置

Publications (2)

Publication Number Publication Date
CN113497083A CN113497083A (zh) 2021-10-12
CN113497083B true CN113497083B (zh) 2023-09-22

Family

ID=70470951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010248863.6A Active CN113497083B (zh) 2020-04-01 2020-04-01 具有共用源极线和位线的磁性存储器装置

Country Status (3)

Country Link
US (2) US11355695B2 (zh)
EP (1) EP3890023A1 (zh)
CN (1) CN113497083B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321949A (zh) * 2014-06-27 2016-02-10 华邦电子股份有限公司 存储单元结构及其形成方法
CN110892531A (zh) * 2017-07-19 2020-03-17 国际商业机器公司 带有局部存储器选择晶体管的后面存储器元件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4726292B2 (ja) 2000-11-14 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
KR100446616B1 (ko) * 2001-10-18 2004-09-04 삼성전자주식회사 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법
US8053749B2 (en) 2008-11-07 2011-11-08 Seagate Technology Llc Mirrored-gate cell for non-volatile memory
JP2010212661A (ja) 2009-02-13 2010-09-24 Fujitsu Ltd 磁気ランダムアクセスメモリ
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US9520446B2 (en) * 2012-11-12 2016-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Innovative approach of 4F2 driver formation for high-density RRAM and MRAM
KR102235043B1 (ko) * 2014-06-09 2021-04-05 삼성전자주식회사 반도체 메모리 장치
US9324768B1 (en) 2014-12-03 2016-04-26 Qualcomm Incorporated System and method of shared bit line MRAM
US10008537B2 (en) 2015-06-19 2018-06-26 Qualcomm Incorporated Complementary magnetic tunnel junction (MTJ) bit cell with shared bit line
KR102485297B1 (ko) * 2015-12-11 2023-01-05 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
KR102038837B1 (ko) * 2016-02-02 2019-10-31 에스케이하이닉스 주식회사 자기 메모리 장치 및 그 동작 방법
US20180151210A1 (en) * 2016-11-30 2018-05-31 Western Digital Technologies, Inc. Shared source line architectures of perpendicular hybrid spin-torque transfer (stt) and spin-orbit torque (sot) magnetic random access memory
US10283246B1 (en) * 2017-10-20 2019-05-07 Globalfoundries Singapore Pte. Ltd. MTJ structures, STT MRAM structures, and methods for fabricating integrated circuits including the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321949A (zh) * 2014-06-27 2016-02-10 华邦电子股份有限公司 存储单元结构及其形成方法
CN110892531A (zh) * 2017-07-19 2020-03-17 国际商业机器公司 带有局部存储器选择晶体管的后面存储器元件

Also Published As

Publication number Publication date
US20210313509A1 (en) 2021-10-07
US11355695B2 (en) 2022-06-07
US11903325B2 (en) 2024-02-13
US20220263012A1 (en) 2022-08-18
CN113497083A (zh) 2021-10-12
EP3890023A1 (en) 2021-10-06

Similar Documents

Publication Publication Date Title
CN112234077B (zh) 磁性存储单元及其制作方法
US9583167B2 (en) Low power memory cell with high sensing margin
JP6316474B1 (ja) 磁気メモリ
US6560135B2 (en) Magnetic semiconductor memory apparatus and method of manufacturing the same
US9129893B2 (en) Semiconductor device
US11903326B2 (en) SOT-MRAM cell in high density applications
US20050073897A1 (en) Non-volatile memory device
US20050185435A1 (en) Magnetic storage device and method of fabricating the same
US20240040801A1 (en) Memory device and semiconductor die, and method of fabricating memory device
US20230363290A1 (en) Memory device
US20110180861A1 (en) Magnetic random access memory having magnetoresistive effect element
JP4415745B2 (ja) 固体メモリ装置
US7002831B2 (en) Magnetic semiconductor memory device
US8860103B2 (en) Semiconductor memory device
US6567300B1 (en) Narrow contact design for magnetic random access memory (MRAM) arrays
CN113497083B (zh) 具有共用源极线和位线的磁性存储器装置
US20220216396A1 (en) Memory device and manufacturing method thereof
KR100979350B1 (ko) 마그네틱 램 및 그 제조 방법
US20090218559A1 (en) Integrated Circuit, Memory Cell Array, Memory Module, and Method of Manufacturing an Integrated Circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant