CN112234077B - 磁性存储单元及其制作方法 - Google Patents
磁性存储单元及其制作方法 Download PDFInfo
- Publication number
- CN112234077B CN112234077B CN201910634743.7A CN201910634743A CN112234077B CN 112234077 B CN112234077 B CN 112234077B CN 201910634743 A CN201910634743 A CN 201910634743A CN 112234077 B CN112234077 B CN 112234077B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- memory cell
- magnetic memory
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 20
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 238000002955 isolation Methods 0.000 description 8
- 230000005641 tunneling Effects 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910000616 Ferromanganese Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- SHMWNGFNWYELHA-UHFFFAOYSA-N iridium manganese Chemical compound [Mn].[Ir] SHMWNGFNWYELHA-UHFFFAOYSA-N 0.000 description 2
- DALUDRGQOYMVLD-UHFFFAOYSA-N iron manganese Chemical compound [Mn].[Fe] DALUDRGQOYMVLD-UHFFFAOYSA-N 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ZDZZPLGHBXACDA-UHFFFAOYSA-N [B].[Fe].[Co] Chemical compound [B].[Fe].[Co] ZDZZPLGHBXACDA-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- IGOJMROYPFZEOR-UHFFFAOYSA-N manganese platinum Chemical compound [Mn].[Pt] IGOJMROYPFZEOR-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明公开一种磁性存储单元及其制作方法，其中该磁性存储单元包含一基底，具有一存储区；一选择晶体管，设于基底上的存储区内；一第一介电层，设于基底上，其中第一介电层覆盖存储区和选择晶体管；一接垫，设于第一介电层中，其中接垫位于第一水平面且电连接选择晶体管的漏极区；一第二介电层，覆盖第一介电层和接垫；一柱状存储器堆叠，设于第二介电层中，其中柱状存储器堆叠包含电耦合至接垫的底电极，以及电耦合至第二介电层上的位线的上电极；以及一源极线，设于第一介电层中，其中源极线位于第二水平面且电连接选择晶体管的源极区。
Description
技术领域
本发明涉及半导体元件技术领域，特别是涉及一种自旋转移力矩式磁阻随机存取存储器(spin-transfer torque magnetoresistive random access memory，STT-MRAM)结构及其制作方法。
背景技术
如本领域中已知，自旋转移力矩式磁阻随机存取存储器(STT-MRAM)等磁性存储器装置是最近在存储器技术领域中十分受到关注的非挥发性存储器，其具有优于传统磁阻随机存取存储器的若干优点，例如，包括更高的耐用性、更低的功耗和更快的操作速度。
在两个铁磁层(ferromagnetic layer)间具有薄绝缘层的磁隧穿结(magnetotunnel junction，MTJ)中，隧穿阻值(tunnel resistance TMR)会根据两个铁磁层的相对磁化方向而变化。磁阻随机存取存储器具有利用隧穿磁阻(tunnel magnetoresistance，TMR)效应的磁隧穿结结构的半导体元件，能以矩阵排列成存储器单元。
在传统设计中，MTJ位单元阵列的源极线(source line，SL)被布置为与位线(bitline，BL)平行。然而，在传统设计中，由于通孔和金属间隔规则，源极线(SL)和位线(BL)之间没有直接和平行的重叠。因此，受限于金属和通孔间隔规则，传统设计的最小位单元尺寸不能再减小或最小化。
因为存储器包括至少数十万个存储单元，所以只要稍微减小每个存储单元中的面积就可以导致存储器密度的显著提升。由此可知，目前该技术领域仍需要一种MRAM存储单元结构，具有更小的MRAM存储单元面积，来改善MRAM存储器阵列密度。
发明内容
本发明提供了一种改良的自旋转移力矩式磁阻随机存取存储器(STT-MRAM)结构及其制作方法，能解决上述先前技术的不足。
本发明一方面披露一种磁性存储单元，包含一基底，具有一存储区。在所述基底上的所述存储区内设有一选择晶体管。在所述基底上设有一第一介电层，其中，所述第一介电层覆盖所述存储区和所述选择晶体管。在所述第一介电层中设置有一接垫，其中，所述接垫位于一第一水平面且电连接至所述选择晶体管的一漏极区。所述第二介电层覆盖所述第一介电层和所述接垫。在所述第二介电层中设置有一柱状存储器堆叠，其中，所述柱状存储器堆叠包含电耦合至所述接垫的一底电极、电耦合至设置于所述第二介电层上的位线的一上电极，以及介于所述底电极和所述上电极之间的一磁隧穿结。在所述第一介电层中设置有一源极线，其中，所述源极线位于一第二水平面且电连接至所述选择晶体管的一源极区，其中，所述第二水平面低于所述第一水平面。
依据本发明实施例，所述接垫位于第一金属层中。依据本发明实施例，所述源极线可以位于一第零金属层中且接近所述接垫，但不限于此。依据本发明实施例，所述第零金属层为一钨金属层，且所述第一金属层为一镶嵌铜层。
依据本发明实施例，所述第二介电层可以包含氮掺杂碳化硅层、硅氧层，以及超低介电常数材料层。所述磁性存储单元另包含一介层插塞，设于所述硅氧层和所述氮掺杂碳化硅层中，且所述介层插塞电连接所述底电极和所述接垫，例如，所述介层插塞可以是钨金属介层插塞。
依据本发明实施例，另包含一字符线，设于所述基底上且电连接至所述选择晶体管的一栅极，其中，所述字符线沿着一第一方向延伸。所述源极线沿着所述第一方向延伸，且所述位线沿着一第二方向延伸，且所述第二方向垂直于所述第一方向。
另一方面，本发明披露的磁性存储单元包含一基底，具有一存储区。在所述基底上的所述存储区内设有一选择晶体管。在所述基底上设有一第一介电层，其中，所述第一介电层覆盖所述存储区和所述选择晶体管。在所述第一介电层中设置有一接垫，其中，所述接垫位于一第一水平面且电连接至所述选择晶体管的一漏极区。所述第二介电层覆盖所述第一介电层和所述接垫。在所述第二介电层中设置有一柱状存储器堆叠，其中，所述柱状存储器堆叠包含电耦合至所述接垫的一底电极、电耦合至设置于所述第二介电层上的位线的一上电极，以及介于所述底电极和所述上电极之间的一磁隧穿结。所述磁性存储单元的源极线设于所述第二介电层中，其中，所述源极线位于第二水平面且电连接至所述选择晶体管的源极区，其中，所述第二水平面高于所述第一水平面。依据本发明实施例，所述接垫位于第一金属层中。依据本发明实施例，所述源极线可以位于第二金属层中，但不限于此。
依据本发明实施例，所述第二介电层可以包含氮掺杂碳化硅层、硅氧层，以及超低介电常数材料层。所述磁性存储单元另包含一介层插塞，设于所述硅氧层和所述氮掺杂碳化硅层中，且所述介层插塞电连接所述底电极和所述接垫，例如，所述介层插塞可以是钨金属介层插塞。
本发明另一方面披露一种形成磁性存储单元的方法，包含：提供一基底，具有一存储区。在所述基底上的所述存储区内形成一选择晶体管。在所述基底上形成一第一介电层，其中，所述第一介电层覆盖所述存储区和所述选择晶体管。在所述第一介电层中形成一接垫，其中，所述接垫位于一第一水平面且电连接至所述选择晶体管的一漏极区。形成一第二介电层，覆盖所述第一介电层和所述接垫。在所述第二介电层中形成一柱状存储器堆叠，其中，所述柱状存储器堆叠包含一电耦合至所述接垫的底电极，以及一电耦合至设置于所述第二介电层上的一位线的一上电极。形成一源极线，其中，所述源极线位于一第二水平面且电连接至所述选择晶体管的一源极区。
附图说明
图1为本发明一实施例所绘示的一种磁性存储器装置的部分布局示意图；
图2为沿着图1中切线I-I’所示的剖面示意图；
图3为沿着图1中切线II-II’所示的剖面示意图；
图4为本发明另一实施例所绘示的磁性存储单元结构剖面示意图。
主要元件符号说明
1 磁性存储器装置
10 基底
100、100a、100b 存储单元
101 主动(有源)区域
101a 上表面
102 浅沟绝缘区域
102a 上表面
200、200a、200b 选择晶体管
201 栅极
202 漏极掺杂区(或漏极区)
203 源极掺杂区(或源极区)
310～340 介电层
321 氮掺杂碳化硅层
322 硅氧层
323 超低介电常数材料层
331 氮掺杂碳化硅层
332 超低介电常数材料层
341 氮掺杂碳化硅层
342 超低介电常数材料层
BE、BE1、BE2 底电极
BL、BL0～BL4 位线
C1、C2 接触插塞
CP1、CP2 接触垫
MA 存储区
MP、MP1、MP2 接垫
MS、MS1、MS2 柱状存储器堆叠
MTJ、MTJ1、MTJ2 磁隧穿结
PW P型阱
SL、SL0、SL1 源极线
SP1、SP2 间隙壁
TE、TE1、TE2 上电极
WL、WL0～WL5 字符线
w1 距离
w2 线宽
V1、V2 介层通孔
VP、VP1、VP2 介层插塞
具体实施方式
在下文中，将参照附图说明细节，该些附图中的内容也构成说明书细节描述的一部分，并且以可实行该实施例的特例描述方式来绘示。下文实施例已描述足够的细节使该领域的一般技术人士得以具以实施。
当然，也可采行其他的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述不应被视为是限制，反之，其中所包含的实施例将由随附的权利要求来加以界定。
请参阅图1至图3，其中图1为依据本发明一实施例所绘示的一种磁性存储器装置的部分布局示意图，图2为沿着图1中切线I-I’所示的剖面示意图，图3为沿着图1中切线II-II’所示的剖面示意图。依据本发明实施例，如图1和图2所示，磁性存储器装置1包含一基底10，例如，P型硅基底，但不限于此。依据本发明实施例，基底10内可以设有一P型阱(PW)，但不限于此。所述基底10上具有一存储区MA。在所述基底10上的所述存储区MA内，设有多个以阵列排列的存储单元100。在所述基底10上具有多个带状的且互相平行的主动区域101，彼此被带状的浅沟绝缘区域102所隔离开来。依据本发明实施例，所述带状的主动区域101和带状的浅沟绝缘区域102沿着一参考X轴延伸。
如图3所示，依据本发明实施例，通过将浅沟绝缘区域102进一步的凹陷蚀刻，可以使主动区域101的上端突出于浅沟绝缘区域102的上表面102a。依据本发明实施例，例如，主动区域101的上表面101a的宽度AA约略为70nm，而突出于浅沟绝缘区域102的高度约为35nm，但不限于此。
依据本发明实施例，在基底10上另有多条沿着一参考Y轴延伸的字符线WL0～WL5。依据本发明实施例，所述字符线WL0～WL5可以是多晶硅字符线，但不线于此。依据本发明实施例，如图1所示，磁性存储器装置1另包含多个选择晶体管200，位于字符线WL0、WL1、WL3、WL4与主动区域101交叉位置。依据本发明实施例，各选择晶体管200可以包含一栅极201、一漏极掺杂区(或漏极区)202和一源极掺杂区(或源极区)203。各字符线WL0、WL1、WL3、WL4与主动区域101重叠部分即分别为各选择晶体管200的栅极201。依据本发明实施例，字符线WL2、WL5可以用来隔离信号干扰。在其他实施中，也可以视需要不设置字符线WL2、WL5，改采用浅沟绝缘区域来隔离信号干扰。依据本发明实施例，漏极掺杂区202和源极掺杂区203分别形成在栅极201两侧的主动区域101内，例如，漏极掺杂区202和源极掺杂区203可以是N型掺杂区或P型掺杂区。
在图2中，仅例示的绘示出字符线WL0、WL1、WL2，和两个左右对称的存储单元100a、100b，其中，存储单元100a包含选择晶体管200a，存储单元100b包含选择晶体管200b。选择晶体管200a的栅极201是字符线WL0的一部分，选择晶体管200b的栅极201是字符线WL1的一部分。存储单元100a和存储单元100b的漏极掺杂区202和源极掺杂区203可以形成在基底10的P型阱(PW)内，例如，漏极掺杂区202和源极掺杂区203可以是N型掺杂区。
如图2所示，在基底10上设有多层介电层310～340，但不限于此。例如，介电层310可以是超低介电常数材料层。例如，所述超低介电常数材料层可以是介电常数范围例如是的含碳氧化硅(SiOC)层，但不限于此。依据本发明实施例，介电层310可以是单一层绝缘材料或多层绝缘膜所构成。介电层310覆盖所述存储区MA和所述选择晶体管200。依据本发明实施例，介电层320覆盖介电层310。例如，介电层320可以包含氮掺杂碳化硅(nitrogen-doped silicon carbide，NDC)层321、硅氧层322，位于氮掺杂碳化硅层321上，以及超低介电常数材料层323，位于硅氧层322上。例如，硅氧层322可以是TEOS氧化硅层。所述TEOS氧化硅层是指以四乙氧基硅烷(tetraethoxysilane，TEOS)为反应气体所沉积的氧化硅层。
依据本发明实施例，在介电层320上可以形成介电层330和介电层340，其中，介电层330可以包含例如氮掺杂碳化硅(NDC)层331和超低介电常数材料层332，介电层340可以包含例如氮掺杂碳化硅(NDC)层341和超低介电常数材料层342。
如图1所示，在存储器区MA内设置有多个接垫MP，其中接垫MP以阵列排列，且各接垫MP与选择晶体管200的漏极掺杂区202重叠。此外，在X轴方向上，各接垫MP可以与部分的字符线WL0、WL1、WL3、WL4重叠。此外，在X轴方向上，各接垫MP可以进一步与部分的选择晶体管200的源极掺杂区203重叠。在图2中，仅例示的分别绘示出存储单元100a和100b的接垫MP1和MP2，以方便说明。依据本发明实施例，接垫MP1和MP2设于所述介电层310中。
依据本发明实施例，如图2所示，接垫MP1和MP2位于一第一水平面且分别电连接至选择晶体管200a和200b的漏极掺杂区202。依据本发明实施例，接垫MP1和MP2位于一第一金属(M1)层中。依据本发明实施例，第一金属层为一镶嵌铜层(damascened copper layer)。接垫MP1和MP2彼此十分的接近，例如，接垫MP1和接垫MP2的距离w1可以约为60nm左右，但不限于此。接垫MP1和接垫MP2可以分别经由接触插塞C1和C2电耦合至晶体管200a和200b的漏极掺杂区202。例如，接触插塞C1和C2可以是钨金属插塞。依据本发明实施例，在接垫MP1和接垫MP2与接触插塞C1和C2之间，可以分别另设置接触垫CP1和CP2，其中接触垫CP1和CP2可以是钨金属接触垫，并且可以形成在第零金属(M0)层中。
如图1所示，在存储器区MA内设置有多个柱状存储器堆叠MS，其中柱状存储器堆叠MS以阵列排列，且各柱状存储器堆叠MS对准各接垫MP。依据本发明实施例，图2例示设置于硅氧层322和氮掺杂碳化硅层321中的介层插塞VP1和VP2。依据本发明实施例，图2另例示设于第二介电层320中的柱状存储器堆叠MS1和MS2。依据本发明实施例，柱状存储器堆叠MS1和MS2可以包含分别经由介层插塞VP1和VP2电耦合至接垫MP1和MP2的底电极BE1和BE2，分别经由介层通孔V1和V2电耦合至设置于第三介电层330内的位线BL2的上电极TE1和TE2。
依据本发明实施例，如图2所示，介层插塞VP1电连接底电极BE1和接垫MP1，介层插塞VP2电连接底电极BE2和接垫MP2。依据本发明实施例，介层插塞VP1和VP2可以是钨金属介层插塞，但不限于此。依据本发明实施例，位线BL2和介层通孔V1和V2可以是双镶嵌铜金属结构，形成在第三介电层330中。
如图2所示，柱状存储器堆叠MS1另包含一磁隧穿结元件MTJ1，介于底电极BE1和上电极TE1之间，柱状存储器堆叠MS2另包含一磁隧穿结元件MTJ2，介于底电极BE2和上电极TE2之间。依据本发明实施例，在柱状存储器堆叠MS1的侧壁上，可以设有间隙壁SP1，在柱状存储器堆叠MS2的侧壁上，可以设有间隙壁SP2。依据本发明实施例，例如，间隙壁SP1和间隙壁SP2可以是氮化硅间隙壁，但不限于此。
依据本发明实施例，底电极BE1和BE2可以包含例如但不局限于钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)等。磁隧穿结元件MTJ1和MTJ2的复层结构为周知技术，故其细节不另赘述。例如，磁隧穿结元件MTJ1和MTJ2可以包括固定层(fixed layer)、自由层(free layer)及遮盖层(capping layer)，但不限于此。固定层可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者，例如，铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等，用以固定或限制邻近层的磁矩方向。自由层可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB)，但不限于此。依据本发明实施例，例如，上电极TE1和TE2可以包含钌(Ru)金属层以及钽(Ta)金属层，但不限于此。
图1例示多条沿着参考X轴延伸的位线BL0～BL4。依据本发明实施例，如图1所示，位线BL0～BL4约略与下方的带状的主动区域101重叠。依据本发明实施例，位线BL0～BL4可以形成在上层金属内连线中，例如，第二金属(M2)层或第三金属(M3)层。
如图1和图2所示，在基底10上另设置有多条沿着参考Y轴方向延伸的源极线SL(图1仅例示SL0和SL1，图2中仅例示SL0)。源极线SL的延伸方向平行于字符线WL，而垂直于位线BL。如图1所示，源极线SL0设置在字符线WL0和WL1之间，源极线SL1设置在字符线WL3和WL4之间。如图2所示，例示的源极线SL0设于第一介电层310中。
依据本发明实施例，例示的源极线SL0位于一第二水平面且电连接至选择晶体管200a和200b的共用源极区203。依据本发明实施例，所述第二水平面低于所述第一水平面。换言之，图2中例示的源极线SL0低于接垫MP1和MP2。依据本发明实施例，图2中例示的源极线SL0位于第零金属(M0)层中且接近接垫MP1和MP2。例如，图2中例示的源极线SL0的线宽w2约为40nm，故源极线SL0与邻近的接垫MP1和MP2的间隙宽度剩下约10nm左右。依据本发明实施例，第零金属层为钨金属层。
本发明的主要优点在于：通过上述磁性存储器装置1的设计，MRAM存储单元的尺寸可以进一步缩小至约0.022μm2，这主要是因为通过将源极线SL设置在第零金属(M0)层中，使得主动区域101在参考Y轴方向上的间距尺寸可以从过去的240nm缩减至140nm。此外，通过图3所示的主动区域101突出于浅沟绝缘区域102，可以补偿因为主动区域101在参考Y轴方向上的间距尺寸缩小所导致的开启电流(ION)不足的问题。
请参阅图4，其为依据本发明另一实施例所绘示的磁性存储单元结构剖面示意图，其中相同的元件、材料或层仍沿用相同的符号来表示。如图4所示，磁性存储单元100包含基底10，具有存储区MA。在基底10上的存储区MA内设有选择晶体管200。在基底10上设有第一介电层310，其中，第一介电层310覆盖存储区MA和选择晶体管200。在第一介电层310中设置有接垫MP，其中，接垫MP位于第一水平面且电连接至选择晶体管200的漏极掺杂区(或漏极区)202。第二介电层320覆盖第一介电层310和接垫MP。
在第二介电层320中设置有柱状存储器堆叠MS，其中，柱状存储器堆叠MS包含电耦合至接垫MP的底电极BE、电耦合至设置于第二介电层320上的位线BL的上电极TE，以及介于底电极BE和上电极TE之间的磁隧穿结MTJ。
在图4中的磁性存储单元100与前述图1～图3的结构上差异在于：图4中的磁性存储单元100的源极线SL设于第二介电层320中，其中，源极线SL位于第二水平面且电连接至所述选择晶体管的源极掺杂区(或源极区)203，其中，所述第二水平面高于所述第一水平面。依据本发明实施例，接垫MP位于第一金属(M1)层中。依据本发明实施例，源极线SL可以位于第二金属(M2)层中，但不限于此。
同样的，如图4所示，第二介电层320可以包含氮掺杂碳化硅层321、硅氧层322，以及超低介电常数材料层323。磁性存储单元100包含介层插塞VP，设于硅氧层322和氮掺杂碳化硅层321中，且介层插塞VP电连接底电极BE和接垫MP，例如，介层插塞VP是钨金属介层插塞。
本发明另一方面披露一种形成磁性存储单元的方法，包含：提供一基底10，具有一存储区MA。在所述基底10上的所述存储区MA内形成一选择晶体管200。在所述基底10上形成一第一介电层310，其中，所述第一介电层310覆盖所述存储区MA和所述选择晶体管200。在所述第一介电层310中形成一接垫MP，其中，所述接垫MP位于一第一水平面且电连接至所述选择晶体管200的一漏极区202。形成一第二介电层320，覆盖所述第一介电层310和所述接垫MP。在所述第二介电层320中形成一柱状存储器堆叠MS，其中，所述柱状存储器堆叠MS包含一电耦合至所述接垫MP的底电极BE，以及一电耦合至设置于所述第二介电层320上的一位线BL的一上电极TE。形成一源极线SL，其中，所述源极线SL位于一第二水平面且电连接至所述选择晶体管200的一源极区203。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
Claims (20)
1.一种磁性存储单元，其特征在于，包含：
基底，具有存储区；
选择晶体管，设于所述基底上的所述存储区内；
第一介电层，设于所述基底上，其中，所述第一介电层覆盖所述存储区和所述选择晶体管；
接垫，设于所述第一介电层中，其中，所述接垫位于第一水平面且电连接至所述选择晶体管的漏极区；
第二介电层，覆盖所述第一介电层和所述接垫；
柱状存储器堆叠，设于所述第二介电层中，其中，所述柱状存储器堆叠包含电耦合至所述接垫的底电极，以及电耦合至设置于所述第二介电层上的位线的上电极；以及
源极线，设于所述第一介电层中，其中，所述源极线位于第二水平面且电连接至所述选择晶体管的源极区，其中，所述第二水平面低于所述第一水平面。
2.如权利要求1所述的磁性存储单元，其中，所述第二介电层包含氮掺杂碳化硅(nitrogen-doped silicon carbide，NDC)层、硅氧层，位于所述氮掺杂碳化硅层上，以及超低介电常数材料层，位于所述硅氧层上。
3.如权利要求2所述的磁性存储单元，其中，另包含介层插塞，设于所述硅氧层和所述氮掺杂碳化硅层中。
4.如权利要求3所述的磁性存储单元，其中，所述介层插塞电连接所述底电极和所述接垫。
5.如权利要求3所述的磁性存储单元，其中，所述介层插塞是钨金属介层插塞。
6.如权利要求1所述的磁性存储单元，其中，所述接垫位于第一金属层中。
7.如权利要求6所述的磁性存储单元，其中，所述源极线位于第零金属层中且接近所述接垫。
8.如权利要求7所述的磁性存储单元，其中，所述第零金属层为钨金属层，且所述第一金属层为镶嵌铜层。
9.如权利要求1所述的磁性存储单元，其中，另包含字符线，设于所述基底上且电连接至所述选择晶体管的栅极，其中，所述字符线沿着第一方向延伸。
10.如权利要求9所述的磁性存储单元，其中，所述源极线沿着所述第一方向延伸，且所述位线沿着第二方向延伸，且所述第二方向垂直于所述第一方向。
11.一种磁性存储单元，其特征在于，包含：
基底，具有存储区；
选择晶体管，设于所述基底上的所述存储区内；
第一介电层，设于所述基底上，其中，所述第一介电层覆盖所述存储区和所述选择晶体管；
接垫，设于所述第一介电层中，其中，所述接垫位于第一水平面且电连接至所述选择晶体管的漏极区；
第二介电层，覆盖所述第一介电层和所述接垫；
柱状存储器堆叠，设于所述第二介电层中，其中，所述柱状存储器堆叠包含电耦合至所述接垫的底电极，以及电耦合至设置于所述第二介电层上的位线的上电极；以及
源极线，设于所述第二介电层中，其中，所述源极线位于第二水平面且电连接至所述选择晶体管的源极区，其中，所述第二水平面高于所述第一水平面。
12.如权利要求11所述的磁性存储单元，其中，所述第二介电层包含氮掺杂碳化硅层、硅氧层，位于所述氮掺杂碳化硅层上，以及超低介电常数材料层，位于所述硅氧层上。
13.如权利要求12所述的磁性存储单元，其中，另包含介层插塞，设于所述硅氧层和所述氮掺杂碳化硅层中。
14.如权利要求13所述的磁性存储单元，其中，所述介层插塞电连接所述底电极和所述接垫。
15.如权利要求13所述的磁性存储单元，其中，所述介层插塞是钨金属介层插塞。
16.如权利要求11所述的磁性存储单元，其中，所述接垫位于一第一金属层中。
17.如权利要求16所述的磁性存储单元，其中，所述源极线位于一第二金属层中。
18.如权利要求17所述的磁性存储单元，其中，所述第一金属层和所述第二金属层均为镶嵌铜层。
19.如权利要求11所述的磁性存储单元，其中，另包含字符线，设于所述基底上且电连接至所述选择晶体管的栅极，其中，所述字符线沿着一第一方向延伸。
20.如权利要求19所述的磁性存储单元，其中，所述源极线沿着所述第一方向延伸，且所述位线沿着第二方向延伸，且所述第二方向垂直于所述第一方向。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910634743.7A CN112234077B (zh) | 2019-07-15 | 2019-07-15 | 磁性存储单元及其制作方法 |
| US16/546,277 US10622407B1 (en) | 2019-07-15 | 2019-08-20 | Magnetic memory cell and fabrication method thereof |
| US16/812,354 US10930704B2 (en) | 2019-07-15 | 2020-03-08 | Magnetic memory cell |
| EP20169305.8A EP3767676B1 (en) | 2019-07-15 | 2020-04-14 | Magnetic memory cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910634743.7A CN112234077B (zh) | 2019-07-15 | 2019-07-15 | 磁性存储单元及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112234077A CN112234077A (zh) | 2021-01-15 |
| CN112234077B true CN112234077B (zh) | 2024-03-22 |
Family
ID=70223522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910634743.7A Active CN112234077B (zh) | 2019-07-15 | 2019-07-15 | 磁性存储单元及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10622407B1 (zh) |
| EP (1) | EP3767676B1 (zh) |
| CN (1) | CN112234077B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG11202012288PA (en) * | 2018-08-24 | 2021-01-28 | Kioxia Corp | Semiconductor device and method of manufacturing same |
| CN112234077B (zh) * | 2019-07-15 | 2024-03-22 | 联华电子股份有限公司 | 磁性存储单元及其制作方法 |
| US11195792B2 (en) * | 2020-01-10 | 2021-12-07 | International Business Machines Corporation | Top via stack |
| CN115132917A (zh) * | 2021-03-24 | 2022-09-30 | 联华电子股份有限公司 | 磁阻式随机存取存储器结构 |
| US11948616B2 (en) | 2021-11-12 | 2024-04-02 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
| CN116133438A (zh) * | 2021-11-12 | 2023-05-16 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6310798B1 (en) * | 1999-08-25 | 2001-10-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory and method for manufacture thereof |
| CN1655278A (zh) * | 2003-09-29 | 2005-08-17 | 三星电子株式会社 | 包括热量产生层的磁随机存取存储器及相关方法 |
| CN1755832A (zh) * | 2004-08-09 | 2006-04-05 | 三星电子株式会社 | 包括磁隧道结结构和衬底之间的存储器及其相关方法 |
| CN102479542A (zh) * | 2010-11-29 | 2012-05-30 | 希捷科技有限公司 | 具有多层单元(mlc)数据存储能力的磁性存储单元 |
| US9583168B1 (en) * | 2015-12-30 | 2017-02-28 | Globalfoundries Singapore Pte. Ltd. | Drive current enhancement for integrated circuit memory structures |
| CN108695319A (zh) * | 2017-04-10 | 2018-10-23 | 三星电子株式会社 | 具有异质接触件的集成电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115927B2 (en) * | 2003-02-24 | 2006-10-03 | Samsung Electronics Co., Ltd. | Phase changeable memory devices |
| US8665629B2 (en) | 2007-09-28 | 2014-03-04 | Qimonda Ag | Condensed memory cell structure using a FinFET |
| JP4970507B2 (ja) * | 2009-08-27 | 2012-07-11 | 株式会社東芝 | 半導体記憶装置 |
| US8848423B2 (en) | 2011-02-14 | 2014-09-30 | Shine C. Chung | Circuit and system of using FinFET for building programmable resistive devices |
| KR101901322B1 (ko) * | 2012-02-28 | 2018-09-21 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
| KR102324627B1 (ko) * | 2014-10-31 | 2021-11-10 | 삼성전자주식회사 | 자기 저항 소자를 포함하는 반도체 소자 |
| US10128309B2 (en) * | 2015-03-27 | 2018-11-13 | Globalfoundries Singapore Pte. Ltd. | Storage layer for magnetic memory with high thermal stability |
| CN112234077B (zh) * | 2019-07-15 | 2024-03-22 | 联华电子股份有限公司 | 磁性存储单元及其制作方法 |
-
2019
- 2019-07-15 CN CN201910634743.7A patent/CN112234077B/zh active Active
- 2019-08-20 US US16/546,277 patent/US10622407B1/en active Active
-
2020
- 2020-03-08 US US16/812,354 patent/US10930704B2/en active Active
- 2020-04-14 EP EP20169305.8A patent/EP3767676B1/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6310798B1 (en) * | 1999-08-25 | 2001-10-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory and method for manufacture thereof |
| CN1655278A (zh) * | 2003-09-29 | 2005-08-17 | 三星电子株式会社 | 包括热量产生层的磁随机存取存储器及相关方法 |
| CN1755832A (zh) * | 2004-08-09 | 2006-04-05 | 三星电子株式会社 | 包括磁隧道结结构和衬底之间的存储器及其相关方法 |
| CN102479542A (zh) * | 2010-11-29 | 2012-05-30 | 希捷科技有限公司 | 具有多层单元(mlc)数据存储能力的磁性存储单元 |
| US9583168B1 (en) * | 2015-12-30 | 2017-02-28 | Globalfoundries Singapore Pte. Ltd. | Drive current enhancement for integrated circuit memory structures |
| CN108695319A (zh) * | 2017-04-10 | 2018-10-23 | 三星电子株式会社 | 具有异质接触件的集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10930704B2 (en) | 2021-02-23 |
| US10622407B1 (en) | 2020-04-14 |
| EP3767676B1 (en) | 2022-04-06 |
| US20210020694A1 (en) | 2021-01-21 |
| CN112234077A (zh) | 2021-01-15 |
| EP3767676A1 (en) | 2021-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112234077B (zh) | 磁性存储单元及其制作方法 | |
| US20200075669A1 (en) | Techniques for mram mtj top electrode to via interface | |
| US10164170B2 (en) | Semiconductor device | |
| JP4583997B2 (ja) | 磁気メモリセルアレイおよびその製造方法 | |
| US11532782B2 (en) | Semiconductor devices including spin-orbit torque line and contact plug | |
| US10096650B2 (en) | Method of manufacturing magnetoresistive random access memory device | |
| TWI690098B (zh) | 磁性隨機存取記憶體基本單元的製造方法及其半導體裝置 | |
| TWI748767B (zh) | 磁阻式隨機存取記憶體裝置及其製造方法 | |
| US20200388648A1 (en) | Magnetic memory device and fabrication method thereof | |
| US20240074329A1 (en) | Method of forming semiconductor device | |
| TWI739452B (zh) | 記憶體元件及半導體晶粒及其製作方法 | |
| US11410714B2 (en) | Magnetoresistive memory device and manufacturing method thereof | |
| CN110890394B (zh) | 磁阻式随机存取存储器 | |
| US20220285609A1 (en) | Memory device | |
| CN113497083B (zh) | 具有共用源极线和位线的磁性存储器装置 | |
| CN112054115B (zh) | 磁性存储器装置及其制作方法 | |
| TWI811517B (zh) | 磁阻式隨機存取記憶體之佈局圖案 | |
| US11957061B2 (en) | Semiconductor device | |
| US20210104575A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |