TWI748767B - 磁阻式隨機存取記憶體裝置及其製造方法 - Google Patents

磁阻式隨機存取記憶體裝置及其製造方法 Download PDF

Info

Publication number
TWI748767B
TWI748767B TW109141467A TW109141467A TWI748767B TW I748767 B TWI748767 B TW I748767B TW 109141467 A TW109141467 A TW 109141467A TW 109141467 A TW109141467 A TW 109141467A TW I748767 B TWI748767 B TW I748767B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric
dielectric layer
magnetic
conductive
Prior art date
Application number
TW109141467A
Other languages
English (en)
Other versions
TW202147312A (zh
Inventor
學理 莊
陳俊堯
廖均恆
王宏烵
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI748767B publication Critical patent/TWI748767B/zh
Publication of TW202147312A publication Critical patent/TW202147312A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本揭示內容涉及具有延伸的上電極的磁阻式隨機存取記憶體(MRAM)單元及其形成方法。在一些實施方式中，磁阻式隨機存取記憶體單元具有排列在導電的下電極上方的磁性穿隧接面(MTJ)。導電的上電極排列在磁性穿隧接面上方。在導電的下電極下方是在第一介電質層中的第一導電的導孔結構。在導電的導孔結構下方是分離的導電的跨接器結構。與第一介電材料和第二介電材料不同的第三介電材料的介電質本體從第一介電質層垂直地延伸且至少部分地延伸到第二介電質層中。

Description

磁阻式隨機存取記憶體裝置及其製造方法
本揭示內容係關於磁阻式隨機存取記憶體裝置以及製造磁阻式隨機存取記憶體裝置的方法。
磁阻式隨機存取記憶體(「MRAM」)是有前途的非揮發性資料儲存技術。磁阻式隨機存取記憶體儲存單元的核心(或「位元」)是一磁性穿隧接面(「MTJ」)，其中介電質層夾置在介於磁性固定層(「參考層」)和磁性自由層(「自由層」)之間，磁性自由層的磁化作用方向可以改變。由於穿隧磁阻效應，介於參考層和自由層之間的電阻值隨著在自由層中的磁化作用方向開關而變化。平行磁化作用(「P狀態」)導致較低的電阻，而反向平行磁化作用(「AP狀態」)導致較高的電阻。電阻值的兩個狀態被認為是儲存在磁阻式隨機存取記憶體單元中的兩個邏輯狀態「1」或「0」。
在自旋轉移矩磁阻式隨機存取記憶體(「STT-MRAM」)單元中，施加寫入電流通過整個磁性穿隧接面，亦即，通過參考層、介電質層、和自由層，這 設置了經由自旋轉移矩效應的自由層的磁化作用方向。也就是說，寫入電流通過與磁阻式隨機存取記憶體的讀取路徑相同的路徑。在自旋軌道矩磁阻式隨機存取記憶體(「SOT-MRAM」)單元中，磁性穿隧接面結構位在具有大的自旋軌道作用的重金屬層上。自由層與重金屬層直接接觸。在自旋軌道耦合效應下，通過重金屬層注入的面內電流誘導自旋矩，自旋軌道耦合效應一般上包括一或多個Rashba效應或自旋霍爾效應(「SHE效應」)。寫入電流不通過垂直的磁性穿隧接面。替代的，寫入電流通過重金屬層。在自由層中的磁化作用方向經由自旋軌道矩效應來設置。更具體地，當將電流注入在重金屬層中的平面內時，自旋軌道耦合導致正交的自旋電流，正交的自旋電流產生自旋矩並且誘導在自由層中的磁化作用反轉。
本揭示內容的一些實施方式提供了一種磁阻式隨機存取記憶體裝置，包含：導電的下電極、反鐵磁層、磁性穿隧接面、第一導孔結構、以及金屬跨接器結構。反鐵磁層設置在導電的下電極上方。磁性穿隧接面設置在反鐵磁層上方，磁性穿隧接面包括磁性釘札的層、介電阻障層其排列在磁性釘札的層上方、和磁性自由層其排列在介電阻障層上。第一導孔結構連接到導電的下電極並且低於導電的下電極，第一導孔結構被第一介電質層圍繞。金屬跨接器結構連接到第一導孔結構並且低於第一導孔結構，金 屬跨接器結構被第二介電質層圍繞。
本揭示內容的另一些實施方式提供了一種磁阻式隨機存取記憶體裝置，包含：第一磁阻式隨機存取記憶體單元、第二磁阻式隨機存取記憶體單元、以及介電質本體。第一磁阻式隨機存取記憶體單元包括：第一導電的下電極、第一磁性穿隧接面、和第一導孔結構。第一磁性穿隧接面設置在第一導電的下電極上方，第一磁性穿隧接面包括第一磁性釘札的層、第一介電阻障層其排列在第一磁性釘札的層上方、和第一磁性自由層其排列在第一介電阻障層上方。第一導孔結構連接到第一導電的下電極並且低於第一導電的下電極，第一導孔結構由第一介電質層所圍繞。第二磁阻式隨機存取記憶體單元包括：第二導電的下電極、第二磁性穿隧接面、和第二導孔結構。第二磁性穿隧接面設置在第二導電的下電極上方，第二磁性穿隧接面包括第二磁性釘札的層、第二介電質層其排列在第二磁性釘札的層上方、和第二磁性自由層其排列在第二介電阻障層上方。第二導孔結構連接到第二導電的下電極並且低於第二導電的下電極，第二導孔結構由第一介電質層所圍繞。介電質本體側向地設置在介於第一導電的下電極和第二導電的下電極之間，介電質本體垂直地延伸穿過第一介電質層。
本揭示內容的又另一些實施方式提供了一種製造磁阻式隨機存取記憶體裝置的方法，包含：在晶圓上方的第一介電質層中形成導電的跨接器結構，晶圓包括電晶體和在電晶體上方的複數個金屬化層；第一介電質層上方的 第二介電質層中在導電的跨接器結構上方形成第一導孔結構，第二介電質層具有一介電材料其不同於第一介電質層的介電材料；在第一導孔結構上方形成第一複層的堆疊，第一複層的堆疊包括：下電極、反鐵磁層其在下電極上方、磁性釘札的層其在反鐵磁層上方、介電阻障層其排列在磁性釘札的層上方、和磁性自由層其排列在介電阻障層上方；使用離子束蝕刻一起圖案化第一複層的堆疊，離子束蝕刻形成凹部其延伸穿過第二介電質層；以及形成第三介電質層其填充凹部。
100:積體電路
110:第一部分
112:磁阻式隨機存取記憶體單元(磁性穿隧接面結構)
114:磁阻式隨機存取記憶體單元(磁性穿隧接面結構)
116:目標特徵
118:目標特徵
120:第二部分
122:介電質層
124:磁性穿隧接面結構(磁性穿隧接面)
126:磁性穿隧接面結構
128:底部電極(下電極)
130:底部電極(下電極)
132:頂部電極(上電極)
134:頂部電極(上電極)
136:互連結構(導孔、導孔結構)
137:襯層(阻障層)
138:互連結構
139:跨接器結構
140:介電質本體
141:跨接器結構
142:介電質層
143:互連結構
144:介電質層
145:互連結構
146:蝕刻終止層
204:反鐵磁層
206:釘札的磁性層(固定層)
208:介電阻障層
210:自由層(自由磁性層)
212:間隔物層
220:導孔
230:側壁
300:晶圓
302:半導體本體
304:選擇電晶體
305:隔離區域
306:源極區域
307:通道區域
308:汲極區域
309:閘極氧化物層
310:閘極結構
311:閘極電極
312:側壁間隔物
314a:接觸件
314b:接觸件
314c:接觸件
315:源極線(導線層、導線、特徵)
316:層間介電質層
316a:層間介電質層
316b:層間介電質層
316c:層間介電質層
316d:層間介電質層
318a:第一金屬導線層(導線、特徵)
318b:第二金屬導線層(導線、特徵)
318c:跨接器結構
320a:導孔層(互連層)
320b:導孔
322:底部電極導孔的導孔結構
324:蝕刻終止層
324a:蝕刻終止層
324b:蝕刻終止層
324c:蝕刻終止層
324d:蝕刻終止層
326:介電質層
328:阻障層
330:磁阻式隨機存取記憶體堆疊(磁性穿隧接面堆疊)
332:下電極層(下電極)
334:上電極層
336:反鐵磁層
340:釘札的磁性層
342:介電阻障層
344:自由磁性層
350:第一蝕刻製程
352:第一遮罩層
354:上電極
356:上電極
400:晶圓
402:第一區域(磁性穿隧接面區域)
404:第二區域(邏輯區域)
410:蝕刻終止層
412:遮罩層
418:跨接器結構
420:跨接器結構
422:輔助的層間介電質層
424:輔助的層間介電質層
430:離子束蝕刻製程
440:凹部
450:間隙填充介電質層
452:頂表面
454:頂表面
456:化學機械研磨終止層
458:研磨製程
459:遮罩
460:層間介電質層
462:上表面
464:上表面
466:遮罩層
468:層級
470:連接結構
480:連接島結構
本揭示內容的各方面，可由以下的詳細描述，並與所附圖式一起閱讀，而得到最佳的理解。在圖式中，相同的標示號碼表示相似的元件或動作，除非上下文另有說明。在圖式中元件的尺寸和相對位置不一定按比例繪製。事實上，為了清楚地討論，各個特徵的尺寸可能任意地增加或減小。
第1圖是根據本揭示內容的示例實施方式的示例磁阻式隨機存取記憶體結構；第2圖是根據本揭示內容的示例實施方式的示例磁阻式隨機存取記憶體單元；第3A圖至3E圖示出了根據本揭示內容的示例實施方式的在第一製造製程的各個階段中的晶圓；以及第4A圖至第4M圖顯示在本揭示內容的示例實施方 式的在第二製造製程的各個階段中的晶圓。
之後的揭示內容提供了許多不同的實施方式或實施例，以實施所提供的主題的不同的特徵。以下描述組件和配置的具體實施例以簡化本描述。這些當然僅是實施例，並不意圖限定。例如，在隨後的描述中，第一特徵形成在第二特徵上方或之上，可能包括第一和第二特徵以直接接觸而形成的實施方式，並且也可能包括其中附加的特徵可能形成在介於第一和第二特徵之間，因此第一和第二特徵可能不是直接接觸的實施方式。此外，本揭示內容可能在各個實施例中重複標示數字和/或字母。這樣的重複，是為了是簡化和清楚起見，並不是意指所討論的各個實施方式之間和/或配置之間的關係。
此外，可能在此使用空間上的相對用語，諸如「之下」、「低於」、「較低」、「高於」、「較高」和類似用語，以易於描述如在圖式中所繪示的一個元件或特徵與其他的元件或特徵的關係。除了在圖式中繪示的方向之外，空間上的相對用語旨在涵蓋裝置在使用中或操作中的不同方向。設備可能有其他方向(旋轉90度或其他方向)，並且此處所使用的空間上相對用語也可能相應地進行解釋。
在以下的描述中，為了提供本揭示內容之各個實施方式的透徹理解，闡述了某些具體細節。然而，本領域技術人員將理解，可能在沒有這些具體細節的情況下實踐本 揭示內容。在其他情況下，未詳細描述與電子組件和製造技術相關聯的公知結構，以避免不必要地模糊本揭示內容的實施方式的描述。
除非上下文另有要求，否則在整篇說明書和隨後的請求項中，詞語「包含」及其變化詞，諸如「包括」和「包含的」，應被解釋為開放的、包括的意義，亦即「包括但不限於」。
序數的使用，諸如第一、第二、和第三，並不必然地意味順序的排列意義，而可能僅是用來區分動作或結構的多個實例。
整篇說明書中，參照「一個實施方式」或「一實施方式」指的是結合此實施方式所描述的特定的特徵、結構、或特性被包括至少一個實施方式中。因此，整篇說明書在各處中短語「在一個實施方式中」或「在一實施方式中」的出現，不必然地都指的是相同的實施方式。此外，在一個或多個實施方式中，可能以任何合適的方式組合特定的特徵、結構、或特性。
在說明書和所附的請求項中使用的單數形式的「一」、或「該」，包括複數個指示物，除非內容另有明確指示。亦應注意的是，用語「或」一般上以包括「和/或」的意義使用，除非內容另有明確指示。
根據本文所描述的實施方式的當前技術達到了相對薄的底部電極導孔(bottom-electrode via，「BEVA」)和圍繞底部電極導孔的對應的相對薄的介電質層。積體電 路晶片的邏輯區域也包括用於底部電極導孔的相對薄的介電質層，其包括與其他的層間介電質(「ILD」)層不同的介電材料。用於底部電極導孔的相對較薄的介電質層也可以使在磁性穿隧接面區域上的製造製程與在邏輯區域上的製造製程更容易整合。
在後段製程(back-end-of-line，BEOL)過程中在一或多個金屬化層上方形成磁性穿隧接面結構。磁性穿隧接面材料的多個層完全地形成在底部電極(「BE」)層上方以及用於底部電極導孔的層間介電質上方的磁性穿隧接面區域上和邏輯區域上。雖然底部電極導孔只有形成在磁性穿隧接面區域中，而不是形成在邏輯區域中，但是用於底部電極導孔的層間介電質完全地形成在磁性穿隧接面區域和邏輯區域上方。在用於底部電極導孔的層間介電質下方的金屬化層可能包括金屬佈線或以高密度排列的其他金屬特徵。所揭示的附加的跨接器在用於底部電極導孔的層間介電質下方引入了附加的跨接器結構。由於附加的跨接器結構，因此在由多個磁性穿隧接面層形成磁性穿隧接面結構時，對於離子束蝕刻(IBE)製程(其在介於多個磁性穿隧接面材料和多個金屬化層之間有較低的選擇性)有較大的空間餘量。具體地，當離子束蝕刻製程蝕刻出磁性穿隧接面材料以形成磁性穿隧接面結構的多個側壁時，離子束蝕刻製程也蝕刻出在磁性穿隧接面結構下方的多個層的多個部分。附加的跨接器結構在介於磁性穿隧接面結構和在磁性穿隧接面結構下方的金屬化層之間提供了更多的空 間或距離，使得離子束蝕刻製程將不會損壞在磁性穿隧接面結構下方的金屬化層中形成的特徵，出於描述的目的，這些特徵稱為「目標特徵」。附加的跨接器結構也包括在邏輯區域中。經由附加的跨接器結構提供的附加的空間，可以使底部電極導孔和用於底部電極導孔的層間介電質製造成相對薄的。
在一實施方式中，附加的跨接器結構形成在附加的層間介電質層中。由離子束蝕刻製程形成的凹部垂直延伸穿過底部電極導孔的介電質層或圍繞底部電極導孔的介電質層，並且部分地延伸到附加的層間介電質層中。凹部不延伸穿透附加的跨接器結構的附加的層間介電質層，並且在到達附加的層間介電質層的底表面之前終止。
第1圖示出了實施例積體電路(「IC」)100的一部分。積體電路100包括第一部分110，第一部分110具有複數個磁阻式隨機存取記憶體單元，為了說明的目的而示出了磁阻式隨機存取記憶體單元112、114。積體電路100也包括第二部分120，第二部分120具有來自磁阻式隨機存取記憶體單元的其他電路元件(在第1圖中未示出)，例如，邏輯電路元件。第1圖示出了積體電路100的後段製程多個層面和多個結構。磁阻式隨機存取記憶體單元112、114形成在後段製程過程中在層間介電質層122中的目標特徵116、118上方。在一實施方式中，目標特徵116、118是金屬化特徵，像是金屬間互連結構或金屬導線結構。磁阻式隨機存取記憶體單元112、114各 者各自地包括磁性穿隧接面結構124、126。磁性穿隧接面結構124、126各者分別地在垂直方向上鄰近於下電極(「底部(BE)」)128、130和頂部電極(「TE」)132、134。互連結構，例如，連接導孔136、138將底部電極128、130分別地連接到金屬化特徵，例如，在下方的目標特徵116、118。具體地，一或多個跨接器結構139、141位於垂直地介在互連結構136、138和目標特徵116、118之間。跨接器結構139、141分別地經由互連結構143、145連接到目標特徵116、118。跨接器結構139、141是分離的結構。在一實施方式中，跨接器結構139、141包括與在各個金屬化層中的目標特徵116、118相同的導電材料。跨接器結構139、141包括與互連結構136、138不同的導電材料。
介電質本體140位在鄰近於磁阻式隨機存取記憶體單元112、114並且垂直地延伸穿過底部電極導孔136的介電質層142，並延伸到另一個層間介電質層144中，層間介電質層144位在緊接著介電質層142的下方並高於目標特徵116、118的層間介電質層122。介電質本體140不會延伸到目標特徵116、118的介電質層122中。
在一實施方式中，底部電極128、130包括導電性氮化物，導電性氮化物具有適合於各別的磁性穿隧接面結構124、126的操作的磁性特性。例如，底部電極128、130的導電性氮化物材料不會影響釘札磁性穿隧接面結構124、126的固定層的磁性極化。在一實施方式中，底部 電極128、130是TaN或TiN中的一或多者。底部電極導孔136包括與底部電極128、130的電性和磁性的特性匹配的材料。在一實施方式中，底部電極導孔136是TiN。在一些實施方式中，底部電極導孔136也包括Ta或TaN中的一或多者的阻障層或襯層137，阻障層或襯層137防止TiN材料滲透到周圍的介電質層142中。介電質層142包括SRO或TEOS或適合於底部電極導孔結構136的材料的其他介電材料。介電質本體140包括與層間介電質層144、122的介電材料不同的介電材料、以及與介電質層142的介電材料不同的介電材料。在一實施方式中，介電質本體140的介電材料具有高的間隙填充特性。例如，介電質本體140是高密度電漿(「HDP」)介電質和高縱橫比製程(「HARP」)介電質，用於介電質本體140的間隙填充特性。
在一實施方式中，層間介電質層144、122和介電質層142在積體電路100的晶圓表面上方全域地形成。也就是說，在第一部分110上和第二部分120上的介電質層144、122、142分別是相同層的多個部分。在一實施方式中，蝕刻終止層146位在介於鄰近的介電質層之間。蝕刻終止層146包括與介電質層142、122、144的介電材料不同的介電材料。在一實施方式中，蝕刻終止層146是矽碳化物「SiC」。
磁阻式隨機存取記憶體單元112的描述也適用於磁阻式隨機存取記憶體單元114。介電質本體140分別側 向地位在磁阻式隨機存取記憶體單元112、114底部電極128和底部電極130之間。介電質本體140垂直地延伸穿過介電質層142，並且部分地進入跨接器結構139、141的介電質層144中。
第2圖示出了示例磁阻式隨機存取記憶體單元112。參看第2圖，磁阻式隨機存取記憶體單元112包括導電的下電極128。反鐵磁層204排列在導電的下電極128上方，並且釘札的磁性層206排列在反鐵磁層204上方。反鐵磁層204包括具有強交換耦合的材料，此材料具有磁矩(magnetic moment)以規則的圖案排列的原子，相鄰的自旋指向相反的方向。強交換耦合允許反鐵磁層204將釘札的磁性層206的磁性極化釘札(亦即固定)，從而防止切換釘札的磁性層206的磁性極化，例如在磁阻式隨機存取記憶體單元112的寫入操作期間。在此程度上，釘札的磁性層206也稱為磁性穿隧接面結構124的固定層206。在一些實施方式中，可能在介於反鐵磁層204和釘札的磁性層206之間設置合成的反鐵磁層(SAF)層(為了簡化起見未示出)。
在磁性穿隧接面結構124中，釘札的磁性層206經由介電阻障層208的方式與自由磁性層210垂直地分隔。自由磁性層210或自由層210包括磁性極化，磁性極化能夠相對於釘札的磁性層206的磁性極化在平行配置和反向配置之間切換。導電的上電極或頂部電極132設置在自由磁性層210上方。可選地，例如矽氮化物(SiN)的介電帽 或間隔物層212排列為圍繞磁阻式隨機存取記憶體單元112。間隔物層212可能也是碳化物(SiC)、矽二氧化物(SiO2)、矽氧氮化物(SiON)、矽氧碳化物(SiOC)、和/或低介電常數介電材料。
釘札的磁性層206、介電阻障層208、和自由磁性層210形成磁性穿隧接面(MTJ)124。在磁性穿隧接面124之內，在介於導電的下電極128和導電的上電極132之間施加差分電壓時，電子可能穿隧通過介電阻障層208。隨著電子穿隧通過介電阻障層208，自由磁性層210的磁性極化可能改變，從而改變磁性穿隧接面124的電阻值。例如，如果自由磁性層210的極性與釘札的磁性層206的極性對準，則磁性穿隧接面124具有對應於第一數據狀態(例如邏輯「0」)的第一電阻值。如果自由磁性層210的極性與釘札的磁性層206的極性不對準，則磁性穿隧接面124具有對應於第二數據狀態(例如邏輯「1」)的第二電阻值。
導孔220設置在導電的上電極132的上部上。導孔220配置為將導電的上電極132連接到附加的多個後段製程(BEOL)金屬化層，例如，金屬導線。
在一些實施方式中，導電的下部或底部電極128可能包括鈦氮化物(TiN)、鉭氮化物(TaN)、鈦(Ti)、和/或鉭(Ta)。在一些實施方式中，導電的下電極128可能具有介於大約10nm與大約100nm之間的範圍內的厚度。在一些實施方式中，反鐵磁層204可能包括銥錳(IrMn)、 鐵錳(FeMn)、釘錳(RuMn)、鎳錳(NiMn)、和/或鈀鉑錳(PdPtMn)。在一些實施方式中，釘札的磁性層206可能包含鈷(Co)、鐵(Fe)、硼(B)、和/或釕(Ru)。在一些實施方式中，釘札的磁性層206可能具有介於大約5nm與大約10nm之間的範圍內的厚度。
在一些實施方式中，介電阻障層208可能包括鎂化物(MgO)、和/或鋁氧化物(Al2O3)、並且可能具有介於大約0.5nm與大約2nm之間的範圍內的厚度。在一些實施方式中，自由磁性層210可能包括鈷(Co)、鐵(Fe)、和硼(B)中的一或多者，並且可能具有介於大約1nm與大約3nm之間的範圍內的厚度。
在一些實施方式中，導電的上電極132可能包含鈦氮化物(TiN)、鉭氮化物(TaN)、鈦(Ti)、和/或鉭(Ta)。
在一些實施方式中，自由磁性層210、介電阻障層208、釘札的磁性層206、反鐵磁層204、和導電的下電極128的多個截面(在x-z平面中)基本上是銳角梯形(acute trapezoid)，個別是銳角梯形、或者一起作為一整組是銳角梯形。自由磁性層210、介電阻障層208、釘札的磁性層206、反鐵磁層204、和導電的下電極128的多個寬度沿著在z軸向下的方向保持增加。此銳角梯形橫截面形狀是用於形成磁阻式隨機存取記憶體單元112的多個側壁230的離子束蝕刻製程的結果。換言之，自由磁性層210、介電阻障層208、釘札的磁性層206、反鐵磁層 204、和導電的下電極128具有基本上對準和傾斜的多個側壁。
第3A圖至第3E圖繪示在形成積體電路100、磁阻式隨機存取記憶體單元112、或其他的半導體結構的各個製造階段中的晶圓300。參看第3A圖，接收晶圓300。晶圓300包括半導體本體302。半導體本體302可能是例如塊體半導體基板，諸如塊體矽基板、或絕緣體上矽(SOI)基板。一或多個選擇電晶體304排列在半導體本體302之內。在一些實施方式中，一或多個選擇電晶體304設置在介於隔離區域305(例如，STI區域)之間。
在一些實施方式中，一或多個選擇電晶體304可能包含MOSFET(金屬氧化物半導體場效電晶體)裝置。在這樣的實施方式中，一或多個選擇電晶體304分別地包含由通道區域307所分隔的源極區域306和汲極區域308。源極區域306包含第一摻雜類型(例如，n型摻雜劑)，通道區域307包含與第一摻雜類型不同的第二摻雜類型，並且汲極區域308包含第一摻雜類型。在一些實施方式中，第一摻雜類型包含n型摻雜，而在其他的實施方式中，第一摻雜類型包含p型摻雜。閘極結構310包含閘極電極311，閘極電極311經由閘極氧化物層309與通道區域307分隔，閘極結構310配置為控制介於源極區域306和汲極區域308之間的電荷載子的流動。在各個實施方式中，閘極結構310可能包含摻雜的多晶矽材料或金屬材料(例如，TiN、Al等)。在一些實施方式中，側壁間隔物 312(例如，SiN間隔物)可能設置在閘極電極311的相對的多個側部上。
後段製程(BEOL)金屬堆疊設置在半導體本體302上方。後段製程金屬堆疊包含第一接觸件314a，其配置為將源極區域306連接到作為源極線的第一金屬導線層315。後段製程金屬堆疊還包含複數個金屬互連層其連接到汲極區域308、閘極、或其他的端子。在一些實施方式中，複數個金屬互連層可能包含一或多個金屬接觸件314b和314c其設置在第一層間介電質(ILD)層316a之內，並且配置為將汲極區域308電性耦合到第一金屬導線層318a，第一金屬導線層318a設置在第二層間介電質層316b之內。作為實施例，源極線315也置在第二層間介電質層316b之內。形成在第二層間介電質層316b之內的金屬特徵318a、315也稱為第一金屬化層。
複數個金屬互連層可能還包含第一金屬導孔層320a，其設置在第三層間介電質層316c之內，並且配置為將第一金屬導線層318a電性耦合到設置在第三層間介電質層316c的第二金屬導線層318b。形成在第三層間介電質層316c的金屬特徵(例如318b)也被稱為第二金屬化層。
第1圖的一或多個磁阻式隨機存取記憶體單元112、114可能形成在晶圓300上方。在一些實施方式中，層間介電質(ILD)層316(316a、316b、316c)被例如SiN或SiC的蝕刻終止層324分隔。
在層間介電質層316a、316b、316c中的金屬互連層320a、314b、314a、314c和金屬導線318a、315、318b是要被保護的目標特徵，以免受離子束蝕刻製程損壞。為了說明的目的，第3A圖只有顯示一個第三層間介電質層316c，其高於在第二層間介電質層316b中所形成的第一金屬化層。應當理解，複數個金屬化層可能形成在第二層間介電質層316b上方，並且在那些金屬化層中的金屬特徵是要被保護的目標特徵，以免受離子束蝕刻製程損壞。
在第3B圖中，在第三層間介電質層316c上方的輔助的層間介電質層316d之內形成輔助的金屬跨接器結構318c。跨接器結構318c經由互連導孔320b而連接到金屬導線318b。形成跨接器結構318c和互連導孔320b的目的是在晶圓300上在其上方所形成的金屬導線318b和磁阻式隨機存取記憶體單元112、114之間提供一輔助的垂直距離。在一實施方式中，跨接器結構318c、互連導孔320b、和層間介電質層316d以與金屬導線318b、導孔層320a、和第三層間介電質層316c相同的製程和材料形成。例如，跨接器結構318c和互連導孔320b是銅(Cu)、鋁(Al)、鎢(W)、或(Co)。例如，形成輔助的層間介電質層316d可能經由薄膜製程，例如，化學氣相沉積、或物理氣相沉積、或其他合適的薄膜製程。形成導孔320b可能經由鑲嵌製程。在導孔320b上方形成和圖案化跨接器結構318c可能使用金屬沉積和圖案化製程，像是鑲嵌製 程或剝離製程。
在第3C圖中，在輔助的層間介電質層316d上方在介電質層326中固定底部電極導孔的導孔結構322。底部電極導孔的導孔結構322包括與導孔層或結構314b、320a、320b不同的材料。在一實施方式中，底部電極導孔的導孔結構322是TiN。介電質層326是與層間介電質層316(316a、316b、316c、316d)的介電材料不同的介電材料，並且是適合於底部電極導孔的導孔結構322的沉積的一材料，例如，TiN。在一實施方式中，介電質層326是SrO或TEOS中的一或多者。在一實施方式中，在介於底部電極導孔的導孔結構322和圍繞的介電質層326之間形成阻障層328。阻障層328是Ta或TaN中的一或多者。阻障層328防止TiN元素滲透到周圍的介電質層326中。
在一些實施方式中，蝕刻終止層324a、324b、324c、324d分別地位在介於層間介電質層316a、316b、316c、316d、和介電質層326之間。在一些實施方式中，蝕刻終止層324a、324b、324c、324d是SiC或其他合適的介電材料。
在第3D圖中，在介電質層326上方形成磁阻式隨機存取記憶體多層的堆疊330。磁阻式隨機存取記憶體堆疊330具有設置在介於導電的下電極層332和上電極層334之間的磁性穿隧接面(MTJ)。磁性穿隧接面包含反鐵磁層336、釘札的磁性層340、介電阻障層342、和自由 磁性層344。
在第3E圖中，執行第一蝕刻製程350以根據第一遮罩層352而圖案化上電極層334，以分別地形成用於磁阻式隨機存取記憶體單元112、114的導電的上電極354、356。
第4A圖至第4M圖繪示磁阻式隨機存取記憶體單元112、114的進一步的形成，在由第3A圖至第3E圖所製造的晶圓300或其他的晶圓上使用離子束蝕刻(IBE)製程。
在第4A圖中，接收示例晶圓400。示例晶圓400可能是與在第3A圖至第3E圖的製程處理之後的晶圓300相同的晶圓。示例晶圓400示出為具有用於磁阻式隨機存取記憶體單元的第一區域402和用於其他的電路元件的第二區域404，例如邏輯元件。
第4A圖顯示在低於底部電極導孔的導孔結構322，分別地在兩個輔助的層間介電質層422、424中形成兩層的跨接器結構418、420。兩層的跨接器結構418、420還增加了介於磁阻式隨機存取記憶體堆疊330和目標特徵之間的距離，此目標特徵低於輔助的層間介電質層422、424，例如第3D圖的目標特徵318b。
磁性穿隧接面堆疊330也在邏輯區域404上全域地形成。圖案化從邏輯區域404移除層334，並且在磁性穿隧接面區域402和邏輯區域404兩者上暴露自由磁性層344，除了由上電極354、356覆蓋的部分以外。
在第4B圖中，在晶圓300上方全域地形成蝕刻終止層410。蝕刻終止層410配置為終止離子束蝕刻的蝕刻。在一實施例中，蝕刻終止層410是SiC。形成遮罩層412，以覆蓋邏輯區域404。
在第4C圖中，使用遮罩層412來圖案化蝕刻終止層410，使得第一區域402從圖案化的蝕刻終止層410暴露並且圖案化的蝕刻終止層410覆蓋晶圓400的第二區域404。
在第4D圖中，執行離子束蝕刻製程430，以在第一區域402中圖案化磁阻式隨機存取記憶體堆疊330，第二區域404由蝕刻終止層410覆蓋。具體地，經由離子束蝕刻製程形成磁性穿隧接面結構的多個側壁230。進一步地，由於離子束蝕刻製程的低選擇性，形成凹部440其鄰近於側壁230並且在導電的下電極332、介電質層326、輔助的層間介電質層422、或甚至輔助的層間介電質層424中。凹部440延伸穿過底部電極導孔的導孔結構322的介電質層326並且延伸到輔助的層間介電質層422中。凹部440終止在輔助的層間介電質層422或424之內的一點處，在延伸到形成目標特徵所在的金屬化層中之前。例如，凹部440不延伸到導線318b所位在的第三層間介電質層316c中。
如在第4E圖中所示，在進行離子束蝕刻製程之後，從第二區域404移除蝕刻終止層410。在一些實施例中，蝕刻終止層410的移除可能也移除形成在第二區域404上 的介電質層326的一部分。
在第4F圖中，形成間隙填充介電質層450，以填充凹部440。在一實施方式中，間隙填充介電質層450是高密度電漿(「HDP」)介電質或高縱橫比製程(high aspect ratio process，HARP)介電質，用於間隙填充介電質層450的間隙填充特性。在一些實施方式中，因為磁性穿隧接面結構112、114的形狀，間隙填充介電質層450可能包括在磁性穿隧接面結構112、114上方的突出部分。在一些實施方式中，在第二區域404中的間隙填充介電質層450的頂表面452高於磁性穿隧接面結構112、114的頂表面454。在間隙填充介電質層450上方全域地形成例如SiN的化學機械研磨終止層456。
在第4G圖中，在晶圓300上執行化學機械研磨或其他的研磨製程458，移除在第一區域402中的化學機械研磨終止層456的一部分和間隙填充介電質層450的一部分。控制化學機械研磨製程458，使得在第一區域402中剩餘的間隙填充介電質層450仍然包封磁性穿隧接面結構112、114。在一些實施方式中，在化學機械研磨製程458之後，在第二區域404中的間隙填充介電質層450和化學機械研磨終止層456的至少一部分將保留。
在第4H圖和第4I圖中，移除在第二區域404中的剩餘的化學機械研磨終止層456，例如經由蝕刻，以遮罩459覆蓋第一區域402。
在第4J圖中，圖案化間隙填充介電質層450，以 在晶圓400上方執行進一步的多個金屬化製程。例如，如在第4J圖中所示，選擇性地移除在第二區域404中的間隙填充介電質層450，而在第一區域402中的剩餘的間隙填充介電質層450仍然包封磁性穿隧接面結構112、114。
在第4K圖中，類似於輔助的層間介電質層422、424，層間介電質層460全域地形成在晶圓300上方。在一些實施方式中，在第二區域404中的層間介電質層460的上表面462高於仍然在第一區域402中包封磁性穿隧接面結構112、114的間隙填充介電質層450的上表面464。在第二區域404中，在層間介電質層460上方形成遮罩層466。
在第4L圖中，將在第一區域402中的層間介電質層460減薄至一層級468，其基本上與在第二區域404中的層間介電質層460的上表面462處於相同的層級。
輔助的層間介電質層422、424提供了額外的空間和距離以容納凹部440。結果，保護了低於輔助的層間介電質層422、424的多個金屬化層級中的多個目標特徵不受離子束蝕刻製程的損害。離子束蝕刻製程確保磁性穿隧接面結構112、114的側壁230不會被習知的感應耦合電漿(inductively coupled plasma，ICP)蝕刻的化學反應(像反應性離子蝕刻(RIE)損壞。
在第4M圖中，在第一區域402中形成多個連接結構470其接觸磁性穿隧接面結構112、114和互連結構， 例如，跨接器結構，或在第二區域404中形成連接島結構480。在第一區域402中的特徵470(連接結構)和在第二區域中的特徵480(連接島結構)基本上處於相同的層級。因此，在第一區域402和第二區域404兩者上可以執行一整合的程序，例如，用於邏輯區域的後段製程程序。
本揭示內容在此提供許多不同的實施方式或實施例，以實施所描述的主題的不同特徵。以下描述組件和配置的具體實施例以簡化本描述內容。當然，這些僅是實施例，並不意圖限制。例如，在隨後的描述中，第一特徵形成在第二特徵上方或之上，可能包括其中第一和第二特徵形成直接接觸的實施方式，並且還可能包括其中在介於第一和第二特徵之間可能形成附加的特徵，因此第一和第二特徵可能不是直接接觸的實施方式。此外，本揭示內容可能在各個實施例中重複標示數字和/或字母。這樣的重複，是為了是簡化和清楚起見，重複本身並不是意指所討論的各個實施方式之間和/或配置之間的關係。
此外，可能在此使用空間上的相對用語，諸如「之下」、「低於」、「較低」、「高於」、「較高」和類似用語，以易於描述如圖式所繪示的一個元件或特徵與另一個元件或特徵的關係。除了在圖式中繪示的方向之外，空間上的相對用語旨在涵蓋裝置在使用中或操作中的不同方向。設備可能有其他方向(旋轉90度或其他方向)，並且此處所使用的空間上相對用語也可能相應地進行解釋。
在本文的描述中，為了提供本揭示內容之各個實施 方式的透徹理解，闡述了某些具體細節。然而，本領域的技術人員會理解，可能在沒有這些具體細節的情況下實踐本揭示內容。在其他情況下，沒有詳細描述與電子組件和製造技術相關的公知結構，以避免不必要地模糊本揭示內容的實施方式的描述。
除非上下文另有要求，否則在整篇說明書和隨後的請求項中，詞語「包括」及其變化詞，諸如「包括」和「包含的」，應被解釋為開放的、包括的意義，亦即「包括但不限於」。
序數的使用，諸如第一、第二、和第三，並不必然地意味順序的排列意義，而可能僅是用來區分動作或結構的多個實例。
整篇說明書中，參照「一個實施方式」或「一實施方式」指的是結合此實施方式所描述的特定的特徵、結構、或特性被包括至少一個實施方式中。因此，整篇說明書中，各處出現的短語「在一實施方式中」或「在一實施方式中」，不必然地都指的是相同的實施方式。此外，在一個或多個實施例中，可能以任何合適的方式組合特定的特徵、結構、或特性。
在說明書和所附請求項中使用的單數形式的「一」、或「該」，包括複數個指示物，除非內容另有明確指示。亦應注意的是，用語「或」普遍上以包括「和/或」的意義使用，除非內容另有明確指示。
通過以下實施方式的描述可以進一步理解本揭示 內容：
在第一實施方式中，磁阻式隨機存取記憶體(MRAM)裝置包括：導電的下電極；反鐵磁層其設置在導電的下電極上方；磁性穿隧接面(MTI)其設置在反鐵磁層上方，磁性穿隧接面包括磁性釘札的層、介電阻障層其排列在磁性釘札的層上方、以及磁性自由層其排列在介電阻障層上方；第一導孔結構其連接到導電的下電極並且低於導電的下電極，第一導孔結構被第一介電質層圍繞；以及金屬跨接器結構其連接到第一導孔結構並且低於第一導孔結構，金屬跨接器結構被第二介電質層圍繞。
在第二實施方式中，磁阻式隨機存取記憶體(MRAM)裝置包括第一磁阻式隨機存取記憶體單元和第二磁阻式隨機存取記憶體單元。第一磁阻式隨機存取記憶體單元包括第一導電的下電極；第一磁性穿隧接面(MTJ)其設置在第一導電的下電極上方，第一磁性穿隧接面包括第一磁性釘札的層、第一介電阻障層其排列在第一磁性釘札的層上方、和第一磁性自由層其排列在第一介電阻障層上方；以及第一導孔結構連接到第一導電的下電極並且低於第一導電的下電極，第一導孔結構被第一介電質層圍繞。第二磁阻式隨機存取記憶體單元包括：第二導電的下電極；第二磁性穿隧接面(MTJ)其設置在第二導電的下電極上方，第二磁性穿隧接面包括第二磁性釘札的層、第二介電阻障層其排列在第二磁性釘札的層上方、和第二磁性自由層其排列在第二介電阻障層上方；以及第二導孔結構其連接到 第二導電的下電極並且低於第二導電的下電極，第二導孔結構被第一介電質層圍繞。磁阻式隨機存取記憶體裝置還包括介電質本體其側向地設置在介於第一導電的下電極和第二導電的下電極之間，介電質本體垂直地延伸穿過第一介電質層。
在第三實施方式中，方法包括：在晶圓上方的第一介電質層中形成導電的跨接器結構，晶圓包括電晶體和在電晶體上方的複數個金屬化層；在第一介電質層上方的第二介電質層中在導電的跨接器結構上方形成第一導孔結構，第二介電質層具有一介電材料其不同於第一介電質層的介電材料；以及在第一導孔結構上方形成第一複層的堆疊。第一複層的堆疊包括：下電極；在下電極上方的反磁鐵層；在反鐵磁層上方的磁性釘札的層；在磁性釘札的層上方排列的介電阻障層；以及在介電阻障層上方排列的磁性自由層。方法還包括：使用離子束蝕刻一起圖案化第一複層的堆疊，離子束蝕刻形成延伸穿過第二介電質層的凹部；以及形成第三介電質層其填充凹部。
本揭示內容的一些實施方式提供了一種磁阻式隨機存取記憶體裝置，包含：導電的下電極、反鐵磁層、磁性穿隧接面、第一導孔結構、以及金屬跨接器結構。反鐵磁層設置在導電的下電極上方。磁性穿隧接面設置在反鐵磁層上方，磁性穿隧接面包括磁性釘札的層、介電阻障層其排列在磁性釘札的層上方、和磁性自由層其排列在介電阻障層上。第一導孔結構連接到導電的下電極並且低於導 電的下電極，第一導孔結構被第一介電質層圍繞。金屬跨接器結構連接到第一導孔結構並且低於第一導孔結構，金屬跨接器結構被第二介電質層圍繞。
在一些實施方式中，在磁阻式隨機存取記憶體裝置中，磁性穿隧接面包括傾斜的側壁，並且磁性釘札的層包括比磁性自由層更大的一寬度。
在一些實施方式中，在磁阻式隨機存取記憶體裝置中，反鐵磁層包括比磁性釘札的層更大的一寬度。
在一些實施方式中，磁阻式隨機存取記憶體裝置還包含介電質本體其設置在鄰近於磁性穿隧接面，介電質本體向下延伸穿過第一介電質層，介電質本體具有介電材料其不同於第一介電質層的介電材料。
在一些實施方式中，在磁阻式隨機存取記憶體裝置中，介電質本體向下延伸部分地進入到第二介電質層中，並且在到達第二介電質層的底表面之前終止。
在一些實施方式中，在磁阻式隨機存取記憶體裝置中，介電質本體側向地鄰近於下電極。
在一些實施方式中，在磁阻式隨機存取記憶體裝置中，第一導孔結構包括導電材料其不同於金屬跨接器結構的導電材料。
在一些實施方式中，在磁阻式隨機存取記憶體裝置中，第一導孔結構是TiN。
在一些實施方式中，在磁阻式隨機存取記憶體裝置中，第一介電質層是SrO或TEOS中的一或多者。
在一些實施方式中，在磁阻式隨機存取記憶體裝置中，第一介電質層比第二介電質層薄。
在一些實施方式中，在磁阻式隨機存取記憶體裝置中，第一導孔結構由Ta或TaN中的一或多者的一阻障層所圍繞。
在一些實施方式中，在磁阻式隨機存取記憶體裝置中，導電的下電極側向地鄰近於一介電質層其不同於第一介電質層。
本揭示內容的另一些實施方式提供了一種磁阻式隨機存取記憶體裝置，包含：第一磁阻式隨機存取記憶體單元、第二磁阻式隨機存取記憶體單元、以及介電質本體。第一磁阻式隨機存取記憶體單元包括：第一導電的下電極、第一磁性穿隧接面、和第一導孔結構。第一磁性穿隧接面設置在第一導電的下電極上方，第一磁性穿隧接面包括第一磁性釘札的層、第一介電阻障層其排列在第一磁性釘札的層上方、和第一磁性自由層其排列在第一介電阻障層上方。第一導孔結構連接到第一導電的下電極並且低於第一導電的下電極，第一導孔結構由第一介電質層所圍繞。第二磁阻式隨機存取記憶體單元包括：第二導電的下電極、第二磁性穿隧接面、和第二導孔結構。第二磁性穿隧接面設置在第二導電的下電極上方，第二磁性穿隧接面包括第二磁性釘札的層、第二介電質層其排列在第二磁性釘札的層上方、和第二磁性自由層其排列在第二介電阻障層上方。第二導孔結構連接到第二導電的下電極並且低於第二導電 的下電極，第二導孔結構由第一介電質層所圍繞。介電質本體側向地設置在介於第一導電的下電極和第二導電的下電極之間，介電質本體垂直地延伸穿過第一介電質層。
在一些實施方式中，在磁阻式隨機存取記憶體裝置中，介電質本體包括一介電材料其不同於第一介電質層的介電材料。
在一些實施方式中，在磁阻式隨機存取記憶體裝置中，介電質本體包括一或多個高密度電漿介電材料或一高縱橫比製程(HARP)介電材料。
在一些實施方式中，磁阻式隨機存取記憶體裝置還包含第一跨接器結構其設置在第一導孔結構下方並且連接到第一導孔結構，和第二跨接器結構其設置在第二導孔結構下方並且連接到第二導孔結構。
在一些實施方式中，在磁阻式隨機存取記憶體裝置中，介電質本體側向地設置在介於第一跨接器結構和第二跨接器結構之間。
在一些實施方式中，磁阻式隨機存取記憶體裝置中，第一跨接器結構和第二跨接器結構各者分別地包括導電材料其不同於第一導孔結構的導電材料和第二導孔結構的導電材料。
本揭示內容的又另一些實施方式提供了一種製造磁阻式隨機存取記憶體裝置的方法，包含：在晶圓上方的第一介電質層中形成導電的跨接器結構，晶圓包括電晶體和在電晶體上方的複數個金屬化層；第一介電質層上方的 第二介電質層中在導電的跨接器結構上方形成第一導孔結構，第二介電質層具有一介電材料其不同於第一介電質層的介電材料；在第一導孔結構上方形成第一複層的堆疊，第一複層的堆疊包括：下電極、反鐵磁層其在下電極上方、磁性釘札的層其在反鐵磁層上方、介電阻障層其排列在磁性釘札的層上方、和磁性自由層其排列在介電阻障層上方；使用離子束蝕刻一起圖案化第一複層的堆疊，離子束蝕刻形成凹部其延伸穿過第二介電質層；以及形成第三介電質層其填充凹部。
在一些實施方式中，在製造磁阻式隨機存取記憶體裝置的方法中，凹部部分地延伸到第一介電質層中。
以上概述了數個實施方式，以便本領域技術人員可以較佳地理解本揭示內容的各個方面。彼等熟習此技術者應理解，其可將本揭示內容用作設計或修飾其他製程與結構的基礎，以實現與本文介紹的實施方式或實施例相同的目的和/或達到相同的優點。本領域技術人員亦會理解，與這些均等的建構不脫離本揭示內容的精神和範圍，並且他們可能進行各種改變、替換、和變更而不脫離本揭示內容的精神和範圍。
100:積體電路
110:第一部分
112:磁阻式隨機存取記憶體單元(磁性穿隧接面結構)
114:磁阻式隨機存取記憶體單元(磁性穿隧接面結構)
116:目標特徵
118:目標特徵
120:第二部分
122:介電質層
124:磁性穿隧接面結構(磁性穿隧接面)
126:磁性穿隧接面結構
128:底部電極(下電極)
130:底部電極(下電極)
132:頂部電極(上電極)
134:頂部電極(上電極)
136:互連結構(導孔、導孔結構)
137:襯層(阻障層)
138:互連結構
139:跨接器結構
140:介電質本體
141:跨接器結構
142:介電質層
143:互連結構
144:介電質層
145:互連結構
146:蝕刻終止層

Claims (10)

  1. 一種磁阻式隨機存取記憶體(MRAM)裝置，包含：一導電的下電極；一反鐵磁層其設置在該導電的下電極上方；一磁性穿隧接面(MTJ)其設置在該反鐵磁層上方，該磁性穿隧接面包括一磁性釘札的層、一介電阻障層其排列在該磁性釘札的層上方、和一磁性自由層其排列在該介電阻障層上方；一第一導孔結構其連接到該導電的下電極並且低於該導電的下電極，該第一導孔結構被一第一介電質層圍繞；一金屬跨接器結構其連接到該第一導孔結構並且低於該第一導孔結構，該金屬跨接器結構被一第二介電質層圍繞；以及一介電質本體其設置在鄰近於該磁性穿隧接面，其中該介電質本體向下延伸穿過該第一介電質層並且延伸到該第二介電質層，該介電質本體具有一介電材料其不同於該第一介電質層的介電材料，並且該介電質本體經由該第二介電質層與該金屬跨接器分隔。
  2. 如請求項1所述之磁阻式隨機存取記憶體裝置，其中該磁性穿隧接面包括一傾斜的側壁，並且該磁性釘札的層包括比該磁性自由層更大的一寬度。
  3. 如請求項1所述之磁阻式隨機存取記憶體裝置，其中該介電質本體向下延伸部分地進入到該第二介電質層中，並且在到達該第二介電質層的一底表面之前終止。
  4. 如請求項1所述之磁阻式隨機存取記憶體裝置，其中該第一介電質層比該第二介電質層薄。
  5. 如請求項1所述之磁阻式隨機存取記憶體裝置，其中該導電的下電極側向地鄰近於一介電質層其不同於該第一介電質層。
  6. 一種磁阻式隨機存取記憶體(MRAM)裝置，包含：一第一磁阻式隨機存取記憶體單元，包括：一第一導電的下電極；一第一磁性穿隧接面(MTJ)其設置在該第一導電的下電極上方，該第一磁性穿隧接面包括一第一磁性釘札的層、一第一介電阻障層其排列在該第一磁性釘札的層上方、和一第一磁性自由層其排列在該第一介電阻障層上方；一第一導孔結構其連接到該第一導電的下電極並且低於該第一導電的下電極，該第一導孔結構由一第一介電質層所圍繞；和 一第一跨接器結構其設置在該第一導孔結構下方並且連接到該第一導孔結構，其中該第一跨接器結構由一第二介電質層所圍繞；一第二磁阻式隨機存取記憶體單元，包括：一第二導電的下電極；一第二磁性穿隧接面(MTJ)其設置在該第二導電的下電極上方，該第二磁性穿隧接面包括一第二磁性釘札的層、一第二介電質層其排列在該第二磁性釘札的層上方、和一第二磁性自由層其排列在該第二介電阻障層上方；一第二導孔結構其連接到該第二導電的下電極並且低於該第二導電的下電極，該第二導孔結構由該第一介電質層所圍繞；和一第二跨接器結構其設置在該第二導孔結構下方並且連接到該第二導孔結構，其中該第二跨接器結構由該第二介電質層所圍繞；以及一介電質本體其側向地設置在介於該第一導電的下電極和該第二導電的下電極之間，其中該介電質本體垂直地延伸穿過該第一介電質層並且延伸到該第二介電質層，該介電質本體側向地設置在介於該第一跨接器結構和該第二跨接器結構之間，並且該介電質本體經由該第二介電質層與該第一跨接器結構和該第二跨接器結構分隔。
  7. 如請求項6所述之磁阻式隨機存取記憶體裝置，其中該介電質本體包括一或多個高密度電漿介電材料 或一高縱橫比製程(HARP)介電材料。
  8. 如請求項6所述之磁阻式隨機存取記憶體裝置，其中該第一跨接器結構和該第二跨接器結構各者分別地包括一導電材料其不同於該第一導孔結構的導電材料和該第二導孔結構的導電材料。
  9. 一種製造磁阻式隨機存取記憶體裝置的方法，包含：在一晶圓上方的一第一介電質層中形成一導電的跨接器結構，該晶圓包括一電晶體和在該電晶體上方的複數個金屬化層；在該第一介電質層上方的一第二介電質層中在該導電的跨接器結構上方形成一第一導孔結構，該第二介電質層具有一介電材料其不同於該第一介電質層的介電材料；在該第一導孔結構上方形成一第一複層的堆疊，該第一複層的堆疊包括：一下電極；一反鐵磁層其在該下電極上方；一磁性釘札的層其在該反鐵磁層上方；一介電阻障層其排列在該磁性釘札的層上方；和一磁性自由層其排列在該介電阻障層上方；使用離子束蝕刻一起圖案化該第一複層的堆疊，該離子束蝕刻形成一凹部其延伸穿過該第二介電質層並且延伸到該第一介電質層中；以及 形成一第三介電質層其填充該凹部，其中該第三介電質層經由該第一介電質層而與該導電的跨接器結構分隔。
  10. 如請求項9所述之製造磁阻式隨機存取記憶體裝置的方法，其中該第三介電質層包括一或多個高密度電漿介電材料或一高縱橫比製程介電材料。
TW109141467A 2020-06-12 2020-11-26 磁阻式隨機存取記憶體裝置及其製造方法 TWI748767B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/900,550 US11355696B2 (en) 2020-06-12 2020-06-12 Magnetic tunnel junction structures and related methods
US16/900,550 2020-06-12

Publications (2)

Publication Number Publication Date
TWI748767B true TWI748767B (zh) 2021-12-01
TW202147312A TW202147312A (zh) 2021-12-16

Family

ID=77808827

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109141467A TWI748767B (zh) 2020-06-12 2020-11-26 磁阻式隨機存取記憶體裝置及其製造方法

Country Status (5)

Country Link
US (3) US11355696B2 (zh)
KR (1) KR102480684B1 (zh)
CN (1) CN113450848B (zh)
DE (1) DE102020119132A1 (zh)
TW (1) TWI748767B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355696B2 (en) * 2020-06-12 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction structures and related methods
CN117337049A (zh) * 2020-06-16 2024-01-02 联华电子股份有限公司 半导体元件及其制作方法
KR102361064B1 (ko) * 2020-11-06 2022-02-14 한국과학기술원 게이트 전극을 구비한 자기 소자
US20220367790A1 (en) * 2021-05-12 2022-11-17 Globalfoundries Singapore Pte. Ltd. Non-volatile memory elements formed in conjunction with a magnetic via
EP4362626A1 (en) * 2022-10-31 2024-05-01 Commissariat à l'énergie atomique et aux énergies alternatives Magnetic device and corresponding method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941333B2 (en) * 2016-02-22 2018-04-10 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
US20200119258A1 (en) * 2018-05-29 2020-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for mram mtj top electrode to metal layer interface including spacer
US10644231B2 (en) * 2017-11-30 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
JP2007048972A (ja) * 2005-08-10 2007-02-22 Tdk Corp 磁気抵抗効果素子、基体、ウエハ、ヘッドジンバルアセンブリ、ハードディスク装置、磁気メモリ素子、磁気センサアセンブリ、および磁気抵抗効果素子の製造方法
JP2011210830A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 磁気記憶素子および磁気記憶装置
US10249379B2 (en) * 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US8785314B2 (en) 2012-05-03 2014-07-22 Micron Technology, Inc. Etch bias homogenization
KR101785803B1 (ko) 2015-05-29 2017-10-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 구조체의 형성 방법
US9559205B2 (en) 2015-05-29 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
US9666790B2 (en) 2015-07-17 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing techniques and corresponding devices for magnetic tunnel junction devices
US9837602B2 (en) 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
US9893278B1 (en) 2016-08-08 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded memory device between noncontigous interconnect metal layers
US10541269B2 (en) 2018-06-26 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US11189659B2 (en) * 2018-08-29 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for MRAM MTJ top electrode to via interface
US20200075299A1 (en) * 2018-08-31 2020-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Improving Deposition Process
US11094361B2 (en) 2018-09-05 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Transistorless memory cell
US11075335B2 (en) 2018-09-26 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for MRAM MTJ top electrode connection
US11101429B2 (en) 2018-09-28 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Metal etching stop layer in magnetic tunnel junction memory cells
US11355696B2 (en) * 2020-06-12 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction structures and related methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941333B2 (en) * 2016-02-22 2018-04-10 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
US10644231B2 (en) * 2017-11-30 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US20200119258A1 (en) * 2018-05-29 2020-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for mram mtj top electrode to metal layer interface including spacer

Also Published As

Publication number Publication date
CN113450848B (zh) 2024-02-27
US20220263013A1 (en) 2022-08-18
US11355696B2 (en) 2022-06-07
CN113450848A (zh) 2021-09-28
US20210391530A1 (en) 2021-12-16
US20240090343A1 (en) 2024-03-14
US11856868B2 (en) 2023-12-26
TW202147312A (zh) 2021-12-16
KR102480684B1 (ko) 2022-12-22
KR20210154685A (ko) 2021-12-21
DE102020119132A1 (de) 2021-12-16

Similar Documents

Publication Publication Date Title
TWI748767B (zh) 磁阻式隨機存取記憶體裝置及其製造方法
CN110544705B (zh) 磁阻式随机存取存储器(mram)及其制造方法
CN110875352B (zh) 集成电路、mram单元和用于制造存储器件的方法
CN106298831B (zh) 用于mram mtj顶部电极连接的技术
CN112054115B (zh) 磁性存储器装置及其制作方法
US8860155B2 (en) Magnetic tunnel junction device and its fabricating method
CN112234077B (zh) 磁性存储单元及其制作方法
US20220093684A1 (en) Techniques for mram mtj top electrode to via interface
CN114447023A (zh) 半导体元件及其制作方法
US20240196756A1 (en) Semiconductor device and method for fabricating the same
CN117413627A (zh) 具有低电阻率自旋霍尔效应（she）写入线的自旋轨道扭矩（sot）磁阻随机存取存储器（mram）
US20230389446A1 (en) Magnetic tunnel junction structures with protection outer layers
CN111009606A (zh) 半导体元件及其制作方法
CN115440881A (zh) 半导体元件及其制作方法
US11716860B2 (en) Semiconductor device and method for fabricating the same
US11937435B2 (en) High density two-tier MRAM structure
US20230200258A1 (en) Semiconductor device and method for fabricating the same
CN113972315A (zh) 半导体元件及其制作方法
TW202343683A (zh) 半導體元件及其製作方法
CN115440880A (zh) 磁阻式随机存取存储器元件及其制作方法
CN116156995A (zh) 半导体结构及其制作方法
CN114792702A (zh) 一种制作半导体元件的方法