CN116156995A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN116156995A
CN116156995A CN202111359108.6A CN202111359108A CN116156995A CN 116156995 A CN116156995 A CN 116156995A CN 202111359108 A CN202111359108 A CN 202111359108A CN 116156995 A CN116156995 A CN 116156995A
Authority
CN
China
Prior art keywords
layer
sot
metal
semiconductor structure
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111359108.6A
Other languages
English (en)
Inventor
林宏展
王裕平
林建廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202111359108.6A priority Critical patent/CN116156995A/zh
Priority to US17/548,583 priority patent/US20230154514A1/en
Publication of CN116156995A publication Critical patent/CN116156995A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供一种半导体结构,包含一磁性隧穿结(magnetic tunneling junction,MTJ),堆叠结构设于一基底上,一自旋轨道转矩式(spin orbit torque,SOT)层设于该MTJ堆叠结构上,其中该SOT层包含有一厚度较厚的第一部分以及两厚度较薄的第二部分。

Description

半导体结构及其制作方法
技术领域
本发明涉及一种制作半导体元件,特别是涉及一种制作磁阻式随机存取存储器(magnetoresistive random access memory,MRAM)元件的方法。
背景技术
已知,磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应,其物理量的定义,是在有无磁场下的电阻差除上原先电阻,用以代表电阻变化率。目前,磁阻效应已被成功地运用在硬盘生产上,具有重要的商业应用价值。此外,利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点,还可以制成磁性随机存储器(MRAM),其优点是在不通电的情况下可以继续保留存储的数据。
上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域,例如,移动电话中搭配全球定位系统(global positioning system,GPS)的电子罗盘(electroniccompass)零组件,用来提供使用者移动方位等信息。目前,市场上已有各式的磁场感测技术,例如,各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧穿结(magnetic tunneling junction,MTJ)感测元件等等。然而,上述现有技术的缺点通常包括:较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足,以及易受温度变化影响等等,而有必要进一步改进。
发明内容
本发明提供一种半导体结构,包含一MTJ(磁性隧穿结,magnetic tunnelingjunction)堆叠结构设于一基底上,一SOT(自旋轨道转矩式,spin orbit torque)层设于该MTJ堆叠结构上,其中该SOT层包含有一厚度较厚的第一部分以及两厚度较薄的第二部分。
本发明另提供一种半导体结构,包含一MTJ(磁性隧穿结,magnetic tunnelingjunction)堆叠结构设于一基底上,一第一SOT(自旋轨道转矩式,spin orbit torque)层设于该MTJ堆叠结构上,一金属层,位于该第一SOT层上,以及一第二SOT(自旋轨道转矩式,spin orbit torque)层,位于该金属层上。
本发明另提供一种半导体结构的制作方法,包含形成一MTJ(磁性隧穿结,magnetic tunneling junction)堆叠结构于一基底上,以及形成一SOT(自旋轨道转矩式,spin orbit torque)层设于该MTJ堆叠结构上,其中该SOT层包含有一厚度较厚的第一部分以及两厚度较薄的第二部分。
本发明的特征在于,提供一种含有MTJ(磁性隧穿结,magnetic tunnelingjunction)以及SOT(自旋轨道转矩式,spin orbit torque)层的半导体元件。其中,SOT层的材质以钨(W)来制作,比起现有技术中使用氮化钛(TiN)来制作具有更高的性能。此外在一些实施例中,可以省略Ru(钌)层的制作,如此可以进一步提高半导体元件的性能。
附图说明
图1至图10为本发明一实施例制作一半导体结构的方法示意图。
图11为本发明另一实施例的一半导体结构示意图。
主要元件符号说明
12:基底
14:MRAM区域
16:逻辑区域
18:层间介电层
20:金属内连线结构
22:金属内连线结构
24:金属间介电层
26:金属内连线
28:停止层
30:金属间介电层
32:金属内连线
34:阻障层
36:金属层
40:MTJ堆叠结构
41:第一自旋轨道转矩式(spin orbit torque,SOT)层
42:掩模层
43:钌(Ru)层
44:虚设氧化层
45:阻障层
47:第二自旋轨道转矩式(spin orbit torque,SOT)层
50:遮盖层
52:金属间介电层
52’:介电层
54:阻障层
56:自旋轨道转矩式(spin orbit torque,SOT)层
58:金属内连线
60:停止层
62:金属间介电层
64:金属内连线
G:凹槽
G1:凹槽
G2:凹槽
P1:蚀刻步骤
P2:蚀刻步骤
具体实施方式
为使熟悉本发明所属技术领域的普能技术人员能更进一步了解本发明,下文特列举本发明的较佳实施例,并配合所附的附图,详细说明本发明的构成内容及所欲达成的功效。
为了方便说明,本发明之各图式仅为示意以更容易了解本发明,其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件之上下关系,在本领域的人皆应能理解其是指物件的相对位置而言,因此皆可以翻转而呈现相同的构件,此皆应同属本说明书所揭露的范围,在此容先叙明。
请参照图1至图10,图1至图10为本发明一实施例制作一半导体结构的方法示意图。如图1所示,首先提供一基底12,例如一由半导体材料所构成的基底12,其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(silicon carbide)、砷化镓(gallium arsenide)等所构成之群组,且基底12上较佳定义有一MRAM区域14以及一逻辑区域16。
基底12上可包含例如金属氧化物半导体(metal-oxide semiconductor,MOS)晶体管等主动元件、被动元件、导电层以及例如层间介电层(interlayer dielectric,ILD)16等介电层覆盖于其上。更具体而言,基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件,其中MOS晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等晶体管元件,层间介电层18可设于基底12上并覆盖MOS晶体管,且层间介电层18可具有多个接触插塞电连接MOS晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术,在此不另加赘述。
然后在层间介电层18上依序形成金属内连线结构20、22电连接前述的接触插塞,其中金属内连线结构20包含一金属间介电层24以及金属内连线26镶嵌于金属间介电层24中,金属内连线结构22则包含一停止层28、一金属间介电层30以及金属内连线32镶嵌于停止层28与金属间介电层30中。
在本实施例中,金属内连线结构20中的各金属内连线26较佳包含一沟渠导体(trench conductor),金属内连线结构22中设于MRAM区域14的的金属内连线32则包含接触洞导体(via conductor)。另外各金属内连线结构20、22中的各金属内连线26、32均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层24、30以及/或停止层28中并彼此电连接。例如各金属内连线26、32可更细部包含一阻障层34以及一金属层36,其中阻障层34可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组,而金属层36可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide,CoWP)等所构成的群组,但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术,在此不另加赘述。此外在本实例金属内连线26中的金属层36较佳包含铜、金属内连线32中的金属层36较佳包含钨、金属间介电层24、30较佳包含氧化硅例如四乙氧基硅烷(tetraethyl orthosilicate,TEOS)、而停止层28则包含氮掺杂碳化物层(nitrogen dopedcarbide,NDC)、氮化硅、或氮碳化硅(silicon carbon nitride,SiCN),但不局限于此。
接着如图2所示,依序形成一图案化的MTJ堆叠结构40、一图案化的掩模层42以及一图案化的虚设氧化层44。其中可以先形成一堆叠的MTJ材料层(图未示)、掩模材料层(图未示)以及虚设氧化材料层(图未示),然后进行一蚀刻步骤,移除部分的材料层,而所留下的材料层则分别定义为上述图案化的MTJ堆叠结构40、图案化的掩模层42以及图案化的虚设氧化层44。此外,值得注意的是,本实施例于图案化上述MTJ材料层(图未示)、掩模材料层(图未示)以及虚设氧化材料层(图未示)所进行的蚀刻制作工艺可包含反应性离子蚀刻制作工艺(reactive ion etching,RIE)以及/或离子束蚀刻制作工艺(ion beam etching,IBE)。另外在上述蚀刻步骤中,也可能同时移除一部分的金属间介电层30,导致在图案化的MTJ堆叠结构40两旁的金属间介电层30的顶面降低。
在本实施例中,形成MTJ堆叠结构40的方式可先依序形成一固定层(pinnedlayer)、一阻障层(barrier layer)以及一自由层(free layer)于下电极38上。固定层可包含铁磁性材料例如但不局限于钴铁硼(cobalt-iron-boron,CoFeB)、钴铁(cobalt-iron,CoFe)、铁(Fe)、钴(Co)等。此外,固定层也可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者,例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等,用以固定或限制邻近层的磁矩方向。阻障层可由包含氧化物的绝缘材料所构成,例如氧化铝(AlOx)或氧化镁(MgO),但均不局限于此。自由层可以是由铁磁性材料所构成者,例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB),但不限于此。其中,自由层的磁化方向会受外部磁场而「自由」改变。另外,本实施例中掩模层42的材质例如为氮化钛(TiN),而虚设氧化层44的材质例如为氧化硅,但不限于此。
然后如图3所示,形成一遮盖层50于虚设氧化层44上并覆盖MRAM区域14以及逻辑区域16的金属间介电层30表面。在本实施例中,遮盖层50较佳包含氮化硅,但又可依据制作工艺需求选用其他介电材料例如但不局限于氧化硅、氮氧化硅或氮碳化硅。
接着如图4所示,进行一蚀刻步骤P1,移除一部分的遮盖层50,所留下的遮盖层50覆盖一部分金属间介电层30的表面以及覆盖图案化的MTJ堆叠结构40、图案化的掩模层42以及图案化的虚设氧化层44的侧壁。此外值得注意的是,此时遮盖层50的顶面与虚设氧化层44的顶面切齐,且虚设氧化层44的顶面未被遮盖层50所覆盖,因此被曝露出来。
如图5所示,形成一金属间介电层52覆盖于虚设氧化层44以及遮盖层50上,其中金属间介电层52较佳共形地设于虚设氧化层44以及遮盖层50上,且金属间介电层52包含一超低介电常数介电层,例如可包含多孔性介电材料例如但不局限于氧碳化硅(SiOC)或氧碳化硅氢(SiOCH)。
如图6所示,接着进行一平坦化制作工艺例如可利用一化学机械研磨(chemicalmechanical polishing,CMP)制作工艺或回蚀刻制作工艺去除部分金属间介电层52但仍使剩余的金属间介电层52顶表面高于虚设氧化层44顶表面。
如图7所示,进行一蚀刻步骤P2,其中蚀刻步骤P2例如包含单次或是多次蚀刻,先移除部分的金属间介电层52并且形成凹槽G1,接下来继续移除虚设氧化层44并且形成凹槽G2。此时蚀刻步骤P2可以停在掩模层42上,也就是说掩模层42可以达到保护下方MTJ堆叠结构40的功用。其中,凹槽G1的宽度大于凹槽G2的宽度,且凹槽G1的底面与遮盖层50的顶面切齐,因此凹槽G2的底面较凹槽G1的底面更低。从剖面图来看,凹槽G1与凹槽G2可以合并成一个具有“T形”的凹槽G。换句话说,凹槽G具有阶梯状的剖面轮廓。
然后如图8所示,依序形成一阻障层54以及一自旋轨道转矩式(spin orbittorque,SOT)层56,上述阻障层54以及SOT层56共形地填入凹槽G之中,然后再进行一平坦化步骤,移除多余的阻障层54以及SOT层56。其中阻障层54的材质例如为钛/氮化钛(Ti/TiN),而SOT层56较佳作为一自旋轨道转矩式(spin orbit torque,SOT)MRAM的沟道,因此其材料可包含钽(Ta)、钨(W)、铂(Pt)、铪(Hf)、硒化铋(BixSe1-x)或其组合,本实施例中以钨(W)为例。申请人发现以钨当作SOT层的材料,比起现有技术(通常现有技术以TiN当作SOT层的材料),MRAM的转换效率(switching efficiency)更好,也就是说可以提高MRAM的性能。
值得注意的是,由于凹槽G具有阶梯状的剖面轮廓,因此当SOT层56共形地填入凹槽G之后,从剖面图来看SOT层56可以定义出几个部分,分别是位于中间且厚度较厚的第一部分A,以及位于两侧且厚度较薄的第二部分B。其中第一部分A位于MTJ堆叠结构40的正上方,但是第二部分B则不位于MTJ堆叠结构40的正上方(而是位于两侧的斜上方)。
随后如图9所示,先进行例如一沉积步骤以介电层52’覆盖于金属间介电层52上,介电层52’的材质较佳与金属间介电层52相同,介电层52’可以达到保护SOT层56的功效。然后进行一图案转移制作工艺,例如可利用一图案化掩模(图未示)去除MRAM区域14与逻辑区域16的部分介电层52’、部分金属间介电层52、部分金属间介电层30及部分停止层28以形成接触洞(图未示)并暴露出下面的金属内连线26。然后于接触洞中填入所需的金属材料,例如包含钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等的阻障层材料以及选自钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide,CoWP)等低电阻材料或其组合的低阻抗金属层。接着进行一平坦化制作工艺,例如以化学机械研磨制作工艺去除部分金属材料以形成接触插塞或金属内连线58于接触洞内电连接金属内连线26。
如图10所示,先形成一停止层60于MRAM区域14及逻辑区域16并覆盖介电层52’及金属内连线58,形成一金属间介电层62于停止层60上,进行一道或一道以上微影暨蚀刻制作工艺去除MRAM区域14及逻辑区域的部分金属间介电层62与部分停止层60形成接触洞(图未示)。接着填入导电材料于各接触洞内并搭配平坦化制作工艺如CMP以分别于MRAM区域14以及逻辑区域16形成金属内连线64电连接下方的SOT层56及金属内连线58,其中MRAM区域14的金属内连线64较佳直接接触设于下方的SOT层56,而逻辑区域16的金属内连线64则接触下层的金属内连线58。
在本实施例中,SOT层56填入凹槽G内,形成类似双镶嵌(dual damascene)结构。此外本实施例中SOT层56以钨形成,因此比起现有技术中使用氮化钛(TiN)来制作SOT层具有更高的性能。此外在一些现有的技术中,在SOT层下方还具有Ru(钌)层,用于当作制作工艺中的阻障层以及蚀刻停止层,但是本实施例中省略Ru层的制作,如此可以进一步简化制作工艺。
在本发明的另一实施例中,请参考图11,图11为本发明另一实施例的一半导体结构示意图。本实施例更改了部分堆叠材料层的堆叠顺序,因此从图11来看,MTJ堆叠结构40上方不具有图2所述掩模层42以及虚设氧化层44,而是依序包含有第一SOT层41、钌(Ru)层43、阻障层45以及第二SOT层47。其中,第一SOT层41与第二SOT层47材质与上述实施例中的SOT层56相似,例如为钽(Ta)、钨(W)、铂(Pt)、铪(Hf)、硒化铋(BixSe1-x)或其组合,本实施例中以钨(W)为例。而阻障层45也与上述实施例中的阻障层54相同,材质例如为钛/氮化钛(Ti/TiN)。本实施例的特征在于,将SOT层拆分成为上下两段SOT层(第一SOT层41以及第二SOT层47),在制作工艺上会比起上述第一实施例更为简化。
综合以上说明书与附图,请参考图1至图10的内容,本发明提供一种半导体结构,包含一MTJ堆叠结构40设于一基底12上,一SOT层56设于MTJ堆叠结构40上,其中SOT层56包含有一厚度较厚的第一部分A以及两厚度较薄的第二部分B。
在一些实施例中,其中第一部分A位于MTJ堆叠结构40的正上方,两个第二部分B不位于MTJ堆叠结构40的正上方。
在一些实施例中,其中SOT层56的材质包含钨。
在一些实施例中,其中还包含有一第一金属间介电层24设于基底12上,以及一第一金属内连线26设于第一金属间介电层24内,其中MTJ堆叠结构40设于第一金属内连线26上。
在一些实施例中,其中还包含有一遮盖层50设于MTJ堆叠结构40旁,其中SOT层56的两第二部分B覆盖于遮盖层50的顶面。
在一些实施例中,其中遮盖层50的一顶面低于SOT层56的一顶面。
在一些实施例中,其中SOT层56的第一部A与两第二部分B的顶面相互切齐。
本发明另提供一种半导体结构,请参考图11以及部分其他图式的内容,包含一MTJ堆叠结构40设于一基底12上,一第一SOT(自旋轨道转矩式,spin orbit torque)层41设于MTJ堆叠结构40上,一金属层43,位于第一SOT层41上,以及一第二SOT层47,位于金属层43上。
在一些实施例中,其中第二SOT层47的一宽度大于第一SOT层41的一宽度。
在一些实施例中,其中第一SOT层41与第二SOT层47的材质均包含有钨(W)。
在一些实施例中,其中金属层43的材质包含Ru(钌,Ruthenium)。
本发明另提供一种半导体结构的制作方法,请参考图1至图10的内容,包含形成一MTJ堆叠结构40于一基底12上,以及形成一SOT(自旋轨道转矩式,spin orbit torque)层56设于MTJ堆叠结构40上,其中SOT层56包含有一厚度较厚的第一部分A以及两厚度较薄的第二部分B。
在一些实施例中,其中更包含有形成一第一金属间介电层24设于基底12上,以及形成一第一金属内连线26设于第一金属间介电层24内,其中MTJ堆叠结构40位于第一金属内连线26上。
在一些实施例中,其中还包含有形成一遮盖层50设于MTJ堆叠结构40旁,其中SOT层的两第二部分B覆盖于遮盖层50的顶面。
以上所述仅为本发明的优选实施例,凡依本发明申请权利要求所做的均等变化与修饰,都应属本发明的涵盖范围。

Claims (20)

1.一种半导体结构,包含:
磁性隧穿结(magnetic tunneling junction,MTJ)堆叠结构,设于基底上;
自旋轨道转矩式(spin orbit torque,SOT)层,设于该MTJ堆叠结构上,其中该SOT层包含有一厚度较厚的第一部分以及两个厚度较薄的第二部分。
2.如权利要求1所述的半导体结构,其中该第一部分位于该MTJ堆叠结构的正上方,该两个第二部分不位于该MTJ堆叠结构的正上方。
3.如权利要求1所述的半导体结构,其中该SOT层的材质包含钨。
4.如权利要求1所述的半导体结构,其中还包含有:
第一金属间介电层,设于该基底上,以及
第一金属内连线,设于该第一金属间介电层内,其中该MTJ堆叠结构设于该第一金属内连线上。
5.如权利要求1所述的半导体结构,其中还包含有遮盖层,设于该MTJ堆叠结构旁,其中该SOT层的该两个第二部分覆盖于该遮盖层的顶面。
6.如权利要求5所述的半导体结构,其中该遮盖层的顶面低于该SOT层的顶面。
7.如权利要求1所述的半导体结构,其中该SOT层的该第一部分与该两第二部分的顶面相互切齐。
8.一种半导体结构,包含:
磁性隧穿结(magnetic tunneling junction,MTJ)堆叠结构,设于基底上;
第一自旋轨道转矩式(spin orbit torque,SOT)层,设于该MTJ堆叠结构上;
金属层,位于该第一SOT层上;以及
第二自旋轨道转矩式(spin orbit torque,SOT)层,位于该金属层上。
9.如权利要求8所述的半导体结构,其中该第二SOT层的宽度大于该第一SOT层的宽度。
10.如权利要求8所述的半导体结构,其中该第一SOT层与该第二SOT层的材质均包含有钨(W)。
11.如权利要求8所述的半导体结构,其中还包含有:
第一金属间介电层,设于该基底上,以及
第一金属内连线,设于该第一金属间介电层内,其中该MTJ堆叠结构设于该第一金属内连线上。
12.如权利要求8所述的半导体结构,其中还包含有遮盖层,设于该MTJ堆叠结构旁,其中该金属层的顶面与该遮盖层的顶面切齐。
13.如权利要求8所述的半导体结构,其中该金属层的材质包含钌(Ru,Ruthenium)。
14.一种半导体结构的制作方法,包含:
形成磁性隧穿结(magnetic tunneling junction,MTJ)堆叠结构于基底上;以及
形成自旋轨道转矩式(spin orbit torque,SOT)层设于该MTJ堆叠结构上,其中该SOT层包含有一厚度较厚的第一部分以及两个厚度较薄的第二部分。
15.如权利要求14所述的制作方法,其中该第一部分位于该MTJ堆叠结构的正上方,该两个第二部分不位于该MTJ堆叠结构的正上方。
16.如权利要求14所述的制作方法,其中该SOT层的材质包含钨。
17.如权利要求14所述的制作方法,其中还包含有:
形成第一金属间介电层设于该基底上,以及形成第一金属内连线设于该第一金属间介电层内,其中该MTJ堆叠结构位于该第一金属内连线上。
18.如权利要求14所述的制作方法,其中还包含有形成遮盖层,设于该MTJ堆叠结构旁,其中该SOT层的该两个第二部分覆盖于该遮盖层的顶面。
19.如权利要求18所述的制作方法,其中该遮盖层的顶面低于该SOT层的顶面。
20.如权利要求14所述的制作方法,其中该SOT层的该第一部分与该两个第二部分的顶面相互切齐。
CN202111359108.6A 2021-11-17 2021-11-17 半导体结构及其制作方法 Pending CN116156995A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111359108.6A CN116156995A (zh) 2021-11-17 2021-11-17 半导体结构及其制作方法
US17/548,583 US20230154514A1 (en) 2021-11-17 2021-12-12 Semiconductor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111359108.6A CN116156995A (zh) 2021-11-17 2021-11-17 半导体结构及其制作方法

Publications (1)

Publication Number Publication Date
CN116156995A true CN116156995A (zh) 2023-05-23

Family

ID=86324008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111359108.6A Pending CN116156995A (zh) 2021-11-17 2021-11-17 半导体结构及其制作方法

Country Status (2)

Country Link
US (1) US20230154514A1 (zh)
CN (1) CN116156995A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220006006A1 (en) * 2015-11-27 2022-01-06 Tdk Corporation Spin current magnetization reversal-type magnetoresistive effect element and method for producing spin current magnetization reversal-type magnetoresistive effect element
EP3319134B1 (en) * 2016-11-02 2021-06-09 IMEC vzw An sot-stt mram device and a method of forming an mtj
US11925123B2 (en) * 2018-01-10 2024-03-05 Tdk Corporation Spin-orbit torque type magnetization rotational element, spin-orbit torque type magnetoresistance effect element, and magnetic memory
US10923649B2 (en) * 2018-05-22 2021-02-16 Tdk Corporation Spin current magnetization rotation magnetoresistance effect element, and magnetic memory
US11276730B2 (en) * 2019-01-11 2022-03-15 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11251362B2 (en) * 2020-02-18 2022-02-15 International Business Machines Corporation Stacked spin-orbit-torque magnetoresistive random-access memory
US11276817B2 (en) * 2020-03-13 2022-03-15 International Business Machines Corporation Magnetic tunnel junction having tapered all-around structure

Also Published As

Publication number Publication date
US20230154514A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
CN111969103B (zh) 半导体元件及其制作方法
CN110707122B (zh) 半导体元件及其制作方法
CN110890460B (zh) 半导体元件及其制作方法
CN111564468B (zh) 半导体元件及其制作方法
CN112447788A (zh) 磁阻式随机存取存储器
CN111916472A (zh) 磁阻式随机存取存储器
CN112466901A (zh) 半导体元件及其制作方法
CN114447023A (zh) 半导体元件及其制作方法
CN115440881A (zh) 半导体元件及其制作方法
CN113571465A (zh) 半导体元件及其制作方法
CN110459673B (zh) 半导体元件及其制作方法
CN113809117B (zh) 半导体元件及其制作方法
CN113594086B (zh) 半导体元件及其制作方法
CN115915904A (zh) 半导体元件及其制作方法
CN111477738B (zh) 一种制作半导体元件的方法
CN113903764A (zh) 半导体元件及其制作方法
CN116156995A (zh) 半导体结构及其制作方法
CN113594087B (zh) 半导体元件及其制作方法
US12089508B2 (en) Semiconductor device and method for fabricating the same
CN113539943B (zh) 半导体元件及其制作方法
CN112768601B (zh) 磁阻式随机存取存储器
CN116709891A (zh) 一种制作半导体元件的方法
CN116867349A (zh) 半导体元件及其制作方法
CN115811925A (zh) 半导体元件及其制作方法
CN116981340A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination