CN112054115B - 磁性存储器装置及其制作方法 - Google Patents
磁性存储器装置及其制作方法 Download PDFInfo
- Publication number
- CN112054115B CN112054115B CN201910484876.0A CN201910484876A CN112054115B CN 112054115 B CN112054115 B CN 112054115B CN 201910484876 A CN201910484876 A CN 201910484876A CN 112054115 B CN112054115 B CN 112054115B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- memory stack
- pillar
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims description 94
- 239000002184 metal Substances 0.000 claims description 94
- 125000006850 spacer group Chemical group 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- -1 silicon carbide nitride Chemical class 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 217
- 239000004065 semiconductor Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 230000009977 dual effect Effects 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 229910000616 Ferromanganese Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- SHMWNGFNWYELHA-UHFFFAOYSA-N iridium manganese Chemical compound [Mn].[Ir] SHMWNGFNWYELHA-UHFFFAOYSA-N 0.000 description 2
- DALUDRGQOYMVLD-UHFFFAOYSA-N iron manganese Chemical compound [Mn].[Fe] DALUDRGQOYMVLD-UHFFFAOYSA-N 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ZDZZPLGHBXACDA-UHFFFAOYSA-N [B].[Fe].[Co] Chemical compound [B].[Fe].[Co] ZDZZPLGHBXACDA-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- IGOJMROYPFZEOR-UHFFFAOYSA-N manganese platinum Chemical compound [Mn].[Pt] IGOJMROYPFZEOR-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明公开一种磁性存储器装置及其制作方法，该磁性存储器装置包含第一介电层，设于基底上、第一介层插塞和第二介层插塞，设于第一介电层中、第一柱状存储器堆叠，设于第一介层插塞上、第二柱状存储器堆叠，设于第二介层插塞上，以及绝缘盖层，共形的设置在第一介电层的表面上和第一柱状存储器堆叠及第二柱状存储器堆叠的侧壁上。在逻辑区内和第一柱状存储器堆叠及第二柱状存储器堆叠之间的介层通孔形成区内未设置有所述绝缘盖层。
Description
技术领域
本发明涉及半导体元件技术领域，特别是涉及一种自旋转移力矩式磁阻随机存取存储器(spin-transfer torque magnetoresistive random access memory，STT-MRAM)结构及其制作方法。
背景技术
如本领域中已知，自旋转移力矩式磁阻随机存取存储器(STT-MRAM)等磁性存储器装置是最近在存储器技术领域中十分受到关注的非挥发性存储器，其具有优于传统磁阻随机存取存储器的若干优点，例如，包括更高的耐用性、更低的功耗和更快的操作速度。
在两个铁磁层(ferromagnetic layer)间具有薄绝缘层的磁隧道结(magnetotunnel junction，MTJ)中，隧穿阻值(tunnel resistance TMR)会根据两个铁磁层的相对磁化方向而变化。磁阻随机存取存储器具有利用隧穿磁阻(tunnel magneto resistance，TMR)效应的磁隧道结结构的半导体元件，能以矩阵排列成存储器单元。
发明内容
本发明提供了一种改良的自旋转移力矩式磁阻随机存取存储器(STT-MRAM)结构及其制作方法。
本发明一方面提供一种磁性存储器装置，包含：一基底，其上具有一存储器区和一逻辑区；一第一介电层，设于该基底上，其中该第一介电层覆盖该存储器区和该逻辑区；一第一介层插塞，设于该第一介电层中；一第一柱状存储器堆叠，设于该第一介层插塞上，其中该第一柱状存储器堆叠包含一第一磁隧道结；一第二介层插塞，设于该第一介电层中且邻近该第一介层插塞；一第二柱状存储器堆叠，设于该第二介层插塞上，其中该第二柱状存储器堆叠包含一第二磁隧道结；以及一绝缘盖层，共形的设置在该第一介电层的表面上和该第一柱状存储器堆叠及该第二柱状存储器堆叠的侧壁上，其中在该逻辑区内和该第一柱状存储器堆叠及该第二柱状存储器堆叠之间的一介层通孔形成区内未设置有该绝缘盖层。
根据本发明实施例，其中该第一介电层于该存储器区内具有一第一最小厚度，在该第一柱状存储器堆叠及该第二柱状存储器堆叠之间的该介层通孔形成区内具有一第二最小厚度，在该逻辑区内具有一第三最小厚度，其中该第二最小厚度约略等于该第三最小厚度，又其中该第二最小厚度和该第三最小厚度均小于该第一最小厚度。
根据本发明实施例，所述磁性存储器装置另包含：一第二介电层，设于该基底上且在该第一介电层下方；以及一蚀刻停止层，设于该第一介电层和该第二介电层之间。
根据本发明实施例，所述磁性存储器装置另包含：一第一间隙壁，设于该绝缘盖层上并且位于该第一柱状存储器堆叠的周围，但该第一间隙壁不设置在该介层通孔形成区；以及一第二间隙壁，设于该绝缘盖层上并且位于该第二柱状存储器堆叠的周围，但该第二间隙壁不设置在该介层通孔形成区。
根据本发明实施例，其中该蚀刻停止层为一掺杂氮碳化硅层，该第一介电层和该第二介电层包含一超低介电常数材料，该绝缘盖层为一氮化硅层，且该第一间隙壁和该第二间隙壁为氧化硅间隙壁。
根据本发明实施例，所述磁性存储器装置另包含一第三介电层，填入该第一柱状存储器堆叠及该第二柱状存储器堆叠之间的该介层通孔形成区内，其中该第三介电层覆盖该逻辑区，其中该第三介电层于该逻辑区内直接接触该第一介电层，于该介层通孔形成区内直接接触该第一介电层。
根据本发明实施例，所述磁性存储器装置另包含一下金属内连接层，设于该第二介电层中，其中该下金属内连接层包含一第一金属垫，直接接触该第一介层插塞、一第二金属垫，直接接触该第二介层插塞，以及一第一金属线，介于该第一金属垫和该第二金属垫之间。
根据本发明实施例，所述磁性存储器装置另包含一第一介层通孔，设于该第三介电层、该第一介电层和该蚀刻停止层中，其中该第一介层通孔直接接触该第一金属线。
根据本发明实施例，所述磁性存储器装置另包含一第二金属线，设于该逻辑区内的该第二介电层中，以及一第二介层通孔，设于该第三介电层、该第一介电层和该蚀刻停止层中，其中该第二介层通孔直接接触该第二金属线。
根据本发明实施例，其中该第一介层插塞和该第二介层插塞为钨金属插塞，其中该第一介层通孔和该第二介层通孔为铜金属通孔。
根据本发明实施例，其中该第一介层通孔和该第二介层通孔的上表面与该第三介电层、该第一柱状存储器堆叠和该第二柱状存储器堆叠的上表面齐平。
本发明另一方面提供一种形成磁性存储器装置的方法，包含：提供一基底，其上具有一存储器区和一逻辑区；在该基底上形成一第一介电层，其中该第一介电层覆盖该存储器区和该逻辑区；在该存储器区内的该第一介电层中形成一第一介层插塞和一第二介层插塞；分别于该第一介层插塞和该第二介层插塞上形成一第一柱状存储器堆叠和一第二柱状存储器堆叠；共形的于该第一柱状存储器堆叠、该第二柱状存储器堆叠及该第一介电层上沉积一绝缘盖层；形成一蚀刻掩模，覆盖该存储器区，但是显露出该逻辑区，其中该蚀刻掩模还显露出该第一柱状存储器堆叠及该第二柱状存储器堆叠之间的一介层通孔形成区；以及从该介层通孔形成区蚀刻掉该绝缘盖层及部分的该第一介电层，且从该逻辑区蚀刻掉该绝缘盖层及部分的该第一介电层。
根据本发明实施例，所述方法另包含：在该绝缘盖层上沉积一间隙壁层；以及各向异性干蚀刻该间隙壁层，如此在该绝缘盖层上形成一第一间隙壁，环绕该第一柱状存储器堆叠，和一第二间隙壁，环绕该第二柱状存储器堆叠。
根据本发明实施例，所述方法另包含：从该介层通孔形成区蚀刻掉部分的该第一间隙壁和部分的该第二间隙壁。
根据本发明实施例，其中该蚀刻掩模为一图案化光致抗蚀剂层。
根据本发明实施例，所述方法另包含：去除该蚀刻掩模。
根据本发明实施例，所述方法另包含：在该基底上的该第一介电层下方形成一第二介电层；以及在该第一介电层和该第二介电层之间形成一蚀刻停止层。
根据本发明实施例，其中该蚀刻停止层为一掺杂氮碳化硅层，该第一介电层和该第二介电层包含一超低介电常数材料，该绝缘盖层为一氮化硅层，且该间隙壁层为一氧化硅层。
根据本发明实施例，所述方法另包含：在该第一柱状存储器堆叠及该第二柱状存储器堆叠之间的该介层通孔形成区内形成一第三介电层，其中该第三介电层还覆盖该逻辑区，其中该第三介电层于该逻辑区和该介层通孔形成区内直接接触该第一介电层。
根据本发明实施例，所述方法另包含：在该第二介电层中形成一下金属内连接层，其中该下金属内连接层包含一第一金属垫，直接接触该第一介层插塞、一第二金属垫，直接接触该第二介层插塞，以及一第一金属线，介于该第一金属垫和该第二金属垫之间。
根据本发明实施例，所述方法另包含：在该第三介电层、该第一介电层和该蚀刻停止层中形成一第一介层通孔，其中该第一介层通孔直接接触该第一金属线。
根据本发明实施例，所述方法另包含：在该逻辑区内的该第二介电层中形成一第二金属线；以及于该第三介电层、该第一介电层和该蚀刻停止层中形成一第二介层通孔，其中该第二介层通孔直接接触该第二金属线。
根据本发明实施例，其中该第一介层通孔和该第二介层通孔的上表面与该第三介电层、该第一柱状存储器堆叠和该第二柱状存储器堆叠的上表面齐平。
附图说明
图1为本发明一实施例所绘示的一种磁性存储器装置的部分剖面示意图；
图2至图7例示一种形成磁性存储器装置的方法的示意图。
主要元件符号说明
1 磁性存储器装置
100 基底
101 半导体元件
103 漏极
110 层间介电层
120 层间介电层
210 第一介电层
220 第二介电层
230 第三介电层
230a 上表面
240 绝缘盖层
250 蚀刻停止层
310 下金属内连接层
410 内连线结构
510 内连线结构
512 内连线结构
610 蚀刻掩模
LC 逻辑区
M1～M3 金属层
MP1 第一金属垫
MP2 第二金属垫
MS1 第一柱状存储器堆叠
MS2 第二柱状存储器堆叠
MTJ1 第一磁隧道结
MTJ2 第二磁隧道结
MV1 第一介层通孔
MV2 第二介层通孔
MW1 第一金属线
MW2 第二金属线
MA 存储器区
SP 间隙壁层
SP1 第一间隙壁
SP2 第二间隙壁
t1 第一最小厚度
t2 第二最小厚度
t3 第三最小厚度
TS1～TS4 上表面
V1～V2 介层
VR 介层通孔形成区
VP1 第一介层插塞
VP2 第二介层插塞
具体实施方式
在下文中，将参照附图说明细节，该些附图中de内容也构成说明书细节描述的一部分，并且以可实行该实施例的特例描述方式来绘示。下文实施例已描述足够的细节使该领域的一般技术人士得以具以实施。
当然，也可采行其他的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述不应被视为是限制，反之，其中所包含的实施例将由随附的权利要求来加以界定。
本发明实施例公开一种磁性存储器装置，例如，磁阻随机存取存储器，位于存储器阵列区(以下简称存储器区)内的金属层(M2)中的第一金属垫与第二金属垫之间，另设置有第一金属线，其可以电连接至逻辑电路区(以下简称逻辑区)的存取晶体管的漏极端。在所述第一金属线上可以设置介层通孔(例如，由金属层M3和介层V2构成的铜双镶嵌通孔)。磁阻随机存取存储器的柱状存储器堆叠的上电极可通过上金属内连接层(例如，金属层M4与介层V3构成的铜双镶嵌内连线)和所述第一金属线上的介层通孔电连接，如此，使得磁阻随机存取存储器的柱状存储器堆叠的上电极和逻辑区的存取晶体管的漏极端电连接。
上述组态又称为逆存储单元(reverse cell)组态，其优点包括具有较大的写入余裕(larger write margin)，并且能够改善化学机械研磨(chemical mechanicalpolishing，CMP)负载效应。
请参阅图1，其为依据本发明一实施例所绘示的一种磁性存储器装置的部分剖面示意图。依据本发明实施例，如图1所示，磁性存储器装置1包含一基底100、一第一介电层210，设于基底100上、一第一介层插塞VP1，设于第一介电层210中、一第二介层插塞VP2，设于第一介电层210中且邻近第一介层插塞VP1、一第一柱状存储器堆叠MS1，设于第一介层插塞VP1上、一第二柱状存储器堆叠MS2，设于第二介层插塞VP2上，其中第一柱状存储器堆叠MS1包含一第一磁隧道结MTJ1，第二柱状存储器堆叠MS2包含一第二磁隧道结MTJ2。
根据本发明实施例，所述基底100可以包含半导体基底，例如，硅基底，但不限于此。所述基底100上具有一存储器区MA和一逻辑区LC。上述第一介层插塞VP1、第二介层插塞VP2、第一柱状存储器堆叠MS1和第二柱状存储器堆叠MS2位于所述存储器区MA内。所述第一介电层210覆盖存储器区MA和逻辑区LC。
根据本发明实施例，所述磁性存储器装置1另包含一绝缘盖层240，共形的设置在第一介电层210的表面上和第一柱状存储器堆叠MS1及第二柱状存储器堆叠MS2的侧壁上，其中在逻辑区LC内和第一柱状存储器堆叠MS1及第二柱状存储器堆叠MS2之间的一介层通孔形成区VR内未设置有所述绝缘盖层240。根据本发明实施例，所述介层通孔形成区VR和所述存储器区MA重叠。
根据本发明实施例，其中第一介电层210于存储器区MA内具有一第一最小厚度t1，在第一柱状存储器堆叠MS1及第二柱状存储器堆叠MS2之间的所述介层通孔形成区VR内具有一第二最小厚度t2，在逻辑区LC内具有一第三最小厚度t3，其中所述第二最小厚度t2约略等于所述第三最小厚度t3，又其中第二最小厚度t2和第三最小厚度t3均小于第一最小厚度t1。
根据本发明实施例，所述磁性存储器装置1另包含一第二介电层220，设于基底100上且在第一介电层210下方。根据本发明实施例，所述磁性存储器装置1另包含一蚀刻停止层250，设于第一介电层210和第二介电层220之间。
根据本发明实施例，所述磁性存储器装置1另包含一第一间隙壁SP1，设于绝缘盖层240上并且位于第一柱状存储器堆叠MS1的周围，但第一间隙壁SP1不设置在介层通孔形成区VR内。根据本发明实施例，所述磁性存储器装置1另包含一第二间隙壁SP2，设于绝缘盖层240上并且位于第二柱状存储器堆叠MS2的周围，但第二间隙壁SP2不设置在介层通孔形成区VR内。
根据本发明实施例，蚀刻停止层250为一掺杂氮碳化硅(nitrogen-doped siliconcarbide，NDC)层。根据本发明实施例，第一介电层210和第二介电层220包含一超低介电常数(ultra low-k)材料，例如，SiCOH或其他介电常数小于2.5的绝缘材料。根据本发明实施例，绝缘盖层240为氮化硅(silicon nitride)层。根据本发明实施例，第一间隙壁SP1和第二间隙壁SP2为氧化硅(silicon oxide)间隙壁。
根据本发明实施例，在所述基底100和第二介电层220之间，另设置有至少一层的介电层，例如，层间介电层110和层间介电层120。根据本发明实施例，层间介电层110和层间介电层120可以是超低介电常数材料，例如，SiCOH或其他介电常数小于2.5的绝缘材料，但不限于此。
根据本发明实施例，所述磁性存储器装置1另包含一第三介电层230，填入第一柱状存储器堆叠MS1及第二柱状存储器堆叠MS2之间的介层通孔形成区VR内。根据本发明实施例，第三介电层230覆盖逻辑区LC，其中第三介电层230于逻辑区LC内直接接触该第一介电层210，且第三介电层230于介层通孔形成区VR内直接接触第一介电层210。
根据本发明实施例，所述磁性存储器装置1另包含一下金属内连接层310，设于第二介电层220中，其中下金属内连接层310包含一第一金属垫MP1，直接接触该第一介层插塞VP1、一第二金属垫MP2，直接接触第二介层插塞VP2，以及一第一金属线MW1，介于第一金属垫MP1和第二金属垫MP2之间。
根据本发明实施例，所述磁性存储器装置1另包含一第一介层通孔MV1，设于介层通孔形成区VR内的第三介电层230、第一介电层210和蚀刻停止层250中，其中第一介层通孔MV1直接接触第一金属线MW1。
根据本发明实施例，所述磁性存储器装置1另包含一第二金属线MW2，设于逻辑区LC内的第二介电层220中。第二金属线MW2也属于下金属内连接层310的一部分。根据本发明实施例，所述磁性存储器装置1另包含一第二介层通孔MV2，设于第三介电层230、第一介电层210和蚀刻停止层250中，其中第二介层通孔MV2直接接触第二金属线MW2。熟悉该项技术者应能理解，第一金属线MW1和第二金属线MW2可包含金属走线(trace)和金属接垫(pad)。
根据本发明实施例，在逻辑区LC内的所述基底100上，可以设置半导体元件101，例如，金属氧化物半导体(MOS)晶体管。根据本发明实施例，在逻辑区LC内的第二金属线MW2可以经由形成在层间介电层110和层间介电层120内的内连线结构410、510、512和下方的半导体元件101的一端点，例如MOS晶体管的一漏极103电连接。根据本发明实施例，所述内连线结构410可以属于介层V1，内连线结构510可以是属于金属层M1。
根据本发明实施例，第一介层插塞VP1和第二介层插塞VP2为钨金属插塞，而第一介层通孔MV1和第二介层通孔MV2为铜金属通孔。根据本发明实施例，第一介层通孔MV1和第二介层通孔MV2可以是由金属层M3和介层V2构成的铜双镶嵌通孔结构。由于铜双镶嵌内连线为半导体制作工艺中的周知技术，因此其细部结构不另赘述。通常，铜双镶嵌内连线至少包括一阻障层(例如，钽和氮化钽)和一铜金属层。
根据本发明实施例，第一介层通孔MV1的上表面TS1和第二介层通孔MV2的上表面TS2与第三介电层230的上表面230a、第一柱状存储器堆叠MS1的上表面TS3和第二柱状存储器堆叠MS2的上表面TS4齐平。
请参阅图2至图7，本发明另一方面提供一种形成磁性存储器装置的方法。如图2所示，首先提供一基底100，其上具有一存储器区MA和一逻辑区LC。在基底100上形成有第一介电层210，其中第一介电层210覆盖存储器区MA和逻辑区LC。在存储器区MA内的第一介电层210中形成一第一介层插塞VP1和一第二介层插塞VP2。分别于第一介层插塞VP1和第二介层插塞VP2上形成一第一柱状存储器堆叠MS1和一第二柱状存储器堆叠MS2。第一柱状存储器堆叠MS1和第二柱状存储器堆叠MS2突出于第一介电层210的上表面。
根据本发明一实施例，第一柱状存储器堆叠MS1和一第二柱状存储器堆叠MS2可以包含底电极510、磁隧道结(magnetic tunneling junction,MTJ)层520，设于底电极510上，以及顶电极530，设于磁隧道结层520上。底电极510可以包含例如但不局限于钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)等。MTJ层520的复层结构为周知技术，故其细节不另赘述。例如，MTJ层520可以包括固定层(fixed layer)、自由层(free layer)及遮盖层(cappinglayer)，但不限于此。固定层可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者，例如，铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等，用以固定或限制邻近层的磁矩方向。自由层可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB)，但不限于此。根据本发明一实施例，例如，顶电极530可以包含钌(Ru)金属层以及钽(Ta)金属层，但不限于此。
根据本发明实施例，所述方法另包含：在基底100上的第一介电层210下方形成一第二介电层220；以及在第一介电层210和第二介电层220之间形成一蚀刻停止层250。根据本发明实施例，所述蚀刻停止层250为一掺杂氮碳化硅层，第一介电层210和第二介电层220包含一超低介电常数材料，例如，SiCOH或其他介电常数小于2.5的绝缘材料，但不限于此。
根据本发明实施例，所述方法另包含：在第二介电层220中形成一下金属内连接层310，其中下金属内连接层310包含一第一金属垫MP1，直接接触第一介层插塞VP1、一第二金属垫MP2，直接接触第二介层插塞VP2，以及一第一金属线MW1，介于第一金属垫MP1和第二金属垫MP2之间。根据本发明实施例，所述方法另包含：于逻辑区LC内的第二介电层220中形成一第二金属线MW2。
如图3所示，接着，共形的在第一柱状存储器堆叠MS1、第二柱状存储器堆叠MS2及第一介电层210上沉积一绝缘盖层240。根据本发明实施例，所述绝缘盖层240可以是氮化硅层。此时，绝缘盖层240覆盖存储器区MA和逻辑区LC。
如图4所示，接着，在绝缘盖层240上沉积一间隙壁层SP。根据本发明实施例，所述间隙壁层SP可以是氧化硅层。根据本发明实施例，所述间隙壁层SP可以是以化学气相沉积制作工艺形成，例如，原子层沉积(atomic layer deposition，ALD)制作工艺，但不限于此。
如图5所示，各向异性干蚀刻间隙壁层SP，如此在绝缘盖层240上形成第一间隙壁SP1，环绕第一柱状存储器堆叠MS1，和第二间隙壁SP2，环绕第二柱状存储器堆叠MS2。
如图6所示，接着，形成一蚀刻掩模610，覆盖存储器区MA，但是显露出逻辑区LC，其中蚀刻掩模610还显露出第一柱状存储器堆叠MS1和第二柱状存储器堆叠MS2之间的一介层通孔形成区VR。根据本发明实施例，其中该蚀刻掩模为一图案化光致抗蚀剂层。然后，进行一各向异性干蚀刻制作工艺，从介层通孔形成区VR蚀刻掉显露出的绝缘盖层240及部分的第一介电层210，并且从逻辑区LC蚀刻掉显露出的绝缘盖层240及部分的第一介电层210。
根据本发明实施例，如图6所示，所述方法另包含：从介层通孔形成区VR蚀刻掉部分的第一间隙壁SP1和部分的第二间隙壁SP2。根据本发明实施例，所述方法另包含：去除蚀刻掩模610。
此时，第一介电层210于存储器区MA内具有一第一最小厚度t1，在第一柱状存储器堆叠MS1及第二柱状存储器堆叠MS2之间的所述介层通孔形成区VR内具有一第二最小厚度t2，在逻辑区LC内具有一第三最小厚度t3，其中所述第二最小厚度t2约略等于所述第三最小厚度t3，又其中第二最小厚度t2和第三最小厚度t3均小于第一最小厚度t1。
如图7所示，接着，沉积一第三介电层230，例如，超低介电常数材料，使第三介电层230覆盖逻辑区和存储器区MA，并且使第三介电层230填入于第一柱状存储器堆叠MS1及第二柱状存储器堆叠MS2之间的介层通孔形成区VR内。由于先前步骤中已将绝缘盖层240从逻辑区LC和介层通孔形成区VR中去除，故此时第三介电层230于逻辑区LC和介层通孔形成区VR内直接接触第一介电层210。接着，可以进行化学机械研磨(CMP)制作工艺，研磨掉部分的第三介电层230，直到显露出第一柱状存储器堆叠MS1及第二柱状存储器堆叠MS2的上表面TS3和TS4。
接着，进行光刻及蚀刻制作工艺，在介层通孔形成区VR内的第三介电层230、第一介电层210和蚀刻停止层250中形成一第一介层通孔MV1，其中第一介层通孔MV1直接接触第一金属线MW1，同时，于逻辑区LC内的第三介电层230、第一介电层210和蚀刻停止层250中形成一第二介层通孔MV2，其中第二介层通孔MV2直接接触第二金属线MW2。
根据本发明实施例，后续可以进行CMP制作工艺，使第一介层通孔MV1和第二介层通孔MV2的上表面与第三介电层230的上表面230a、第一柱状存储器堆叠MS1和第二柱状存储器堆叠MS2的上表面TS3和TS4齐平。
本发明的突出的技术特点在于，当进行金属层M3及介层V2蚀刻时，于存储器区MA内的介层通孔形成区VR形成第一介层通孔MV1可与逻辑区LC形成第二介层通孔MV2相容，使得在介层通孔形成区VR形成第一介层通孔MV1的过程中不会受到绝缘盖层240影响。此外，本发明可以避免在第一柱状存储器堆叠MS1及第二柱状存储器堆叠MS2之间的介层通孔形成区VR内形成孔隙，导致第一介层通孔MV1与存储器区MA内的柱状存储器堆叠短路。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
Claims (20)
1.一种磁性存储器装置，包含：
基底，其上具有存储器区和逻辑区；
第一介电层，设于该基底上，其中该第一介电层覆盖该存储器区和该逻辑区；
第一介层插塞，设于该第一介电层中；
第一柱状存储器堆叠，设于该第一介层插塞上，其中该第一柱状存储器堆叠包含第一磁隧道结；
第二介层插塞，设于该第一介电层中且邻近该第一介层插塞；
第二柱状存储器堆叠，设于该第二介层插塞上，其中该第二柱状存储器堆叠包含第二磁隧道结；以及
绝缘盖层，共形的设置在该第一介电层的表面上和该第一柱状存储器堆叠及该第二柱状存储器堆叠的侧壁上，其中在该逻辑区内和该第一柱状存储器堆叠及该第二柱状存储器堆叠之间的一介层通孔形成区内未设置有该绝缘盖层，
其中该第一介电层于该存储器区内具有第一最小厚度，在该第一柱状存储器堆叠及该第二柱状存储器堆叠之间的该介层通孔形成区内具有第二最小厚度，该第二最小厚度小于该第一最小厚度。
2.如权利要求1所述的磁性存储器装置，其中在该逻辑区内具有第三最小厚度，其中该第二最小厚度等于该第三最小厚度，又其中该第三最小厚度小于该第一最小厚度。
3.如权利要求1所述的磁性存储器装置，其中另包含：
第二介电层，设于该基底上且在该第一介电层下方；以及
蚀刻停止层，设于该第一介电层和该第二介电层之间。
4.如权利要求3所述的磁性存储器装置，其中另包含：
第一间隙壁，设于该绝缘盖层上并且位于该第一柱状存储器堆叠的周围，但该第一间隙壁不设置在该介层通孔形成区；以及
第二间隙壁，设于该绝缘盖层上并且位于该第二柱状存储器堆叠的周围，但该第二间隙壁不设置在该介层通孔形成区。
5.如权利要求4所述的磁性存储器装置，其中该蚀刻停止层为掺杂氮碳化硅层，该第一介电层和该第二介电层包含超低介电常数材料，该绝缘盖层为氮化硅层，且该第一间隙壁和该第二间隙壁为氧化硅间隙壁。
6.如权利要求5所述的磁性存储器装置，其中另包含第三介电层，填入该第一柱状存储器堆叠及该第二柱状存储器堆叠之间的该介层通孔形成区内，其中该第三介电层覆盖该逻辑区，其中该第三介电层于该逻辑区内直接接触该第一介电层，于该介层通孔形成区内直接接触该第一介电层。
7.如权利要求6所述的磁性存储器装置，其中另包含一下金属内连接层，设于该第二介电层中，其中该下金属内连接层包含第一金属垫，直接接触该第一介层插塞、第二金属垫，直接接触该第二介层插塞，以及第一金属线，介于该第一金属垫和该第二金属垫之间。
8.如权利要求7所述的磁性存储器装置，其中另包含第一介层通孔，设于该第三介电层、该第一介电层和该蚀刻停止层中，其中该第一介层通孔直接接触该第一金属线。
9.如权利要求8所述的磁性存储器装置，其中另包含第二金属线，设于该逻辑区内的该第二介电层中，以及第二介层通孔，设于该第三介电层、该第一介电层和该蚀刻停止层中，其中该第二介层通孔直接接触该第二金属线。
10.如权利要求9所述的磁性存储器装置，其中该第一介层插塞和该第二介层插塞为钨金属插塞，其中该第一介层通孔和该第二介层通孔为铜金属通孔。
11.如权利要求10所述的磁性存储器装置，其中该第一介层通孔和该第二介层通孔的上表面与该第三介电层、该第一柱状存储器堆叠和该第二柱状存储器堆叠的上表面齐平。
12.一种形成磁性存储器装置的方法，包含：
提供基底，其上具有存储器区和逻辑区；
在该基底上形成第一介电层，其中该第一介电层覆盖该存储器区和该逻辑区；
在该存储器区内的该第一介电层中形成第一介层插塞和第二介层插塞；
分别于该第一介层插塞和该第二介层插塞上形成第一柱状存储器堆叠和第二柱状存储器堆叠；
共形的于该第一柱状存储器堆叠、该第二柱状存储器堆叠及该第一介电层上沉积绝缘盖层；
形成蚀刻掩模，覆盖该存储器区，但是显露出该逻辑区，其中该蚀刻掩模还显露出该第一柱状存储器堆叠及该第二柱状存储器堆叠之间的介层通孔形成区；以及
从该介层通孔形成区蚀刻掉该绝缘盖层及部分的该第一介电层，且从该逻辑区蚀刻掉该绝缘盖层及部分的该第一介电层。
13.如权利要求12所述的方法，其中另包含：
在该绝缘盖层上沉积一间隙壁层；以及
各向异性干蚀刻该间隙壁层，如此于该绝缘盖层上形成第一间隙壁，环绕该第一柱状存储器堆叠，和第二间隙壁，环绕该第二柱状存储器堆叠。
14.如权利要求13所述的方法，其中另包含：
从该介层通孔形成区蚀刻掉部分的该第一间隙壁和部分的该第二间隙壁。
15.如权利要求12所述的方法，其中该蚀刻掩模为图案化光致抗蚀剂层。
16.如权利要求12所述的方法，其中另包含：
去除该蚀刻掩模。
17.如权利要求13所述的方法，其中另包含：
在该基底上的该第一介电层下方形成第二介电层；以及
在该第一介电层和该第二介电层之间形成一蚀刻停止层。
18.如权利要求17所述的方法，其中该蚀刻停止层为掺杂氮碳化硅层，该第一介电层和该第二介电层包含超低介电常数材料，该绝缘盖层为氮化硅层，且该间隙壁层为氧化硅层。
19.如权利要求17所述的方法，其中另包含：
在该第一柱状存储器堆叠及该第二柱状存储器堆叠之间的该介层通孔形成区内形成第三介电层，其中该第三介电层还覆盖该逻辑区，其中该第三介电层于该逻辑区和该介层通孔形成区内直接接触该第一介电层。
20.如权利要求19所述的方法，其中另包含：
在该第二介电层中形成下金属内连接层，其中该下金属内连接层包含第一金属垫，直接接触该第一介层插塞、第二金属垫，直接接触该第二介层插塞，以及第一金属线，介于该第一金属垫和该第二金属垫之间。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910484876.0A CN112054115B (zh) | 2019-06-05 | 2019-06-05 | 磁性存储器装置及其制作方法 |
| US16/504,345 US10903269B2 (en) | 2019-06-05 | 2019-07-08 | Magnetic memory device and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910484876.0A CN112054115B (zh) | 2019-06-05 | 2019-06-05 | 磁性存储器装置及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112054115A CN112054115A (zh) | 2020-12-08 |
| CN112054115B true CN112054115B (zh) | 2024-05-28 |
Family
ID=73608651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910484876.0A Active CN112054115B (zh) | 2019-06-05 | 2019-06-05 | 磁性存储器装置及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10903269B2 (zh) |
| CN (1) | CN112054115B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102419895B1 (ko) | 2018-02-09 | 2022-07-12 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 이의 읽기 방법 |
| US11295818B2 (en) * | 2018-02-09 | 2022-04-05 | Samsung Electronics Co., Ltd. | Non-volatile memory device, operating method thereof, and storage device having the same |
| CN117295388A (zh) * | 2019-09-03 | 2023-12-26 | 联华电子股份有限公司 | 磁阻式随机存取存储器 |
| US11152048B1 (en) | 2020-04-20 | 2021-10-19 | Western Digital Technologies, Inc. | Tunneling metamagnetic resistance memory device and methods of operating the same |
| US11200934B2 (en) * | 2020-04-20 | 2021-12-14 | Western Digital Technologies, Inc. | Tunneling metamagnetic resistance memory device and methods of operating the same |
| TW202239029A (zh) * | 2021-03-29 | 2022-10-01 | 聯華電子股份有限公司 | 半導體記憶體元件及其製作方法 |
| CN115377285A (zh) * | 2021-05-18 | 2022-11-22 | 联华电子股份有限公司 | 形成半导体存储器元件的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101447503A (zh) * | 2007-11-29 | 2009-06-03 | 恩益禧电子股份有限公司 | 具有电容器元件的半导体器件 |
| CN106549102A (zh) * | 2015-09-18 | 2017-03-29 | 台湾积体电路制造股份有限公司 | 磁阻式随机存取存储器单元及其制造方法 |
| CN108389861A (zh) * | 2017-02-03 | 2018-08-10 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
| CN109817660A (zh) * | 2017-11-22 | 2019-05-28 | 台湾积体电路制造股份有限公司 | 磁阻式随机存取记忆体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101489457B1 (ko) * | 2012-03-30 | 2015-02-04 | 삼성전자주식회사 | 반도체 메모리 소자 |
| KR102107557B1 (ko) | 2013-03-15 | 2020-05-07 | 인텔 코포레이션 | 임베딩된 자기 터널 접합들을 포함하는 로직 칩 |
| KR102067151B1 (ko) * | 2013-07-25 | 2020-01-17 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| WO2017160311A1 (en) * | 2016-03-18 | 2017-09-21 | Intel Corporation | Damascene-based approaches for embedding spin hall mtj devices into a logic processor and the resulting structures |
| US10644231B2 (en) * | 2017-11-30 | 2020-05-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and fabrication method thereof |
| US10580968B1 (en) * | 2018-10-15 | 2020-03-03 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit with memory cells having reliable interconnection |
-
2019
- 2019-06-05 CN CN201910484876.0A patent/CN112054115B/zh active Active
- 2019-07-08 US US16/504,345 patent/US10903269B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101447503A (zh) * | 2007-11-29 | 2009-06-03 | 恩益禧电子股份有限公司 | 具有电容器元件的半导体器件 |
| CN106549102A (zh) * | 2015-09-18 | 2017-03-29 | 台湾积体电路制造股份有限公司 | 磁阻式随机存取存储器单元及其制造方法 |
| CN108389861A (zh) * | 2017-02-03 | 2018-08-10 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
| CN109817660A (zh) * | 2017-11-22 | 2019-05-28 | 台湾积体电路制造股份有限公司 | 磁阻式随机存取记忆体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112054115A (zh) | 2020-12-08 |
| US20200388648A1 (en) | 2020-12-10 |
| US10903269B2 (en) | 2021-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112054115B (zh) | 磁性存储器装置及其制作方法 | |
| CN110875352B (zh) | 集成电路、mram单元和用于制造存储器件的方法 | |
| CN111969103B (zh) | 半导体元件及其制作方法 | |
| CN112234077B (zh) | 磁性存储单元及其制作方法 | |
| CN110707122B (zh) | 半导体元件及其制作方法 | |
| CN112447788A (zh) | 磁阻式随机存取存储器 | |
| TWI814942B (zh) | 半導體元件及其製作方法 | |
| CN110890460A (zh) | 半导体元件及其制作方法 | |
| CN112310144A (zh) | 半导体结构及其制作方法 | |
| CN111564468A (zh) | 半导体元件及其制作方法 | |
| KR20210154685A (ko) | 자기 터널 접합 구조물 및 관련 방법 | |
| CN112466901A (zh) | 半导体元件及其制作方法 | |
| CN111916472A (zh) | 磁阻式随机存取存储器 | |
| CN114447023A (zh) | 半导体元件及其制作方法 | |
| JP2024518876A (ja) | 低抵抗率スピンホール効果（ｓｈｅ）書き込みラインを有するスピン軌道トルク（ｓｏｔ）磁気抵抗ランダムアクセスメモリ（ｍｒａｍ） | |
| TWI738340B (zh) | 自旋軌道矩磁阻式隨機存取記憶體裝置、其製造方法和其使用方法 | |
| CN115440881A (zh) | 半导体元件及其制作方法 | |
| KR102623754B1 (ko) | 자기 터널 접합 디바이스 및 방법 | |
| CN113809117A (zh) | 半导体元件及其制作方法 | |
| US11729996B2 (en) | High retention eMRAM using VCMA-assisted writing | |
| US7579196B2 (en) | Interconnect connecting a diffusion metal layer and a power plane metal and fabricating method thereof | |
| TW202339314A (zh) | 半導體元件及其製作方法 | |
| TW202343683A (zh) | 半導體元件及其製作方法 | |
| CN116156995A (zh) | 半导体结构及其制作方法 | |
| CN116709891A (zh) | 一种制作半导体元件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |