CN101447503A - 具有电容器元件的半导体器件 - Google Patents

具有电容器元件的半导体器件 Download PDF

Info

Publication number
CN101447503A
CN101447503A CNA2008101788219A CN200810178821A CN101447503A CN 101447503 A CN101447503 A CN 101447503A CN A2008101788219 A CNA2008101788219 A CN A2008101788219A CN 200810178821 A CN200810178821 A CN 200810178821A CN 101447503 A CN101447503 A CN 101447503A
Authority
CN
China
Prior art keywords
semiconductor device
capacitor element
film
diffusion layer
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101788219A
Other languages
English (en)
Other versions
CN101447503B (zh
Inventor
井上显
井上智子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101447503A publication Critical patent/CN101447503A/zh
Application granted granted Critical
Publication of CN101447503B publication Critical patent/CN101447503B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种具有电容器元件的半导体器件，包括：电容器元件，其具有提供在半导体衬底上方的平板型下电极、提供在下电极上方并且与之平行的平板型TiN膜和提供在下电极和TiN膜之间的电容器膜；以及第一Cu栓塞，其与下电极的底表面接触，并且由金属材料构成，其中该电容器膜具有包含有机分子作为成分的膜。

Description

具有电容器元件的半导体器件
相关申请的交叉引用
本申请基于日本专利申请No.2007-309058，其内容通过引用合并于此。
技术领域
本发明涉及一种半导体器件，更具体地，涉及一种提供有电容器元件的半导体器件。
背景技术
近年来，具有电容器元件的半导体器件，例如DRAM，已经朝着更大容量和更细微的元件尺寸的方向发展。因此，需要电容器元件能在尽管面积很小的条件下，确保大容量。
具体地，希望具有提供在同一个衬底上的逻辑部件和存储部件的逻辑嵌入半导体存储器件用以提高操作速度。
与具有电容器元件的半导体器件相关的已知技术包括下面在专利文献中描述的且由Ravi K.Venkatesan等人撰写的那些技术。
日本特开专利公开No.2003-7854描述了一种基于包含圆柱型MIM(金属绝缘体金属)电容器的COB(位线上电容器)结构的逻辑嵌入半导体存储器件。在该圆柱型MIM电容器中，形成下电极以覆盖形成在绝缘夹层中的凹口的整个内壁。
日本特开专利公开No.2006-245364描述了一种基于包含圆柱型MIM电容器的CUB(位线下电容器)结构的半导体器件。
日本特开专利公开No.2003-332453和No.2004-235560描述了基于具有平行平板型(平面)MIM电容器的CUB结构的半导体器件。这种基于CUB结构的半导体存储器件引起了以下问题：缩小存储单元面积的任何尝试可能更容易造成电容器元件和位接触栓塞之间的短路。
日本特开专利公开No.2002-373945描述了一种利用金属氧化物膜作为电容器绝缘膜的MIM电容器。
专利申请No.2003-520384的PCT国际公开的公开日文翻译描述了一种涉及利用导电有机膜的非易失性存储器的技术。
专利申请No.WO2003-052827的PCT国际公开的国内再公开描述了一种涉及利用由包含夹层型配位化合物的单体单元构成的聚合物的存储单元的技术。Ravi K.Venkatesan等人(“Tapping ZettaRAMTM forLow-Power Memory Systems”，Proceedings of the 11th Int’1 Symposiumon High Performance Computer Architecture(HPCA-11 2005)，2005)描述了一种涉及利用自组装单分子膜的存储单元的技术。
美国专利No.6921475描述了一种涉及与传感器耦合的自组装单分子膜的电化学测量的技术。
专利申请No.2003-520384的PCT国际公开的公开日文翻译、专利申请No.WO2003-052827的PCT国际公开的国内再公开、美国专利No.6921475和Ravi K.Venkatesan等人已经描述了利用有机分子膜的电容器，但是他们没有一个描述了该存储器件的具体结构。
如上所述，尽管对涉及电容器元件的技术进行了各种研究，但是该半导体器件仍然具有用于升高MIM电容器每单位面积的容量、缩小存储单元大小和提高操作速度的空间。
发明内容
根据本发明，提供一种半导体器件，其包括：
电容器元件，其包括：提供在半导体衬底上方的平板型下电极，提供在下电极上方并且与之平行的平板型上电极，和提供在下电极和上电极之间的电容器膜；以及
第一接触栓塞，其与下电极的底表面接触，并且由金属材料构成，
其中该电容器膜具有包含有机分子作为成分的膜。
本发明的半导体器件具有包含有机分子作为成分的膜，且具有接触下电极的底表面、由金属材料构成的第一接触栓塞。因此该结构每单位面积的电荷累积量高，并且在接触栓塞的电阻低。本发明的半导体器件配置为具有优秀的容量和操作速度。
如上所述，本发明可以增加MIM电容器的每单位面积的电容，由此可以缩小存储器大小，并且可以提高操作速度。
附图说明
结合附图，由下面某些优选实施例的描述，本发明的上述和其它目的、优点和特征将变得更明显，其中：
图1至图6是示出实施例中半导体器件结构的截面图；
图7A至7C是示出图1中所示的半导体器件的制造步骤的截面图；
图8是示出一个实施例中电容器元件的电容器膜的累积电荷密度的图；
图9至图11是示出实施例中半导体器件的结构的平面图；
图12是示出常规半导体器件的结构的平面图；以及
图13是示出常规半导体器件的结构的截面图。
具体实施方式
现在将在这里参考示范性实施例描述本发明。本领域技术人员将认识到，利用本发明的教导可以实现许多替代的实施例，并且本发明并不限于以说明为目的而示出的实施例。
下面的段落将参考附图说明本发明的实施例。在所有图中，任何共同的构件将给出相同的附图标记，以避免重复说明。
(第一实施例)
图1是示出该实施例的半导体器件的结构的截面图。在图1的三个截面图中，中间的图是沿着垂直于存储部件的字线的方向的截面图，且左面的图是沿着垂直于存储部件的位线的方向的截面图。右边的图是示出逻辑部件的截面图。而且在后面描述的图2至图7中，一套图中给出了三个这样的图。
图1中示出的半导体器件100是具有第一区域(存储部件)和第二区域(逻辑部件)的器件，且该半导体器件100包括硅衬底101、电容器元件141和第一接触栓塞(第一Cu栓塞127)，其中，第一区域具有位线186和电容器元件141，第二区域具有嵌入其中的第一互连。
电容器元件141是组成DRAM(动态随机存取存储器)单元的平行平板型(平面型)MIM电容器，且具有提供在半导体衬底(硅衬底101)上方的平板型下电极133、与下电极133平行并提供在下电极133上方的平板型上电极(TiN膜137、W膜139)和提供在下电极133和TiN膜137之间的电容器膜135。
半导体器件100具有所谓的CUB(位线下电容器)结构，该结构具有比位线186更靠近于硅衬底101提供的电容器元件141。
电容器膜135具有包含有机分子作为成分的膜。后面将描述包含有机分子的膜的具体结构。
W膜139和TiN膜137具有与电容器膜135相同的平面几何形状。W膜139，在其顶表面上，与由阻挡金属膜149和Cu栓塞151构成的接触栓塞接触。
存储部件和逻辑部件具有提供在其中的晶体管。每个晶体管包含提供在硅衬底101上方的栅电极118和提供在栅电极118两侧的硅衬底101中的第一和第二杂质扩散层区(扩散层113)。在图1中，多晶硅电极117和硅化物层115构成栅电极118。栅电极118用作字线。
第一Cu栓塞127连接第一杂质扩散层(扩散层113中的一个)和下电极133的底表面，并由含铜金属构成(在本实施例中，铜(Cu))。
在其上提供有晶体管的硅衬底101上，从底部按顺序层叠氮化硅膜(SiN膜)105、绝缘夹层107、绝缘夹层109和绝缘夹层111。在这些层中，绝缘夹层107具有提供在其中的上述第一Cu栓塞127、由阻挡金属膜129和第二Cu栓塞131构成的第二接触栓塞、以及由阻挡金属膜121和Cu栓塞123构成的逻辑部件中的接触栓塞。
在存储部件和逻辑部件中，这些接触栓塞连接到形成在硅衬底101中的扩散层113。
第二Cu栓塞131是由含铜金属(在本实施例中，Cu)构成的，并且连接位线186中的一条和扩散层113中的一个。更具体地，第二Cu栓塞131在其底面上与第二杂质扩散层(另一个扩散层113)接触。第二Cu栓塞131在其顶表面上与由阻挡金属膜145和第三Cu栓塞147构成的第三接触栓塞接触。
逻辑部件中的接触栓塞在其顶表面上与由阻挡金属膜153和Cu栓塞155组成的接触栓塞接触。
第三Cu栓塞147和Cu栓塞155都掩埋在其中提供有电容器元件141的绝缘夹层109中，同时通过该绝缘夹层109延伸。
在存储部件中，绝缘夹层111具有提供在其中的位线186，每条位线186由阻挡金属膜183和Cu互连185构成。位线186被形成为与绝缘夹层109的顶部接触。位线186提供在与逻辑部件中的第一互连(阻挡金属膜157、第一Cu互连159)相同的高度水平，并且在相同的制造步骤中形成。本专利申请中的“相同的高度水平”具体指的是提供在相同的层中。
逻辑部件中的第一Cu互连159，通过由阻挡金属膜161和Cu栓塞163组成的栓塞，连接到由阻挡金属膜165和第二Cu互连167组成的第二互连。第一和第二互连都掩埋在绝缘夹层111中。如图1所示，而且在存储部件中，可以在与逻辑部件中的第二互连相同的高度水平提供上互连。
接下来，将说明组成电容器膜135的材料。
电容器膜135是包含有机分子作为成分的膜。更具体地，有机分子可以以环状有机化合物为例子。数据的写/读依赖于有机化合物的氧化还原性质。环状有机化合物可以以具有卟啉骨架或二茂铁骨架的化合物为例子。这种种类的有机化合物根据分子的氧化还原反应改变分子充电的状态。例如，在氧化状态该分子充正电荷，并且在还原状态中不具有电荷。利用这种分子的单分子膜作为电容器元件，使用充电的状态，能够写和读数据。例如，当数据被读出时，在提供电流流过该膜的情况下，根据分子充电的状态，基于流过该膜的电流的量的变化，可以区分出两种不同的状态。而且当写入数据时，使用对应于分子的氧化反应和还原反应的两种不同状态。
对于其中有机分子是具有卟啉骨架的化合物的情况，卟啉环中拥有的中心金属原子没有特别限制，并且可以以Zn、Mg、Fe、Co等作为例子。
为了提高对下电极133的亲和力，该卟啉环可以具有预定的缚在其上的侧链。例如，每个具有直的或环状的烃基、巯基、羟基等的取代基可以与连接卟啉环中的吡咯环的碳原子结合。
另一方面，对于其中有机分子为具有二茂金属骨架的诸如二茂铁的化合物的情况，金属原子的种类没有特别限制，并且可以以Fe、Zr、Ti、Hf等作为例子。
具有二茂金属骨架的化合物可以具有与环戊二烯部分相结合的取代基，例如，每个具有直的或环状的烃基、巯基、羟基等的取代基可以与组成环戊二烯环的碳原子结合。
该有机分子可以物理地粘附到下电极133，或者可以化学地结合到其上。可以提供有机分子膜，同时使其接触下电极133的顶部，或者同时放置中间层。例如，如硅烷偶联剂的偶联剂可以提供在下电极133的顶表面上，并且有机分子可以与该偶联剂结合。
图8是示出含有机分子绝缘膜和高k膜的累积电荷密度之间比较的实例的图。
在图8中，对于使用ZrO2、HfO2和Ta2O5来组成高k膜的情况，计算了每单位面积的累积电荷密度，如下所述。
电量Q由Q＝CV给出。真空的介电常数给出为∈0＝8.85×10-18F/μm。现在假设高介电常数膜的介电常数为∈r＝20至30，电容器膜的厚度为t＝100×10-4μm，单位面积中的电量由C＝∈0∈r×1/t＝2至3μC/cm2给出。
另一方面，对于具有卟啉骨架的化合物用作包含有机分子的绝缘膜的示范性情况，用下面的等式计算每单位面积的累积电荷密度。
在这种情况下，每单位面积的电量Q可以由Q＝F×1×Γ给出，其中F表示法拉第常数，给定为F＝96485C/mol，且Γ表示有机分子膜的分子密度，典型给定为Γ＝1.1×10-9mol/cm2，由此每单位面积的电量C可以给出为大约100μC/cm2。
由图8可知，通过利用这种有机分子膜，与利用高k膜的情况相比，每单位面积的电量可以相当可观地增加(对于图8中示出的情况，大约增加50倍)。
接下来，将参考图7A至图7C说明图1中示出的半导体器件100的制造方法。图7A至图7C是示出半导体器件100制造步骤的截面图。
本实施例中制造半导体器件100的方法包括如下步骤：
步骤11：在硅衬底101上方，在相同的高度水平形成第一接触栓塞(阻挡金属膜125，第一Cu栓塞127)和第二接触栓塞(阻挡金属膜129，第二Cu栓塞131)；
步骤12：形成下电极133，以覆盖第一接触栓塞的顶表面；
步骤13：形成包含有机分子作为成分的电容器膜135，以覆盖其中形成有下电极133的区域的整个表面；
步骤14：在步骤13之后，在电容器膜135上方形成上电极(TiN膜137，W膜139)，然后根据预定的图案处理该电容器膜135、TiN膜137和W膜139，由此形成平行板型电容器元件141；以及
步骤15：在电容器元件141上方形成位线186(阻挡金属膜183，Cu互连185)。
下面的段落将进一步具体说明制造半导体器件100的方法。
首先，如图7A所示，在硅衬底101的器件形成表面上的预定位置形成器件隔离区103和晶体管。该工艺包括在硅衬底101上方形成栅绝缘膜(未示出)的步骤、形成多晶硅电极117的步骤、在多晶硅电极117的两侧形成扩散层113的步骤、在多晶硅电极117的两侧形成侧壁绝缘膜119的步骤以及分别在扩散层113和多晶硅电极117上形成硅化物层112和硅化物层115的步骤。其后，在硅衬底101的器件形成表面的整个表面上方顺序形成SiN膜105和绝缘夹层107。选择性地移除在扩散层113上方的部分中的这些绝缘膜，并且形成穿过这些绝缘膜延伸的第一和第二接触孔。然后在绝缘夹层107的整个表面上方形成阻挡金属膜和Cu膜。形成Cu膜，以填充各个接触孔。移除各个接触孔外部形成的Cu膜和阻挡金属膜的部分，并由此形成了连接各个扩散层113的第一和第二接触栓塞。形成第一和第二接触栓塞，其与扩散层113接触，同时在之间的扩散层113上放置硅化物层112。
接下来，在绝缘夹层107的整个表面上方形成TiN膜，然后处理成预定的图案，由此形成下电极133。
接下来，在其上形成了下电极133的硅衬底101的整个表面上方形成包含有机分子的电容器膜。本实施例示出了其中使用具有卟啉骨架的、作为环状有机化合物的化合物的示范性情况。具有卟啉骨架的化合物通过旋转涂敷在其上形成了下电极133的硅衬底101的整个表面上方展开，并在大约300℃退火，由此形成有机分子的单分子膜(绝缘膜177)。用来形成绝缘膜177的方法和条件(加热等的条件)可以根据这里使用的材料来选择。形成这里可采用的膜的替代方法包括真空蒸发和CVD(化学气相沉积)。其后，在绝缘膜177上方顺序形成TiN膜178和W膜181(图7B)。
然后利用光刻和蚀刻技术将绝缘膜177、TiN膜178和W膜181处理成预定的平面图案，由此形成连接第一Cu栓塞127的电容器元件141(图7C)。
其后，形成绝缘夹层109以覆盖电容器元件141，并通过单镶嵌工艺形成各个栓塞、位线186和其它互连。通过这些工序可以获得图1中示出的半导体器件100。在上述工序之后，可以在硅衬底101上方层叠另外的互连等。
接下来，将说明本实施例的操作和效应。
在本实施例中，电容器元件141的电容器膜135包含拥有卟啉骨架作为成分的化合物的膜。因而，与使用常规高k膜的情况相比，可以相当大地提高每单位面积的容量。因而，本实施例典型地允许DRAM提高保持特性和操作速度，以降低操作电压，和缩小单元。
另外，通过利用包含具有卟啉骨架的化合物的电容器膜135，即使在CUB结构的器件中采用平行板型电容器元件141，该容量也可以确保到满意的程度。具有形成位线接触栓塞(第三Cu栓塞147)以延伸穿过其中形成有电容器元件141的层的CUB结构，与COB结构相比，可能更受限于其中可以形成电容器元件141的区域，而本实施例即使在这种情形下仍然能够确保每单位面积容量达到满意的程度。另外，通过采用CUB结构和平行板型电容器元件，与形成COB结构和圆柱型电容器元件的情形相比，可以减少制造步骤的数目，且可以简化该工艺。
本实施例即使在CUB结构中，也可以确保用作与位线连接的接触的第三Cu栓塞147和电容器元件141之间足够的距离，使得可以抑制电容器元件141的电极和第三Cu栓塞147之间的短路。采用该CUB结构还能有效地抑制位线186和电容器接触栓塞之间的短路。
通过利用包含具有卟啉骨架的化合物的膜作为电容器膜135，在形成电容器膜135的工艺中加热的温度可以设定在较低的区域中，典型地在300℃或以下。从而，即使选择诸如Cu的含铜金属，作为用于组成形成在电容器膜135下方的接触栓塞的材料，也可以有效地抑制对接触栓塞的损害。这种结构允许使用Cu栓塞作为与扩散层113连接的栓塞，因此可以降低接触栓塞的电阻系数和与下电极133的接触电阻。结果，半导体器件100可以被构造为具有优良的存储部件的操作速度。
在本实施例中，利用Cu作为互连材料，位线186与逻辑部件中的第一互连在相同的步骤中形成。凭借这种结构，与使用W/TiN作为互连材料的情况相比，可以进一步降低互连的电阻系数。
下面的说明将主要讨论与第一实施例不同的方面。
(第二实施例)
图2是示出本实施例的半导体器件的结构的截面图。除了由阻挡金属膜145和第三Cu栓塞147组成的第三接触栓塞侧面的外周被SiN膜187覆盖之外，图2中示出的半导体器件110的基本结构与第一实施例中描述的半导体器件100(图1)的基本结构相似。
凭借这种结构，除了第一实施例的操作和效果之外，还可以更可靠地抑制用作位线接触栓塞的第三Cu栓塞147和电容器元件141的电极之间的短路。另外，可以使阻挡金属膜145和电容器元件141之间的距离变窄，以便可以增加器件的集成度或电容器元件141的面积。
(第三实施例)
第二实施例示出了具有SiN膜187提供在阻挡金属膜145的侧面的外周上的结构，而SiN膜可以选择性地提供在电容器元件141侧面的外周上。
图3是示出本实施例的半导体器件的结构的截面图。除了提供侧壁绝缘膜(SiN膜171)以选择性地覆盖电容器元件141的侧面之外，图3中示出的半导体器件120的基本结构与第一实施例中描述的半导体器件100(图1)的基本结构相似。在半导体器件120中，还用SiN膜173覆盖了W膜139的顶表面。
凭借这种结构，除了第一实施例的操作和效应之外，还可以更可靠地抑制用作位线接触栓塞的第三Cu栓塞147和电容器元件141的电极之间的短路。另外，可以使阻挡金属膜145和电容器元件141之间的距离变窄，以便可以增加器件的集成度或电容器元件141的面积。
虽然图3中示出的结构是SiN膜选择性地提供在电容器元件141的侧面和顶表面上，使得从其侧面到其顶表面覆盖了电容器元件141，但是SiN膜可以仅提供在电容器元件141的侧面上。图5是示出具有SiN膜171但是没有SiN膜173的半导体器件140的结构的截面图。
图3中示出的结构，与图5中示出的结构相比，可以以更可靠的方式抑制位线186和电容器元件141之间的短路。
虽然图3中示出的结构是SiN膜171和SiN膜173分别提供在电容器元件141的侧面和顶表面上，但是在形成电容器元件141之后，SiN膜175可以提供在其中形成有电容器元件141的绝缘夹层107的整个表面上方。图6是示出这种半导体器件150的结构的图。在半导体器件150中，SiN膜175选择性地提供在电容器元件141的侧面和顶表面上，以从电容器元件141的侧面到其顶表面覆盖电容器元件141，由此可以获得与半导体器件120相似的操作和效果。
(第四实施例)
图4是示出本实施例的半导体器件的结构的截面图。除了由阻挡金属膜145和第三Cu栓塞147组成的第三接触栓塞以自对准的方式形成，并且同时与SiN膜171的侧面接触之外，图4中示出的半导体器件130的基本结构与第三实施例中描述的半导体器件120(图3)的基本结构相似。
通过形成相对SiN膜171自对准接触的第三接触栓塞，除了第三实施例的操作和效果之外，可以防止位线186和电容器元件141(具体地，由TiN膜137和W膜139组成的上电极)之间的电气短路，并且可以形成高可靠性的接触。
(第五实施例)
在本实施例中，将说明上面实施例中描述的电容器元件141的平面结构的实例。
在上面的实施例中描述的半导体器件中，如图1至图6中的左图所示，共同提供了相邻电容器元件141的上电极(TiN膜137，W膜139)。如图9至图11所示，可以给出这种类型的电容器元件141的平面版图的实例。
在图9至图11中，提供了多个相邻电容器元件141的上电极(W膜139)，同时其被连续一体地形成平面图中的带。“连续一体”这里指的是以一体的方式形成上电极，以得到连续体。上电极优选地由单一组件组成，而不具有任何结合部分。在图9至图11中，根据格状图案排列用作位线接触栓塞的第三Cu栓塞147和用作电容器接触栓塞的第一Cu栓塞127，其中提供多个形成为锯齿型带的W膜139。每个W膜139在第三Cu栓塞147的延伸方向上延伸。
对于其中将常规高k膜应用到CUB型DRAM单元结构的情况，在正进行缩小单元大小的情况下，针对增加表面积，通过形成凹进的圆柱型电容器元件，可以确保用于DRAM操作所需要的容量。因为由制造中的诸如蚀刻的技术问题而导致的圆柱体高度的实际限制，圆柱体必需具有尽可能最大的面积(在平面方向上)。这种问题将参考图12和图13说明。图12和图13示出了具有圆柱型电容器元件的存储部件的结构，其中图12是平面图，而图13是截面图。在图12和图13中，钨(W)用作构成电容器接触栓塞(W栓塞197)和位线199的材料。因为圆柱体的面积相对单元阵列的面积要大，所以在这种情况下很难根据图12和图13中示出的带状图案布置相邻电容器元件141的上电极。对于其中出于如上所述增加容量的目的而需要圆柱型电容器元件的情况，上电极通常形成在整个表面上方，以便在能避免位接触和上电极之间的短路的情况下，通过在对应位接触部件的上电极之间形成的开口的大小，来确定圆柱体尽可能最大的面积。
另一方面，对于其中有机分子膜用于电容器元件的情况，仅用小至1/30至1/50倍的面积就足够实现由利用高k膜的电容器元件可获得的相同水平的容量。从而，不仅电容器元件可以在结构上由圆柱型修改为平面型，而且可以将平面型电容部分在面积上减小到相当大的程度。结果，可以根据带状图案布置上电极，并且通过加宽上电极和位接触之间的距离，可以避免电气短路。更具体地，如图9至图11所示，将每个W膜139共同提供给多个电容器元件141，使得用于形成W膜139的区域和用于形成第三Cu栓塞(位接触栓塞)147的区域都以带状的形式给出，并且交替布置。而且通过采用基于自对准接触工艺形成位接触的方法，可以实现单元大小的缩小。
多个带状形成的W膜139可以在用来形成电容器元件141的部分的外围连接，或者可以不连接。
图10示出了覆盖用于形成电容器元件141的区域的外周的电极193和连接到电极193的栓塞195的示范性实例。每个W膜139在其末端连接到电极193。
图11示出了在每个W膜139的两端上有电极193和栓塞195的示范性实例。在图11中，各个栓塞195连接到共同的上互连(未示出)。
通过提供如图10和图11所示的电极193和栓塞195，可以进一步精确地抑制多个电容器元件141的电位或电压的变化，并由此可以提高操作稳定性。
在上文中参考附图已经描述了本发明的实施例，其中它们仅仅出于示范的目的，并且除了上面描述的那些结构之外，允许采用任何其它各种结构。
例如，上面的实施例讨论了电容器膜135从下电极133的侧面到其顶表面覆盖下电极133的示范性情况，其中如果至少形成在下电极133和TiN膜137之间的部分区域中，电容器膜135也可以足够好。该电容器膜135可以是单层膜，或者可以是多个膜的层叠。
上面的实施例讨论了其中正好在扩散层上方的接触栓塞是Cu栓塞的示范性情况，而组成该接触栓塞的材料并不限于此，可以是含铜的金属，或其它金属，例如钨(W)。虽然W具有比Cu大的电阻系数，但是可以根据需要选择W作为构成接触栓塞的材料，因为本发明凭借电容器元件每单位面积的累积电量的增加提高了缩小单元的效果。
在上述的实施例中，组成各个绝缘夹层的材料没有特别限制，但是可以以硅氧化物膜为例。用来组成各个阻挡金属的材料可以以TiN、Ta、TaN等为例。
很显然，本发明并不限于上面的实施例，在没有偏离本发明的范围和精神的前提下，可以对其进行修改和改变。

Claims (14)

1.一种半导体器件，包括：
电容器元件，所述电容器元件包括：提供在半导体衬底上方的平板型下电极，提供在所述下电极上方并且与之平行的平板型上电极，和提供在所述下电极和所述上电极之间的电容器膜；以及
第一接触栓塞，所述第一接触栓塞与所述下电极的底表面接触，并且由金属材料构成，
其中所述电容器膜具有包含有机分子作为成分的膜。
2.根据权利要求1所述的半导体器件，
其中所述有机分子是环状有机化合物。
3.根据权利要求1所述的半导体器件，
其中所述有机分子是具有卟啉骨架或二茂铁骨架的化合物。
4.根据权利要求1所述的半导体器件，
进一步包括提供在所述半导体衬底的表面部分中的第一杂质扩散层，
其中所述第一接触栓塞与所述第一杂质扩散层接触，并且由含铜金属构成。
5.根据权利要求4所述的半导体器件，进一步包括：
栅电极，所述栅电极提供在所述半导体衬底上方，并且在所述第一杂质扩散层的旁边；
第二杂质扩散层，所述第二杂质扩散层提供在所述栅电极的旁边的所述半导体衬底中，同时与所述第一杂质扩散层相对；
位线，所述位线提供在所述半导体衬底上方；以及
第二接触栓塞，所述第二接触栓塞连接所述位线和所述第二杂质扩散层，并且由含铜金属构成。
6.根据权利要求5所述的半导体器件，
其中比所述位线更靠近所述衬底地提供所述电容器元件。
7.根据权利要求6所述的半导体器件，
其中在所述半导体衬底上方提供具有所述电容器元件和所述位线的第一区域和具有提供在所述半导体衬底上方的第一互连的第二区域，以及
所述位线和所述第一互连提供在相同的高度水平上。
8.根据权利要求5所述的半导体器件，
其中所述第二接触栓塞的侧面的外周被氮化硅膜覆盖。
9.根据权利要求1所述的半导体器件，
进一步包括选择性地覆盖所述电容器元件的侧面的侧壁绝缘膜。
10.根据权利要求1所述的半导体器件，进一步包括：
第二杂质扩散层，所述第二杂质扩散层被提供到所述半导体衬底；
位线，所述位线提供在所述半导体衬底上方；
第二接触栓塞，所述第二接触栓塞连接所述位线和所述第二杂质扩散层，并且由含铜金属构成；以及
侧壁绝缘膜，所述侧壁绝缘膜选择性地覆盖所述电容器元件的侧面，
其中所述第二接触栓塞被提供为与所述侧壁绝缘膜接触。
11.根据权利要求5所述的半导体器件，进一步包括：
选择性地覆盖所述电容器元件的侧面的侧壁绝缘膜，
其中所述第二接触栓塞被提供为与所述侧壁绝缘膜接触。
12.根据权利要求1所述的半导体器件，
进一步包括绝缘膜，所述绝缘膜选择性地提供在所述电容器元件的侧面和上方，以便从所述电容器元件的侧面和顶表面覆盖所述电容器元件。
13.根据权利要求6所述的半导体器件，
包含多个所述电容器元件，提供所述多个电容器元件的所述上电极，其被连续一体地形成带。
14.根据权利要求7所述的半导体器件，
其中所述第一区域构成存储部件，并且所述第二区域构成逻辑部件。
CN2008101788219A 2007-11-29 2008-12-01 具有电容器元件的半导体器件 Expired - Fee Related CN101447503B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007309058A JP2009135216A (ja) 2007-11-29 2007-11-29 半導体装置
JP2007309058 2007-11-29
JP2007-309058 2007-11-29

Publications (2)

Publication Number Publication Date
CN101447503A true CN101447503A (zh) 2009-06-03
CN101447503B CN101447503B (zh) 2011-05-25

Family

ID=40674881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101788219A Expired - Fee Related CN101447503B (zh) 2007-11-29 2008-12-01 具有电容器元件的半导体器件

Country Status (3)

Country Link
US (1) US7923816B2 (zh)
JP (1) JP2009135216A (zh)
CN (1) CN101447503B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022037A (zh) * 2011-09-26 2013-04-03 瑞萨电子株式会社 半导体存储器件及其制造方法、半导体器件
CN103972210A (zh) * 2013-02-05 2014-08-06 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN112054115A (zh) * 2019-06-05 2020-12-08 联华电子股份有限公司 磁性存储器装置及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143699B2 (en) * 2009-02-25 2012-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-dielectric MIM capacitors for system-on-chip applications
US8242551B2 (en) * 2009-03-04 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal structure for system-on-chip technology
JP5390554B2 (ja) * 2011-03-24 2014-01-15 株式会社東芝 有機分子メモリ
JP2015211108A (ja) * 2014-04-25 2015-11-24 ルネサスエレクトロニクス株式会社 半導体装置
TWI727960B (zh) * 2015-07-21 2021-05-21 美商愛德斯托科技公司 具形成於位元線下共用導體之具可程式阻抗元件記憶體裝置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508300B2 (ja) * 1988-12-08 1996-06-19 三菱電機株式会社 半導体記憶装置およびその製造方法
JP3622598B2 (ja) * 1999-10-25 2005-02-23 セイコーエプソン株式会社 不揮発性メモリ素子の製造方法
DE10001118A1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Verfahren zur Herstellung einer nicht-flüchtigen DRAM-Speicherzelle
AU778378B2 (en) 2000-01-14 2004-12-02 North Carolina State University Substrates carrying polymers of linked sandwich coordination compounds and methods of use thereof
JP2002170935A (ja) * 2000-11-30 2002-06-14 Matsushita Electric Ind Co Ltd 強誘電体メモリ
WO2002077633A1 (en) * 2001-03-23 2002-10-03 The Regents Of The University Of California Open circuit potential amperometry and voltammetry
TW564550B (en) * 2001-06-05 2003-12-01 Hitachi Ltd Semiconductor device
JP3863391B2 (ja) 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2003007854A (ja) 2001-06-22 2003-01-10 Nec Corp 半導体記憶装置及びその製造方法
TWI281748B (en) 2001-12-18 2007-05-21 Matsushita Electric Ind Co Ltd Non-volatile memory
JP2003332463A (ja) 2002-05-08 2003-11-21 Sony Corp 半導体メモリ装置及びその製造方法
JP3964798B2 (ja) * 2003-01-31 2007-08-22 松下電器産業株式会社 誘電体メモリ及びその製造方法
US7312091B2 (en) * 2003-07-25 2007-12-25 Samsung Electronics Co., Ltd. Methods for forming a ferroelectric layer and capacitor and FRAM using the same
US20050162895A1 (en) 2004-01-28 2005-07-28 Kuhr Werner G. Molecular memory arrays and devices
JP2006086292A (ja) * 2004-09-15 2006-03-30 Toshiba Corp 半導体記憶装置およびその製造方法
JP4376761B2 (ja) * 2004-11-24 2009-12-02 パナソニック株式会社 容量素子及び半導体記憶装置
JP4801986B2 (ja) * 2005-02-03 2011-10-26 株式会社東芝 半導体記憶装置
JP2006245185A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 有機強誘電体メモリ及びその製造方法
JP4282622B2 (ja) 2005-03-04 2009-06-24 エルピーダメモリ株式会社 半導体装置の製造方法
WO2007043128A1 (ja) * 2005-10-03 2007-04-19 Fujitsu Limited 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法
US20070152368A1 (en) * 2006-01-04 2007-07-05 Samsung Electro-Mechanics Co., Ltd. Method of modifying cyclic olefin copolymer using reactive extrusion

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022037A (zh) * 2011-09-26 2013-04-03 瑞萨电子株式会社 半导体存储器件及其制造方法、半导体器件
CN103022037B (zh) * 2011-09-26 2016-02-03 瑞萨电子株式会社 半导体存储器件及其制造方法、半导体器件
CN103972210A (zh) * 2013-02-05 2014-08-06 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN112054115A (zh) * 2019-06-05 2020-12-08 联华电子股份有限公司 磁性存储器装置及其制作方法
CN112054115B (zh) * 2019-06-05 2024-05-28 联华电子股份有限公司 磁性存储器装置及其制作方法

Also Published As

Publication number Publication date
US7923816B2 (en) 2011-04-12
US20090140386A1 (en) 2009-06-04
JP2009135216A (ja) 2009-06-18
CN101447503B (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
CN101447503B (zh) 具有电容器元件的半导体器件
JP7123142B2 (ja) セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成
US7382012B2 (en) Reducing parasitic capacitance of MIM capacitor in integrated circuits by reducing effective dielectric constant of dielectric layer
US5414655A (en) Semiconductor memory device having a stack-type capacitor
JP4526587B2 (ja) 不揮発性半導体記憶装置およびその製造方法
US6965140B2 (en) Semiconductor device including storage capacitor
CN103325418B (zh) 用于rom单元的器件
US6541281B2 (en) Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same
CN105932012A (zh) 电容器结构及其制造方法
US6927437B2 (en) Ferroelectric memory device
US20070243659A1 (en) Phase-changeable memory device and method of manufacturing the same
JPH0774325A (ja) 半導体記憶装置およびその製造方法
US6858442B2 (en) Ferroelectric memory integrated circuit with improved reliability
US20080061334A1 (en) Semiconductor memory device and method for forming the same
US6724026B2 (en) Memory architecture with memory cell groups
US20040232457A1 (en) Memory architecture with series grouped by cells
US20020066914A1 (en) Ferroelectric memory and manufacturing method thereof
US6222220B1 (en) Extended trench for preventing interaction between components of stacked capacitors
JP2004031886A (ja) コンタクトの製造方法
JP4602635B2 (ja) 半導体装置
US9048134B2 (en) Memory device and method for manufacturing the same
KR101155093B1 (ko) 반도체 메모리 장치
KR100947564B1 (ko) 초저결합 노이즈를 갖는 모스캡 디램셀을 제조하는 방법
CN115206973A (zh) 集成组合件及形成集成组合件的方法
JP2002110943A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110525

Termination date: 20131201