JP2006245185A - 有機強誘電体メモリ及びその製造方法 - Google Patents

有機強誘電体メモリ及びその製造方法 Download PDF

Info

Publication number
JP2006245185A
JP2006245185A JP2005057201A JP2005057201A JP2006245185A JP 2006245185 A JP2006245185 A JP 2006245185A JP 2005057201 A JP2005057201 A JP 2005057201A JP 2005057201 A JP2005057201 A JP 2005057201A JP 2006245185 A JP2006245185 A JP 2006245185A
Authority
JP
Japan
Prior art keywords
organic ferroelectric
ferroelectric memory
manufacturing
layer
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005057201A
Other languages
English (en)
Inventor
Eiki Hirai
栄樹 平井
Junichi Karasawa
潤一 柄沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005057201A priority Critical patent/JP2006245185A/ja
Publication of JP2006245185A publication Critical patent/JP2006245185A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 製造プロセスの容易化及び設計自由度の向上が実現できる、有機強誘電体メモリ及びその製造方法を提供することにある。
【解決手段】 マトリクス型の有機強誘電体メモリの製造方法であって、(a)半導体層114、ゲート絶縁層116及びゲート電極118を有する薄膜トランジスタ110を形成すること、(b)薄膜トランジスタ110の上方に第1の絶縁層120を形成すること、(c)第1の絶縁層120に、半導体層114と電気的に接続するコンタクト層124を形成すること、(d)コンタクト層124と電気的に接続し、下部電極132、有機強誘電体層134及び上部電極136を有する強誘電体キャパシタ130を形成すること、(e)強誘電体キャパシタ130の上方に第2の絶縁層140を形成すること、を含む。
【選択図】 図14

Description

本発明は、有機強誘電体メモリ及びその製造方法に関する。
強誘電体メモリとして、PZT系又はSBT系などの無機強誘電体層を含む強誘電体キャパシタの構造が周知である。無機強誘電体層は成膜するときに600℃以上の高温のアニール処理を必要とする。そのため、強誘電体キャパシタを形成するための基板は耐熱性を有するものに限られ、ガラス基板やフレキシブル基板を基板として使用することは不可能である。さらに、無機強誘電体層はPb、Biなどの重金属を含むので環境に有害であり、その取り扱いが煩雑である。
特開平5−89661号公報
本発明の目的の1つは、製造プロセスの容易化及び設計自由度の向上が実現できる、有機強誘電体メモリ及びその製造方法を提供することにある。
(1)本発明に係る有機強誘電体メモリの製造方法は、
マトリクス型の有機強誘電体メモリの製造方法であって、
(a)半導体層、ゲート絶縁層及びゲート電極を有する薄膜トランジスタを形成すること、
(b)前記薄膜トランジスタの上方に第1の絶縁層を形成すること、
(c)前記第1の絶縁層に前記半導体層と電気的に接続するコンタクト層を形成すること、
(d)前記コンタクト層と電気的に接続し、下部電極、有機強誘電体層及び上部電極を有する強誘電体キャパシタを形成すること、
(e)前記強誘電体キャパシタの上方に第2の絶縁層を形成すること、
を含む。本発明によれば、有機強誘電体層を含む強誘電体キャパシタを形成するので、例えば150℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は低エネルギーによる成膜処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。
なお、本発明において、特定のA層の上方にB層が設けられているとは、A層上に直接B層が設けられている場合と、A層上に他の層を介してB層が設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。
(2)この有機強誘電体メモリの製造方法において、
前記(e)工程後に、前記第2の絶縁層の上方に他の強誘電体キャパシタを形成することをさらに含んでもよい。
(3)この有機強誘電体メモリの製造方法において、
前記(d)工程で、前記有機強誘電体層を液滴吐出法により形成してもよい。これにより、直接的にパターンを形成することができるので、製造プロセスの容易化を図ることができる。
(4)この有機強誘電体メモリの製造方法において、
前記(d)工程で、少なくとも前記下部電極を導電性高分子により形成してもよい。これによれば、導電性高分子は通常の金属よりも柔軟性を有するので、有機強誘電体層の下地として使用すると、強誘電体キャパシタのヒステリシス特性が良好になる。
(5)この有機強誘電体メモリの製造方法において、
前記(d)工程で、前記下部電極及び前記上部電極の少なくともいずれか一方を液滴吐出法により形成してもよい。これにより、直接的にパターンを形成することができるので、製造プロセスの容易化を図ることができる。
(6)この有機強誘電体メモリの製造方法において、
前記(d)工程で、前記下部電極及び上部電極の少なくともいずれか一方を蒸着法又はメッキ法により形成してもよい。これによれば、スパッタ法などに比べて比較的低パワーにより形成することができ、下地となる層のダメージを低減することができる。
(7)この有機強誘電体メモリの製造方法において、
前記(e)工程における前記第2の絶縁層の成膜温度は、前記(b)工程における前記第1の絶縁層の成膜温度よりも低くてもよい。これによれば、強誘電体キャパシタの熱によるダメージを低減することができる。
(8)この有機強誘電体メモリの製造方法において、
少なくとも前記(a)工程を第1の基板に対して行い、前記第1の基板の上方に前記薄膜トランジスタを含む被転写層を形成し、
少なくとも1回の転写工程により、前記被転写層を第2の基板に転写させることをさらに含んでもよい。これによれば、製造プロセスに要求される条件(プロセス耐性など)及び完成品に要求される条件(フレキシブル性など)の両方を満たすととともに、基板の選択自由度の向上を図ることができる。
(9)この有機強誘電体メモリの製造方法において、
前記第2の基板は、フレキシブル基板であってもよい。
(10)この有機強誘電体メモリの製造方法において、
複数の前記強誘電体キャパシタを含むメモリセルアレイ領域を、複数の前記薄膜トランジスタを含む駆動回路領域とオーバーラップするように配置してもよい。これによれば、有機強誘電体メモリの小型化及び大容量化を図ることができる。
(11)この有機強誘電体メモリの製造方法において、
前記有機強誘電体層は、ポリ(フッ化ビニリデン−トリフルオロエチレン)共重合体、ポリフッ化ビニリデン、及び奇数ナイロンのいずれかの有機強誘電体材料からなるものであってもよい。
(12)本発明に係る有機強誘電体メモリは、
マトリクス型の有機強誘電体メモリであって、
基板と、
前記基板の上方に形成された薄膜トランジスタと、
前記薄膜トランジスタの上方に形成された第1の絶縁層と、
前記第1の絶縁層を貫通するコンタクト層と、
前記第1の絶縁層の上方に形成され、下部電極、有機強誘電体層及び上部電極を有する強誘電体キャパシタと、
前記強誘電体キャパシタの上方に形成された第2の絶縁層と、
を含む。本発明によれば、有機強誘電体層を含む強誘電体キャパシタを形成するので、例えば150℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は低エネルギーによる成膜処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。
(13)この有機強誘電体メモリにおいて、
少なくとも前記下部電極は、導電性高分子からなるものであってもよい。これによれば、導電性高分子は通常の金属よりも柔軟性を有するので、有機強誘電体層の下地として使用すると、強誘電体キャパシタのヒステリシス特性が良好になる。
(14)この有機強誘電体メモリにおいて、
前記基板は、フレキシブル基板であってもよい。
(15)この有機強誘電体メモリにおいて、
複数の前記強誘電体キャパシタを含むメモリセルアレイ領域は、複数の前記薄膜トランジスタを含む駆動回路領域とオーバーラップして配置されていてもよい。これによれば、有機強誘電体メモリの小型化及び大容量化を図ることができる。
(16)この有機強誘電体メモリにおいて、
前記第2の絶縁層の上方に形成された他の強誘電体キャパシタをさらに含んでもよい。
以下、本発明の実施の形態について図面を参照して説明する。
図1〜図13は本実施の形態に係る有機強誘電体メモリの製造方法を示す図であり、図14及び図15はそれぞれ本実施の形態に係る有機強誘電体メモリ及びその回路を示す図である。
(有機強誘電体メモリの製造方法)
本実施の形態では、マトリクス型(クロスポイント型)の有機強誘電体メモリを製造する。
(1)図1に示すように、第1の基板100を用意する。本実施の形態に示す例では、第1の基板100は転写用基板であり、製造プロセスにおいてのみ使用する基板である。第1の基板100には、後述の工程により、少なくとも薄膜トランジスタ110を含む被転写層170が形成される。第1の基板100上の被転写層170は、最終的に第2の基板200に転写される(図13参照)。転写技術を適用することにより、製造プロセスに要求される条件(プロセス耐性など)及び完成品に要求される条件(フレキシブル性など)の両方を満たすことが可能になる。
第1の基板100は、有機強誘電体メモリ及び薄膜トランジスタの製造プロセスに耐性(耐熱性)を有するものであればその材質は限定されない。例えば、第1の基板100は、製造プロセスの最高温度(例えば400℃〜600℃程度)以上の歪点を有するものであってもよい。また、第1の基板100は光透過性を有していてもよい。第1の基板100は、ガラス基板(例えば石英ガラス、コーニング7059、日本電気ガラスOA−2)、半導体基板(例えばシリコン基板)、金属基板、又は耐熱性を有していれば樹脂基板であってもよい。
必要があれば基板100上に分離層102を形成する。分離層102は、後述の転写工程において、第1の基板100の剥離を容易にするためのものである。分離層102は、光吸収により結合力を消失するものであってもよいし、その他の物理的・化学的作用により結合力を消失するものであってもよい。分離層102は熱又は光により接着力を消失する接着層であってもよい。分離層102の材質としては、例えばアモルファスシリコンなどの半導体、強誘電体、各種酸化物セラミックス、有機材料、低融点金属、UV硬化型接着材料などが挙げられる。
第1の基板100(図1では分離層102)上に、絶縁層(例えばSiO層)104を形成してもよい。絶縁層104は、例えば有機シリコン材料であるTEOS(Tetra Ethyl Ortho Silicate(Si(OC))を原材料としたプラズマCVD法により形成することができる。絶縁層104は、薄膜トランジスタ110の保護、遮光、絶縁、マイグレーションの防止などの機能を有する。あるいは、絶縁層104を形成することなく、第1の基板100(又は分離層102)上に直接的に薄膜トランジスタ110を形成してもよい。
(2)図2〜図6に示すように、薄膜トランジスタ110を形成する。薄膜トランジスタ110は、低温ポリシリコン(LTPS:Low Temperature Poly-Silicon)プロセスにより形成することができる。プロセス温度を例えば約600℃以下(例えば約400℃以下)にすることにより、例えば第1の基板100としてガラス基板が使用可能になる。
まず、図2に示すように半導体層112を絶縁層104上に形成する。例えば、アモルファスシリコン層をCVD法により成膜し、必要に応じて脱水素アニールを行った後、アモルファスシリコン層をエキシマレーザ等でレーザアニールすることにより、多結晶化させる。こうして、半導体層112としてポリシリコン層を形成する。その後、図3に示すように、例えばドライエッチングによりパターニングして、所定のパターンを有する半導体層(ポリシリコン層)114を形成する。
次に、図4に示すように、少なくとも半導体層114上にゲート絶縁層(例えばSiO層)116を形成する。ゲート絶縁層116は、例えばTEOS−CVD法により形成することができる。その後、図5に示すようにゲート電極118(例えばTa,Al,MoW合金,Cr,Au,Ptなどの金属や多結晶Si,SROなどの導電性酸化物)をパターニングして形成し、ゲート電極118をマスクとして半導体層114に所定の不純物をドーピングし、不純物活性化のためのアニールを行う。こうして、図6に示すように、半導体層114に不純物領域(ソース領域及びドレイン領域)114a,114bを形成する。
図6に示すように、薄膜トランジスタ110は、半導体層114と、ゲート絶縁層116、ゲート電極118と、を含む。薄膜トランジスタ110の構造は、上述したトップゲート型(コプラナー型)に限らず、例えばゲート電極118が第1の基板100側に配置されるボトムゲート型であってもよい。また、薄膜トランジスタ110は、上述した低温ポリシリコン薄膜トランジスタに限らず、その他の形態を適用してもよい。
(3)図7に示すように、薄膜トランジスタ110上に第1の絶縁層120を形成する。
第1の絶縁層120は、例えばTEOS−CVD法により300℃程度で形成することができる。第1の絶縁層120は、低温ポリシリコン薄膜トランジスタの形成工程において通常用いられる手法により形成することができる。第1の絶縁層120は、薄膜トランジスタ110を被覆して形成する。その後、第1の絶縁層120にコンタクトホール122を形成する。コンタクトホール122は、薄膜トランジスタ110と後述の強誘電体キャパシタ130(図9参照)を相互に接続するための貫通穴である。コンタクトホール122からは、例えば半導体層114における一方の不純物領域114aを露出させる。コンタクトホール122は、例えばドライエッチング法により形成することができる。
(4)図8及び図9に示すように、コンタクト層124及び強誘電体キャパシタ130を形成する。
(4−1)コンタクト層124は、コンタクトホール122を埋めるように形成する。コンタクト層124は、例えば図8に示すようにコンタクトホール122の内部のみに形成してもよいし、コンタクトホール122の内部のみならず、さらに第1の絶縁層120の上面に至るように形成してもよい。コンタクト層124は、絶縁材料との境界面に形成される薄いバリア層(例えばTi層、TiN層など)と、バリア層よりも内側に形成される導電層(例えばW層、Al層など)と、を含む。ただし、バリア層は必須のものではない。コンタクト層124は、コンタクトホール122の内部を含む第1の絶縁層120上の全面に成膜した後、CMP法、エッチング法などを適宜利用することにより形成することができる。
なお、コンタクト層124は、導電性を有していればその材質は限定されず、例えば後述の強誘電体キャパシタ130の下部電極132(又は上部電極136)と同一材質により形成してもよい。また、コンタクト層124を後述の下部電極132と同一手法により(例えば一体的に)形成してもよい。
(4−2)図8に示すように、強誘電体キャパシタ130のうち、まず下部電極132を形成する。例えば下部電極132を、コンタクト層124を含む領域上に形成する。複数のメモリセル有するメモリセルアレイを形成する場合、複数の下部電極132をストライプ状に形成する。
下部電極132は、液滴吐出部(例えばプリンタヘッド)126からインク128を吐出する液滴吐出法により形成することができる。インク128は、導電性微粒子を含む分散液(例えば導電性高分子インク、金属インク)であってもよい。導電性微粒子としては、例えば金、銀、銅、パラジウム、ニッケルなどの金属微粒子、導電層高分子の微粒子又は超電導体などのその他の微粒子が挙げられる。微粒子とは、特に大きさを限定したものではなく、分散液とともに吐出できる粒子である。導電性微粒子は、反応を抑制するために、有機物などのコート材によって被覆されていてもよい。分散液は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、分散液中に均一に分散していてもよい。必要に応じて、分散液を揮発させる処理や、導電性微粒子を相互に結合(例えば焼結)させる処理(加熱)を行う。また、吐出液として導電性高分子を溶解させた溶液でもよい。導電性高分子としては、例えばポリエチレンジオキサンチオフェン(PEDOT)、ポリアニリンなどが挙げられる。
下部電極132が導電性高分子であれば、導電性高分子は通常の金属よりも柔軟性を有するので、有機強誘電体層134の下地として使用すると、強誘電体キャパシタ130のヒステリシス特性が良好になる。
液滴吐出法としては、インクジェット法、ジェルジェット(登録商標)法、ディスペンサ法、又は溶液霧化堆積法を適用することができる。例えばインクジェット法によれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインクを無駄なく経済的に設けることができる。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有する下部電極132を直接形成することが可能になる。
あるいは、下部電極132をスパッタ法、蒸着法により形成してもよい。その場合、必要に応じてフォトリソグラフィ技術及びエッチング技術を組み合わせてパターニングすることができる。また、下部電極132をメッキ法(例えば電気メッキ法又は無電解メッキ法)により形成してもよい。メッキ法の場合、あらかじめレジストの開口領域を所定のパターンに形成することにより、所定のパターンを有する下部電極132を直接形成することができ、エッチング工程を省略することができる。
(4−3)次に、図9に示すように、下部電極132上を含む領域に有機強誘電体層134を形成する。有機強誘電体層134の有機強誘電体材料としては、例えばポリ(フッ化ビニリデン−トリフルオロエチレン)(P(VDF−TrFE))共重合体、ポリフッ化ビニリデン(PVDF)、及び奇数ナイロンなどが挙げられる。例えば、VDF:TrFE比が75:25のポリ(フッ化ビニリデン−トリフルオロエチレン)共重合体を溶媒(例えばケトン系の溶媒)に溶かして所定の溶液にした後、下部電極132を含む領域上に成膜し、140℃〜150℃程度でアニールし、結晶化させる。有機強誘電体材料の場合、無機強誘電体材料と比較すると極めて低温でアニールすることができる。そのため、製造プロセスに使用する基板の選択自由度が高く、また、低エネルギー処理により製造プロセスの容易化を図ることができる。さらに、有機強誘電体材料の配向性は、下地(下部電極132)にはあまり依存しないため、下部電極132の材料選択自由度の向上を図ることもできる。なお、有機強誘電体材料は重金属を含まないので、環境負荷の問題がなく、容易に廃棄可能である取り扱いが簡単である。
有機強誘電体層134の成膜方法は、真空蒸着法、スピンコート法、LB(Langmuir-Blodgett)法、上述した液滴吐出法、LSMCD(Liquid Source Misted Chemical Deposition)法などが挙げられる。液滴吐出法によれば、所定のパターンを有する有機強誘電体層134を直接形成することができる。また、LSMCD法の場合も選択成長技術を組み合わせることにより、同様に所定のパターンに直接形成することができる。また、その他の方法の場合、必要に応じて有機強誘電体層134をエッチングによりパターニングしてもよい。
なお、マトリクス型の場合、下部電極132及び上部電極136のマトリクスの交差部分により強誘電体キャパシタ130が構成される。そのため、有機強誘電体層134は必ずしもパターニングする必要はない。すなわち、有機強誘電体層134は、図9に示すようにメモリセルごとに分割して形成してもよいし、あるいは複数のメモリセルを含む領域に一体的に形成してもよい。前者の場合、メモリセル間のクロストークを防止することができ、書き込み又は読み込み時の動作不良の発生を抑えることができる。また、後者の場合、パターニング工程を省略することができるので、製造プロセスが容易になるのみならず、例えばエッチング工程による有機強誘電体層134のダメージを回避することができる。
(4−4)次に、図9に示すように、上部電極136を形成する。例えば複数の上部電極136を複数の下部電極132とは交差する方向にストライプ状に形成する。上部電極136の形成方法としては、上述した下部電極132の形成方法の内容を適用することができる。上部電極136の場合、下地となる有機強誘電体層134にダメージが与えられないように低パワーにより成膜することが好ましい。すなわち、上部電極136を蒸着法、メッキ法又は液滴吐出法により形成すると、成膜時の高エネルギーの粒子が有機強誘電体層134にあたることによるダメージを低減することができるので効果的である。
こうして、下部電極132、有機強誘電体層134及び上部電極136を含む強誘電体キャパシタ130を形成することができる。この強誘電体キャパシタ130は、コンタクト層124を介して薄膜トランジスタ110に電気的に接続されている。強誘電体キャパシタ130には、駆動回路として機能する薄膜トランジスタ110から書き込み信号や読み出し信号が供給され、メモリとしての機能が発揮される。
また、複数の強誘電体キャパシタ130を含むメモリセルアレイ領域を、複数の薄膜トランジスタ110を含む駆動回路領域とオーバーラップするように配置してもよい。こうすることにより、駆動回路領域をメモリセルアレイ領域の周辺に配置するのに比べて、有機強誘電体メモリの小型化及び大容量化を図ることができる。また、強誘電体キャパシタ130は、低温プロセス(例えば最高温度150℃程度)により形成することができるので、すでに形成済みの薄膜トランジスタ110の熱によるダメージを低減することができる。逆に、薄膜トランジスタ110の熱によるダメージを低減できるので、強誘電体キャパシタ130を薄膜トランジスタ110とオーバーラップして配置することが可能になる。メモリセルアレイ領域と駆動回路領域とは、いずれか一方の全部が他方の一部にオーバーラップしていてもよいし、一部同士がオーバーラップしていてもよい。
また、マトリクス型の場合、薄膜トランジスタ110の形成工程(駆動回路形成工程)と、強誘電体キャパシタ130の形成工程(メモリセル形成工程)とを分離して行うことができる。そのため、例えば、有機強誘電体層134が薄膜トランジスタ110の熱によりダメージを受けるのを回避することができる。逆に、薄膜トランジスタ110の形成工程が強誘電体キャパシタ130の存在に伴い制約を受けることがない。
(5)図10に示すように、強誘電体キャパシタ130上に第2の絶縁層140を形成する。第2の絶縁層140は、その上にさらにデバイスを形成するための層間絶縁層であってもよいし、最上層のパッシベーション層であってもよい。第2の絶縁層140は、強誘電体キャパシタ130を被覆して形成する。第2の絶縁層140の成膜温度は、上述した第1の絶縁層120の成膜温度よりも低くてもよい。特に、第2の絶縁層140の成膜温度が、例えば有機強誘電体層134の成膜温度よりも低くければ、強誘電体キャパシタ130の熱によるダメージを低減することができる。第2の絶縁層140は、例えばテトラメチルシラン(TMS)をCVD法により室温で成膜してもよい。あるいは、第2の絶縁層140として、ポリメタクリル酸メチル(PMMA)又は光硬化型樹脂(例えばUV硬化型樹脂)を成膜してもよい。いずれも少なくとも有機強誘電体層134の成膜温度よりも低温(例えば約150℃以下)により形成することができる。第2の絶縁層140は、上述したCVD法以外に、例えばシリカ微粒子を含む分散液や樹脂材料をスピンコート法、液滴吐出法、LSMCD法などにより成膜することができる。
なお、第2の絶縁層140の形成工程のみならず、強誘電体キャパシタ130の形成工程以降は、有機強誘電体層134の成膜温度(詳しくは結晶化時の温度)以上の高温のアニール処理を行わないほうが好ましい。こうすることにより、強誘電体キャパシタ130の熱によるダメージを低減することができる。
(6)転写技術を適用する場合には、図11〜図13に示すように、少なくとも1回(図では2回)の転写工程により被転写層170を完成品としての第2の基板200に転写する。
例えば図11に示すように、第1の基板100(分離層102)上の被転写層170を他の基板(例えばガラス基板)150に転写する。その場合、基板150と被転写層170を図示しない接着層(例えば光硬化型接着層)により接着してもよい。その後、図12及び図13に示すように、分離層102の結合力を消失又は低減させ、第1の基板100と分離層102を順次又は同時に剥離する。分離層102の結合力を消失又は低減させる方法は上述した通りである。そして、最終的には被転写層170の一部(例えば絶縁層104)を露出させ、被転写層170を第2の基板200に転写する。被転写層170と第2の基板200の結合手段は限定されるものではなく、すでに説明した方法を適用することができる。
こうして、第2の基板200上に被転写層170(薄膜トランジスタ110及び強誘電体キャパシタ130を含む)を形成することができる。第2の基板200は、第1の基板100よりも耐熱性の低い(例えば歪点の低い)材料から構成されていてもよい。第2の基板200は、ポリイミド樹脂などのフレキシブル基板であってもよいし、第1の基板100よりも耐熱性の低いガラス基板であってもよい。あるいは、第2の基板200は、液晶素子やEL素子などの電気光学素子、その他の電子部品が搭載又は内蔵されているものであってもよい。その場合も、第2の基板200の電気光学素子又は電子部品の耐熱性が低ければ、上述した転写工程を行うと効果的である。
なお、上述とは異なり、1回の転写により、第1の基板100から第2の基板200に直接的に被転写層170を転写してもよい。その場合には、第2の基板200側から順に強誘電体キャパシタ130及び薄膜トランジスタ110が配置される。
(有機強誘電体メモリの構造)
こうして、図14に示すように、有機強誘電体メモリ1000を形成することができる。この有機強誘電体メモリ1000は、薄膜トランジスタ110と、第1の絶縁層120と、コンタクト層124と、強誘電体キャパシタ130と、第2の絶縁層140と、を含む。この有機強誘電体メモリ1000は、図15の回路図に示すように、ワード線(WL)及びビット線(BL)の交差する部分に強誘電体キャパシタ(Cferro)が設けられている。有機強誘電体メモリ1000は、第2の基板(例えばフレキシブル基板)200上に形成されていてもよい。
なお、本実施の形態に係る有機強誘電体メモリは、上述の製造方法から導くことができる内容を含む。
(変形例)
次に、本実施の形態の変形例に係る有機強誘電体メモリ及びその製造方法について説明する。
変形例として、上述の製造方法では転写技術を適用した例を説明したが、完成品としての基板(第2の基板200)上に対して薄膜トランジスタ110及び強誘電体キャパシタ130などを形成してもよい。その場合に、使用する基板は、薄膜トランジスタ110及び強誘電体キャパシタ130の形成工程に対して耐熱性を有することが好ましい。
他の変形例として、図16に示すように、複数のメモリセルアレイ領域(それぞれが複数の強誘電体キャパシタ130を含む)160,162,164を積層してもよい。この有機強誘電体メモリ1100によれば、同一の平面面積を維持しつつ大容量化を実現することができる。また、上述したように強誘電体キャパシタ130の形成工程では、例えば全ての層を液相プロセスにより成膜することができるので、極めて容易な製造プロセスで複数のメモリセルアレイ領域160,162,164を積層することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。 本発明の実施の形態に係る有機強誘電体メモリを示す図である。 本発明の実施の形態に係る有機強誘電体メモリの回路図である。 本発明の実施の形態の変形例を示す図である。
符号の説明
100…第1の基板 110…薄膜トランジスタ 114…半導体層
116…ゲート絶縁層 118…ゲート電極 120…第1の絶縁層
122…コンタクトホール 124…コンタクト層 130…強誘電体キャパシタ
132…下部電極 134…有機強誘電体層 136…上部電極
140…第2の絶縁層 170…被転写層 200…第2の基板

Claims (16)

  1. マトリクス型の有機強誘電体メモリの製造方法であって、
    (a)半導体層、ゲート絶縁層及びゲート電極を有する薄膜トランジスタを形成すること、
    (b)前記薄膜トランジスタの上方に第1の絶縁層を形成すること、
    (c)前記第1の絶縁層に前記半導体層と電気的に接続するコンタクト層を形成すること、
    (d)前記コンタクト層と電気的に接続し、下部電極、有機強誘電体層及び上部電極を有する強誘電体キャパシタを形成すること、
    (e)前記強誘電体キャパシタの上方に第2の絶縁層を形成すること、
    を含む、有機強誘電体メモリの製造方法。
  2. 請求項1記載の有機強誘電体メモリの製造方法において、
    前記(e)工程後に、前記第2の絶縁層の上方に他の強誘電体キャパシタを形成することをさらに含む、有機強誘電体メモリの製造方法。
  3. 請求項1又は請求項2記載の有機強誘電体メモリの製造方法において、
    前記(d)工程で、前記有機強誘電体層を液滴吐出法により形成する、有機強誘電体メモリの製造方法。
  4. 請求項1から請求項3のいずれかに記載の有機強誘電体メモリの製造方法において、
    前記(d)工程で、少なくとも前記下部電極を導電性高分子により形成する、有機強誘電体メモリ。
  5. 請求項1から請求項4のいずれかに記載の有機強誘電体メモリの製造方法において、
    前記(d)工程で、前記下部電極及び前記上部電極の少なくともいずれか一方を液滴吐出法により形成する、有機強誘電体メモリの製造方法。
  6. 請求項1から請求項4のいずれかに記載の有機強誘電体メモリの製造方法において、
    前記(d)工程で、前記下部電極及び上部電極の少なくともいずれか一方を蒸着法又はメッキ法により形成する、有機強誘電体メモリの製造方法。
  7. 請求項1から請求項6のいずれかに記載の有機強誘電体メモリの製造方法において、
    前記(e)工程における前記第2の絶縁層の成膜温度は、前記(b)工程における前記第1の絶縁層の成膜温度よりも低い、有機強誘電体メモリの製造方法。
  8. 請求項1から請求項7のいずれかに記載の有機強誘電体メモリの製造方法において、
    少なくとも前記(a)工程を第1の基板に対して行い、前記第1の基板の上方に前記薄膜トランジスタを含む被転写層を形成し、
    少なくとも1回の転写工程により、前記被転写層を第2の基板に転写させることをさらに含む、有機強誘電体メモリの製造方法。
  9. 請求項1から請求項8のいずれかに記載の有機強誘電体メモリの製造方法において、
    前記第2の基板は、フレキシブル基板である、有機強誘電体メモリの製造方法。
  10. 請求項1から請求項9のいずれかに記載の有機強誘電体メモリの製造方法において、
    複数の前記強誘電体キャパシタを含むメモリセルアレイ領域を、複数の前記薄膜トランジスタを含む駆動回路領域とオーバーラップするように配置する、有機強誘電体メモリの製造方法。
  11. 請求項1から請求項10のいずれかに記載の有機強誘電体メモリの製造方法において、
    前記有機強誘電体層は、ポリ(フッ化ビニリデン−トリフルオロエチレン)共重合体、ポリフッ化ビニリデン、及び奇数ナイロンのいずれかの有機強誘電体材料からなる、有機強誘電体メモリの製造方法。
  12. マトリクス型の有機強誘電体メモリであって、
    基板と、
    前記基板の上方に形成された薄膜トランジスタと、
    前記薄膜トランジスタの上方に形成された第1の絶縁層と、
    前記第1の絶縁層を貫通するコンタクト層と、
    前記第1の絶縁層の上方に形成され、下部電極、有機強誘電体層及び上部電極を有する強誘電体キャパシタと、
    前記強誘電体キャパシタの上方に形成された第2の絶縁層と、
    を含む、有機強誘電体メモリ。
  13. 請求項12記載の有機強誘電体メモリにおいて、
    少なくとも前記下部電極は、導電性高分子からなる、有機強誘電体メモリ。
  14. 請求項12又は請求項13記載の有機強誘電体メモリにおいて、
    前記基板は、フレキシブル基板である、有機強誘電体メモリ。
  15. 請求項12から請求項14のいずれかに記載の有機強誘電体メモリにおいて、
    複数の前記強誘電体キャパシタを含むメモリセルアレイ領域は、複数の前記薄膜トランジスタを含む駆動回路領域とオーバーラップして配置されている、有機強誘電体メモリ。
  16. 請求項12から請求項15のいずれかに記載の有機強誘電体メモリにおいて、
    前記第2の絶縁層の上方に形成された他の強誘電体キャパシタをさらに含む、有機強誘電体メモリ。
JP2005057201A 2005-03-02 2005-03-02 有機強誘電体メモリ及びその製造方法 Withdrawn JP2006245185A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005057201A JP2006245185A (ja) 2005-03-02 2005-03-02 有機強誘電体メモリ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005057201A JP2006245185A (ja) 2005-03-02 2005-03-02 有機強誘電体メモリ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006245185A true JP2006245185A (ja) 2006-09-14

Family

ID=37051308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005057201A Withdrawn JP2006245185A (ja) 2005-03-02 2005-03-02 有機強誘電体メモリ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006245185A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008544519A (ja) * 2005-06-14 2008-12-04 シン フイルム エレクトロニクス エイエスエイ 強誘電体メモリ・デバイスの作製方法
JP2009135216A (ja) * 2007-11-29 2009-06-18 Nec Electronics Corp 半導体装置
JP2014518454A (ja) * 2011-06-27 2014-07-28 シン フイルム エレクトロニクス エイエスエイ フレキシブルな基板上に設けられた積層体を含む強誘電体メモリセル中の短絡回路の低減

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008544519A (ja) * 2005-06-14 2008-12-04 シン フイルム エレクトロニクス エイエスエイ 強誘電体メモリ・デバイスの作製方法
JP2009135216A (ja) * 2007-11-29 2009-06-18 Nec Electronics Corp 半導体装置
JP2014518454A (ja) * 2011-06-27 2014-07-28 シン フイルム エレクトロニクス エイエスエイ フレキシブルな基板上に設けられた積層体を含む強誘電体メモリセル中の短絡回路の低減
US10453853B2 (en) 2011-06-27 2019-10-22 Thin Film Electronics Asa Short circuit reduction in a ferroelectric memory cell comprising a stack of layers arranged on a flexible substrate

Similar Documents

Publication Publication Date Title
JP4466853B2 (ja) 有機強誘電体メモリ及びその製造方法
JP5566981B2 (ja) 縦型トランジスタstramアレイ
US7169621B2 (en) Ferroelectric memory device
CN111900170B (zh) 一种三维铁电存储器结构及制造方法
JP2007067408A (ja) 非揮発性有機抵抗メモリ素子及びその製造方法
KR102143440B1 (ko) 3차원 뉴로모픽 소자 및 그 제조방법
US20050263809A1 (en) Ferroelectric memory and method of fabricating the same
JPH11251518A (ja) 3次元デバイス
JP2002343942A (ja) 半導体メモリ装置及びその製造方法
WO2008062734A1 (en) Nonvolatile storage element, nonvolatile storage element array and its fabrication process
CN1832176B (zh) 半导体器件及其操作方法
US7955869B2 (en) Nonvolatile memory devices and methods of fabricating the same
US6686211B1 (en) Method for manufacturing non-volatile memory device and non-volatile memory and semiconductor device
JP2008541444A (ja) 強誘電体メモリ装置及びその製造方法
JPH1022470A (ja) 半導体記憶装置及びその製造方法
US20070272959A1 (en) Ferroelectric memory cell and manufacturing method thereof
JP2006245185A (ja) 有機強誘電体メモリ及びその製造方法
KR20090023265A (ko) 박막 소자, 박막 소자의 제조 방법 및 표시 장치
CN117395998A (zh) 一种三维铁电存储器结构及其制造方法
JP4811551B2 (ja) 強誘電体膜の製造方法および強誘電体キャパシタの製造方法
JP4553135B2 (ja) 有機強誘電体メモリ
JP2006253295A (ja) 有機強誘電体メモリ及びその製造方法
JP4632034B2 (ja) 有機強誘電体メモリの製造方法
JP4996113B2 (ja) 強誘電体キャパシタ及び強誘電体メモリ
JP2003243632A (ja) 強誘電体メモリ装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513