JP2008541444A - 強誘電体メモリ装置及びその製造方法 - Google Patents

強誘電体メモリ装置及びその製造方法 Download PDF

Info

Publication number
JP2008541444A
JP2008541444A JP2008511056A JP2008511056A JP2008541444A JP 2008541444 A JP2008541444 A JP 2008541444A JP 2008511056 A JP2008511056 A JP 2008511056A JP 2008511056 A JP2008511056 A JP 2008511056A JP 2008541444 A JP2008541444 A JP 2008541444A
Authority
JP
Japan
Prior art keywords
layer
ferroelectric
memory device
resin
ferroelectric memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008511056A
Other languages
English (en)
Other versions
JP5241489B2 (ja
Inventor
ビョン−ウン パク,
Original Assignee
ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション filed Critical ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション
Priority claimed from PCT/KR2006/001758 external-priority patent/WO2006121294A1/en
Publication of JP2008541444A publication Critical patent/JP2008541444A/ja
Application granted granted Critical
Publication of JP5241489B2 publication Critical patent/JP5241489B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/478Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a layer of composite material comprising interpenetrating or embedded materials, e.g. TiO2 particles in a polymer matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本発明は強誘電体メモリ装置及びその製造方法に関し、メモリ装置に適用される強誘電体のヒステリシス特性及び残留分極特性を大幅に増強することにより安定的なメモリ動作を提供する。本発明においては強誘電体メモリに用いられる強誘電体物質としてβ相の結晶構造を有するPVDFを用いる。本発明に係るPVDF薄膜は約0から1Vへ印加電圧が上昇することによって分極が増加して約1V程度で約5μC/cm以上の分極を示し、再び0から−1Vへ印加電圧が下降することにつれて分極が減少していって、約−1V程度で約−6μC/cm以下の分極を示す良好なヒステリシス特性を有する。
【選択図】 図2

Description

本発明は強誘電体を用いたメモリ装置及びその製造方法に関する。
現在、パソコンを初めとして殆んどの電子装置においては必須にメモリ装置が採用され使用されている。これらメモリ装置はEPROM(Electrically Programmable Read Only Memory)とEEPROM(Electrically Erasable PROM)、フラッシュROM(Flash ROM)などのROMと、SRAM(Static Random Access Memory)とDRAM(Dynamic RAM)、FRAM(Ferroelectric RAM)などのRAMとに大別される。
これらメモリ装置は通常シリコンなどの半導体ウェーハ上にキャパシタとトランジスタを形成配置して製造される。
従来のメモリ装置は、主にメモリセルの集積度を高めることを目的として研究されてきた。しかし、近年は電源供給を遮断してもデータ保存が維持できる非揮発性メモリに対する関心が高くなってきており、従って、メモリ装置の材料として強誘電体物質を用いる方策に関する多大な研究が行われてきている。
現在、メモリ装置に用いられる強誘電体物質としてはPZT(lead zirconate titanate)、SBT(Strontium bismuth tantalite)、BLT(Lanthanum−substituted bismuth titanate)などの無機物が主に用いられている。しかし、このような無機物強誘電体を用いる場合はまず高価であり、経時的に分極(polarization)特性の劣化が進み、薄膜形成に高温処理が必要なことは勿論、高価な設備を必要とするという短所がある。
従って、本発明は上述した実情を勘案して案出されたもので、本発明の目的は、分極特性に優れた有機物を用いた製造が容易でかつ低価格であるメモリ装置及びその製造方法を提供することにある。
上述した目的を達成するための本発明の第1形態に係る強誘電体メモリ装置は、基板と、ゲート電極と、ドレイン電極と、ソース電極と、チャネル形成層と、強誘電体層とを有して構成され、前記強誘電体層はβ相の結晶構造を有するPVDF層よりなり、前記ゲート電極と強誘電体層との間にチャネル形成層が形成されることを特徴とする。
また、本発明の第2形態に係る強誘電体メモリ装置は、基板と、ゲート電極と、ドレイン電極と、ソース電極と、チャネル形成層と、強誘電体層とを有して構成され、前記強誘電体層はβ相の結晶構造を有するPVDF層よりなり、前記ゲート電極とチャネル形成層との間に強誘電体層が形成されることを特徴とする。
前記チャネル形成層は、有機物半導体層であることが好ましい。
前記チャネル形成層は、絶縁層であることが好ましい。
また、前記基板は、ポリイミド(PI)、ポリカーボネート(PC)、ポリエーテルサルホン(PES)、ポリエーテルエーテルケトン(PEEK)、ポリブチレンテレフタレート(PBT)、ポリエチレンテレフタレート(PET)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、エチレン共重合体、ポリプロピレン(PP)、プロピレン共重合体、ポリ(4−メチル−1−ペンテン)(TPX)、ポリアリレート(PAR)、ポリアセタル(POM)、ポリフェニレンオキシド(PPO)、ポリスルホン(PSF)、ポリフェニレンスルフィド(PPS)、ポリ塩化ビニリデン(PVDC)、ポリ酢酸ビニル(PVAC)、ポリビニルアルコール(PVA)、ポリビニルアセタル(PVAL)、ポリスチレン(PS)、AS樹脂、ABS樹脂、ポリメチルメタクリレート(PMMA)、フッ化炭素樹脂(fluorocarbon resin)、フェノール・ホルムアルデヒド(phenol−formaldehyde)樹脂(PF)、メラミン・ホルムアルデヒド(melamine−formaldehyde)樹脂(MF)、ウレア・ホルムアルデヒド(urea−formaldehyde)樹脂(UF)、不飽和ポリエステル(UP)樹脂、エポキシ樹脂(EP)、ジアリルフタレート樹脂(DAP)、ポリウレタン(PUR)、ポリアミド(PA)、シリコン樹脂(SI)、及びこれらの混合物及び化合物からなる群より選択されるいずれか一つで構成されることが好ましい。
前記基板は、紙を含む材質で構成されることが好ましい。
前記絶縁層は、有機物よりなることが好ましい。
また、本発明の第3形態による強誘電体メモリ装置の製造方法は、基板と、ゲート電極と、ドレイン電極と、ソース電極と、チャネル形成層と、強誘電体層とを備える強誘電体メモリ装置の製造方法において、ゲート電極を形成する段階と、チャネル形成層を形成する段階と、強誘電体層を形成する段階と、ドレイン電極及びソース電極を形成する段階と、前記強誘電体層をβ相に設定する強誘電体層の相転移段階とを有して構成されることを特徴とする。
前記チャネル形成層は、ゲート電極と強誘電体層との間に形成されることが好ましい。
前記強誘電体層は、前記ゲート電極とチャネル形成層との間に形成されることが好ましい。
前記強誘電体層の相転移段階は、前記強誘電体層の温度をβ相の結晶構造が確立する温度以上に上昇させる第1段階と、前記強誘電体層の温度をβ相の結晶構造が確立する温度まで単調に降下させる第2段階と、前記強誘電体層の温度を急速に降下させる第3段階とを含んで構成されることが好ましい。
前記強誘電体層の相転移段階は、前記強誘電体層の温度をβ相の結晶構造が確立する温度に上昇させる第1段階と、前記強誘電体層の温度を急速に降下させる第2段階とを含んで構成されることが好ましい。
前記強誘電体層は、PVDF層であることが好ましい。
前記強誘電体層の相転移段階は、ゲート電極とソース電極及びドレイン電極を形成した後に実施されることが好ましい。
本発明に係る強誘電体メモリ装置及びその製造方法よれば、強誘電体物質として有機物を用いる。従って、従来の無機物を用いた強誘電体メモリ装置に比べて製造が容易であり低価格化が可能になる。さらに、本発明に係るβ相の結晶構造を有するPVDF層は低電圧で分極特性を示すようになるので、極めて低電圧で動作が可能な非揮発性メモリを具現できるようになる。
以下、図面を参照して本発明に係る実施形態を説明する。
まず、本発明の基本概念を説明する。
現在、強誘電特性を有する有機物としては種々のものが知られている。この中で代表的なものとして、ポリビニリデンフルオライド(polyvinylidene fluoride:以下、PVDFと記す)や、このPVDFを含む重合体、共重合体、または三元共重合体が挙げられ、さらに、奇数番のナイロン、シアノ重合体及びこれらの重合体や共重合体が挙げられる。
これら強誘電体有機物のうちPVDFとこれらの重合体、共重合体、または三元共重合体が有機物半導体の材料として盛んに研究されている。
一般に、強誘電体有機物をメモリ装置の材料として使用するためには該当有機物が電圧印加に対してヒステリシスな分極特性を備えるべきである。しかし、前述したPVDFの場合は図1に示すように印加電圧によってそのキャパシタンスが増加する特性を示し、メモリ装置の使用に適したヒステリシス特性を有しない。
本発明の発明者の研究結果によれば、PVDFの場合はα、β、γ、δの4種の結晶構造を有しているが、この際、β相の結晶構造で良好なヒステリシス分極特性を有することと確認された。ここで、PVDFをβ相の結晶構造に結晶化させるためにはPVDFを半導体基板上に蒸着させた後、急速に冷却するとβ相に相転移が起こる、例えば60〜70℃の温度、望ましくは約65℃の温度、あるいはPVDFがβ相を示す温度でPVDFを急速冷却させる方法でPVDFをβ相に決定させる。
図2は、本発明によって製造されたPVDF薄膜の印加電圧に対する分極特性を示したグラフである。
図2は導電性金属よりなる下部電極と上部電極との間にβ相のPVDF薄膜を形成し、下部電極と上部電極との間に所定の電圧を印加して測定した結果である。
そして、PVDF薄膜は下部電極上に、例えば3000rpm以下のスピンコーティング法と120℃以上アニーリング処理を通じて、例えば1μm以下のPVDF薄膜を形成した後、ホットプレート(hot plate)上でPVDF薄膜の温度を単調に降下させてから、例えば65℃の温度でPVDF薄膜を急速冷却させる方法を通じて形成した。
図2から分かるように、本発明によって製造されたPVDF薄膜は、約0〜1Vの範囲で印加電圧が増加することによって分極が高くなって約1V程度で約5μC/cm以上の分極を示し、再び0〜−1Vで印加電圧が現象することにつれて分極が低下して行って、約−1V程度で約−5μC/cm以下の分極を示す良好なヒステリシス特性を有する。
従って、図2に示した本発明に係るPVDF薄膜は次のような特徴を有する。
第1に、本発明に係るPVDF薄膜は、0Vで5μC/cm以上または−5μC/cm以下の分極を示す。これは、外部から電圧が印加されない0VでPVDF薄膜の分極が変更されず維持されることを意味する。すなわち、本発明に係るPVDF薄膜は非揮発性メモリの材質として有用に使用できる。
第2に、本発明に係るPVDF薄膜は、−1〜1Vの範囲内でその分極が変化する。すなわち、極めて低い低電圧でデータの記録及び削除が可能になる。従って、本発明に係るPVDF薄膜は低電圧で動作するメモリ装置を具現するのに有用に使用できる。
以下、本発明に係る実施形態についてさらに具体的に説明する。
図3は本発明の一実施形態による強誘電体メモリ装置の構造を示した断面図である。
図3において、基板10上にメモリセル20が形成される。ここで、基板10としては一般的なシリコンや金属などの物質よりなる。また、基板10としてはパリレン(Parylene)などのコーティング材が塗布された紙や柔軟性を持つプラスチックなどの有機物で構成されうる。
この際、利用可能な有機物としては、ポリイミド(PI)、ポリカーボネート(PC)、ポリエーテルサルホン(PES)、ポリエーテルエーテルケトン(PEEK)、ポリブチレンテレフタレート(PBT)、ポリエチレンテレフタレート(PET)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、エチレン共重合体、ポリプロピレン(PP)、プロピレン共重合体、ポリ(4−メチル−1−ペンテン)(TPX)、ポリアリレート(PAR)、ポリアセタル(POM)、ポリフェニレンオキシド(PPO)、ポリスルホン(PSF)、ポリフェニレンスルフィド(PPS)、ポリ塩化ビニリデン(PVDC)、ポリ酢酸ビニル(PVAC)、ポリビニルアルコール(PVA)、ポリビニルアセタル(PVAL)、ポリスチレン(PS)、AS樹脂、ABS樹脂、ポリメチルメタクリレート(PMMA)、フッ化炭素樹脂(fluorocarbon resin)、フェノール・ホルムアルデヒド(phenol−formaldehyde)樹脂(PF)、メラミン・ホルムアルデヒド(melamine−formaldehyde)樹脂(MF)、ウレア・ホルムアルデヒド(urea−formaldehyde)樹脂(UF)、不飽和ポリエステル(UP)樹脂、エポキシ樹脂(EP)、ジアリルフタレート樹脂(DAP)、ポリウレタン(PUR)、ポリアミド(PA)、シリコン樹脂(SI)、及びこれらの混合物及び化合物が含まれうる。
基板10上に周知の方法を通じて下部電極としてゲート電極21が形成される。この時、ゲート電極21としては金、銀、アルミニウム、プラチナ、酸化インジウムスズ(ITO)、チタン酸ストロンチウム(SrTiO)や、その他の導電性金属酸化物とこれらの合金及び化合物、または導電性重合体を基材とする、例えばポリアニリン、ポリ(3、4−エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT:PSS)などの混合物や化合物または多層物などの材質が用いられる。
次に、ゲート電極21と基板10の全体に塗布してチャネル形成層としての有機物半導体層22が形成される。
この有機物半導体層22としては、例えば、Cu−フタロシアニン(Cu−phthalocyanine)、ポリアセチレン(Polyacetylene)、メロシアニン(Merocyanine)、ポリチオフェン(Polythiophene)、フタロシアニン(Phthalocyanine)、ポリ(3−へキシルチオフェン)[Poly(3−hexylthiophene)]、ポリ(3−アルキルチオフェン)[Poly(3−alkylthiophene)]、α−セクシチオフェン(α−sexithiophene)、ペンタセン(Pentacene)、α−ω−ジへキシル−セクシチオフェン(α−ω−dihexyl−sexithiophene)、ポリチニレンビニレン(Polythienylenevinylene)、Bis(dithienothiophene)、α−ω−ジへキシル−クアテルチオフェン(α−ω−dihexyl−quaterthiophene)、ジへキシル−アントラジチオフェン(Dihexyl−anthradithiophene)、α−ω−ジへキシル−キンクチオフェン(α−ω−dihexyl−quinquethiophene)、F8T2、PcLu、PcTm、C60/C70、TCNQ、C60、PTCDI−Ph、TCNNQ、NTCDI、NTCDA、PTCDA、F16CuPc、NTCDI−C8F、DHF−6T、PTCDI−C8などが用いられる。
また、チャネル形成層、すなわち有機物半導体層22としては絶縁層を用いることも可能である。この時、絶縁層としてはZrO、SiO、Y、CeOなどの無機物や、BCB、ポリイミド(Polyimide)、アクリル(Acryl)、パリレンC(Parylene C)、PMMA、CYPEなどの有機物が用いられる。
有機物半導体層22または絶縁層は、本強誘電体メモリ装置のチャネル形成のためのものである。
有機物半導体層22上のゲート電極21に対応する領域には強誘電体層23が形成される。ここで、強誘電体層23は望ましくはβ相の結晶構造を有するPVDFで構成される。
そして、強誘電体層23の両側面には上部電極としてドレイン電極24及びソース電極25が形成される。
ここで、ドレイン電極24及びソース電極25としては、金、銀、アルミニウム、プラチナ、酸化インジウムスズ(ITO)、チタン酸ストロンチウム(SrTiO)や、その他の導電性金属酸化物とこれらの合金及び化合物、または導電性重合体を基材にする、例えばポリアニリン、ポリ(3,4−エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT:PSS)などの混合物や化合物または多層物などの材質が用いられる。
上述した構造において、ゲート電極21に加わる電圧によって強誘電体層23が分極特性を有するようになる。この際、強誘電体層23が示す分極特性は図2で説明したように印加電圧が1V〜−1Vの場合に対して約5μC/cm〜−5μC/cmの分極を示す。そして、このように強誘電体層23の分極特性によって有機物半導体層22に所定のチャネルが形成されることによって、ドレイン電極24とソース電極25がこのチャネル領域を通じて導通または非導通状態に設定される。
現在商用化されている一般のメモリ装置の場合は1T−1C(One Transistor−One Capacitor)の基本構造を有する。このようなメモリ装置においては、通常、トランジスタのオン/オフを通じてキャパシタに所定の電圧を充電または放電させる方法を通じてキャパシタにデータを記録したりキャパシタからデータを読み出す。
本実施形態の構造において、ゲート電極21に加わる電圧によって強誘電体層23が所定の分極特性を有し、この分極特性は電圧が遮断された場合にも一定に保たれる。
従って、本実施形態によるメモリ装置の場合、図4に示した通り、強誘電体メモリ装置40のソース電極を接地させ、ドレイン電極を通じてデータを読み出す簡単な1T構造で非揮発性メモリ装置を構成することができる。
次に、図5を参照して本発明に係る強誘電体メモリ装置の製造工程を説明する。
半導体ウェーハ、パリレンなどのコーティング材が塗布された紙、またはプラスチックなどの基板10上に、例えば金(Au)などの導電層51を蒸着形成し(図5(a)及び図5(b))、これにスピンコーティング工程を用いてフォトレジスト52を塗布する(図5(c))。
次に、例えばアセトンなどのリムーバを用いてゲート電極の形成のための部分だけを除き、フォトレジスト52を除去した後、これをマスクとして導電層51をエッチングすることによってゲート電極21を形成する(図5(d)、図5(e))。
ゲート電極21上のフォトレジスト52を除去した後、スピンコーティング法を用いて構造物の全表面上に無機物、または有機物半導体層22を形成し(図5(f))、この有機物半導体層22上にPVDFの強誘電体層23を形成する(図5(g))。ここで、この強誘電体層23を形成するプロセスは、PVDFを上述したようにβ相に相転移が起こる、例えば60〜70℃の温度、望ましくは約65℃の温度、またはPVDFがβ相を示す温度で急速冷却させることによりPVDFをβ相で結晶化させる。
次に、フォトレジスト53をスピンコーティング工程にて結果物上に塗布し(図5(h))、そしてゲート電極21に対応する部分を除いた残りの部分の強誘電体層上のフォトレジスト53を除去し(図5(i))、次に、フォトレジスト53を用いてゲート電極21に対応する部分の強誘電体層23を除去する(図5(j))。そして強誘電体層23上のフォトレジスト53を除去する(図5(k))。
そして、上述した方法と同様の工程を通じて強誘電体層23上にフォトレジスト54を塗布し(図5(l)、図5(m))、その結果物上の全体に、例えば金よりなる導電層を蒸着してドレイン電極24及びソース電極25を形成した後(図5(n))、強誘電体層23上のフォトレジスト54及び導電層55をリフトオフ(lift−off)工程で除去してメモリ装置を作り上げる(図5(o))。
上述した実施形態においては、一般的なメモリ装置を製造する際要求されるキャパシタの製造工程が省略される。従って、製造工程が容易かつ簡単になることは勿論、一定面積に製造されるメモリ装置の数を大幅に増やすことが可能となる。
一方、上記実施形態では強誘電体層23、すなわちPVDF層を形成した後、このPVDF層がβ相を示す温度で基板10を急速に冷却させることによりPVDF層の結晶構造をβ相にて形成される。
ところが、このような方法でメモリ装置を製造する場合、強誘電体層22を形成した後、この上に再びドレイン電極24及びソース電極25を形成する時、基板10に加わる熱によって強誘電体層23の結晶構造が変化する恐れがある。
従って、強誘電体層23を形成してから直ちに強誘電体層23の結晶構造を設定せずに、ドレイン電極24及びソース電極25を形成して全てのメモリ装置製造工程が完了した後に強誘電体層23の結晶構造を設定する方法が望ましい。
すなわち、ドレイン電極24及びソース電極25を形成した後の構造物を強誘電体層23がβ相を示す温度以上に加熱してからβ相を示す温度に単調に降下させたり、あるいは構造物を強誘電体層23がβ相を示す温度で加熱した後、構造物を急速に冷却させる方法を通じて強誘電体層23の結晶構造を設定する方法が望ましい。
以上、本発明に係る実施形態について説明した。しかし、上述した実施形態は本発明を実現することによる一つの望ましい実施例を示したものであり、本発明はその基本的な概念及び思想を逸脱しない範囲内で多様に変形させて実施できる。
例えば、上述した実施形態においては半導体装置の構造としてゲート電極21上に有機物半導体層22を介して強誘電体層23を結合させる構造を採択した場合を例として説明した。
しかし、本発明に係る強誘電体メモリ装置は上記構造以外に多様な構造を採択して具現できる。
例えば、図6は、本発明によって具現可能な強誘電体メモリ装置の種々の構造例を示したものである。
図6において、ゲート電極21と強誘電体層23を直接に結合させ、強誘電体層23を基にしてゲート電極21の反対側に有機物半導体層22を形成したものである。ただし、図6(a)はスタッガード(Staggered)構造、図6(b)インバーテッドスタッガード(Inverted staggered)構造、図6(c)はコープレーナー(Coplanar)構造、図6(d)はインバーテッドコープレーナー(Inverted coplanar)構造を示したものである。また、図6において図3と対応する箇所には同じ参照符号が付されている。
図6に示した構造において、ゲート電極21に所定の電圧が印加されれば、強誘電体層23に分極が引き起こされることによって、有機物半導体層22にチャネルが形成される。そして、このように形成されたチャネルを通じてドレイン電極24とソース電極25が導通状態または非導通状態に設定される。
さらに、図6に示した構造においても有機物半導体層22の代わりに絶縁層を用いることも可能である。すなわち、有機物半導体層22のように、印加される電圧によってチャネルを形成されうるのであれば、どのような層のものも可能である。
また、図3に示した実施形態では本発明をインバーテッドスタッガード構造について適用した場合を例として説明したが、スタッガード構造、コープレーナー構造及びインバーテッドコープレーナー構造についても同様の方法で適用できる。
一般的なPVDFが有する特性を示した特性グラフである。 本発明に従って製造されたPVDFが有する印加電圧による分極特性を示した特性グラフである。 本発明に係る強誘電体メモリ装置の構造の一例を示した構造断面図である。 本発明に係る強誘電体メモリ装置の等価回路を示した回路図である。 本発明に係る強誘電体メモリ装置の製造工程を説明するための断面図である。 本発明に係る強誘電体メモリ装置の他の構造例を示した構造断面図である。
符号の説明
10 基板
20 メモリセル
21 ゲート電極
22 有機物半導体層
23 強誘電体層
24 ドレイン電極
25 ソース電極
51、55 導電層
52、53、54 フォトレジスト

Claims (19)

  1. 基板と、
    ゲート電極と、
    ドレイン電極と、
    ソース電極と、
    チャネル形成層と、
    強誘電体層とを有して構成され、
    前記強誘電体層は、β相の結晶構造を有するポリビニリデンフルオライド(polyvinylidene fluoride:PVDF)層よりなり、
    前記ゲート電極と強誘電体層との間にチャネル形成層が形成されることを特徴とする強誘電体メモリ装置。
  2. 前記チャネル形成層は、有機物半導体層であることを特徴とする請求項1に記載の強誘電体メモリ装置。
  3. 前記チャネル形成層は、絶縁層であることを特徴とする請求項1に記載の強誘電体メモリ装置。
  4. 前記基板は、ポリイミド(PI)、ポリカーボネート(PC)、ポリエーテルサルホン(PES)、ポリエーテルエーテルケトン(PEEK)、ポリブチレンテレフタレート(PBT)、ポリエチレンテレフタレート(PET)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、エチレン共重合体、ポリプロピレン(PP)、プロピレン共重合体、ポリ(4−メチル−1−ペンテン)(TPX)、ポリアリレート(PAR)、ポリアセタル(POM)、ポリフェニレンオキシド(PPO)、ポリスルホン(PSF)、ポリフェニレンスルフィド(PPS)、ポリ塩化ビニリデン(PVDC)、ポリ酢酸ビニル(PVAC)、ポリビニルアルコール(PVA)、ポリビニルアセタル(PVAL)、ポリスチレン(PS)、AS樹脂、ABS樹脂、ポリメチルメタクリレート(PMMA)、フッ化炭素樹脂(fluorocarbon resin)、フェノール・ホルムアルデヒド(phenol−formaldehyde)樹脂(PF)、メラミン・ホルムアルデヒド(melamine−formaldehyde)樹脂(MF)、ウレア・ホルムアルデヒド(urea−formaldehyde)樹脂(UF)、不飽和ポリエステル(UP)樹脂、エポキシ樹脂(EP)、ジアリルフタレート樹脂(DAP)、ポリウレタン(PUR)、ポリアミド(PA)、シリコン樹脂(SI)、及びこれらの混合物及び化合物からなる群より選択されるいずれか一つで構成されることを特徴とする請求項1に記載の強誘電体メモリ装置。
  5. 前記基板は、紙を含む材質で構成されることを特徴とする請求項1に記載の強誘電体メモリ装置。
  6. 前記絶縁層は、有機物よりなることを特徴とする請求項3に記載の強誘電体メモリ装置。
  7. 基板と、
    ゲート電極と、
    ドレイン電極と、
    ソース電極と、
    チャネル形成層と、
    強誘電体層とを有して構成され、
    前記強誘電体層は、β相の結晶構造を有するPVDF層よりなり、
    前記ゲート電極とチャネル形成層との間に強誘電体層が形成されることを特徴とする強誘電体メモリ装置。
  8. 前記チャネル形成層は、有機物半導体層であることを特徴とする請求項7に記載の強誘電体メモリ装置。
  9. 前記チャネル形成層は、絶縁層であることを特徴とする請求項7に記載の強誘電体メモリ装置。
  10. 前記基板は、ポリイミド(PI)、ポリカーボネート(PC)、ポリエーテルサルホン(PES)、ポリエーテルエーテルケトン(PEEK)、ポリブチレンテレフタレート(PBT)、ポリエチレンテレフタレート(PET)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、エチレン共重合体、ポリプロピレン(PP)、プロピレン共重合体、ポリ(4−メチル−1−ペンテン)(TPX)、ポリアリレート(PAR)、ポリアセタル(POM)、ポリフェニレンオキシド(PPO)、ポリスルホン(PSF)、ポリフェニレンスルフィド(PPS)、ポリ塩化ビニリデン(PVDC)、ポリ酢酸ビニル(PVAC)、ポリビニルアルコール(PVA)、ポリビニルアセタル(PVAL)、ポリスチレン(PS)、AS樹脂、ABS樹脂、ポリメチルメタクリレート(PMMA)、フッ化炭素樹脂(fluorocarbon resin)、フェノール・ホルムアルデヒド(phenol−formaldehyde)樹脂(PF)、メラミン・ホルムアルデヒド(melamine−formaldehyde)樹脂(MF)、ウレア・ホルムアルデヒド(urea−formaldehyde)樹脂(UF)、不飽和ポリエステル(UP)樹脂、エポキシ樹脂(EP)、ジアリルフタレート樹脂(DAP)、ポリウレタン(PUR)、ポリアミド(PA)、シリコン樹脂(SI)、及びこれらの混合物及び化合物からなる群より選択されるいずれか一つで構成されるを特徴とする請求項7に記載の強誘電体メモリ装置。
  11. 前記基板は、紙を含む材質で構成されることを特徴とする請求項7に記載の強誘電体メモリ装置。
  12. 前記絶縁層は、有機物であることを特徴とする請求項9に記載の強誘電体メモリ装置。
  13. 基板と、ゲート電極と、ドレイン電極と、ソース電極と、チャネル形成層と、強誘電体層とを備える強誘電体メモリ装置の製造方法において、
    ゲート電極を形成する段階と、
    チャネル形成層を形成する段階と、
    強誘電体層を形成する段階と、
    ドレイン電極及びソース電極を形成する段階と、
    前記強誘電体層をβ相に設定する強誘電体層の相転移段階とを有して構成されることを特徴とする強誘電体メモリ装置の製造方法。
  14. 前記チャネル形成層は、前記ゲート電極と強誘電体層との間に形成されることを特徴とする請求項13に記載の強誘電体メモリ装置の製造方法。
  15. 前記強誘電体層は、前記ゲート電極とチャネル形成層との間に形成されることを特徴とする請求項13に記載の強誘電体メモリ装置の製造方法。
  16. 前記強誘電体層の相転移段階は、前記強誘電体層の温度をβ相の結晶構造が確立する温度以上に上昇させる第1段階と、
    前記強誘電体層の温度をβ相の結晶構造が確立する温度まで単調に降下させる第2段階と、
    前記強誘電体層の温度を急速に降下させる第3段階とを含んで構成されることを特徴とする請求項13に記載の強誘電体メモリ装置の製造方法。
  17. 前記強誘電体層の相転移段階は、前記強誘電体層の温度をβ相の結晶構造が確立する温度に上昇させる第1段階と、
    前記強誘電体層の温度を急速に降下させる第2段階とを含んで構成されることを特徴とする請求項13に記載の強誘電体メモリ装置の製造方法。
  18. 前記強誘電体層は、ポリビニリデンフルオライド(polyvinylidene fluoride:PVDF)層であることを特徴とする請求項13に記載の強誘電体メモリ装置の製造方法。
  19. 前記強誘電体層の相転移段階は、ゲート電極とソース電極及びドレイン電極を形成した後に実施されることを特徴とする請求項13に記載の強誘電体メモリ装置の製造方法。
JP2008511056A 2005-05-11 2006-05-11 強誘電体メモリ装置の製造方法 Expired - Fee Related JP5241489B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR10-2005-0039167 2005-05-11
KR20050039167 2005-05-11
KR20060003399 2006-01-12
KR10-2006-0003399 2006-01-12
KR10-2006-0041814 2006-05-10
KR1020060041814A KR100966301B1 (ko) 2005-05-11 2006-05-10 강유전체 메모리장치의 제조방법
PCT/KR2006/001758 WO2006121294A1 (en) 2005-05-11 2006-05-11 Ferrodielectric memory device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2008541444A true JP2008541444A (ja) 2008-11-20
JP5241489B2 JP5241489B2 (ja) 2013-07-17

Family

ID=37653616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008511056A Expired - Fee Related JP5241489B2 (ja) 2005-05-11 2006-05-11 強誘電体メモリ装置の製造方法

Country Status (2)

Country Link
JP (1) JP5241489B2 (ja)
KR (1) KR100966301B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010514154A (ja) * 2006-12-13 2010-04-30 ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション Mfms型電界効果トランジスタ及び強誘電体メモリ装置
KR101723684B1 (ko) * 2010-04-02 2017-04-18 서울시립대학교 산학협력단 종이를 기판으로 이용하는 트랜지스터 및 그 제조방법
JP2020517801A (ja) * 2017-04-28 2020-06-18 カウンスィル オブ サイエンティフィック アンド インダストリアル リサーチCouncil Of Scientific & Industrial Research 有機可撓性強誘電性ポリマーナノコンポジット
JP7517101B2 (ja) 2020-11-17 2024-07-17 株式会社プロテリアル 高分子圧電材料の品質管理方法、樹脂組成物の製造方法、ケーブル又はチューブの製造方法、圧電素子の製造方法、焦電型センサの製造方法、及び不揮発性薄膜メモリの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250882B1 (ko) * 2006-11-22 2013-04-04 서울시립대학교 산학협력단 강유전체 메모리장치 및 그 제조방법
KR101286718B1 (ko) * 2006-11-22 2013-07-16 서울시립대학교 산학협력단 메모리 장치
KR100851538B1 (ko) * 2006-12-29 2008-08-12 주식회사 이페로 전계효과 트랜지스터와 강유전체 메모리 장치 및 그제조방법
KR100877429B1 (ko) * 2006-12-29 2009-01-08 서울시립대학교 산학협력단 강유전체 메모리 장치
KR100877428B1 (ko) * 2006-12-29 2009-01-08 서울시립대학교 산학협력단 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114732A (ja) * 1991-10-22 1993-05-07 Casio Comput Co Ltd 薄膜トランジスタ
JP2003343578A (ja) * 2002-05-30 2003-12-03 Nsk Ltd 転動装置
WO2004003972A2 (en) * 2002-07-01 2004-01-08 Hewlett-Packard Development Company, L.P. Transistor and sensors made from molecular materials with electric dipoles
JP2004040094A (ja) * 2002-06-28 2004-02-05 Xerox Corp 有機強誘電メモリーセル
JP2004282050A (ja) * 2003-02-24 2004-10-07 Semiconductor Energy Lab Co Ltd 薄膜集積回路装置、icラベル、薄膜集積回路が搭載された容器、それらの作製方法、及び当該容器を有する商品の管理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114732A (ja) * 1991-10-22 1993-05-07 Casio Comput Co Ltd 薄膜トランジスタ
JP2003343578A (ja) * 2002-05-30 2003-12-03 Nsk Ltd 転動装置
JP2004040094A (ja) * 2002-06-28 2004-02-05 Xerox Corp 有機強誘電メモリーセル
WO2004003972A2 (en) * 2002-07-01 2004-01-08 Hewlett-Packard Development Company, L.P. Transistor and sensors made from molecular materials with electric dipoles
JP2004282050A (ja) * 2003-02-24 2004-10-07 Semiconductor Energy Lab Co Ltd 薄膜集積回路装置、icラベル、薄膜集積回路が搭載された容器、それらの作製方法、及び当該容器を有する商品の管理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010514154A (ja) * 2006-12-13 2010-04-30 ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション Mfms型電界効果トランジスタ及び強誘電体メモリ装置
KR101723684B1 (ko) * 2010-04-02 2017-04-18 서울시립대학교 산학협력단 종이를 기판으로 이용하는 트랜지스터 및 그 제조방법
JP2020517801A (ja) * 2017-04-28 2020-06-18 カウンスィル オブ サイエンティフィック アンド インダストリアル リサーチCouncil Of Scientific & Industrial Research 有機可撓性強誘電性ポリマーナノコンポジット
JP7517101B2 (ja) 2020-11-17 2024-07-17 株式会社プロテリアル 高分子圧電材料の品質管理方法、樹脂組成物の製造方法、ケーブル又はチューブの製造方法、圧電素子の製造方法、焦電型センサの製造方法、及び不揮発性薄膜メモリの製造方法

Also Published As

Publication number Publication date
KR100966301B1 (ko) 2010-06-28
KR20060116726A (ko) 2006-11-15
JP5241489B2 (ja) 2013-07-17

Similar Documents

Publication Publication Date Title
JP5241489B2 (ja) 強誘電体メモリ装置の製造方法
US6812509B2 (en) Organic ferroelectric memory cells
US20080128682A1 (en) Ferrodielectric Memory Device And Method For Manufacturing The Same
US8158973B2 (en) Organic memory array with ferroelectric field-effect transistor pixels
KR20060120220A (ko) 비휘발성의 강유전성 메모리 디바이스 및 그 제조 방법
JP5440803B2 (ja) Mfms型電界効果トランジスタ及び強誘電体メモリ装置並びにこれらの製造方法
KR100876135B1 (ko) 메모리 장치 및 그 제조방법
JP2010514155A (ja) 強誘電物質及びこれを用いた強誘電体層の形成方法
US20080027196A1 (en) Organic Material For Ferroelectric Semiconductor Device
JP2007173728A (ja) 有機強誘電体キャパシタの製造方法、有機強誘電体キャパシタ、有機強誘電体メモリ、および電子機器
JP2007134354A (ja) 有機強誘電体キャパシタの製造方法、有機強誘電体キャパシタ、有機強誘電体メモリ、および電子機器
KR20080097977A (ko) 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법
KR101250882B1 (ko) 강유전체 메모리장치 및 그 제조방법
KR100966302B1 (ko) 메모리 장치
KR101286718B1 (ko) 메모리 장치
KR20100046114A (ko) 강유전체 메모리장치
WO2008082046A1 (en) Ferroelectric memory device, fet, and methods of manufacturing the same
KR101245293B1 (ko) 강유전체 메모리의 제조를 위한 강유전 물질
JP5440852B2 (ja) Mfms型電界効果トランジスタ及び強誘電体メモリ装置
Lee et al. Polymer and organic nonvolatile memory devices
KR101626717B1 (ko) 아조벤젠 결합 pvdf필름을 이용하는 메모리 장치 및 그 제조방법
KR100877429B1 (ko) 강유전체 메모리 장치
KR100877428B1 (ko) 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법
KR20080095232A (ko) 강유전체 메모리 장치와 그 제조방법
KR101418593B1 (ko) 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120528

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120607

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees