KR101723684B1 - 종이를 기판으로 이용하는 트랜지스터 및 그 제조방법 - Google Patents

종이를 기판으로 이용하는 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101723684B1
KR101723684B1 KR1020100030292A KR20100030292A KR101723684B1 KR 101723684 B1 KR101723684 B1 KR 101723684B1 KR 1020100030292 A KR1020100030292 A KR 1020100030292A KR 20100030292 A KR20100030292 A KR 20100030292A KR 101723684 B1 KR101723684 B1 KR 101723684B1
Authority
KR
South Korea
Prior art keywords
delete delete
paper substrate
channel forming
forming
layer
Prior art date
Application number
KR1020100030292A
Other languages
English (en)
Other versions
KR20110110968A (ko
Inventor
박병은
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020100030292A priority Critical patent/KR101723684B1/ko
Publication of KR20110110968A publication Critical patent/KR20110110968A/ko
Application granted granted Critical
Publication of KR101723684B1 publication Critical patent/KR101723684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판으로서 종이를 사용하여 제조된 트랜지스터와, 그 제조방법에 관한 것이다. 본 발명에 있어서는 펄프를 원료로 하는 종이, 또는 실리콘 등의 내열성 재료가 코팅된 종이를 기판으로 하여 트랜지스터가 제조된다. 본 발명은 종이 기판상에 진공증착법 등을 이용하여 게이트 전극 등의 금속 배선층이 형성되고, 여기에 절연층과 채널형성층이 적층되어 구성된다.

Description

종이를 기판으로 이용하는 트랜지스터 및 그 제조방법{Paper-substrate transistor and method of manufacturing the same}
본 발명은 트랜지스터에 관한 것으로, 특히 기판으로서 종이를 사용하여 제조된 트랜지스터와, 이 트랜지스터의 제조방법에 관한 것이다.
트랜지스터나 메모리 등의 반도체 소자의 경우에는 예컨대 실리콘 등의 기판상에 다수의 배선층이나 무기물 층을 형성하는 방법을 통해 제조된다. 그런데, 이와 같은 실리콘 기판을 만들기 위해서는 일정한 방향성을 갖도록 실리콘을 성장시켜 잉곳을 만든 후, 이를 절단 및 경면가공하는 복잡한 과정이 요구되므로 제조시간 및 비용이 많이 소요되는 문제가 있게 된다.
한편, 대한민국 특허출원 10-2007-0030811 및 10-2009-0014155에는 종이, 코팅된 종이 또는 플라스틱 상에 일렉트로포토그래피 기술을 이용하여 다양한 배선층을 형성하는 방법을 통해 전자 소자를 제조하는 방법에 대하여 개시된 바 있다.
그러나, 상기한 방법은 드럼을 대전시킨 후, 여기에 토너를 부착시켜 인쇄를 실행하기 때문에 나노급 배선을 형성하기가 곤란하고, 또한 다른 배선층을 형성할 때 이전에 드럼에 부착된 토너가 완전하게 제거되지 않고 오염물질로서 작용함으로 인하여 반도체 장치와 같은 정밀한 소자를 제조하는데 부적절하다는 문제가 있다.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 종이 기판상에 트랜지스터를 제조할 수 있는 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 상기한 제조방법에 의해 제조된 트랜지스터를 제공함에 또 다른 목적이 있다.
상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 종이를 기판으로 하는 트랜지스터의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 게이트 전극을 형성하는 단계, 상기 게이트 전극상에 절연층을 형성하는 단계, 상기 절연층상에 채널형성층을 형성하는 단계 및, 상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 제2 관점에 따른 종이를 기판으로 하는 트랜지스터의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 소스 및 드레인 전극을 형성하는 단계, 상기 종이 기판과 소스 및 드레인 전극 상에 전체적으로 채널형성층을 형성하는 단계, 상기 채널형성층상에 절연층을 형성하는 단계 및, 상기 절연층상에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 제3 관점에 따른 종이를 기판으로 하는 트랜지스터의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 전체적으로 채널형성층을 형성하는 단계, 상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극의 사이 구간에 절연층을 절연층을 형성하는 단계 및, 상기 절연층상에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 제4 관점에 따른 종이를 기판으로 하는 트랜지스터의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 피복하면서 절연층을 형성하는 단계, 상기 게이트 전극의 양측면에 소스 및 드레인 전극을 형성하는 단계 및, 상기 절연층상에 채널형성층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 제거하는 단계를 추가로 포함하는 것을 특징으로 한다.
또한, 본 발명의 제5 관점에 따른 종이를 기판으로 하는 트랜지스터는 종이 기판과, 상기 종이 기판상에 형성되는 게이트 전극, 상기 게이트 전극상에 형성되는 절연층, 상기 절연층상에 형성되는 채널형성층 및, 상기 채널형성층상의 상기 게이트 전극에 대응하는 부분의 양측에 형성되는 소스 및 드레인 전극을 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 제6 관점에 따른 종이를 기판으로 하는 트랜지스터는 종이 기판과, 상기 종이 기판상에 형성되는 소스 및 드레인 전극, 상기 소스 및 드레인 전극과 종이 기판상에 전체적으로 형성되는 채널형성층 및, 상기 채널형성층상의 상기 소스 및 드레인 전극의 사이 구간에 대응하는 부분에 형성되는 절연층 및, 상기 절연층상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 제7 관점에 따른 종이를 기판으로 하는 트랜지스터는 종이 기판과, 상기 종이 기판상에 형성되는 채널형성층, 상기 채널형성층상에 형성되는 소스 및 드레인 전극, 상기 소스 및 드레인 전극 사이에 형성되는 절연층 및, 상기 절연층상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 제8 관점에 따른 종이를 기판으로 하는 트랜지스터는 종이 기판과, 상기 종이 기판상에 형성되는 게이트 전극, 상기 게이트 전극상에 형성되는 절연층, 상기 게이트 전극의 양측면에 각각 형성되는 소스 및 드레인 전극 및, 상기 절연층과 소스 및 드레인 전극 상에 형성되는 채널형성층을 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 한다.
또한, 상기 채널형성층이 절연층으로 구성되는 것을 특징으로 한다.
상기한 구성으로 된 본 발명에 의하면, 트랜지스터를 기존의 실리콘 기판이 아닌 종이 기판상에 형성할 수 있게 된다. 따라서. 트랜지스터의 제조가격이 매우 낮아짐은 물론, 이후 트랜지스터 상에 형성된 금속 등을 용이하게 회수할 수 있게 된다.
도 1은 본 발명의 일실시예에 따른 트랜지스터의 구조를 나타낸 단면도.
도 2는 본 발명의 다른 실시예에 따른 트랜지스터의 구조예를 나타낸 단면도.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다. 단, 이하에서 설명하는 실시예들은 본 발명의 하나의 바람직한 구현예들을 나타낸 것으로서, 이러한 실시예의 예시는 본 발명의 권리범위를 제한하기 위한 것이 아니다. 본 발명은 그 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
본 발명에서 종이라 함은 펄프를 주원료로 하여 제조된 일체의 종이와 더불어, 이러한 종이에 실리콘 등의 내열성 물질이 코팅된 것을 포함한다.
도 1은 본 발명에 따른 트랜지스터의 구조예를 나타낸 것이다.
도 1에서 참조번호 1은 종이 기판이다. 이 종이 기판(1)상에는 금(Au), 백금(Pt), 은(Ag) 등의 도전성 금속으로 이루어지는 금속배선(2)이 형성된다.
상기 금속배선(2)은 트랜지스터의 게이트 전극으로서 제공된 것으로서, 이는 종이 기판(1)상에 진공증착방법을 통해 형성된다. 또한, 이때의 진공증착공정에 있어서 만일 종이의 조직내에 수분이나 산소를 포함하는 공기가 흡착되어 있는 경우 증착공정에서 가해지는 열에 의해 종이가 연소될 수 있다. 따라서, 종이 기판(1)에 금속배선(2)을 형성하기 전에 종이 기판(1)을 진공상태 또는 예컨대 아르곤(Ar), 네온(Ne) 등의 비활성 가스분위기내에서 열처리함으로써 종이에 흡착되어 있는 수분이나 공기를 제거하는 방법도 바람직하다.
이어, 상기 금속배선(2)이 형성되어 있는 구조체상에 절연층(3)을 도포하고, 절연층(3)상에 채널형성층(4)을 형성한다. 이때, 채널형성층(4)으로서는 펜타센(Pentacene) 등의 유기물 반도체를 진공증착 또는 스핀코팅하여 형성하게 된다.
또한, 상기 유기물 반도체로서는 펜타센 이외에 예컨대 Cu-프탈로시아닌(Cu-phthalocyanine), 폴리아세틸렌(Polyacetylene), 메로시아닌(Merocyanine), 폴리티오펜(Polythiophene), 프탈로시아닌(Phthalocyanine), 폴리(3-헥실티오펜)[Poly(3-hexylthiophene)], 폴리(3-알킬티오펜) [Poly(3-alkylthiophene)], α-섹시티오펜(α-sexithiophene), α-ω-디헥실-섹시티오펜(α-ω-dihexyl-sexithiophene), 폴리티닐렌비닐렌(Polythienylenevinylene), Bis(dithienothiophene), α-ω-디헥실-쿼터티오펜(α-ω-dihexyl-quaterthiophene), 디헥실-안트라디티오펜(Dihexyl-anthradithiophene), α-ω-디헥실-퀸퀘티오펜(α-ω-dihexyl-quinquethiophene), F8T2, Pc2Lu, Pc2Tm, C60/C70, TCNQ, C60, PTCDI-Ph, TCNNQ, NTCDI, NTCDA, PTCDA, F16CuPc, NTCDI-C8F, DHF-6T, PTCDI-C8 등을 이용할 수 있다.
또한, 상기 채널형성층(4)으로서는 절연층을 이용하는 것도 가능하다. 이때 절연층으로서는 ZrO2, SiO4, Y2O3, CeO2 등의 무기물이나, BCB, 폴리이미드(Polyimide), 아크릴(Acryl), 파릴린 C(Parylene C), PMMA, CYPE 등의 유기물이 이용될 수 있다.
그리고, 상기 채널형성층(4)상에는 소스전극(5) 및 드레인전극(6)을 형성하여 트랜지스터를 완성하게 된다.
이때, 상기 소스전극(5) 및 드레인전극(6)으로는 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등의 재질이 이용된다.
상술한 실시예에 있어서는 종이 기판(1)상에 금속 배선을 이용하여 게이트 전극(2)을 형성하고, 이 위에 절연층(3)과 채널형성층(4)을 순차 형성하는 인버티드 스태거드 구조(Inverted staggered)의 트랜지스터를 예로 들어 설명하였으나, 본 발명은 상기 구조 이외에 스태거드(Staggered) 구조, 코플래너(Coplanar) 구조 및 인버티드 코플래너(Inverted coplanar) 구조의 트랜지스터에 대해서도 동일한 방식으로 적용할 수 있다.
도 2는 본 발명이 적용될 수 있는 트랜지스터의 다른 구조예를 나타낸 단면도로서, 도 2a는 스태거드 구조, 도 2b는 코플래너 구조, 도 2c는 인버티드 코플래너 구조를 나타낸 것이다. 또한, 도 2에서 도 1과 대응하는 부분에는 동일한 참조번호가 부가되어 있다.
도 2a에 나타낸 스태거드 구조에 있어서는, 종이 기판(1)상에 진공증착을 이용하여 소스 전극(5) 및 드레인 전극(6)을 형성하고, 이들 전극(5, 6)이 형성된 구조체 상에 예컨대 진공증착 또는 스핀코팅을 이용하여 전체적으로 채널형성층(4)을 형성하게 된다.
물론, 이 경우에 있어서도 상기 채널형성층(4)으로서는 유기물 반도체층이나 절연층을 이용할 수 있다.
그리고, 상기 채널형성층(4)상에 절연층(3) 및 게이트 전극(2)을 순차 형성하여 트랜지스터를 구성하게 된다.
도 2b에 나타낸 코플래너 구조에 있어서는, 종이 기판(1)상에 유기물 반도체 또는 절연층의 채널형성층(4)을 형성하고, 이 위에 소스 및 드레인 전극(5, 6)을 형성한다.
그리고, 상기 채널형성층(4)상의 소스 및 드레인 전극(5, 6) 사이에 절연층(3)을 형성한 후, 절연층(3)상에 게이트 전극(2)을 형성하여 트랜지스터를 구성하게 된다.
도 2c에 나타낸 인버티드 코플래너 구조에 있어서는 종이 기판(1)상에 진공증착법으로 금속 배선 등의 게이트 전극(2)을 형성하고, 이 게이트 전극(2)상에 절연층(3)을 형성하게 된다. 그리고, 이 절연층(3)상에 유기물 반도체 또는 절연층의 채널형성층(4)을 형성함과 더불어, 그 양측에 소스 및 드레인 전극(5, 6)을 형성하여 트랜지스터를 구성하게 된다.
이상으로 본 발명에 따른 실시예를 설명하였다. 그러나, 본 발명은 상술한 실시예에 한정되지 않고 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
예를 들어, 상술한 실시예에 있어서는 게이트 전극의 형성을 금속 배선을 이용하여 형성하는 것에 대하여 설명하였으나, 도전성 유기물 등을 잉크젯이나 스크린인쇄 등의 인쇄방법을 통해 형성하는 것도 가능하다.
1: 종이 기판, 2: 게이트 전극,
3: 절연층, 4: 채널형성층,
5: 소스 전극, 6: 드레인 전극.

Claims (41)

  1. 종이 기판을 준비하는 단계와,
    상기 종이 기판상에 게이트 전극을 형성하는 단계,
    상기 게이트 전극상에 절연층을 형성하는 단계,
    상기 절연층 상에 채널형성층을 형성하는 단계,
    상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계 및
    상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 진공상태 또는, 비활성 가스분위기내에서 열처리하여 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 게이트 전극을 형성하는 단계는 도전성 금속을 진공증착하는 방법을 통해 실행되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  4. 제1항에 있어서,
    상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  5. 제1항에 있어서,
    상기 채널형성층이 절연성 물질로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  6. 종이 기판을 준비하는 단계와,
    상기 종이 기판상에 소스 및 드레인 전극을 형성하는 단계,
    상기 종이 기판과 소스 및 드레인 전극 상에 채널형성층을 형성하는 단계,
    상기 채널형성층상에 절연층을 형성하는 단계,
    상기 절연층상에 게이트 전극을 형성하는 단계, 및
    상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 진공상태 또는 비활성 가스분위기내에서 열처리하여 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  7. 삭제
  8. 제6항에 있어서,
    상기 소스 및 드레인 전극을 형성하는 단계는 도전성 금속을 진공증착하는 방법을 통해 실행되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  9. 제6항에 있어서,
    상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  10. 제6항에 있어서,
    상기 채널형성층이 절연성 물질로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  11. 종이 기판을 준비하는 단계와,
    상기 종이 기판상에 채널형성층을 형성하는 단계,
    상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계,
    상기 채널형성층상의 소스 및 드레인 전극의 사이 구간에 절연층을 형성하는 단계 ,
    상기 절연층상에 게이트 전극을 형성하는 단계, 및
    상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 진공상태 또는 비활성 가스분위기내에서 열처리하여 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.

  12. 삭제
  13. 제11항에 있어서,
    상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  14. 제11항에 있어서,
    상기 채널형성층이 절연성 물질로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  15. 종이 기판을 준비하는 단계와,
    상기 종이 기판상에 게이트 전극을 형성하는 단계,
    상기 게이트 전극을 덮도록 절연층을 형성하는 단계,
    상기 게이트 전극의 양측에 상기 절연층을 개재하여 소스 및 드레인 전극을 형성
    하는 단계,
    상기 절연층 및 상기 소스/드레인 전극의 일부 상에, 상기 게이트 전극과 중첩하
    도록 채널형성층을 형성하는 단계 및
    상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 진공상태 또는 비활성 가스분위기내에서 열처리하여 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  16. 삭제
  17. 제15항에 있어서,
    상기 게이트 전극과 소스 및 드레인 전극을 형성하는 단계는 도전성 금속을 진공증착하는 방법을 통해 실행되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  18. 제15항에 있어서,
    상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  19. 제15항에 있어서,
    상기 채널형성층이 절연성 물질로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
KR1020100030292A 2010-04-02 2010-04-02 종이를 기판으로 이용하는 트랜지스터 및 그 제조방법 KR101723684B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100030292A KR101723684B1 (ko) 2010-04-02 2010-04-02 종이를 기판으로 이용하는 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100030292A KR101723684B1 (ko) 2010-04-02 2010-04-02 종이를 기판으로 이용하는 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110110968A KR20110110968A (ko) 2011-10-10
KR101723684B1 true KR101723684B1 (ko) 2017-04-18

Family

ID=45027266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100030292A KR101723684B1 (ko) 2010-04-02 2010-04-02 종이를 기판으로 이용하는 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101723684B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014081248A1 (en) * 2012-11-22 2014-05-30 University Of Seoul Industry Cooperation Foundation Semiconductor device using paper as a substrate and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000160322A (ja) * 1998-11-27 2000-06-13 Matsushita Electric Ind Co Ltd スパッタリング方法及び装置
JP2007108241A (ja) * 2005-10-11 2007-04-26 Oji Paper Co Ltd 電極用基板
KR100793859B1 (ko) * 2007-01-16 2008-01-10 한국기계연구원 종이 ｅｌ발광소자 및 그 제조방법
JP2008541444A (ja) * 2005-05-11 2008-11-20 ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション 強誘電体メモリ装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000160322A (ja) * 1998-11-27 2000-06-13 Matsushita Electric Ind Co Ltd スパッタリング方法及び装置
JP2008541444A (ja) * 2005-05-11 2008-11-20 ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション 強誘電体メモリ装置及びその製造方法
JP2007108241A (ja) * 2005-10-11 2007-04-26 Oji Paper Co Ltd 電極用基板
KR100793859B1 (ko) * 2007-01-16 2008-01-10 한국기계연구원 종이 ｅｌ발광소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20110110968A (ko) 2011-10-10

Similar Documents

Publication Publication Date Title
Liu et al. Enabling gate dielectric design for all solution-processed, high-performance, flexible organic thin-film transistors
JP5323299B2 (ja) 有機半導体を用いた薄膜トランジスタ表示板の製造方法
EP1657751B1 (en) Organic thin film transistor and method of manufacturing the same
JP4454536B2 (ja) 有機薄膜トランジスタ及びその製造方法
US7719496B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
US7384814B2 (en) Field effect transistor including an organic semiconductor and a dielectric layer having a substantially same pattern
US10312375B2 (en) Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor
US7863085B2 (en) Organic thin film transistor, method of manufacturing the same, and biosensor using the transistor
US20110053313A1 (en) Manufacturing method of organic semiconductor device
KR20090010699A (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
JP2004134694A (ja) 有機薄膜トランジスタとその製造方法
KR101687834B1 (ko) 종이를 기판으로 이용하는 트랜지스터 및 메모리 장치와 그 제조방법
KR101723684B1 (ko) 종이를 기판으로 이용하는 트랜지스터 및 그 제조방법
JP2010079225A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
KR101697370B1 (ko) 종이를 기판으로 하는 유기발광 다이오드 및 그 제조방법
US20150295193A1 (en) Semiconductor device using paper as a substrate and method of manufacturing the same
KR101004735B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 이용한바이오센서
Barreto et al. Improved Performance of Organic Light-Emitting Transistors Enabled by Polyurethane Gate Dielectric
US20080032440A1 (en) Organic semiconductor device and method of fabricating the same
KR100749502B1 (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
KR100659119B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR20140066116A (ko) 종이를 기판으로 이용하는 트랜지스터 및 그 제조방법
KR100998978B1 (ko) 듀얼 게이트 절연막을 갖는 유기 박막 트랜지스터 및 그의 제조 방법
EP3051579B1 (en) Thin film transistor array and image display device
WO2014081248A1 (en) Semiconductor device using paper as a substrate and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 4