JP2010079225A - 電界効果型トランジスタ及びその製造方法並びに画像表示装置 - Google Patents
電界効果型トランジスタ及びその製造方法並びに画像表示装置 Download PDFInfo
- Publication number
- JP2010079225A JP2010079225A JP2008250800A JP2008250800A JP2010079225A JP 2010079225 A JP2010079225 A JP 2010079225A JP 2008250800 A JP2008250800 A JP 2008250800A JP 2008250800 A JP2008250800 A JP 2008250800A JP 2010079225 A JP2010079225 A JP 2010079225A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor
- pixel electrode
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】ゲート電極と、前記ゲート電極を覆うゲート絶縁層と、ソース電極と、下部画素電極と、前記下部画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体と、前記半導体を囲み、前記下部電極を覆うように形成されたバンク層と、少なくとも前記下部画素電極上に開口部を有する層間絶縁層と、前記バンク層を介して前記下部画素電極に静電接続された上部画素電極とを備えることを特徴とする電界効果型トランジスタとする。
【選択図】図1
Description
また請求項2に係る発明は、前記半導体が有機半導体であることを特徴とする請求項1記載の電界効果型トランジスタである。
また請求項3に係る発明は、前記バンク層が撥インク性を有することを特徴とする請求項1または2に記載の電界効果型トランジスタである。
また請求項4に係る発明は、前記バンク層がフッ素を含むことを特徴とする請求項3記載の電界効果型トランジスタである。
また請求項5に係る発明は、前記バンク層の厚さが50nm以上1μm以下であることを特徴とする請求項1から4のいずれか1項に記載の電界効果型トランジスタである。
また請求項6に係る発明は、前記半導体と前記層間絶縁層の間に封止層を有することを特徴とする請求項1から5のいずれか1項に記載の電界効果型トランジスタである。
また請求項7に係る発明は、少なくとも、基板上にゲート電極を形成する工程と、ゲート絶縁層を形成する工程と、ソース電極、ドレイン電極及び下部画素電極を形成する工程と、ソース電極及びドレイン電極及びそれらに挟まれる部分を開口部として残してバンク層を形成する工程と、前記開口部に半導体溶液を塗布し乾燥すること、または半導体を真空蒸着することにより半導体を形成する工程と、下部画素電極上に開口部を有する層間絶縁膜を形成する工程と、該開口部のバンク層上に上部画素電極を形成する工程を含むことを特徴とする電界効果型トランジスタの製造方法である。
また請求項8に係る発明は、前記半導体を形成する工程は、前記開口部に半導体溶液を塗布する工程と、前記半導体溶液を乾燥する工程と有することを特徴とする請求項7に記載の電界効果型トランジスタの製造方法である。
また請求項9に係る発明は、前記半導体上に封止層を形成する工程を含むことを特徴とする請求項7又は8に記載の電界効果型トランジスタの製造方法である。
また請求項10に係る発明は、請求項1から6のいずれか1項に記載の電界効果型トランジスタを用いた画像表示装置である。
また請求項11に係る発明は、請求項10に記載の画像表示装置の表示部に液晶表示素子又は電子ペーパーを用いたことを特徴とする画像表示装置である。
図1、5、及び7に本発明における電界効果型トランジスタの基本的な構造例の一部、または全部を示した。また図2、図4、図6には従来例を示した。図1から図3における破線は電界効果型トランジスタを画像表示装置に用いた時の一画素の輪郭を表す。図1から図3はいずれもソース電極、ドレイン電極、下部画素電極、及びバンク層の位置関係を画素上部から捉えた様子を模式的に示した例である。図1及び図2における太実線はそれぞれ図4及び図5の断面構造を示す位置を示した線である。
また、本発明は少なくとも、基板上にゲート電極を形成する工程と、ゲート絶縁層を形成する工程と、ソース電極、ドレイン電極及び下部画素電極を形成する工程と、ソース電極及びドレイン電極及びそれらに挟まれる部分を残してバンク層を形成する工程と、前記バンク層非形成部に半導体溶液を塗布し乾燥すること、または半導体を真空蒸着することにより半導体を形成する工程と、下部画素電極上に開口部を有する層間絶縁膜を形成する工程と、該開口部のバンク層上に上部画素電極を形成する工程を含むことを特徴とする電界効果型トランジスタの製造方法である。
[参考文献1]J. Am. Chem.Soc. 102,92 (1980)
[参考文献2]J. Phys. Chem.B 107,5877 (2003)
[参考文献3]Langmuir 19, 1159(2003)
[参考文献4]J. Phys. Chem.B 110,21101 (2006)
={jωCbRp/(jωCbRp+jωCpRp+1)}Vd (式1)
式1より、Cb≫Cpかつ|ωCb|≫1/Rpの時、Vp≒Vdとなる。通常、CbはCpより二桁以上大きく、|ωCb|も1/Rpより二桁以上大きくなるが、画素の回路を設計する際には、上に記載した条件を満たすように設計し、材料を選択する必要がある。
図7と同様の構造を有する電界効果型トランジスタを80×60のアレイ状に作製した。絶縁基板10として0.7mm厚のガラスを用い、ゲート電極21、キャパシタ電極22としてアルミニウムを真空蒸着法により50nm形成したのちフォトリソグラフィー及びエッチングによってパターニングした。続いて絶縁層30としてSiONをスパッタリング法によって300nm積層し、金を真空蒸着法により膜厚40nmで形成し、ゲート電極及びキャパシタ電極と同様の方法でパターニングすることにより、ソース電極41、ドレイン電極42、及び下部画素電極43となる電極パターンを形成した。この時、金と絶縁層の密着性を上げる為に金を蒸着する前にクロムを3nm程度積層している。
図6と同様の構造を有する電界効果型トランジスタを80×60のアレイ状に作製した。絶縁基板10として0.7mm厚のガラス上に、実施例1と同様にゲート電極21、キャパシタ電極22、絶縁層30、ソース電極41、ドレイン電極42、及び下部画素電極43となる電極パターンを形成した。
図7と同様の構造を有する電界効果型トランジスタを80×60のアレイ状に作製した。絶縁基板10として200μm厚のポリエチレンナフタレート(PEN)を用い、ゲート電極21、キャパシタ電極22としてアルミニウムを真空蒸着法により50nm形成したのちフォトリソグラフィー及びエッチングによってパターニングした。続いて絶縁層30としてポリビニルフェノール(PVP)を、シクロヘキサノン溶液をスピンコートすることにより300nm積層し、さらに金を真空蒸着法により膜厚40nmで形成し、ゲート電極及びキャパシタ電極と同様の方法でパターニングすることにより、ソース電極41、ドレイン電極42、及び下部画素電極43となる電極パターンを形成した。この時、金と絶縁層の密着性を上げる為に金を蒸着する前にクロムを3nm程度積層している。
図6と同様の構造を有する電界効果型トランジスタを80×60のアレイ状に作製した。絶縁基板10として200μm厚のガラス上に、実施例2と同様にゲート電極21、キャパシタ電極22、絶縁層30、ソース電極41、ドレイン電極42、及び下部画素電極43となる電極パターンを形成した。さらにバンク層50を比較例1と同様に形成した。
さらに実施例2と同様に半導体60を真空蒸着により形成し、封止層70、層間絶縁層80及び上部画素電極90を実施例2と同様に形成することにより、上部画素電極を有する電界効果型トランジスタを得た。
21 ゲート電極
22 キャパシタ電極
30 ゲート絶縁層
41 ソース電極
42 ドレイン電極
43 下部画素電極
50 バンク層
60 半導体
70 封止層
80 層間絶縁層
90 上部画素電極
Claims (11)
- ゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、ソース電極と、下部画素電極と、前記下部画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体と、前記半導体を囲み、前記下部電極を覆うように形成されたバンク層と、少なくとも前記下部画素電極上に開口部を有する層間絶縁層と、前記バンク層を介して前記下部画素電極に静電接続された上部画素電極とを備えることを特徴とする電界効果型トランジスタ。
- 前記半導体が有機半導体であることを特徴とする請求項1記載の電界効果型トランジスタ。
- 前記バンク層が撥インク性を有することを特徴とする請求項1または2に記載の電界効果型トランジスタ。
- 前記バンク層がフッ素を含むことを特徴とする請求項3記載の電界効果型トランジスタ。
- 前記バンク層の厚さが50nm以上1μm以下であることを特徴とする請求項1から4のいずれか1項に記載の電界効果型トランジスタ。
- 前記半導体と前記層間絶縁層の間に封止層を有することを特徴とする請求項1から5のいずれか1項に記載の電界効果型トランジスタ。
- 少なくとも、基板上にゲート電極を形成する工程と、ゲート絶縁層を形成する工程と、ソース電極、ドレイン電極及び下部画素電極を形成する工程と、ソース電極及びドレイン電極及びそれらに挟まれる部分を開口部として残してバンク層を形成する工程と、前記開口部に半導体溶液を塗布し乾燥すること、または半導体を真空蒸着することにより半導体を形成する工程と、下部画素電極上に開口部を有する層間絶縁膜を形成する工程と、前記開口部のバンク層上に上部画素電極を形成する工程を含むことを特徴とする電界効果型トランジスタの製造方法。
- 前記半導体を形成する工程は、前記開口部に半導体溶液を塗布する工程と、前記半導体溶液を乾燥する工程と有することを特徴とする請求項7に記載の電界効果型トランジスタの製造方法。
- 前記半導体上に封止層を形成する工程を含むことを特徴とする請求項7又は8に記載の電界効果型トランジスタの製造方法。
- 請求項1から6のいずれか1項に記載の電界効果型トランジスタを用いた画像表示装置。
- 請求項10に記載の画像表示装置の表示部に液晶表示素子又は電子ペーパーを用いたことを特徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008250800A JP5141476B2 (ja) | 2008-09-29 | 2008-09-29 | 電界効果型トランジスタ及びその製造方法並びに画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008250800A JP5141476B2 (ja) | 2008-09-29 | 2008-09-29 | 電界効果型トランジスタ及びその製造方法並びに画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010079225A true JP2010079225A (ja) | 2010-04-08 |
JP5141476B2 JP5141476B2 (ja) | 2013-02-13 |
Family
ID=42209690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008250800A Expired - Fee Related JP5141476B2 (ja) | 2008-09-29 | 2008-09-29 | 電界効果型トランジスタ及びその製造方法並びに画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5141476B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013057766A1 (ja) * | 2011-10-20 | 2013-04-25 | パナソニック株式会社 | 薄膜トランジスタ装置及びその製造方法 |
WO2013073084A1 (ja) * | 2011-11-16 | 2013-05-23 | パナソニック株式会社 | 表示パネルの製造方法および表示パネル |
JP2016076624A (ja) * | 2014-10-07 | 2016-05-12 | 凸版印刷株式会社 | 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置 |
JP2016213221A (ja) * | 2015-04-30 | 2016-12-15 | 国立研究開発法人物質・材料研究機構 | 金属箔を用いた電極配線の形成方法及びこれを用いた有機トランジスタの製造方法 |
WO2017043408A1 (ja) * | 2015-09-07 | 2017-03-16 | Dic株式会社 | 電子デバイスの製造方法 |
JP2018133577A (ja) * | 2012-07-12 | 2018-08-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
2008
- 2008-09-29 JP JP2008250800A patent/JP5141476B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013057766A1 (ja) * | 2011-10-20 | 2013-04-25 | パナソニック株式会社 | 薄膜トランジスタ装置及びその製造方法 |
US9018704B2 (en) | 2011-10-20 | 2015-04-28 | Panasonic Corporation | Thin-film transistor and method of manufacturing the same |
WO2013073084A1 (ja) * | 2011-11-16 | 2013-05-23 | パナソニック株式会社 | 表示パネルの製造方法および表示パネル |
US9312283B2 (en) | 2011-11-16 | 2016-04-12 | Joled Inc. | Method for producing display panel, and display panel |
JP2018133577A (ja) * | 2012-07-12 | 2018-08-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2016076624A (ja) * | 2014-10-07 | 2016-05-12 | 凸版印刷株式会社 | 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置 |
JP2016213221A (ja) * | 2015-04-30 | 2016-12-15 | 国立研究開発法人物質・材料研究機構 | 金属箔を用いた電極配線の形成方法及びこれを用いた有機トランジスタの製造方法 |
WO2017043408A1 (ja) * | 2015-09-07 | 2017-03-16 | Dic株式会社 | 電子デバイスの製造方法 |
JPWO2017043408A1 (ja) * | 2015-09-07 | 2017-09-07 | Dic株式会社 | 電子デバイスの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5141476B2 (ja) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8309954B2 (en) | Insulating thin film, formation solution for insulating thin film, field-effect transistor, method for manufacturing the same and image display unit | |
JP2009290187A (ja) | 自己組織化単分子膜の形成方法及び構造体、電界効果型トランジスタ | |
KR100600687B1 (ko) | 트랜지스터 및 그 트랜지스터를 포함하는 디스플레이 장치 | |
JP4194436B2 (ja) | 電界効果型有機トランジスタ | |
JP5565038B2 (ja) | 電界効果型トランジスタ及びその製造方法並びに画像表示装置 | |
CN1825651A (zh) | 包括氟类聚合物薄膜的有机薄膜晶体管及其制备方法 | |
JP5141476B2 (ja) | 電界効果型トランジスタ及びその製造方法並びに画像表示装置 | |
TWI677104B (zh) | 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置 | |
JP2009246342A (ja) | 電界効果型トランジスタ及びその製造方法並びに画像表示装置 | |
US20170222168A1 (en) | Thin-film transistor and method of fabricating the same | |
JP5262974B2 (ja) | 絶縁性薄膜、絶縁性薄膜の形成用溶液、絶縁性薄膜の製造方法、電界効果型トランジスタ及びその製造方法並びに画像表示装置 | |
US20200266353A1 (en) | Organic thin film transistor, and fabricating method thereof | |
JP2010080896A (ja) | 電界効果型トランジスタ及びその製造方法並びに画像表示装置 | |
JP5671911B2 (ja) | 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法 | |
JP4419425B2 (ja) | 有機薄膜トランジスタ素子 | |
JP2004083650A (ja) | 有機半導体材料及びそれを用いる薄膜トランジスタ素子 | |
JP4700976B2 (ja) | 電界効果型有機トランジスタの製造方法 | |
JP2004165257A (ja) | 有機薄膜トランジスタ素子 | |
JP5640331B2 (ja) | 電界効果型トランジスタ及びその製造方法並びに画像表示装置 | |
JP2016163029A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置 | |
JP4345317B2 (ja) | 有機薄膜トランジスタ素子 | |
JP2006165234A (ja) | 電界効果型トランジスタ | |
JP5359032B2 (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置 | |
JP5644065B2 (ja) | 電界効果トランジスタ | |
JP2020088096A (ja) | 薄膜トランジスタ及び画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5141476 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |